CN106887217A - 移位寄存器单元及其控制方法、栅极驱动电路、显示装置 - Google Patents

移位寄存器单元及其控制方法、栅极驱动电路、显示装置 Download PDF

Info

Publication number
CN106887217A
CN106887217A CN201710310290.3A CN201710310290A CN106887217A CN 106887217 A CN106887217 A CN 106887217A CN 201710310290 A CN201710310290 A CN 201710310290A CN 106887217 A CN106887217 A CN 106887217A
Authority
CN
China
Prior art keywords
transistor
voltage
clock signal
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710310290.3A
Other languages
English (en)
Other versions
CN106887217B (zh
Inventor
李蒙
王迎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710310290.3A priority Critical patent/CN106887217B/zh
Publication of CN106887217A publication Critical patent/CN106887217A/zh
Priority to EP18794971.4A priority patent/EP3621062B1/en
Priority to US16/312,890 priority patent/US11037515B2/en
Priority to PCT/CN2018/071524 priority patent/WO2018201750A1/zh
Priority to JP2019554721A priority patent/JP7140775B2/ja
Application granted granted Critical
Publication of CN106887217B publication Critical patent/CN106887217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/824—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for synchronous memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例提供一种移位寄存器单元及其控制方法、栅极驱动电路、显示装置，涉及显示技术领域，能够降低GOA电路中下一级移位寄存器单元对上一级移位寄存器单元输出的栅极扫描信号造成影响的几率。该移位寄存器单元包括移位驱动模块，用于在第一时钟信号端的控制下，将信号输入端的电压进行存储，或者用于在信号输入端、第一时钟信号端、第二时钟信号端的控制下，将第二时钟信号端的电压输出至第一信号输出端；输出模块，用于在第一信号输出端的控制下，将第一电压端的电压输出至第二信号输出端；下拉模块，用于在第一时钟信号端的控制下，将第一信号输出端和第二信号输出端的电压分别下拉至第二电压端、第三电压端。

Description

移位寄存器单元及其控制方法、栅极驱动电路、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其控制方法、栅极驱动电路、显示装置。
背景技术
显示装置例如TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管-液晶显示器)内设置有阵列基板，其中，阵列基板可以划分为显示区域和位于显示区域周边的布线区域。其中周边区域内设置有用于对栅线进行逐行扫描的栅极驱动器。现有的栅极驱动器常采用GOA(Gate Driver on Array，阵列基板行驱动)设计将TFT(ThinFilm Transistor，薄膜场效应晶体管)栅极开关电路集成在上述周边区域构成GOA电路，以实现窄边框设计。
现有技术中，GOA电路包括多个级联的移位寄存器单元，每一个移位寄存器单元的输出端连接一行栅线，用于向栅线输入栅极驱动信号。其中，上一级移位寄存器单元的输出端的信号作为下一级移位寄存器单元的输入信号。在此情况下，下一级移位寄存器单元对上一级移位寄存器单元输出的栅极扫描信号造成损耗，降低栅极扫描信号的稳定性，进而降低显示效果。
发明内容
本发明的实施例提供一种移位寄存器单元及其控制方法、栅极驱动电路、显示装置，能够降低GOA电路中下一级移位寄存器单元对上一级移位寄存器单元输出的栅极扫描信号造成影响的几率。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例的一方面，提供一种移位寄存器单元，包括移位驱动模块、下拉模块以及输出模块；所述移位驱动模块连接信号输入端、第一时钟信号端、第二时钟信号端以及第一信号输出端；所述移位驱动模块用于在所述第一时钟信号端的控制下，将所述信号输入端的电压进行存储，或者用于在所述信号输入端、所述第一时钟信号端、所述第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端；所述输出模块连接所述第一信号输出端、所述第一电压端以及第二信号输出端；所述输出模块用于在所述第一信号输出端的控制下，将所述第一电压端的电压输出至所述第二信号输出端；所述下拉模块连接所述第一时钟信号端、第二电压端、第三电压端、所述第一信号输出端以及所述第二信号输出端；所述下拉模块用于在所述第一时钟信号端的控制下，将所述第一信号输出端和所述第二信号输出端的电压分别下拉至所述第二电压端、所述第三电压端；其中，所述第二电压端的输出电压的幅值大于所述第三电压端输出电压的幅值。
优选的，所述移位驱动模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及电容；所述第一晶体管的栅极连接所述第一时钟信号端，第一极连接所述信号输入端、第二极与所述第二晶体管的第二极相连接；所述第二晶体管的栅极连接所述第一时钟信号端，第一极连接所述第四晶体管的栅极；所述第三晶体管的栅极连接所述第四晶体管的栅极，第一极连接第二时钟信号端，第二极与所述第一晶体管的第二极相连接；所述第四晶体管的第一极连接所述第二时钟信号端，第二极连接所述第一信号输出端；所述电容的一端连接所述第四晶体管的栅极，第二极与所述第四晶体管的第二极相连接。
优选的，还包括修复模块；所述修复模块连接所述信号输入端、所述第一时钟信号端、所述第二时钟信号端以及所述第一输出端；所述修复模块用于在所述信号输入端、第一时钟信号端以及第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端。
进一步优选的，所述修复模块包括第五晶体管和第六晶体管；所述第五晶体管的栅极连接第一时钟信号端，第一极连接信号输入端，第二极连接所述第六晶体管的栅极；所述第六晶体管的第一极连接所述第二时钟信号端，第二极连接所述第一信号输出端；当所述移位驱动模块包括所述第四晶体管时，所述第五晶体管和所述第六晶体管的宽长比为所述第四晶体管宽长比的18％～22％。
优选的，所述下拉模块包括第七晶体管和第八晶体管；所述第七晶体管的栅极连接所述第一时钟信号端，第一极连接所述第一信号输出端，第二极连接所述第二电压端；所述第八晶体管的栅极连接所述第一时钟信号端，第一极连接所述第二信号输出端，第二极连接所述第三电压端。
优选的，所述输出模块包括第九晶体管，所述第九晶体管的栅极连接所述第一信号输出端，第一极连接所述第一电压端，第二极与所述第二信号输出端相连接。
本发明实施例的另一方面，提供一种栅极驱动电路包括多个级联的上所述的任意一种移位寄存器单元；所述第一级移位寄存器单元的信号输入端连接起始信号端；除了第一级移位寄存器单元以外，上一级移位寄存器单元的第一信号输出端连接下一级移位寄存器单元的信号输入端。
本发明实施例的又一方面，提供一种显示装置，包括如上所述的栅极驱动电路。
本发明实施例的再一方面，提供一种用于驱动如上所述的任意一种移位寄存器单元的方法，在一图像帧内，所述方法包括：在第一阶段，移位驱动模块在第一时钟信号端的控制下，将信号输入端的电压进行存储；下拉模块在第一时钟信号端的控制下，将第一信号输出端和第二信号输出端的电压分别下拉至第二电压端、第三电压端；其中，所述第二电压端的输出电压的幅值大于所述第三电压端输出电压的幅值；在第二阶段，移位驱动模块在所述信号输入端、所述第一时钟信号端以及第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至第一信号输出端；输出模块在所述第一信号输出端的控制下，将第一电压端的电压输出至第二信号输出端；在第三阶段，下拉模块在第一时钟信号端的控制下，将第一信号输出端和第二信号输出端的电压分别下拉至第二电压端、所述第三电压端。
优选的，当所述移位寄存器单元还包括修复模块时，在所述第二阶段，所述方法还包括所述修复模块在所述信号输入端、第一时钟信号端以及第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端。
本发明实施例提供一种移位寄存器单元及其控制方法、栅极驱动电路、显示装置。该移位寄存器单元包括移位驱动模块、下拉模块以及输出模块。其中，移位驱动模块连接信号输入端、第一时钟信号端、第二时钟信号端以及第一信号输出端。移位驱动模块用于在第一时钟信号端的控制下，将信号输入端的电压进行存储，或者用于在信号输入端、第一时钟信号端、第二时钟信号端的控制下，将第二时钟信号端的电压输出至第一信号输出端。输出模块连接第一信号输出端、第一电压端以及第二信号输出端。输出模块用于在第一信号输出端的控制下，将第一电压端的电压输出至第二信号输出端。下拉模块连接第一时钟信号端、第二电压端、第三电压端、第一信号输出端以及第二信号输出端。下拉模块用于在第一时钟信号端的控制下，将第一信号输出端和第二信号输出端的电压分别下拉至第二电压端、第三电压端。其中，第二电压端的输出电压的幅值大于第三电压端输出电压的幅值。
由上述可知，本申请提供的移位寄存器单元具有第一信号输出端和第二信号输出端。在此情况下，当采用上述多个移位寄存器单元级联以构成栅极驱动电路时，上一级移位寄存器单元的第一信号输出端与下一级移位寄存器单元的信号输入端相连接。此外，每一级移位寄存器单元的第二信号输出端用于与栅线相连接，以向栅线输出栅极扫描信号。这样一来，一方面，每个移位寄存器单元的第二信号输出端无需与下一级移位寄存器单元相连接，因此该第二信号输出端输出的栅极扫描信号不会受到下一级移位寄存器单元的影响。从而能够使得移位寄存器单元输出的栅极扫描信号稳定，损耗小。另一方面，上述移位寄存器单元中的下拉模块连接两阶电压，分别为第二电压端以及第三电压端。由于第二电压端的输出电压的幅值大于第三电压端输出电压的幅值，因此通过第二电压端可以充分地将第一信号输出端的电压进行下拉，从而可以避免在该移位寄存器单元处于非输出阶段，即不输出栅极驱动信号的阶段时，第一信号输出端以及受到该第一信号端控制的第二信号输出端不会出现误输出的现象，从而可以进一步提高移位寄存器单元输出的栅极扫描信号的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供一种移位寄存器单元的结构示意图；
图2为图1中各个模块的具体结构示意图；
图3为本发明实施例提供另一种移位寄存器单元的结构示意图；
图4为图3中各个模块的具体结构示意图；
图5为用于驱动图4所示的移位寄存器单元的各个控制信号的时序图；
图6为将图4中的移位驱动模块隔离后，移位寄存器单元的结构示意图；
图7为采用多个图4所示的移位寄存器单元级联构成的栅极驱动电路的结构示意图。
附图标记：
10-移位驱动模块；20-下拉模块；30-输出模块；40-修复模块；CLK1-第一时钟信号端；CLK2-第二时钟信号端；INPUT-信号输入端；VDD-第一电压端；VSSL-第二电压端；VSS-第三电压端；CR-第一信号输出端；OUT-第二信号输出端。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例提供一种移位寄存器单元，如图1所示，包括移位驱动模块10、下拉模块20以及输出模块30。
移位驱动模块10连接信号输入端INPUT、第一时钟信号端CLK1、第二时钟信号端CLK2以及第一信号输出端CR。该移位驱动模块10用于在第一时钟信号端CLK1的控制下，将信号输入端INPUT的电压进行存储，或者用于在信号输入端INPUT、第一时钟信号端CLK1、第二时钟信号端CLK2的控制下，将第二时钟信号端CLK2的电压输出至第一信号输出端CR。
输出模块30连接第一信号输出端CR、第一电压端VDD以及第二信号输出端OUT。输出模块30用于在第一信号输出端CR的控制下，将第一电压端VDD的电压输出至第二信号输出端OUT。
下拉模块20连接第一时钟信号端CLK1、第二电压端VSSL、第三电压端VSS、第一信号输出端CR以及第二信号输出端OUT。下拉模块20用于在第一时钟信号端CLK1的控制下，将第一信号输出端CR和第二信号输出端OUT的电压分别下拉至第二电压端VSSL、第三电压端VSS。
其中，第二电压端VSSL的输出电压的幅值大于第三电压端VSS输出电压的幅值。例如第二电压端VSSL输出的电压可以为-10V，第三电压端VSS输出的电压可以为-5V。
由上述可知，本申请提供的移位寄存器单元具有第一信号输出端CR和第二信号输出端OUT。在此情况下，当采用上述多个移位寄存器单元级联以构成栅极驱动电路时，上一级移位寄存器单元的第一信号输出端CR与下一级移位寄存器单元的信号输入端INPUT相连接。此外，每一级移位寄存器单元的第二信号输出端OUT用于与栅线相连接，以向栅线输出栅极扫描信号。这样一来，一方面，每个移位寄存器单元的第二信号输出端OUT无需与下一级移位寄存器单元相连接，因此该第二信号输出端OUT输出的栅极扫描信号不会受到下一级移位寄存器单元的影响。从而能够使得移位寄存器单元输出的栅极扫描信号稳定，损耗小。另一方面，上述移位寄存器单元中的下拉模块20连接两阶电压，分别为第二电压端VSSL以及第三电压端VSS。由于第二电压端VSSL的输出电压的幅值大于第三电压端VSS输出电压的幅值，因此通过第二电压端VSSL可以充分地将第一信号输出端CR的电压进行下拉，从而可以避免在该移位寄存器单元处于非输出阶段，即不输出栅极驱动信号的阶段时，第一信号输出端CR以及受到该第一信号端CR控制的第二信号输出端OUT不会出现误输出的现象，从而可以进一步提高移位寄存器单元输出的栅极扫描信号的稳定性。
优选的，上述移位驱动模块10的结构如图2所示，可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4以及电容C。
其中，第一晶体管T1的栅极连接第一时钟信号端CLK1，第一极连接信号输入端INPUT、第二极与第二晶体管T2的第二极相连接。
第二晶体管T2的栅极连接第一时钟信号端CLK1，第一极连接第四晶体管T4的栅极。
第三晶体管T3的栅极连接第四晶体管T4的栅极，第一极连接第二时钟信号端CLK2，第二极与第一晶体管T1的第二极相连接。
第四晶体管T4的第一极连接第二时钟信号端CLK2，第二极连接第一信号输出端CR。
电容C的一端连接第四晶体管T4的栅极，第二极与第四晶体管T4的第二极相连接。
在此基础上，为了避免上述移位驱动模块10中的晶体管出现异常导致该移位寄存器单元无法工作的现象发生。优选的，本申请提供的移位寄存器单元如图3所示，还包括修复模块40。
其中，该修复模块40连接信号输入端INPUT、第一时钟信号端CLK1、第二时钟信号端CLK2以及第一输出端CR。该修复模块40用于在信号输入端INPUT、第一时钟信号端CLK1以及第二时钟信号端CLK2的控制下，将第二时钟信号端CLK2的电压输出至第一信号输出端CR。
这样一来，即使移位驱动模块10中的晶体管出现异常，使得移位驱动模块10无法正常工作，该修复模块40可以代替移位驱动模块10，在信号输入端INPUT、第一时钟信号端CLK1以及第二时钟信号端CLK2的控制下，将第二时钟信号端CLK2的电压输出至第一信号输出端CR，以使得输出模块30能够正常接收到第一信号输出端CR输出的信号，并在该第一信号输出端CR的控制下，将第一电压端VDD的电压输出至第二信号输出端OUT，以对于该第二信号输出端OUT相连接的栅线输出栅极扫描信号。
具体的，上述修复模块如图4所示包括第五晶体管T5和第六晶体管T6。
其中，第五晶体管T5的栅极连接第一时钟信号端CLK1，第一极连接信号输入端INPUT，第二极连接第六晶体管T6的栅极。
第六晶体管T6的第一极连接第二时钟信号端CLK2，第二极连接第一信号输出端CR。
此外，当上述移位驱动模块10包括第四晶体管T4时，该第五晶体管T5和第六晶体管T6的宽长比为第四晶体管T4宽长比的18％～22％。这样一来，由于第五晶体管T5和第六晶体管T6的宽长比较大，因此它们自身具有一定的寄生电容。当该移位寄存器单元需要输出栅极扫描信号时，上述寄生电容可以使得第六晶体管T6保持开启状态，从而使得通过该第六晶体管T6输出至第一信号输出端CR的信号能够保持稳定。
此外，如图2或图4所示，该上述下拉模块20包括第七晶体管T7和第八晶体管T8。
其中，第七晶体管T7的栅极连接第一时钟信号端CLK1，第一极连接第一信号输出端CR，第二极连接第二电压端VSSL。
第八晶体管T8的栅极连接第一时钟信号端CLK1，第一极连接第二信号输出端OUT，第二极连接第三电压端VSS。
输出模块30包括第九晶体管T9，该第九晶体管T9的栅极连接第一信号输出端CR，第一极连接第一电压端VDD，第二极与第二信号输出端OUT相连接。其中，上述第九晶体管T9与第四晶体管T4的宽长比相当，均能够作为驱动晶体管。
需要说明的是，上述晶体管可以为N型晶体管或者P型晶体管。当上述晶体管均为N型晶体管时，上述晶体管的第一极为漏极，第二极为源极。当上述晶体管均为P型晶体管时，上述晶体管的第一极为源极，第二极为漏极。
基于此，当与该移位寄存器单元相连接的显示区域内的晶体管为N型晶体管时，上述第一电压端VDD输出正压，例如为10V。当与该移位寄存器单元相连接的显示区域内的晶体管为P型晶体管时，上述第一电压端VDD输出副压，例如为-10V。
此外，第一时钟信号端CLK1与第二时钟信号端CLK2输出的信号幅值相同，方向相反。例如第一时钟信号端CLK1与第二时钟信号端CLK2在波峰位置的幅值可以为15V，在波谷位置的幅值可以为-15V。
以下结合图5所示的信号时序图，对图4所示的移位寄存器单元的驱动方法进行详细的说明。其中，以下说明均是以该移位寄存器单元中的晶体管以及显示区域内与该移位寄存器单元相连接的晶体管均为N型晶体管为例进行的说明。此时，第一电压端VDD输出正压，例如10V；第二电压端VSSL输出负压，例如-10V；第三电压端VSS输出负压，例如-5V。
一图像帧如图5所示包括第一阶段P1、第二阶段P2以及第三阶段P3。在上述一图像帧内图4中各个晶体管的通断情况如下：
在第一阶段P1，CLK1＝1，CLK2＝0；INTPUT＝1；CR＝0；OUT＝0；其中，“1”表示高电平，“0”表示低电平。
在此情况下，第一时钟信号端CLK1输出高电平，第一晶体管T1、第二晶体管T2、第七晶体管T7以及第八晶体管T8导通。信号输入端INPUT输出的高电平通过第一晶体管T1和第二晶体管T2输出至电容C，并通过该电容C将上述高电平进行存储。
此外，第五晶体管T5导通，将信号输入端INPUT输出的高电平传输至第六晶体管T6的栅极，该第六晶体管T6导通，第二时钟信号端CLK2输出的低电平通过第六晶体管T6输出至第一信号输出端CR。
在此基础上，通过第七晶体管T7将第一信号输出端CR的电压下拉至第二电压端VSSL，以对第一信号输出端CR的电压进行重置，基于此，第九晶体管T9处于截止状态。通过第八晶体管T8将第二信号输出端OUT的电压下拉至第三电压端VSS，以对第二信号输出端OUT的电压进行重置。
此外，虽然第三晶体管T3和第四晶体管T4能够导通，但是由于第二时钟信号端CLK2在该阶段输出低电平，因此不会对第一信号输出端CR的电位造成影响。
综上所述，在第一阶段P1为该移位寄存器单元的重置阶段，用于对第一信号输出端CR和第二信号输出端OUT的电压进行重置，以避免上一图像帧残留于上述两个输出端的电压对本图像帧的显示造成影响。
在第二阶段P2，CLK1＝0，CLK2＝1；INTPUT＝0；CR＝1；OUT＝1；
在此情况下，第一时钟信号端CLK1输出低电平，第一晶体管T1、第二晶体管T2、第七晶体管T7以及第八晶体管T8截止。在电容C将第一阶段P1存储的高电平进行释放的作用下，第四晶体管T4导通，第二时钟信号端CLK2输出的高电平输出至第一信号输出端CR。此时第九晶体管T9导通，第一电压端VDD的高电平通过第九晶体管T9输出至第二信号输出端OUT，以使得与该第二信号输出端OUT相连接的栅线接收到栅极扫描信号。
此外，第六晶体管T6在自身寄生电容的作用下，使得节点N_1的电位进一步升高，从而能够保证第六晶体管T6维持导通状态，使得第二时钟信号端CLK2输出的高电平通过该第六晶体管T6输出至第一信号输出端CR。在此情况下，通过电容C的耦合作用使得节点Q的电位进一步升高。
基于此，第三晶体管T3保持导通状态，从而使得第二时钟信号端CLK2输出的高电平通过该第三晶体管T3输出至节点N_2(即第二晶体管T2的源极)，从而可以避免该第二晶体管T2的源极处于浮空(Floating)状态。在此情况下，第二晶体管T2的栅源电压Vgs＝CLK1-CLK2。由于此时CLK1输入低电平，例如-15V，CLK2输入高电平，例如15V，因此上述Vgs＝-30V＜0V。从而可以确保第二晶体管T2处于良好的关闭状态，减小了第二晶体管T2在该阶段的漏电流，进而可以减小漏电流降低节点Q电位的风险。此时，节点Q能够稳定的保持高电平，从而确保第四晶体管T4能够稳定的保持开启状态，使得第一信号输出端CR输出稳定的高电平。在此情况下，第二信号输出端OUT能够全摆幅输出第一电压端VDD的电压，进而可以降低功耗，提高该移位寄存器单元的稳定性。
综上所述，该阶段第一信号输出端CR和第二信号输出端OUT均输出高电平，因此上述阶段为该移位寄存器单元的输出阶段，用于向与该移位寄存器单元相连接的栅线提供栅极扫描信号。
第三阶段P3，CLK1＝1，CLK2＝0；INTPUT＝0；CR＝0；OUT＝0；
在此情况下，第一时钟信号端CLK1输出高电平，以将第七晶体管T7和第八晶体管T8导通，从而通过该第七晶体管T7将第一信号输出端CR的电压下拉至第二电压端VSSL，并通过第八晶体管T8将第二信号输出端OUT的电压下拉至第三电压端VSS。从而可以对第一信号输出端CR和第二信号输出端OUT进行复位。
综上所述，第三阶段P3为该移位寄存器单元的复位阶段。此外，在下一图像帧到来之前，当第一时钟信号端CLK1输出高电平时，该移位寄存器单元重复上述第三阶段P3。
由上述可知，该移位寄存器单元只有在第二阶段P2输出栅极扫描信号，因此除了上述第二阶段P2以外，一图像帧内的其余时间，均为该移位寄存器单元的非输出阶段。
此外，由于上述第二电压端VSSL的输出电压的幅值大于第三电压端VSS输出电压的幅值。因此在第七晶体管T7的作用下，可以通过第二电压端VSSL充分地将第一信号输出端CR的电压进行下拉，从而可以避免在该移位寄存器单元处于上述非输出阶段时，第一信号输出端CR以及受到该第一信号端CR控制的第二信号输出端OUT不会出现误输出的现象，从而可以进一步提高移位寄存器单元输出的栅极扫描信号的稳定性。
需要说明的是，本申请中当移位驱动模块10中的任意一个元件出现异常时，该移位寄存器单元可以将上述移位驱动模块10隔离。在此情况下，如图6所示，可以通过由第五晶体管T5和第六晶体管T6构成的修复模块40代替上述移位驱动模块10。其中，该修复模块40在如图5所示的三个阶段的通断状态如上所述，此处不再赘述。
此外，本申请中移位驱动模块10可以与修复模块40同时存在于该移位寄存器单元中，当移位驱动模块10出现异常后，修复模块40自动代替移位驱动模块10进行工作。或者，在产品制作过程中，先将修复模块40与移位驱动模块10隔离，避免两个模块相互之间造成干扰。当移位驱动模块10出现异常后，通过涂覆金属导线将修复模块40与信号输入端INPUT、第一时钟信号端CLK1、第二时钟信号端CLK2以及第一信号输出端CR电连接，以使得修复模块40代替移位驱动模块10进行工作。
其中，由于该修复模块40中的第六晶体管T6的宽长比为第四晶体管T4宽长比的18％～22％。因此在上述第二阶段P2，该第六晶体管T6可以通过自身的寄生电容，使得节点N_1的电位如图5所示进一步升高，从而能够保证第六晶体管T6维持稳定的导通状态。
当然，上述是以移位寄存器单元中的晶体管以及显示区域内与该移位寄存器单元相连接的晶体管均为N型晶体管为例进行的说明。当移位寄存器单元中的晶体管以及显示区域内与该移位寄存器单元相连接的晶体管均为P型晶体管时，该移位寄存器单元的控制方法同上所述，此外需要对图5中的部分控制信号进行翻转。
本申请实施例提供一种栅极驱动电路，如图7所示，包括多级如上所述的任意一种移位寄存器单元(RS1、RS2……RSn)。上述多级移位寄存器单元(RS1、RS2……RSn)通过各自的第二信号输出端OUT，依次对栅线(G1、G2……Gn)进行扫描。其中，图5中示出了第一至第九行栅线(G1、G2……G9)依次接收到的栅极扫描信号(OUT1、OUT2……OUT9)。
其中，第一级移位寄存器单元RS1的信号输入端连接起始信号端STV。
需要说明的是，当该移位寄存器单元中的晶体管均为N型晶体管时，该起始信号端STV输出高电平，例如15V；当该移位寄存器单元中的晶体管均为P型晶体管时，该起始信号端STV输出高电平，例如-15V。
在此基础上，除了第一级移位寄存器单元RS1以外，上一级移位寄存器单元的第一信号输出端CR连接下一级移位寄存器单元的信号输入端INPUT。最后一级移位寄存器单元RSn的第一信号输出端CR可以空置。
需要说明的是，为了使得每一个移位寄存器单元的第一时钟信号输入端CLK1与第二时钟信号输入端CLK2输出的信号如图5所示波形的频率、振幅相同，相位相反。可以如图7所示，不同移位寄存器单元上的第一时钟信号输入端CLK1和第二时钟信号输入端CLK2分别与第一系统时钟信号输入端clk和第二系统时钟信号输入端clkb交替连接。
例如，第一级移位寄存器单元RS1的第一时钟信号输入端CLK1连接第一系统时钟信号输入端clk，第二时钟信号输入端CLK2连接第二系统时钟信号输入端clkb；第二级移位寄存器单元RS2的第一时钟信号输入端CLK1连接第二系统时钟信号输入端clkb，第二时钟信号输入端CLK2连接第一系统时钟信号输入端clk。以下移位寄存器单元的连接方式同上所述，此处不再赘述。
本申请实施例提供一种显示装置，包括如上所述的栅极驱动电路。该显示装置与上述栅极驱动电路具有相同的有益效果，此处不再赘述。
在本申请实施例中，显示装置具体可以包括液晶显示装置，例如该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。
本申请实施例提供一种用于驱动如上所述的任意一种移位寄存器单元的方法，在一图像帧内，该方法包括：
在如图5所示的第一阶段P1，图1中的移位驱动模块10在第一时钟信号端CLK1的控制下，将信号输入端INTPUT的电压进行存储。其中，当该移位驱动模块10的结构如图2或图4所示时，可以通过电容C对上述信号输入端INTPUT的电压进行存储。
基于此，下拉模块20在第一时钟信号端CLK1的控制下，将第一信号输出端CR和第二信号输出端OUT的电压分别下拉至第二电压端VSSL、第三电压端VSS。其中，第二电压端VSSL的输出电压的幅值大于第三电压端VSS输出电压的幅值。
当下拉模块20的结构如图2或图4所示时，该下拉模块20中第七晶体管T7和第八晶体管T8在该阶段的通断状态以及作用同上所述，此处不再赘述。
在如图5所示的第二阶段P2，移位驱动模块10在信号输入端INPUT、第一时钟信号端CLK1以及第二时钟信号端CLK2的控制下，将第二时钟信号端CLK2的电压输出至第一信号输出端CR。
输出模块30在第一信号输出端CR的控制下，将第一电压端VDD的电压输出至第二信号输出端OUT。
其中，当移位驱动模块10和输出模块30的结构如图2或图4所示时，移位驱动模块10和输出模块30中各个晶体管的通断状态以及作用同上所述，此处不再赘述。
在如图5所示的第三阶段P3，下拉模块20在第一时钟信号端CLK1的控制下，将第一信号输出端CR和第二信号输出端OUT的电压分别下拉至第二电压端VSSL、第三电压端VSS。
其中，当下拉模块20的结构如图2或图4所示时，该下拉模块20中各个晶体管的通断状态以及作用同上所述，此处不再赘述。
需要说明的是，上述移位寄存器单元的驱动方法具有与前述实施例提供的移位寄存器单元相同的有益效果，此处不再赘述。
此外，当该移位寄存器单元如图3所示，还包括修复模块40时，在上述第二阶段，该驱动方法还包括修复模块40在信号输入端INPUT、第一时钟信号端CLK1以及第二时钟信号端CLK2的控制下，将第二时钟信号端CLK2的电压输出至第一信号输出端CR。其中，当修复模块40的结构如图4所示时，该修复模块40中各个晶体管的通断状态以及作用同上所述，此处不再赘述。
这样一来，即使移位驱动模块10中的晶体管出现异常，使得移位驱动模块10无法正常工作，该修复模块40可以代替移位驱动模块10将第二时钟信号端CLK2的电压输出至第一信号输出端CR，以使得输出模块30能够正常接收到第一信号输出端CR输出的信号，并在该第一信号输出端CR的控制下，将第一电压端VDD的电压输出至第二信号输出端OUT，以对于该第二信号输出端OUT相连接的栅线输出栅极扫描信号。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种移位寄存器单元，其特征在于，包括移位驱动模块、下拉模块以及输出模块；
所述移位驱动模块连接信号输入端、第一时钟信号端、第二时钟信号端以及第一信号输出端；所述移位驱动模块用于在所述第一时钟信号端的控制下，将所述信号输入端的电压进行存储，或者用于在所述信号输入端、所述第一时钟信号端、所述第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端；
所述输出模块连接所述第一信号输出端、所述第一电压端以及第二信号输出端；所述输出模块用于在所述第一信号输出端的控制下，将所述第一电压端的电压输出至所述第二信号输出端；
所述下拉模块连接所述第一时钟信号端、第二电压端、第三电压端、所述第一信号输出端以及所述第二信号输出端；所述下拉模块用于在所述第一时钟信号端的控制下，将所述第一信号输出端和所述第二信号输出端的电压分别下拉至所述第二电压端、所述第三电压端；其中，所述第二电压端的输出电压的幅值大于所述第三电压端输出电压的幅值。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位驱动模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及电容；
所述第一晶体管的栅极连接所述第一时钟信号端，第一极连接所述信号输入端、第二极与所述第二晶体管的第二极相连接；
所述第二晶体管的栅极连接所述第一时钟信号端，第一极连接所述第四晶体管的栅极；
所述第三晶体管的栅极连接所述第四晶体管的栅极，第一极连接第二时钟信号端，第二极与所述第一晶体管的第二极相连接；
所述第四晶体管的第一极连接所述第二时钟信号端，第二极连接所述第一信号输出端；
所述电容的一端连接所述第四晶体管的栅极，第二极与所述第四晶体管的第二极相连接。
3.根据权利要求1或2所述的移位寄存器单元，其特征在于，还包括修复模块；所述修复模块连接所述信号输入端、所述第一时钟信号端、所述第二时钟信号端以及所述第一输出端；所述修复模块用于在所述信号输入端、第一时钟信号端以及第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端。
4.根据权利要求3所述的移位寄存器单元，其特征在于，所述修复模块包括第五晶体管和第六晶体管；
所述第五晶体管的栅极连接第一时钟信号端，第一极连接信号输入端，第二极连接所述第六晶体管的栅极；
所述第六晶体管的第一极连接所述第二时钟信号端，第二极连接所述第一信号输出端；
当所述移位驱动模块包括所述第四晶体管时，所述第五晶体管和所述第六晶体管的宽长比为所述第四晶体管宽长比的18％～22％。
5.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括第七晶体管和第八晶体管；
所述第七晶体管的栅极连接所述第一时钟信号端，第一极连接所述第一信号输出端，第二极连接所述第二电压端；
所述第八晶体管的栅极连接所述第一时钟信号端，第一极连接所述第二信号输出端，第二极连接所述第三电压端。
6.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括第九晶体管，所述第九晶体管的栅极连接所述第一信号输出端，第一极连接所述第一电压端，第二极与所述第二信号输出端相连接。
7.一种栅极驱动电路，其特征在于，包括多个级联的如权利要求1-6任一项所述的移位寄存器单元；
所述第一级移位寄存器单元的信号输入端连接起始信号端；
除了第一级移位寄存器单元以外，上一级移位寄存器单元的第一信号输出端连接下一级移位寄存器单元的信号输入端。
8.一种显示装置，其特征在于，包括如权利要求7所述的栅极驱动电路。
9.一种用于驱动如权利要求1-6任一项所述的移位寄存器单元的方法，其特征在于，在一图像帧内，所述方法包括：
在第一阶段，移位驱动模块在第一时钟信号端的控制下，将信号输入端的电压进行存储；
下拉模块在第一时钟信号端的控制下，将第一信号输出端和第二信号输出端的电压分别下拉至第二电压端、第三电压端；其中，所述第二电压端的输出电压的幅值大于所述第三电压端输出电压的幅值；
在第二阶段，移位驱动模块在所述信号输入端、所述第一时钟信号端以及第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至第一信号输出端；
输出模块在所述第一信号输出端的控制下，将第一电压端的电压输出至第二信号输出端；
在第三阶段，下拉模块在第一时钟信号端的控制下，将第一信号输出端和第二信号输出端的电压分别下拉至第二电压端、所述第三电压端。
10.根据权利要求9所述的方法，其特征在于，当所述移位寄存器单元还包括修复模块时，
在所述第二阶段，所述方法还包括所述修复模块在所述信号输入端、第一时钟信号端以及第二时钟信号端的控制下，将所述第二时钟信号端的电压输出至所述第一信号输出端。
CN201710310290.3A 2017-05-04 2017-05-04 移位寄存器单元及其控制方法、栅极驱动电路、显示装置 Active CN106887217B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201710310290.3A CN106887217B (zh) 2017-05-04 2017-05-04 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
EP18794971.4A EP3621062B1 (en) 2017-05-04 2018-01-05 Shift register unit and drive method therefor, gate drive circuit and display apparatus
US16/312,890 US11037515B2 (en) 2017-05-04 2018-01-05 Shift register unit and method for controlling the same, gate driving circuit, display device
PCT/CN2018/071524 WO2018201750A1 (zh) 2017-05-04 2018-01-05 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
JP2019554721A JP7140775B2 (ja) 2017-05-04 2018-01-05 シフトレジスタユニット及びその制御方法、ゲート駆動回路、表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710310290.3A CN106887217B (zh) 2017-05-04 2017-05-04 移位寄存器单元及其控制方法、栅极驱动电路、显示装置

Publications (2)

Publication Number Publication Date
CN106887217A true CN106887217A (zh) 2017-06-23
CN106887217B CN106887217B (zh) 2020-06-26

Family

ID=59183163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710310290.3A Active CN106887217B (zh) 2017-05-04 2017-05-04 移位寄存器单元及其控制方法、栅极驱动电路、显示装置

Country Status (5)

Country Link
US (1) US11037515B2 (zh)
EP (1) EP3621062B1 (zh)
JP (1) JP7140775B2 (zh)
CN (1) CN106887217B (zh)
WO (1) WO2018201750A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123390A (zh) * 2017-07-04 2017-09-01 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN108389545A (zh) * 2018-03-23 2018-08-10 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
WO2018201750A1 (zh) * 2017-05-04 2018-11-08 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN108877683A (zh) * 2018-07-25 2018-11-23 京东方科技集团股份有限公司 栅极驱动电路及驱动方法、显示装置、阵列基板制造方法
CN109192173A (zh) * 2018-10-31 2019-01-11 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置
CN109243351A (zh) * 2017-07-10 2019-01-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN110534048A (zh) * 2018-05-25 2019-12-03 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
EP3657485A4 (en) * 2017-07-20 2021-01-13 BOE Technology Group Co., Ltd. OFFSET REGISTER UNIT AND ITS ATTACK PROCESS AND GRID ATTACK CIRCUIT
CN112634805A (zh) * 2020-12-15 2021-04-09 云谷（固安）科技有限公司 移位寄存器、显示面板及显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD897451S1 (en) 2017-07-06 2020-09-29 Chrome Cherry Design Studio (Pty) Ltd Tape forming a toy building block base
CN113506534B (zh) * 2021-07-26 2022-09-09 武汉华星光电技术有限公司 显示面板
US20230261001A1 (en) * 2022-02-16 2023-08-17 Sandeep Kumar Gupta Apparatuses, Methods, and Systems for an Array of Devices
US11953963B2 (en) 2022-02-16 2024-04-09 Zetagig Inc. Apparatuses and methods for an array of devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090072884A (ko) * 2007-12-29 2009-07-02 엘지디스플레이 주식회사 쉬프트 레지스터
CN104835476A (zh) * 2015-06-08 2015-08-12 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板
CN105047163A (zh) * 2015-08-27 2015-11-11 京东方科技集团股份有限公司 栅极驱动电路结构及其修复方法、阵列基板
CN106067325A (zh) * 2016-07-11 2016-11-02 信利（惠州）智能显示有限公司 一种移位寄存器和栅极驱动电路
CN106328042A (zh) * 2015-06-19 2017-01-11 上海和辉光电有限公司 移位寄存器及oled显示器驱动电路
CN106448594A (zh) * 2016-10-24 2017-02-22 南京华东电子信息科技股份有限公司 一种高可靠性的栅极驱动电路
CN106486049A (zh) * 2017-01-04 2017-03-08 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、goa电路和显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4498489B2 (ja) * 1999-03-19 2010-07-07 シャープ株式会社 液晶表示装置とその製造方法
US8054935B2 (en) * 2009-11-13 2011-11-08 Au Optronics Corporation Shift register with low power consumption
WO2011108345A1 (en) * 2010-03-02 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
CN103927972B (zh) * 2013-12-05 2016-03-02 华南理工大学 栅极驱动单元及栅极扫描驱动器及其驱动方法
CN103745700B (zh) 2013-12-27 2015-10-07 深圳市华星光电技术有限公司 自修复型栅极驱动电路
CN103985341B (zh) * 2014-04-30 2016-04-20 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路和显示装置
CN105047119B (zh) * 2014-05-02 2018-01-30 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
CN104008717B (zh) * 2014-05-19 2016-05-04 华南理工大学 平板显示器的栅极驱动电路及其低功耗输出模块
CN104575438B (zh) * 2015-02-15 2017-05-03 合肥京东方光电科技有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
KR102328638B1 (ko) * 2015-09-09 2021-11-22 삼성디스플레이 주식회사 주사 구동부
CN105677109B (zh) * 2016-01-12 2018-06-05 京东方科技集团股份有限公司 触控扫描电路、其驱动方法、触控驱动电路及触摸显示屏
CN105931601B (zh) * 2016-06-28 2018-07-20 华南理工大学 一种驱动电路单元及其驱动方法及行栅极驱动集成电路
CN106847225B (zh) * 2017-04-12 2020-05-08 京东方科技集团股份有限公司 显示装置以及栅极驱动电路和驱动单元
CN106887217B (zh) * 2017-05-04 2020-06-26 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN109427409B (zh) * 2017-08-29 2021-01-22 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示面板及驱动方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090072884A (ko) * 2007-12-29 2009-07-02 엘지디스플레이 주식회사 쉬프트 레지스터
CN104835476A (zh) * 2015-06-08 2015-08-12 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板
CN106328042A (zh) * 2015-06-19 2017-01-11 上海和辉光电有限公司 移位寄存器及oled显示器驱动电路
CN105047163A (zh) * 2015-08-27 2015-11-11 京东方科技集团股份有限公司 栅极驱动电路结构及其修复方法、阵列基板
CN106067325A (zh) * 2016-07-11 2016-11-02 信利（惠州）智能显示有限公司 一种移位寄存器和栅极驱动电路
CN106448594A (zh) * 2016-10-24 2017-02-22 南京华东电子信息科技股份有限公司 一种高可靠性的栅极驱动电路
CN106486049A (zh) * 2017-01-04 2017-03-08 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、goa电路和显示装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037515B2 (en) 2017-05-04 2021-06-15 Boe Technology Group Co., Ltd. Shift register unit and method for controlling the same, gate driving circuit, display device
WO2018201750A1 (zh) * 2017-05-04 2018-11-08 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN107123390A (zh) * 2017-07-04 2017-09-01 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US11263940B2 (en) 2017-07-10 2022-03-01 Boe Technology Group Co., Ltd. Shift register unit, driving method thereof, gate drive circuit and display device
CN109243351A (zh) * 2017-07-10 2019-01-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN109243351B (zh) * 2017-07-10 2021-01-15 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
EP3657485A4 (en) * 2017-07-20 2021-01-13 BOE Technology Group Co., Ltd. OFFSET REGISTER UNIT AND ITS ATTACK PROCESS AND GRID ATTACK CIRCUIT
US11087668B1 (en) 2017-07-20 2021-08-10 Boe Technology Group Co., Ltd. Shift register unit and driving method thereof, gate driving circuit
CN108389545A (zh) * 2018-03-23 2018-08-10 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN110534048A (zh) * 2018-05-25 2019-12-03 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108877683A (zh) * 2018-07-25 2018-11-23 京东方科技集团股份有限公司 栅极驱动电路及驱动方法、显示装置、阵列基板制造方法
US10902932B2 (en) 2018-07-25 2021-01-26 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Gate drive circuit, method of driving gate drive circuit, display device, and method of manufacturing array substrate
CN109192173A (zh) * 2018-10-31 2019-01-11 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置
CN112634805A (zh) * 2020-12-15 2021-04-09 云谷（固安）科技有限公司 移位寄存器、显示面板及显示装置
CN112634805B (zh) * 2020-12-15 2022-10-21 云谷（固安）科技有限公司 移位寄存器、显示面板及显示装置

Also Published As

Publication number Publication date
EP3621062A1 (en) 2020-03-11
JP2020520038A (ja) 2020-07-02
JP7140775B2 (ja) 2022-09-21
CN106887217B (zh) 2020-06-26
EP3621062B1 (en) 2021-07-14
WO2018201750A1 (zh) 2018-11-08
US11037515B2 (en) 2021-06-15
US20190221181A1 (en) 2019-07-18
EP3621062A4 (en) 2020-08-26

Similar Documents

Publication Publication Date Title
CN106887217A (zh) 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN106057147B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107068088B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN100389452C (zh) 移位寄存器电路与改善稳定的方法及栅极线驱动电路
CN106157923B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104700814B (zh) 移位寄存器单元、栅极驱动装置以及显示装置
CN102682727B (zh) 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
CN107039017A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN103714792B (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN103021358B (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN102467891B (zh) 移位寄存器单元、栅极驱动装置及液晶显示器
CN105788555B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105047174B (zh) 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置
CN106128347A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108682398A (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN104575409B (zh) 液晶显示器及其双向移位暂存装置
CN106782282A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN107256701A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109192171A (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN104867472A (zh) 一种移位寄存器单元、栅极驱动电路和显示装置
CN104021750A (zh) 移位寄存器单元、栅极驱动电路及驱动方法和显示装置
CN103700355A (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN102982777A (zh) 显示装置的栅极驱动电路、开关控制电路及移位寄存器
CN103413531A (zh) 一种移位寄存器单元、栅极驱动电路及显示器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant