CN102982777A - 显示装置的栅极驱动电路、开关控制电路及移位寄存器 - Google Patents

显示装置的栅极驱动电路、开关控制电路及移位寄存器 Download PDF

Info

Publication number
CN102982777A
CN102982777A CN2012105253271A CN201210525327A CN102982777A CN 102982777 A CN102982777 A CN 102982777A CN 2012105253271 A CN2012105253271 A CN 2012105253271A CN 201210525327 A CN201210525327 A CN 201210525327A CN 102982777 A CN102982777 A CN 102982777A
Authority
CN
China
Prior art keywords
grid
shift register
input end
line
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105253271A
Other languages
English (en)
Other versions
CN102982777B (zh
Inventor
谷晓芳
马睿
胡明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210525327.1A priority Critical patent/CN102982777B/zh
Publication of CN102982777A publication Critical patent/CN102982777A/zh
Priority to US14/098,005 priority patent/US9236022B2/en
Application granted granted Critical
Publication of CN102982777B publication Critical patent/CN102982777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种显示装置的栅极驱动电路、开关控制电路及移位寄存器，其中栅极驱动电路包括：多级移位寄存器单元依次顺序连接，且每级移位寄存器单元连接一行栅线；第一开关控制电路，在正向信号控制下，用于向每级移位寄存器单元输入上拉信号，控制多级移位寄存器单元顺序开启；第二开关控制电路，在反向信号控制下，用于向每级移位寄存器单元输入复位信号，控制所述多级移位寄存器单元逆序开启；第一薄膜晶体管，在正向信号控制下，向多级移位寄存器单元中的第一级移位寄存器单元输入起始信号；第二薄膜晶体管，在反向信号控制下，向多级移位寄存器单元中的最后一级移位寄存器单元输入起始信号。本发明的方案可以实现栅极双向扫描。

Description

显示装置的栅极驱动电路、开关控制电路及移位寄存器
技术领域
本发明涉及液晶显示装置的驱动电路，特别是指一种液晶显示装置的栅极驱动电路、开关控制电路及移位寄存器。
背景技术
液晶显示器(LCD)已广泛的应用于各个显示领域，如家庭，公共场所，办公场所以及个人电子相关产品等。传统的LCD利用电场来控制液晶层的透光率进而在其上显示图像。因此，LCD包括LCD面板和驱动电路，其中在LCD面板中液晶单元以矩阵形式排列。
液晶显示器进行显示时，通过驱动电路输出信号，逐行进行扫描各个像素。液晶显示器的驱动主要包括栅极驱动器和数据驱动器，数据驱动器将输入的显示数据及时钟信号定时顺序锁存，转换成模拟信号后输入到液晶面板的数据线，栅极驱动器将输入时钟信号经过移位寄存器(Shift Register,SR)转换，切换成开启/关断电压，顺次施加到液晶面板的栅线上。栅极驱动器中的移位寄存器用于产生扫描栅线中的扫描信号。另外，显示装置的扫描方向对应于LCD的朝向，因此，可以通过改变扫描方向来改变所显示的影像的朝向。于是，为了更好地方便产品的开发，人们希望实现双向扫描的LCD。
图1是传统的栅极驱动电路原理图，包括多个移位寄存器SR 1-SR n、地电压Vss提供线、第一和第二时钟CLK提供线、开启脉冲STV提供线。其中，第一时钟信号CLK1和第二时钟信号CLK2的相位彼此相反。
传统的栅极驱动电路工作时，当STV=1，输出一高电平脉冲给第一行Input端，使第一行打开，对面板内输入栅极高电平，其他行处于关闭，同时为其下一行输入注入Input，使第二行打开。当第二行输出高电平时，对第一行进行Reset，此时除了该行，其他行处于关闭，同时为其下一行注入Input，依次顺延，直到最后一行。该种电路，只能实现特定方向的扫描。满足不了人们改变显示影像朝向的要求。
发明内容
本发明要解决的技术问题是提供一种显示装置的栅极驱动电路开关控制电路及移位寄存器，可以实现栅极双向扫描。
为解决上述技术问题，本发明的实施例提供一种显示装置的栅极驱动电路，包括：
多级移位寄存器单元依次顺序连接，且每级移位寄存器单元连接一行栅线；
第一开关控制电路，与多级移位寄存器单元分别连接，在正向信号控制下，用于向每级移位寄存器单元输入上拉信号，控制所述多级移位寄存器单元顺序开启；
第二开关控制电路，与多级移位寄存器单元分别连接，在反向信号控制下，用于向每级移位寄存器单元输入复位信号，控制所述多级移位寄存器单元逆序开启；
第一薄膜晶体管，在所述正向信号控制下，向多级移位寄存器单元中的第一级移位寄存器单元输入起始信号；
第二薄膜晶体管，在所述反向信号控制下，向多级移位寄存器单元中的最后一级移位寄存器单元输入起始信号。
其中，所述第一开关控制电路的第一输入端、第二输入端和第三输入端分别用于与第一时钟提供线、第二时钟提供线和第三时钟提供线对应连接；
所述第二开关控制电路的第一输入端、第二输入端和第三输入端分别用于与所述第一时钟提供线、所述第二时钟提供线和所述第三时钟提供线对应连接。
其中，所述第一开关控制电路的第四输入端和第五输入端分别用于与第一电压提供线和第二电压提供线对应连接；
所述第二开关控制电路的第四输入端和第五输入端分别用于与所述第一电压提供线和所述第二电压提供线对应连接。
其中，所述第一薄膜晶体管的栅极用于与所述第一电压提供线连接，漏极与第一级移位寄存器单元的一输入端连接，源极用于与开启电压提供线连接；
所述第二薄膜晶体管的栅极用于与所述第二电压提供线连接，漏极与最后一级移位寄存器单元的一输入端连接，源极用于与所述开启电压提供线连接。
其中，每级移位寄存器单元的一输入端还用于与地电压提供线连接。
其中，所述第一开关控制电路和所述第二开关控制电路均具有3输出端；所述多级移位寄存器单元的时钟输入端顺序依次连接所述第一开关控制电路的第一输出端、第二输出端和第三输出端；
所述多级移位寄存器单元的重置端顺序依次连接所述第二开关控制电路的第一输出端、第二输出端和第三输出端；
每级移位寄存器单元的输入端还均与所述第一电压提供线和所述第二电压提供线连接。
其中，所述第一开关控制电路包括：四个晶体管开关；其中，
所述第一开关控制电路的第一晶体管开关的栅极与其第四输入端连接，源极与其第一输入端连接，漏极与其第一输出端连接；
所述第一开关控制电路的第二晶体管开关的栅极与其第四输入端连接，源极与其第三输入端连接，漏极与其第三输出端连接；
所述第一开关控制电路的第三晶体管开关的栅极与其第五输入端连接，源极与其第一输入端连接，漏极与其第三输出端连接；
所述第一开关控制电路的第四晶体管开关的栅极与其第五输入端连接，源极与其第三输入端连接，漏极与其第一输出端连接；
所述第一开关控制电路的第二输入端与其第二输出端直接连接。
其中，所述第二开关控制电路包括：四个晶体管开关；其中，
所述第二开关控制电路的第五晶体管开关的栅极与其第四输入端连接，源极与其第一输入端连接，漏极与其第三输出端连接；
所述第二开关控制电路的第六晶体管开关的栅极与其第四输入端连接，源极与其第二输入端连接，漏极与其第一输出端连接；
所述第二开关控制电路的第七晶体管开关的栅极与其第五输入端连接，源极与其第一输入端连接，漏极与其第一输出端连接；
所述第二开关控制电路的第八晶体管开关的栅极与其第五输入端连接，源极与其第二输入端连接，漏极与其第三输出端连接；
第二开关控制电路的所述第三输入端与其第二输出端直接连接。
其中，所述移位寄存器单元具有：七个晶体管开关和一个电容；
所述移位寄存器单元的第一晶体管开关的栅极与上一级移位寄存器单元的输出端连接，源极用于与所述第一电压提供线连接，漏极与第七晶体管开关的栅极连接；
所述移位寄存器单元的第二晶体管开关的栅极与下一级移位寄存器单元的输出端连接，源极作为与所述第二电压提供线连接，漏极与第七晶体管开关的栅极连接；
所述移位寄存器单元的第三晶体管开关的栅极和源极共同与其重置端连接，漏极与第六晶体管开关的栅极连接；
所述移位寄存器单元的第四晶体管开关的栅极与第七晶体管开关的栅极连接，源极作为其第六输入端与地电压提供线连接，漏极第六晶体管开关的栅极连接；
所述移位寄存器单元的第五晶体管开关的栅极与第第六晶体管开关的栅极连接，源极作为其第六输入端与地电压提供线连接，漏极与第七晶体管开关的栅极连接；
所述移位寄存器单元的第六晶体管开关的源极与地电压提供线连接，漏极与所述移位寄存器单元的输出端连接；
所述移位寄存器单元的第七晶体管开关的源极与作为其第七输入端与所述移位寄存器单元的时钟输入端连接，漏极与所述移位寄存器单元的输出端连接；
电容C的一端连接所述第七晶体管的栅极，另一端连接所述输出端OUT；
其中，所述第一级移位寄存器单元的第一晶体管开关的栅极与所述第一薄膜晶体管的漏极连接，第二晶体管开关的栅极与下一级移位寄存器单元的输出端连接；
最后一级移位寄存器单元的第二晶体管开关的栅极与所述第二薄膜晶体管的漏极连接，第一晶体管开关的栅极与上一级移位寄存器单元的输出端连接。
其中，所述第一电压提供线的信号为高电平，所述第二电压提供线的信号为低电平时，所述第一开关控制电路和所述第二开关控制电路的输出端分别输出第一时钟提供线、第二时钟提供线和第三时钟提供线的时钟信号，并在第一薄膜晶体管和所述第二薄膜晶体管的控制下，输入到多级移位寄存器实现多行栅线的正向扫描；
所述第一电压提供线的信号为低电平，所述第二电压提供线的信号为高电平时，所述第一开关控制电路和所述第二开关控制电路的输出端分别输出第一时钟提供线、第二时钟提供线和第三时钟提供线的时钟信号，并在第一薄膜晶体管和所述第二薄膜晶体管的控制下，输入到多级移位寄存器实现多行栅线的逆序扫描。
本发明的实施例还提供一种开关控制电路，其中，第一晶体管开关的栅极与第一电压提供线输入端连接，源极与第一输入端连接，漏极与第一输出端连接；
第二晶体管开关的栅极与第一电压提供线输入端连接，源极与第三输入端连接，漏极与第三输出端连接；
第三晶体管开关的栅极与第二电压提供线输入端连接，源极与第一输入端连接，漏极与第三输出端连接；
第四晶体管开关的栅极与第二电压提供线输入端连接，源极与第三输入端连接，漏极与第一输出端连接；
第二输入端与第二输出端直接连接。
本发明的实施例还提供一种开关控制电路，第一晶体管开关的栅极与第一电压提供线输入端连接，源极与第一输入端连接，漏极与第三输出端连接；
第二晶体管开关的栅极与第一电压提供线输入端连接，源极与第二输入端连接，漏极与第一输出端连接；
第三晶体管开关的栅极与第二电压提供线输入端连接，源极与第一输入端连接，漏极与第一输出端连接；
第四晶体管开关的栅极与第二电压提供线输入端连接，源极与第二输入端连接，漏极与第三输出端连接；
第三输入端与第二输出端直接连接。
本发明的实施例还提供一种移位寄存器单元，包括：七个晶体管开关、一电容及一输出端；
第一晶体管开关的栅极用于与上一级移位寄存器单元的输出端连接，源极用于与第一电压提供线连接，漏极与第七晶体管开关的栅极连接；
第二晶体管开关的栅极与下一级移位寄存器单元的输出端连接，源极用于与第二电压提供线连接，漏极与第七晶体管开关的栅极连接；
第三晶体管开关的栅极和源极共同与其重置端连接，漏极与第六晶体管开关的栅极连接；
第四晶体管开关的栅极与第七晶体管开关的栅极连接，源极用于与地电压提供线连接，漏极与第六晶体管开关的栅极连接；
第五晶体管开关的栅极与第六晶体管开关的栅极连接，源极用于与地电压提供线连接，漏极与第七晶体管开关的栅极连接；
第六晶体管开关的源极用于与地电压提供线连接，漏极与所述移位寄存器单元的输出端连接；
第七晶体管开关的源极与所述移位寄存器单元的时钟输入端连接，漏极与所述移位寄存器单元的输出端连接；
电容C的一端连接所述第七晶体管的栅极，另一端连接所述输出端OUT。
本发明的上述技术方案的有益效果如下：
上述方案中，通过第一开关控制电路，与多级移位寄存器单元分别连接；第二开关控制电路，与多级移位寄存器单元分别连接；所述第一开关控制电路在正向信号下控制所述多级移位寄存器单元顺序开启；所述第二开关控制电路在反向信号下控制所述多级移位寄存器单元逆序开启。从而实现了每级移位寄存器单元的输入端变为两个输入端，能接收上面一行移位寄存器单元的输出，也能接收下面一行移位寄存器单元的输出，从而实现对栅线的双向驱动控制。
附图说明
图1为现有的液晶显示装置的栅极驱动电路原理图；
图2为本发明的液晶显示装置的栅极驱动电路原理图；
图3为图2中所示的扫描方向控制开关(DSC1)的电路原理图；
图4为图2中所示的扫描方向控制开关(DSC2)的电路原理图；
图5为图2中所示的移位寄存器单元电路结构原理图；
图6为图2中所示的三个CLK时钟信号的时序示意图；
图7为本发明的实施例中，栅极驱动电路的正向扫描的时序图；
图8为本发明的实施例中，栅极驱动电路的逆向扫描的时序图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
如图2所示，本发明的实施例提供一种显示装置的栅极驱动电路，包括：
多级移位寄存器单元（SR1~SRn）依次顺序连接，且每级移位寄存器单元连接一行栅线；
第一开关控制电路DSC1，与多级移位寄存器单元分别连接，在正向信号控制下，用于向每级移位寄存器单元输入上拉信号，控制所述多级移位寄存器单元顺序开启；
第二开关控制电路DSC2，与多级移位寄存器单元分别连接，在反向信号控制下，用于向每级移位寄存器单元输入复位信号，控制所述多级移位寄存器单元逆序开启；
第一薄膜晶体管T1，在所述正向信号控制下，向多级移位寄存器单元中的第一级移位寄存器单元输入起始信号；
第二薄膜晶体管T2，在所述反向信号控制下，向多级移位寄存器单元中的最后一级移位寄存器单元输入起始信号。
其中，上述栅极驱动电路还可以包括：第一时钟提供线CLK1，第二时钟提供线CLK2和第三时钟提供线CLK3；
所述第一开关控制电路DSC1的第一输入端、第二输入端和第三输入端分别与所述第一时钟提供线CLK1、所述第二时钟提供线CLK2和所述第三时钟提供线CLK3对应连接；
所述第二开关控制电路DSC2的第一输入端、第二输入端和第三输入端分别与所述第一时钟提供线CLK1、所述第二时钟提供线CLK2和所述第三时钟提供线CLK3对应连接。
上述栅极驱动电路还可以包括：第一电压提供线FW和第二电压提供线BW；
所述第一开关控制电路DSC1的第四输入端和第五输入端分别与所述第一电压提供线FW和所述第二电压提供线BW对应连接；
所述第二开关控制电路DSC2的第四输入端和第五输入端分别与所述第一电压提供线FW和所述第二电压提供线BW对应连接。
上述栅极驱动电路还可以包括：开启电压提供线STV；
所述第一薄膜晶体管开关T1的栅极与所述第一电压提供线FW连接，漏极与第一移位寄存器单元SR1的一输入端连接，源极与所述开启电压提供线STV连接；
所述第二薄膜晶体管开关T2的栅极与所述第二电压提供线BW连接，漏极与第N级移位寄存器单元SRn的一输入端连接，源极与所述开启电压提供线STV连接；其中，第一级移位寄存器单元SR1为顺序排列的所述多级移位寄存器单元中的第1级移位寄存器单元，第N级移位寄存器单元为顺序排列的所述多级移位寄存器单元中的最后一级移位寄存器单元，N为大于1的正整数。
另外，所述第一开关控制电路DSC1和所述第二开关控制电路DSC2均具有3输出端；所述多级移位寄存器单元的时钟输入端CLK顺序依次连接所述第一开关控制电路DSC1的第一输出端CLK1’、第二输出端CLK2’和第三输出端CLK3’；
所述多级移位寄存器单元的重置端Reset顺序依次连接所述第二开关控制电路DSC2的第一输出端RE1、第二输出端RE2和第三输出端RE3；
每级移位寄存器单元的输入端还均与所述第一电压提供线FW和所述第二电压提供线BW连接。
其中，DSC1作为正向扫描方向的控制开关，DSC2作为逆向扫描方向的控制开关；其中，正向扫描控制电压FW和逆向扫描控制电压BW分别被提供高电平和低电平，并且根据扫描方向具有相反相位。第一薄膜晶体管T1和第二薄膜晶体管T2根据FW和BW的电压高低，控制自己是否导通，进而控制开启电压提供线STV的输入。
如图3所示，上述第一开关控制电路DSC1包括：四个晶体管开关Tn1，Tn2，Tn3和Tn4；其中，四个晶体管开关Tn1，Tn2，Tn3和Tn4均为薄膜晶体管；
第一晶体管开关Tn1的栅极与其第四输入端（与第一电压提供线FW连接的一端）连接，源极与其第一输入端（与第一时钟提供线CLK1连接的一端）连接，漏极与其第一输出端CLK1’连接；
第二晶体管开关Tn2的栅极与其第四输入端（与第一电压提供线FW连接的一端）连接，源极与其第三输入端（与第三时钟提供线CLK3连接的一端）连接，漏极与其第三输出端CLK3’连接；
第三晶体管开关Tn3的栅极与其第五输入端（与第二电压提供线BW连接的一端）连接，源极与其第一输入端（与第一时钟提供线CLK1连接的一端）连接，漏极与其第三输出端CLK3’连接；
第四晶体管开关Tn4的栅极与其第五输入端（与第二电压提供线BW连接的一端）连接，源极与其第三输入端（与第三时钟提供线CLK3连接的一端）连接，漏极与其第一输出端CLK1’连接；
所述第一开关控制电路的第二输入端（与第二时钟提供线CLK2连接的一端）与其第二输出端CLK2’直接连接。
该第一开关控制电路DSC1的输出端CLK1’端,CLK2’端,CLK3’端依次连接到每级移位寄存器单元的时钟输入端CLK。当正向扫描(FW=1,BW=0)时，Tn1和Tn2导通，输出端CLK1’端,CLK2’端,CLK3’端分别输出CLK1,CLK2和CLK3时钟信号。当逆向扫描(FW=0,BW=1)时，Tn3和Tn4导通，输出端CLK1’端,CLK2’端,CLK3’端分别输出CLK3,CLK2和CLK1时钟信号。DSC1使得CLK1’端,CLK2’端,CLK3’端的输出时序在正向扫描下和逆向扫描下具有相反时序，如图7所示。
另外，如图4所示，所述第二开关控制DSC2电路包括：四个晶体管开关Tn5，Tn6，Tn7和Tn8；其中，四个晶体管开关Tn5，Tn6，Tn7和Tn8也均为薄膜晶体管；
第一晶体管开关Tn5的栅极与其第四输入端（与第一电压提供线FW连接的一端）连接，源极与其第一输入端（与第一时钟提供线CLK1连接的一端）连接，漏极与其第三输出端RE3连接；
第二晶体管开关Tn6的栅极与其第四输入端（与第一电压提供线FW连接的一端）连接，源极与其第二输入端（与第二时钟提供线CLK2连接的一端）连接，漏极与其第一输出端RE1连接；
第三晶体管开关Tn7的栅极与其第五输入端（与第二电压提供线BW连接的一端）连接，源极与其第一输入端（与第一时钟提供线CLK1连接的一端）连接，漏极与其第一输出端RE1连接；
第四晶体管开关Tn8的栅极与其第五输入端（与第二电压提供线BW连接的一端）连接，源极与其第二输入端（与第二时钟提供线CLK2连接的一端）连接，漏极与其第三输出端RE3连接；
第二开关控制电路DSC2的所述第三输入端（与第三时钟提供线CLK3连接的一端）与其第二输出端RE2直接连接。
具体的，DSC2的输出端RE1端、RE2端和RE3端依次连接到每级移位寄存器单元的重置端Reset。当正向扫描(FW=1,BW=0)时，Tn5和Tn6导通，输出端RE1端、RE2端和RE3端分别输出CLK2,CLK3和CLK1时钟信号。当逆向扫描(FW=0,BW=1)时，Tn7和Tn8导通，输出端RE1端、RE2端和RE3端分别输出CLK1,CLK3和CLK2时钟信号。DSC2使得RE1端、RE2端和RE3端的输出时序在正向扫描下和逆向扫描下具有相反时序,如图8所示。
如图5所示，所述移位寄存器单元具有：七个晶体管开关T3~T9；
第一晶体管开关T3的栅极INn-1用于与上一级移位寄存器单元的输出端OUT连接，源极（与第一电压提供线FW连接的一端）与所述第一电压提供线FW连接，漏极与第七晶体管T9开关的栅极连接；
第二晶体管开关T4的栅极INn＋1与下一级移位寄存器单元的输出端OUT连接，源极（与第二电压提供线BW连接的一端）与所述第二电压提供线BW连接，漏极与第七晶体管开关T9的栅极连接；
第三晶体管开关T5的栅极和源极共同与其重置端Reset连接，漏极与第六晶体管开关T8的栅极连接；
第四晶体管开关T6的栅极与T3的漏极连接，源极与地电压提供线Vss连接，漏极第六晶体管开关T8的栅极连接；
第五晶体管开关T7的栅极与第六晶体管开关T8的栅极连接，源极与地电压提供线Vss连接，漏极与第七晶体管开关T8的栅极连接；
第六晶体管开关T8的源极与地电压提供线Vss连接，漏极与所述移位寄存器单元的输出端OUT连接；
第七晶体管开关T9的源极与所述移位寄存器单元的时钟输入端CLK连接，漏极与所述移位寄存器单元的输出端OUT连接；
电容C的一端连接所述第七晶体管的栅极，另一端连接所述输出端OUT；
其中，所述第一级移位寄存器单元SR1的第一晶体管开关T3的栅极INn-1与所述第一薄膜晶体管开关T1的漏极连接，第二晶体管开关T4的栅极IN+1与下一级移位寄存器单元SR2的输出端OUT连接；
第N级移位寄存器单元SRn的第二晶体管开关T4的栅极IN+1与所述第二薄膜晶体管开关T2的漏极连接，第一晶体管开关T3的栅极INn-1与上一级移位寄存器单元SRn-1的输出端OUT连接。
其中，移位寄存器单元的晶体管T3和T4作为输入电路的作用，T5、T7、T8作为复位电路的作用，T9起到上拉的作用，T6起到下拉的作用。
移位寄存器单元SR1~SRn的CLK端依次连接DSC1的三个输出端CLK1’端,CLK2’端和CLK3’端，Reset端依次连接DSC2的三个输出端RE1端、RE2端和RE3端。
而且连接时CLK1’端,CLK2’端和CLK3’端分别对应RE1端、RE2端和RE3端。也就是说当移位寄存器单元的CLK端连接CLK1’端时，它的Reset端接RE1端；当移位寄存器单元的CLK端连接CLK2’端时，它的Reset端接RE2端；当移位寄存器单元的CLK端连接CLK3’端时，它的Reset端接RE3端。
在上述电路中，如图6所示，所述第一时钟提供线CLK1的输出电压的脉冲时序为：t1时间内为低电平，t2时间内为高电平，t3时间内为低电平，t4时间内为低电平，依次重复t1－t4的时序；
所述第二时钟提供线CLK2的输出电压的脉冲时序为：t1时间内为低电平，t2时间内为低电平，t3时间内为高电平，t4时间内为低电平；依次重复t1－t4的时序；
所述第三时钟提供线CLK3的输出电压的脉冲时序为：t1时间内为高电平，t2时间内为低电平，t3时间内为低电平，t4为高电平；依次重复t1－t4的时序；
如图7和图8所示，所述开启电压提供线STV的电压脉冲时序为：在t1时间内为高电平其它时间均为低电平；结合上述CLK1，CLK2和CLK3的脉冲时序；可以使第一开关控制电路DSC1的第一输出电压信号为：所述第一开关控制电路的第一、二、三输出端的输出电压信号，如图7和8中的CLK1’，CLK2’和CLK3’；
所述第二输出电压信号为：所述第二开关控制电路的第一、二、三输出端输出电压信号,如图7和8中的RE1，RE2和RE3。
整个电路的具体工作时序如图7和8所示：
正向扫描时：
FW和BW分别被提供高电平和低电平(FW=1,BW=0)；
DSC1的三个输出端CLK1’端,CLK2’端,CLK3’端分别输出CLK1,CLK2和CLK3时钟信号；
DSC2的三个输出端RE1端、RE2端和RE3端分别输出CLK2,CLK3和CLK1时钟信号；
在t1期间，开启脉冲STV=1维持高电平，由于FW=1,BW=0，T1导通，T2关断。因此，STV信号输入移位寄存器单元(SR1)的INn-1端，使得它的T3管(图5中的)导通，FW的高电平被输入到A点，使A点在t1期间维持高电平。由于A点是高电平时，T6管会导通，使得B点维持在低电平Vss；
在t2期间，STV转为低电平，CLK1’转为高电平，并输出给移位寄存器单元SR1的CLK端。通过自举(bootstrap)效应，A点的电位再次上升，T9管导通，使得CLK1’的高电平输出给OUT1端。并进一步的输出给第一行的栅线；
在t3期间，CLK1’从高电平转为低电平，OUT1也转为低电平。RE1转为高电平，并输给移位寄存器单元SR1的Reset端，使得T5导通，B点转为高电平，进一步使得T7和T8导通，又进一步使得A点的电位和Out点电位维持在Vss的低电平。因此，第一行的栅线也维持在Vss的低电平；
接下来对第二级移位寄存器单元SR2的动作进行说明：
由于移位寄存器单元SR1的在t2期间输出的OUT1的信号也会输入到移位寄存器单元SR2的INn-1端，因此，移位寄存器单元SR2的T3管导通，进行与上面所述移位寄存器单元SR1相同的动作；
在t3期间，CLK2’维持高电平，输出给移位寄存器单元SR2的CLK端。和移位寄存器单元SR1动作相同，由于电容C的自举(bootstrap)效应，CLK2’的高电平输出给OUT2端；并进一步的输出给第二行的栅线；
在t4期间，CLK2’从高电平转为低电平，OUT2也转为低电平。RE2转为高电平，并输给移位寄存器单元SR2的Reset端，和上述移位寄存器单元SR1的动作一样，Reset端的高电平使得A点的电位和Out点电位维持在Vss的低电平。因此，第二行的栅线也维持在Vss的低电平；
以下依次进行着上述动作，直到最后一级移位寄存器单元SRn。
逆向扫描下：
FW和BW分别被提供低电平和高电平(FW=0,BW=1)；
DSC1的三个输出端CLK1’端,CLK2’端,CLK3’端分别输出CLK3,CLK2和CLK1时钟信号；
DSC2的三个输出端RE1端、RE2端和RE3端分别输出CLK1,CLK3和CLK2时钟信号；
在t1期间，开启脉冲STV=1维持高电平，由于FW=0,BW=1，T2导通开，T1关断。因此，STV信号输入移位寄存器单元SRn的INn+1端，使得它的T4管导通，BW的高电平被输入到A点，使A点在t1期间维持高电平；由于A点是高电平时，T6管会导通，使得B点维持在低电平Vss；
在t2期间，STV转为低电平，CLK3’转为高电平，并输出给移位寄存器单元SRn的CLK端。通过电容C的自举(bootstrap)效应，A点的电位再次上升，T9管导通，使得CLK3’的高电平输出给OUTn端。并进一步的输出给第n行(最后一行)的栅线；
在t3期间，CLK3’从高电平转为低电平，OUTn也转为低电平。RE3转为高电平，并输出给移位寄存器单元SRn的Reset端，使得T5导通，B点转为高电平，进一步使得T7和T8导通，又进一步使得A点的电位和Out点电位维持在Vss的低电平。因此，第n行的栅线也维持在Vss的低电平；
接下来对第n-1行移位寄存器单元SRn-1的动作进行说明：
由于移位寄存器单元SRn的在t2期间输出的OUTn的信号也会输入到移位寄存器单元SRn-1的INn+1端，因此，移位寄存器单元SRn-1的T4管导通，进行与上面所述移位寄存器单元SRn相同的动作；
在t3期间，CLK2’维持高电平，输出给移位寄存器单元SRn-1的CLK端。同移位寄存器单元SRn动作相同，由于电容C的自举(bootstrap)效应，CLK2’的高电平输出给OUTn-1端。并进一步的输出给第n-1行的栅线；
在t4期间，CLK2’从高电平转为低电平，OUTn-1也转为低电平。RE2转为高电平，并输给移位寄存器单元SRn-1的Reset端，和上述移位寄存器单元SRn的动作一样，Reset端的高电平使得A点的电位和Out点电位维持在Vss的低电平；因此，第n-1行的栅线也维持在Vss的低电平；
以下依次进行着上述动作，直到第一行移位寄存器单元SR1。
本发明的上述双向扫描控制方法，相对于传统的单向移位寄存器单元(如图1所示)来说，这种双向移位寄存器只需要在PCB板上加上两个扫描方向控制开关(DSC1和DSC2)，另外，每个移位寄存器单元上的Input端(传统的单向移位寄存器单元只能接收上面一行的输入)变更为两个Input端(INn-1端和INn+1端，能接收上面一行的输入，也能接收下面一行的输入)。在双向扫描控制上，是通过两个扫描方向控制开关(DSC1和DSC2)实现的。
本发明的实施例还提供一种开关控制电路，包括：四个晶体管开关、两个电压提供线输入端以及三个输出端；
第一电压提供线输入端的信号为高电平，第二电压提供线输入端为低电平时，第一晶体管和第二晶体管导通，第一输出端、第二输出端以及第三输出端分别输出第一输入端、第二输入端和第三输入端的信号；
所述第一电压提供线输入端的信号为低电平，所述第二电压提供线输入端为高电平时，第三晶体管和第四晶体管导通，所述第一输出端、所述第二输出端以及所述第三输出端分别输出所述第一输入端、所述第二输入端和所述第三输入端的信号。
其中，如图3所示，所述第一晶体管开关Tn1的栅极与所述第一电压提供线输入端FW连接，源极与所述第一输入端CLK1连接，漏极与所述第一输出端CLK1’连接；所述第二晶体管开关Tn2的栅极与所述第一电压提供线输入端Fw连接，源极与所述第三输入端CLK3连接，漏极与所述第三输出端CLK3’连接；所述第三晶体管开关Tn3的栅极与所述第二电压提供线输入端BW连接，源极与所述第一输入端CLK1连接，漏极与所述第三输出端CLK3’连接；所述第四晶体管开关Tn4的栅极与所述第二电压提供线输入端BW连接，源极与所述第三输入端CLK3连接，漏极与所述第一输出端CLK1’连接；所述第二输入端CLK2与所述第二输出端CLK2’直接连接。
如图4所示，所述第一晶体管开关Tn5的栅极与所述第一电压提供线输入端FW连接，源极与所述第一输入端CLK1连接，漏极与所述第三输出端RE3连接；所述第二晶体管开关Tn6的栅极与所述第一电压提供线输入端FW连接，源极与所述第二输入端CLK2连接，漏极与所述第一输出端RE1连接；所述第三晶体管开关Tn7的栅极与所述第二电压提供线输入端BW连接，源极与所述第一输入端CLK1连接，漏极与所述第一输出端RE1连接；
所述第四晶体管开关Tn8的栅极与所述第二电压提供线输入端BW连接，源极与所述第二输入端CLK2连接，漏极与所述第三输出端RE3连接；所述第三输入端CLK3与所述第二输出端RE2直接连接。
本发明的实施例还提供一种移位寄存器单元，包括：七个晶体管开关、一电容及一输出端；
第一晶体管开关的栅极与上一级移位寄存器单元的输出端连接，源极与第一电压提供线连接，漏极与第七晶体管开关的栅极连接；
第二晶体管开关的栅极与下一级移位寄存器单元的输出端连接，源极与第二电压提供线连接，漏极与第七晶体管开关的栅极连接；
第三晶体管开关的栅极和源极共同与其重置端连接，漏极与第六晶体管开关的栅极连接；
第四晶体管开关的栅极与第一晶体管开关的漏极连接，源极与地电压提供线连接，漏极第六晶体管开关的栅极连接；
第五晶体管开关的栅极与第六晶体管开关的栅极连接，源极与地电压提供线连接，漏极与第七晶体管开关的栅极连接；
第六晶体管开关的源极与地电压提供线连接，漏极与所述移位寄存器单元的输出端连接；
第七晶体管开关的源极与所述移位寄存器单元的时钟输入端连接，漏极与所述移位寄存器单元的输出端连接；
所述电容的一端与所述第五晶体管开关的漏极连接，另一端与所述输出端连接。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种显示装置的栅极驱动电路，其特征在于，包括：
多级移位寄存器单元依次顺序连接，且每级移位寄存器单元连接一行栅线；
第一开关控制电路，与多级移位寄存器单元分别连接，在正向信号控制下，用于向每级移位寄存器单元输入上拉信号，控制所述多级移位寄存器单元顺序开启；
第二开关控制电路，与多级移位寄存器单元分别连接，在反向信号控制下，用于向每级移位寄存器单元输入复位信号，控制所述多级移位寄存器单元逆序开启；
第一薄膜晶体管，在所述正向信号控制下，向多级移位寄存器单元中的第一级移位寄存器单元输入起始信号；第二薄膜晶体管，在所述反向信号控制下，向多级移位寄存器单元中的最后一级移位寄存器单元输入起始信号。
2.根据权利要求1所述的显示装置的栅极驱动电路，其特征在于，所述第一开关控制电路的第一输入端、第二输入端和第三输入端分别用于与第一时钟提供线、第二时钟提供线和第三时钟提供线对应连接；
所述第二开关控制电路的第一输入端、第二输入端和第三输入端分别用于与所述第一时钟提供线、所述第二时钟提供线和所述第三时钟提供线对应连接。
3.根据权利要求2所述的显示装置的栅极驱动电路，其特征在于，所述第一开关控制电路的第四输入端和第五输入端分别用于与第一电压提供线和第二电压提供线对应连接；
所述第二开关控制电路的第四输入端和第五输入端分别用于与所述第一电压提供线和所述第二电压提供线对应连接。
4.根据权利要求3所述的显示装置的栅极驱动电路，其特征在于，所述第一薄膜晶体管的栅极用于与所述第一电压提供线连接，漏极与第一级移位寄存器单元的一输入端连接，源极用于与开启电压提供线连接；
所述第二薄膜晶体管的栅极用于与所述第二电压提供线连接，漏极与最后一级移位寄存器单元的一输入端连接，源极用于与所述开启电压提供线连接。
5.根据权利要求1所述的显示装置的栅极驱动电路，其特征在于，每级移位寄存器单元的一端还用于与地电压提供线连接。
6.根据权利要求5所述的显示装置的栅极驱动电路，其特征在于，所述第一开关控制电路和所述第二开关控制电路均具有3输出端；所述多级移位寄存器单元的时钟输入端顺序依次连接所述第一开关控制电路的第一输出端、第二输出端和第三输出端；
所述多级移位寄存器单元的重置端顺序依次连接所述第二开关控制电路的第一输出端、第二输出端和第三输出端；
每级移位寄存器单元的输入端还均与所述第一电压提供线和所述第二电压提供线连接。
7.根据权利要求6所述的显示装置的栅极驱动电路，其特征在于，所述第一开关控制电路包括：四个晶体管开关；其中，
所述第一开关控制电路的第一晶体管开关的栅极与其第四输入端连接，源极与其第一输入端连接，漏极与其第一输出端连接；
所述第一开关控制电路的第二晶体管开关的栅极与其第四输入端连接，源极与其第三输入端连接，漏极与其第三输出端连接；
所述第一开关控制电路的第三晶体管开关的栅极与其第五输入端连接，源极与其第一输入端连接，漏极与其第三输出端连接；
所述第一开关控制电路的第四晶体管开关的栅极与其第五输入端连接，源极与其第三输入端连接，漏极与其第一输出端连接；
所述第一开关控制电路的第二输入端与其第二输出端直接连接。
8.根据权利要求6所述的显示装置的栅极驱动电路，其特征在于，所述第二开关控制电路包括：四个晶体管开关；其中，
所述第二开关控制电路的第五晶体管开关的栅极与其第四输入端连接，源极与其第一输入端连接，漏极与其第三输出端连接；
所述第二开关控制电路的第六晶体管开关的栅极与其第四输入端连接，源极与其第二输入端连接，漏极与其第一输出端连接；
所述第二开关控制电路的第七晶体管开关的栅极与其第五输入端连接，源极与其第一输入端连接，漏极与其第一输出端连接；
所述第二开关控制电路的第八晶体管开关的栅极与其第五输入端连接，源极与其第二输入端连接，漏极与其第三输出端连接；
第二开关控制电路的所述第三输入端与其第二输出端直接连接。
9.根据权利要求8所述的显示装置的栅极驱动电路，其特征在于，所述移位寄存器单元具有：七个晶体管开关和一个电容；
所述移位寄存器单元的第一晶体管开关的栅极与上一级移位寄存器单元的输出端连接，源极用于与所述第一电压提供线连接，漏极与第七晶体管开关的栅极连接；
所述移位寄存器单元的第二晶体管开关的栅极与下一级移位寄存器单元的输出端连接，源极作为与所述第二电压提供线连接，漏极与第七晶体管开关的栅极连接；
所述移位寄存器单元的第三晶体管开关的栅极和源极共同与其重置端连接，漏极与第六晶体管开关的栅极连接；
所述移位寄存器单元的第四晶体管开关的栅极与第一晶体管开关的漏极连接，源极与地电压提供线连接，漏极第六晶体管开关的栅极连接；
所述移位寄存器单元的第五晶体管开关的栅极与第第六晶体管开关的栅极连接，源极作为其第六输入端与地电压提供线连接，漏极与第七晶体管开关的栅极连接；
所述移位寄存器单元的第六晶体管开关的源极与地电压提供线连接，漏极与所述移位寄存器单元的输出端连接；
所述移位寄存器单元的第七晶体管开关的源极与作为其第七输入端与所述移位寄存器单元的时钟输入端连接，漏极与所述移位寄存器单元的输出端连接；
电容的一端连接所述第七晶体管的栅极，另一端连接所述输出端；
其中，所述第一级移位寄存器单元的第一晶体管开关的栅极与所述第一薄膜晶体管的漏极连接，第二晶体管开关的栅极与下一级移位寄存器单元的输出端连接；
最后一级移位寄存器单元的第二晶体管开关的栅极与所述第二薄膜晶体管的漏极连接，第一晶体管开关的栅极与上一级移位寄存器单元的输出端连接。
10.根据权利要求4－9任一项所述的显示装置的栅极驱动电路，其特征在于，
所述第一电压提供线的信号为高电平，所述第二电压提供线的信号为低电平时，所述第一开关控制电路和所述第二开关控制电路的输出端分别输出第一时钟提供线、第二时钟提供线和第三时钟提供线的时钟信号，并在第一薄膜晶体管和所述第二薄膜晶体管的控制下，输入到多级移位寄存器实现多行栅线的正向扫描；
所述第一电压提供线的信号为低电平，所述第二电压提供线的信号为高电平时，所述第一开关控制电路和所述第二开关控制电路的输出端分别输出第一时钟提供线、第二时钟提供线和第三时钟提供线的时钟信号，并在第一薄膜晶体管和所述第二薄膜晶体管的控制下，输入到多级移位寄存器实现多行栅线的逆向扫描。
11.一种开关控制电路，其特征在于，包括，
第一晶体管开关的栅极与第一电压提供线输入端连接，源极与第一输入端连接，漏极与第一输出端连接；
第二晶体管开关的栅极与第一电压提供线输入端连接，源极与第三输入端连接，漏极与第三输出端连接；
第三晶体管开关的栅极与第二电压提供线输入端连接，源极与第一输入端连接，漏极与第三输出端连接；
第四晶体管开关的栅极与第二电压提供线输入端连接，源极与第三输入端连接，漏极与第一输出端连接；
第二输入端与第二输出端直接连接。
12.一种开关控制电路，其特征在于，
第一晶体管开关的栅极与第一电压提供线输入端连接，源极与第一输入端连接，漏极与第三输出端连接；
第二晶体管开关的栅极与第一电压提供线输入端连接，源极与第二输入端连接，漏极与第一输出端连接；
第三晶体管开关的栅极与第二电压提供线输入端连接，源极与第一输入端连接，漏极与第一输出端连接；
第四晶体管开关的栅极与第二电压提供线输入端连接，源极与第二输入端连接，漏极与第三输出端连接；
第三输入端与第二输出端直接连接。
13.一种移位寄存器单元，其特征在于，包括：七个晶体管开关、一电容及一输出端；
第一晶体管开关的栅极用于与上一级移位寄存器单元的输出端连接，源极用于与第一电压提供线连接，漏极与第七晶体管开关的栅极连接；
第二晶体管开关的栅极与下一级移位寄存器单元的输出端连接，源极用于与第二电压提供线连接，漏极与第七晶体管开关的栅极连接；
第三晶体管开关的栅极和源极共同与其重置端连接，漏极与第六晶体管开关的栅极连接；
第四晶体管开关的栅极与第七晶体管开关的栅极连接，源极用于与地电压提供线连接，漏极与第六晶体管开关的栅极连接；
第五晶体管开关的栅极与第六晶体管开关的栅极连接，源极用于与地电压提供线连接，漏极与第七晶体管开关的栅极连接；
第六晶体管开关的源极用于与地电压提供线连接，漏极与所述移位寄存器单元的输出端连接；
第七晶体管开关的源极与所述移位寄存器单元的时钟输入端连接，漏极与所述移位寄存器单元的输出端连接；
电容的一端连接所述第七晶体管的栅极，另一端连接所述输出端。
CN201210525327.1A 2012-12-07 2012-12-07 显示装置的栅极驱动电路 Active CN102982777B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210525327.1A CN102982777B (zh) 2012-12-07 2012-12-07 显示装置的栅极驱动电路
US14/098,005 US9236022B2 (en) 2012-12-07 2013-12-05 Gate driving circuit, switching control circuit and shift register of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210525327.1A CN102982777B (zh) 2012-12-07 2012-12-07 显示装置的栅极驱动电路

Publications (2)

Publication Number Publication Date
CN102982777A true CN102982777A (zh) 2013-03-20
CN102982777B CN102982777B (zh) 2015-10-07

Family

ID=47856690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210525327.1A Active CN102982777B (zh) 2012-12-07 2012-12-07 显示装置的栅极驱动电路

Country Status (2)

Country Link
US (1) US9236022B2 (zh)
CN (1) CN102982777B (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103927960A (zh) * 2013-12-30 2014-07-16 上海中航光电子有限公司 一种栅极驱动装置和显示装置
WO2014172965A1 (zh) * 2013-04-22 2014-10-30 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路及阵列基板
CN104240643A (zh) * 2014-09-30 2014-12-24 上海和辉光电有限公司 一种驱动主动矩阵有机发光二极管像素电路的扫描结构
CN104537973A (zh) * 2014-12-29 2015-04-22 厦门天马微电子有限公司 一种移位寄存器、栅极驱动电路、阵列基板和显示面板
WO2015078144A1 (zh) * 2013-11-28 2015-06-04 京东方科技集团股份有限公司 阵列基板、彩膜基板及其制造方法、显示面板和显示装置
WO2016078264A1 (zh) * 2014-11-19 2016-05-26 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、栅极驱动电路及显示装置
WO2016095262A1 (zh) * 2014-12-19 2016-06-23 深圳市华星光电技术有限公司 一种扫描驱动电路
US9460676B2 (en) 2014-11-13 2016-10-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. GOA circuit and liquid crystal display device applied to liquid crystal displays
CN106356019A (zh) * 2016-11-28 2017-01-25 京东方科技集团股份有限公司 选择连接单元、移位寄存器和显示面板
CN106448543A (zh) * 2016-12-20 2017-02-22 上海中航光电子有限公司 一种栅极驱动电路、显示面板和显示装置
WO2017028350A1 (zh) * 2015-08-17 2017-02-23 深圳市华星光电技术有限公司 液晶显示装置及其goa扫描电路
WO2018188275A1 (zh) * 2017-04-12 2018-10-18 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动电路及其驱动方法
CN110111717A (zh) * 2019-05-06 2019-08-09 京东方科技集团股份有限公司 栅极驱动电路及驱动方法、阵列基板、显示面板
CN113035110A (zh) * 2021-03-25 2021-06-25 惠科股份有限公司 栅极驱动电路和显示装置
CN113129803A (zh) * 2020-11-19 2021-07-16 友达光电股份有限公司 驱动电路
CN114519977A (zh) * 2020-11-19 2022-05-20 上海和辉光电股份有限公司 阵列基板及显示面板
WO2024119608A1 (zh) * 2022-12-07 2024-06-13 武汉华星光电技术有限公司 显示面板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509593B (zh) * 2013-12-20 2015-11-21 Au Optronics Corp 移位暫存器
CN103680453B (zh) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 阵列基板行驱动电路
KR102206608B1 (ko) * 2014-03-19 2021-01-25 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN104091574B (zh) * 2014-06-25 2016-03-02 京东方科技集团股份有限公司 移位寄存器、阵列基板、显示装置及其驱动方法
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
CN104183210B (zh) * 2014-09-17 2016-08-17 厦门天马微电子有限公司 一种栅极驱动电路及其驱动方法及显示装置
CN104318909B (zh) * 2014-11-12 2017-02-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板
CN105185342B (zh) * 2015-10-15 2018-03-27 武汉华星光电技术有限公司 栅极驱动基板和使用栅极驱动基板的液晶显示器
CN105609136A (zh) * 2016-01-04 2016-05-25 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN105427825B (zh) * 2016-01-05 2018-02-16 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法及栅极驱动电路
CN106251804B (zh) * 2016-09-30 2018-12-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106205461B (zh) * 2016-09-30 2019-04-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106710561B (zh) * 2017-03-08 2019-09-17 京东方科技集团股份有限公司 一种移位寄存器、栅线集成驱动电路及显示装置
CN106898287B (zh) * 2017-03-28 2020-12-01 合肥京东方光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路
CN106875911B (zh) * 2017-04-12 2019-04-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法
TWI622036B (zh) * 2017-06-27 2018-04-21 友達光電股份有限公司 閘極驅動電路及其驅動方法
CN107481659B (zh) * 2017-10-16 2020-02-11 京东方科技集团股份有限公司 栅极驱动电路、移位寄存器及其驱动控制方法
CN108133694B (zh) * 2018-01-26 2020-03-31 京东方科技集团股份有限公司 栅极驱动电路、驱动方法和显示装置
KR20210085914A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 시프트 레지스터 회로부 및 이를 포함하는 발광표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115792A1 (en) * 2007-11-06 2009-05-07 Nec Lce Technologies, Ltd. Bidirectional shift register and display device using the same
CN101625495A (zh) * 2009-08-18 2010-01-13 友达光电股份有限公司 具双向扫描机制的显示装置与其栅极信号扫描方法
JP2010073301A (ja) * 2008-09-17 2010-04-02 Au Optronics Corp 双方向走査のシフトレジスタ
CN102750987A (zh) * 2011-04-21 2012-10-24 乐金显示有限公司 移位寄存器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4010229B2 (ja) * 2002-11-22 2007-11-21 ソニー株式会社 双方向信号伝送回路
KR100746646B1 (ko) * 2006-07-11 2007-08-06 삼성전자주식회사 디스플레이 구동 회로 및 이를 갖는 액정 표시 장치
KR20080008795A (ko) * 2006-07-21 2008-01-24 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
KR101350635B1 (ko) * 2009-07-03 2014-01-10 엘지디스플레이 주식회사 듀얼 쉬프트 레지스터
KR101319350B1 (ko) * 2009-12-18 2013-10-16 엘지디스플레이 주식회사 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115792A1 (en) * 2007-11-06 2009-05-07 Nec Lce Technologies, Ltd. Bidirectional shift register and display device using the same
JP2010073301A (ja) * 2008-09-17 2010-04-02 Au Optronics Corp 双方向走査のシフトレジスタ
CN101625495A (zh) * 2009-08-18 2010-01-13 友达光电股份有限公司 具双向扫描机制的显示装置与其栅极信号扫描方法
CN102750987A (zh) * 2011-04-21 2012-10-24 乐金显示有限公司 移位寄存器

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014172965A1 (zh) * 2013-04-22 2014-10-30 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路及阵列基板
US10332913B2 (en) 2013-11-28 2019-06-25 Boe Technology Group Co., Ltd. Array substrate, color filter substrate, and manufacturing methods thereof, display panel and display device
WO2015078144A1 (zh) * 2013-11-28 2015-06-04 京东方科技集团股份有限公司 阵列基板、彩膜基板及其制造方法、显示面板和显示装置
CN103927960A (zh) * 2013-12-30 2014-07-16 上海中航光电子有限公司 一种栅极驱动装置和显示装置
CN103927960B (zh) * 2013-12-30 2016-04-20 上海中航光电子有限公司 一种栅极驱动装置和显示装置
CN104240643A (zh) * 2014-09-30 2014-12-24 上海和辉光电有限公司 一种驱动主动矩阵有机发光二极管像素电路的扫描结构
US9460676B2 (en) 2014-11-13 2016-10-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. GOA circuit and liquid crystal display device applied to liquid crystal displays
WO2016078264A1 (zh) * 2014-11-19 2016-05-26 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、栅极驱动电路及显示装置
WO2016095262A1 (zh) * 2014-12-19 2016-06-23 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104537973A (zh) * 2014-12-29 2015-04-22 厦门天马微电子有限公司 一种移位寄存器、栅极驱动电路、阵列基板和显示面板
WO2017028350A1 (zh) * 2015-08-17 2017-02-23 深圳市华星光电技术有限公司 液晶显示装置及其goa扫描电路
CN106356019A (zh) * 2016-11-28 2017-01-25 京东方科技集团股份有限公司 选择连接单元、移位寄存器和显示面板
CN106356019B (zh) * 2016-11-28 2019-05-17 京东方科技集团股份有限公司 选择连接单元、移位寄存器和显示面板
CN106448543A (zh) * 2016-12-20 2017-02-22 上海中航光电子有限公司 一种栅极驱动电路、显示面板和显示装置
WO2018188275A1 (zh) * 2017-04-12 2018-10-18 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动电路及其驱动方法
CN110111717A (zh) * 2019-05-06 2019-08-09 京东方科技集团股份有限公司 栅极驱动电路及驱动方法、阵列基板、显示面板
CN110111717B (zh) * 2019-05-06 2021-04-09 京东方科技集团股份有限公司 栅极驱动电路及驱动方法、阵列基板、显示面板
CN113129803A (zh) * 2020-11-19 2021-07-16 友达光电股份有限公司 驱动电路
CN114519977A (zh) * 2020-11-19 2022-05-20 上海和辉光电股份有限公司 阵列基板及显示面板
CN113129803B (zh) * 2020-11-19 2023-11-03 友达光电股份有限公司 驱动电路
CN113035110A (zh) * 2021-03-25 2021-06-25 惠科股份有限公司 栅极驱动电路和显示装置
CN113035110B (zh) * 2021-03-25 2022-01-14 惠科股份有限公司 栅极驱动电路和显示装置
WO2024119608A1 (zh) * 2022-12-07 2024-06-13 武汉华星光电技术有限公司 显示面板

Also Published As

Publication number Publication date
CN102982777B (zh) 2015-10-07
US20140159999A1 (en) 2014-06-12
US9236022B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
CN102982777B (zh) 显示装置的栅极驱动电路
CN107068088B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106057147B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104835476B (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板
CN102708779B (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN103021358B (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN105788555B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104134430B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN105047174B (zh) 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置
CN100389452C (zh) 移位寄存器电路与改善稳定的方法及栅极线驱动电路
CN102682689B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
CN102467891B (zh) 移位寄存器单元、栅极驱动装置及液晶显示器
CN102629444B (zh) 栅极集成驱动电路、移位寄存器及显示屏
CN103985363B (zh) 栅极驱动电路、tft阵列基板、显示面板及显示装置
CN105489189B (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN102290040B (zh) 一种液晶面板、液晶显示装置及液晶面板栅极驱动方法
CN104732951A (zh) 移位寄存器及其驱动方法、栅极驱动装置、显示面板
CN110176217A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103050106A (zh) 栅极驱动电路、显示模组和显示器
CN105654991B (zh) 移位寄存器及其驱动方法、goa电路以及显示装置
CN106887217A (zh) 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN105702295A (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN105427825A (zh) 一种移位寄存器、其驱动方法及栅极驱动电路
CN103426414A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant