CN103927960A - 一种栅极驱动装置和显示装置 - Google Patents

一种栅极驱动装置和显示装置 Download PDF

Info

Publication number
CN103927960A
CN103927960A CN201310749727.5A CN201310749727A CN103927960A CN 103927960 A CN103927960 A CN 103927960A CN 201310749727 A CN201310749727 A CN 201310749727A CN 103927960 A CN103927960 A CN 103927960A
Authority
CN
China
Prior art keywords
signal
deposit unit
shifting deposit
high level
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310749727.5A
Other languages
English (en)
Other versions
CN103927960B (zh
Inventor
金慧俊
夏志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai AVIC Optoelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201310749727.5A priority Critical patent/CN103927960B/zh
Publication of CN103927960A publication Critical patent/CN103927960A/zh
Priority to US14/459,145 priority patent/US9449576B2/en
Priority to DE102014113187.8A priority patent/DE102014113187B4/de
Priority to DE102014019792.1A priority patent/DE102014019792B4/de
Priority to DE102014019791.3A priority patent/DE102014019791B4/de
Application granted granted Critical
Publication of CN103927960B publication Critical patent/CN103927960B/zh
Priority to US15/219,009 priority patent/US9805640B2/en
Priority to US15/221,465 priority patent/US9754528B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

本发明实施例提供了一种栅极驱动装置和显示装置，用以解决现有的栅极驱动装置由于需要10根信号线来驱动，从而导致采用该栅极驱动装置的显示装置的边框较宽，使得在制造包括该栅极驱动装置的显示装置时原材料消耗较大，进而导致显示装置的成本较高的问题。该栅极驱动装置通过改变采用时钟信号替代正向扫描信号、和/或采用时钟信号替代反向扫描信号、和/或采用复位信号和第一初始触发信号（或第二初始触发信号）替代低电平信号、和/或第一初始触发信号和第二初始触发信号采用相同的信号来减少用于驱动该栅极驱动装置的信号的传输线。

Description

一种栅极驱动装置和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种栅极驱动装置和显示装置。
背景技术
液晶显示器(liquid crystal display，LCD)或有机发光二极管（OrganicLight-Emitting Diode,OLED）具有低辐射、体积小及低耗能等优点，已逐渐在部分应用中取代传统的阴极射线管显示器(Cathode Ray Tube display，CRT)，因而被广泛地应用在笔记本电脑、个人数字助理(Personal Digital Assistant，PDA)、平面电视，或移动电话等信息产品上。传统液晶显示器的方式是利用外部驱动芯片来驱动面板上的芯片以显示图像，但为了减少元件数目并降低制造成本，近年来逐渐发展成将驱动电路结构直接制作于显示面板上，例如采用将栅极驱动电路(gate driver)整合于液晶面板(Gate On Array，GOA)的技术。
目前常用的由多个移位寄存单元连接而成的栅极驱动装置需要10根信号线来驱动，如图1所示，栅极驱动装置包含偶数个移位寄存单元，且N不能被4整除，N为图1所示的栅极驱动装置中包含的移位寄存单元的个数。在栅极驱动装置中，除前两个移位寄存单元以外的每个移位寄存单元的正向选择信号端GN-1接收该移位寄存单元之前的第二个移位寄存单元输出的信号；除最后两个移位寄存单元以外的每个移位寄存单元的反向选择信号端GN+1接收该移位寄存单元之后的第二个移位寄存单元输出的信号。栅极驱动装置中的第一个移位寄存单元的正向选择信号端GN-1接收第一初始触发信号STV1，栅极驱动装置中的第二个移位寄存单元的正向选择信号端口GN-1接收第二初始触发信号STV2；若栅极驱动装置中包含偶数个移位寄存单元，则栅极驱动装置中的倒数第一个移位寄存单元的反向选择信号端口GN+1接收第二初始触发信号STV2，栅极驱动装置装置中的倒数第二个移位寄存单元的反向选择信号端口GN+1接收第一初始触发信号STV1；若栅极驱动装置中包含奇数个移位寄存单元，则栅极驱动装置中的倒数第一个移位寄存单元的反向选择信号端口GN+1接收第一初始触发信号STV1，栅极驱动装置装置中的倒数第二个移位寄存单元的反向选择信号端口GN+1接收第二初始触发信号STV2。栅极驱动装置中的每个移位寄存单元的正向扫描信号FW端接收正向扫描信号FW，每个移位寄存单元的反向扫描信号BW端接收反向扫描信号BW，当正向扫描信号FW为高电平，反向扫描信号BW为低电平时，栅极驱动装置正向扫描栅极线，当正向扫描信号FW为低电平，反向扫描信号BW为高电平时，栅极驱动装置反向扫描栅极线。栅极驱动装置中的每个移位寄存单元的复位信号RST端接收复位信号RST，每个移位寄存单元的低电平信号VGL端接收低电平信号。
在图1所示的栅极驱动装置中，每个移位寄存单元的时钟阻碍信号CLKB端接收第mod((N-1)/4)时钟信号，每个移位寄存单元的时钟信号CLK端接收第mod((mod((N-1)/4)+2)/4)时钟信号，例如，对于第一个移位寄存单元，N=1，则该移位寄存单元的时钟阻碍信号CLKB端接收第零时钟信号CLK0，该移位寄存单元的时钟信号CLK端接收第二时钟信号CLK2；对于第二个移位寄存单元，N=2，则该移位寄存单元的时钟阻碍信号CLKB端接收第一时钟信号CLK1，该移位寄存单元的时钟信号CLK端接收第三时钟信号CLK3；对于第三个移位寄存单元，N=3，则该移位寄存单元的时钟阻碍信号CLKB端接收第二时钟信号CLK1，该移位寄存单元的时钟信号CLK端接收第零时钟信号CLK0；对于第四个移位寄存单元，N=4，则该移位寄存单元的时钟阻碍信号CLKB端接收第三时钟信号CLK3，该移位寄存单元的时钟信号CLK端接收第一时钟信号CLK1。其中，第0时钟信号为高电平时，第2时钟信号为低电平，第2时钟信号为高电平时，第0时钟信号为低电平；第1时钟信号为高电平时，第3时钟信号为低电平，第3时钟信号为高电平时，第1时钟信号为低电平；复位信号RST可以控制栅极驱动装置中的各个移位寄存单元复位，输出低电平信号。
综上，由于目前常用的栅极驱动装置需要10根信号线来驱动，包括正向扫描信号FW、反向扫描信号BW、第一初始触发信号STV1、第二初始触发信号STV2、第0时钟信号CLK0、第1时钟信号CLK1、第2时钟信号CLK2、第3时钟信号CLK3、低电平信号VGL、复位信号RST，在显示面板中约占0.3mm的宽度，这会导致采用该栅极驱动装置的显示面板的边框较宽，导致在制造包括该栅极驱动装置的显示装置时原材料消耗较大，从而使得显示装置的成本较高。
发明内容
本发明实施例提供了一种栅极驱动装置和显示装置，用以解决现有的栅极驱动装置由于需要10根信号线来驱动，从而导致采用该栅极驱动装置的显示装置的边框较宽，使得在制造包括该栅极驱动装置的显示装置时原材料消耗较大，进而导致显示装置的成本较高的问题。
基于上述问题，本发明实施例提供的一种栅极驱动装置，包括N个移位寄存单元；
第p个移位寄存单元的正向选择信号端接收第p-2个移位寄存单元输出的信号，p=3,4,....N，第r个移位寄存单元的反向选择信号端接收第r+2个移位寄存单元输出的信号，r=1,2,…N-2，第一个移位寄存单元的正向选择信号端接收第一初始触发信号，第二个移位寄存单元的正向选择信号端接收第二初始触发信号，若N为偶数，则倒数第二个移位寄存单元的反向选择信号端接收第一初始触发信号，倒数第一个移位寄存单元的反向选择信号端接收第二初始触发信号，若N为奇数，则倒数第一个移位寄存单元的反向选择信号端接收第一初始触发信号，倒数第二个移位寄存单元的反向选择信号端接收第二初始触发信号；每个移位寄存单元的低电平信号端接收低电平信号；每个移位寄存单元的复位信号端接收复位信号，所述复位信号在前一帧扫描结束后，当前帧扫描开始前为高电平，在当前帧扫描时为低电平；
第k个移位寄存单元的时钟阻碍信号端接收第mod((k-1)/4)时钟信号，k=1,2…,N；除前两个移位寄存单元以外的每个移位寄存单元的正向扫描信号端接收的信号与该移位寄存单元的前一个移位寄存单元的时钟阻碍信号端接收的信号相同，第一个移位寄存单元的正向扫描信号端接收第2时钟信号，第二个移位寄存单元的正向扫描信号端接收第3时钟信号；第0时钟信号为高电平时，第2时钟信号为低电平，第2时钟信号为高电平时，第0时钟信号为低电平；第1时钟信号为高电平时，第3时钟信号为低电平，第3时钟信号为高电平时，第1时钟信号为低电平；第n时钟信号为高电平的时间段与第n+1时钟信号为高电平的时间段交叠，每次交叠的时长不小于第一预设时长，其中，n=0，1，2，3，当n+1>3时，第n+1时钟信号为第mod((n+1)/4)时钟信号；
在正向扫描时，第一初始触发信号为高电平的时间段与第2时钟信号一次为高电平的时间段交叠，交叠时长不小于第一个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第2时钟信号的一个周期，第二初始触发信号为高电平的时间段与第3时钟信号一次为高电平的时间段交叠，交叠时长不小于第二个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第3时钟信号的一个周期。
本发明实施例提供的一种栅极驱动装置，包括N个移位寄存单元；
第p个移位寄存单元的正向选择信号端接收第p-2个移位寄存单元输出的信号，p=3,4,....N，第r个移位寄存单元的反向选择信号端接收第r+2个移位寄存单元输出的信号，r=1,2,…N-2，第一个移位寄存单元的正向选择信号端接收第一初始触发信号，第二个移位寄存单元的正向选择信号端接收第二初始触发信号，若N为偶数，则第N-1个移位寄存单元的反向选择信号端接收第一初始触发信号，第N个移位寄存单元的反向选择信号端接收第二初始触发信号，若N为奇数，则第N个移位寄存单元的反向选择信号端接收第一初始触发信号，第N-1个移位寄存单元的反向选择信号端接收第二初始触发信号；每个移位寄存单元的低电平信号端接收低电平信号；每个移位寄存单元的复位信号端接收复位信号，所述复位信号在前一帧扫描结束后，当前帧扫描开始前为高电平，在当前帧扫描时为低电平；
第k个移位寄存单元的时钟阻碍信号端接收第mod((k-1)/4)时钟信号，k=1,2…,N；除最后两个移位寄存单元以外的每个移位寄存单元的反向扫描信号端接收的信号与该移位寄存单元的后一个移位寄存单元的时钟阻碍信号端接收的信号相同，倒数第二个移位寄存单元的反向扫描信号端接收第mod((mod((N-2)/4)+2)/4)时钟信号，倒数第一个移位寄存单元的反向扫描信号端接收第mod((mod((N-1)/4)+2)/4)时钟信号；第0时钟信号为高电平时，第2时钟信号为低电平，第2时钟信号为高电平时，第0时钟信号为低电平；第1时钟信号为高电平时，第3时钟信号为低电平，第3时钟信号为高电平时，第1时钟信号为低电平；第n时钟信号为高电平的时间段与第n+1时钟信号为高电平的时间段交叠，每次交叠的时长不小于第二预设时长，其中，n=0，1，2，3，当n+1>3时，第n+1时钟信号为第mod((n+1)/4)时钟信号；
在反向扫描时，若N为奇数，第一初始触发信号为高电平的时间段与第mod((mod((N-1)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-1)/4)+2)/4)时钟信号的一个周期，第二初始触发信号为高电平的时间段与第mod((mod((N-2)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N-1个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-2)/4)+2)/4)时钟信号的一个周期；若N为偶数，第一初始触发信号为高电平的时间段与第mod((mod((N-2)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N-1个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-2)/4)+2)/4)时钟信号的一个周期，第二初始触发信号为高电平的时间段与第mod((mod((N-1)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-1)/4)+2)/4)时钟信号的一个周期。
本发明实施例提供的一种栅极驱动装置，包括N个移位寄存单元；
第p个移位寄存单元的正向选择信号端接收第p-2个移位寄存单元输出的信号，p=3,4,....N，第r个移位寄存单元的反向选择信号端接收第r+2个移位寄存单元输出的信号，r=1,2,…N-2，第一个移位寄存单元的正向选择信号端接收第一初始触发信号，第二个移位寄存单元的正向选择信号端接收第二初始触发信号，若N为偶数，则第N-1个移位寄存单元的反向选择信号端接收第一初始触发信号，第N个移位寄存单元的反向选择信号端接收第二初始触发信号，若N为奇数，则第N个移位寄存单元的反向选择信号端接收第一初始触发信号，第N-1个移位寄存单元的反向选择信号端接收第二初始触发信号；第k个移位寄存单元的时钟阻碍信号端接收第mod((k-1)/4)时钟信号，k=1,2…,N；
每个移位寄存单元的复位信号端接收复位信号，所述复位信号在前一帧扫描结束后，当前帧扫描开始前为高电平，在当前帧扫描时为低电平；所述栅极驱动装置中的每个移位寄存单元的初始触发信号端接收第一初始触发信号或者第二初始触发信号；复位信号为高电平时，第一初始触发信号和第二初始触发信号均为低电平，第一初始触发信号为高电平时，复位信号为低电平，第二初始触发信号为高电平时，复位信号为低电平；
各个移位寄存单元，用于在正/反向选择信号端接收到高电平信号，且正/反向扫描信号端接收到高电平信号时，用正/反向扫描信号端接收到的高电平信号对自身中驱动栅极线的晶体管的栅极进行充电至该晶体管稳定开启；在该晶体管稳定开启后，将通过时钟阻碍信号端接收到的信号输出；在反/正向选择信号端接收到高电平信号，且反/正向扫描信号端接收到低电平信号时，用反/正向扫描信号端接收到的低电平信号对自身中驱动栅极线的晶体管的栅极进行放电至该晶体管关闭；以及在复位信号端为高电平时，用初始触发信号端接收到的信号对自身中驱动栅极线的晶体管的栅极的电位进行下拉，并将初始触发信号端接收到的信号输出。
本发明实施例提供的显示装置，包括本发明实施例提供的栅极驱动装置。
本发明实施例的有益效果包括：
本发明实施例提供的栅极驱动装置和显示装置，由于每个移位寄存单元可以将时钟信号作为正向扫描信号使用，因此，在驱动该栅极驱动装置的信号线中可以不包含正向扫描信号线，或者，由于每个移位寄存单元可以将时钟信号作为反向扫描信号使用，因此，在驱动该栅极驱动装置的信号线中可以不包含反向扫描信号线，或者，由于每个移位寄存单元可以将复位信号和初始触发信号作为低电平信号使用，因此驱动该栅极驱动装置的信号线中可以不包含低电平信号线，这使得驱动本发明实施例提供的栅极驱动装置的信号线较少，减少了制造包括本发明实施例提供的栅极驱动装置的显示面板时原材料消耗，降低了包括本发明实施例提供的栅极驱动装置的显示装置的成本。
附图说明
图1为现有技术中的栅极驱动装置的结构示意图；
图2a为图1所示的栅极驱动装置正向扫描时的时序图；
图2b为图1所示的栅极驱动装置反向扫描时的时序图；
图3为本发明实施例提供的栅极驱动装置的结构示意图之一；
图4为本发明实施例提供的栅极驱动装置中的移位寄存单元的结构示意图之一；
图5为本发明实施例提供的栅极驱动装置中的移位寄存单元的电路图之一；
图6a为图3所示的栅极驱动装置正向扫描时的时序图；
图6b为图3所示的栅极驱动装置反向扫描时的时序图；
图7为本发明实施例提供的栅极驱动装置的结构示意图之二；
图8a为图7所示的栅极驱动装置正向扫描时的时序图；
图8b为图7所示的栅极驱动装置反向扫描时的时序图；
图9为本发明实施例提供的栅极驱动装置的结构示意图之三；
图10a为图9所示的栅极驱动装置正向扫描时的时序图；
图10b为图9所示的栅极驱动装置反向扫描时的时序图；
图11为本发明实施例提供的栅极驱动装置中的移位寄存单元的结构示意图之二；
图12为本发明实施例提供的栅极驱动装置中的移位寄存单元的电路图之二；
图13为本发明实施例提供的栅极驱动装置的结构示意图之四；
图14a为图13所示的栅极驱动装置正向扫描时的时序图；
图14b为图13所示的栅极驱动装置反向扫描时的时序图；
图15为本发明实施例提供的栅极驱动装置的结构示意图之五；
图16a为图15所示的栅极驱动装置正向扫描时的时序图；
图16b为图15所示的栅极驱动装置反向扫描时的时序图；
图17为本发明实施例提供的栅极驱动装置的结构示意图之六；
图18为本发明实施例提供的栅极驱动装置中的移位寄存单元的结构示意图之三；
图19为本发明实施例提供的栅极驱动装置中的移位寄存单元的电路图之三；
图20a为图17所示的栅极驱动装置正向扫描时的时序图；
图20b为图17所示的栅极驱动装置反向扫描时的时序图；
图21为本发明实施例提供的栅极驱动装置的结构示意图之七；
图22a为图21所示的栅极驱动装置正向扫描时的时序图；
图22b为图21所示的栅极驱动装置反向扫描时的时序图；
图23为本发明实施例提供的栅极驱动装置的结构示意图之七；
图24a为图23所示的栅极驱动装置正向扫描时的时序图；
图24b为图23所示的栅极驱动装置反向扫描时的时序图；
图25为本发明实施例提供的栅极驱动装置的结构示意图之八；
图26a为图25所示的栅极驱动装置正向扫描时的时序图；
图26b为图25所示的栅极驱动装置反向扫描时的时序图；
图27为本发明实施例提供的栅极驱动装置的结构示意图之九；
图28a为图27所示的栅极驱动装置正向扫描时的时序图；
图28b为图27所示的栅极驱动装置反向扫描时的时序图；
图29为本发明实施例提供的栅极驱动装置中的移位寄存单元的结构示意图之四；
图30为本发明实施例提供的栅极驱动装置中的移位寄存单元的电路图之四。
具体实施方式
当栅极驱动装置采用10根信号线驱动时，其正向扫描时的时序图如图2a所示，反向扫描时的时序图如图2b所示，其中，10根信号线上传输的信号分别为：正向扫描信号FW、反向扫描信号BW、第一初始触发信号STV1、第二初始触发信号STV2、第0时钟信号CLK0、第1时钟信号CLK1、第2时钟信号CLK2、第3时钟信号CLK3、低电平信号VGL、复位信号RST，第0时钟信号为高电平的时间段与第1时钟信号为高电平的时间段可以交叠，也可以不交叠；第2时钟信号为高电平的时间段与第3时钟信号为高电平的时间段可以交叠，也可以不交叠。
在图2a中，P1表示图1所示的栅极驱动装置中的第一个移位寄存单元中的驱动栅极线的晶体管的栅极的信号，GOUT1表示第一个移位寄存单元输出的信号；P2表示图1所示的栅极驱动装置中的第二个移位寄存单元中的驱动栅极线的晶体管的栅极的信号，GOUT2表示第二个移位寄存单元输出的信号；P3表示图1所示的栅极驱动装置中的第三个移位寄存单元中的驱动栅极线的晶体管的栅极的信号，GOUT3表示第三个移位寄存单元输出的信号；P4表示图1所示的栅极驱动装置中的第四个移位寄存单元中的驱动栅极线的晶体管的栅极的信号，GOUT4表示第四个移位寄存单元输出的信号。如图2a所示，每个移位寄存单元，在正向选择信号端GN-1接收到高电平信号时，用正向扫描信号端FW接收到的高电平信号对自身中驱动栅极线的晶体管的栅极进行充电至该晶体管稳定开启；在该晶体管稳定开启后，将通过时钟阻碍信号CLKB端接收到的信号CLKB输出；在反向选择信号端GN+1接收到高电平信号时，用反向扫描信号端BW接收到的低电平信号对自身中驱动栅极线的晶体管的栅极进行放电至该晶体管稳定关闭；在复位信号RST为高电平时，用低电平信号VGL端接收到的信号对自身中驱动栅极线的晶体管的栅极的电位进行下拉，并将低电平信号VGL端接收到的信号VGL输出。图2a中仅给出了采用10根信号线驱动的栅极驱动装置中的前4个移位寄存单元工作的时序图。
在图2b中，PN表示图1所示的栅极驱动装置中的最后一个移位寄存单元中的驱动栅极线的晶体管的栅极的信号，GOUTN表示最后一个移位寄存单元输出的信号；PN-1表示图1所示的栅极驱动装置中的倒数第二个移位寄存单元中的驱动栅极线的晶体管的栅极的信号，GOUTN-1表示倒数第二个移位寄存单元输出的信号；PN-2表示图1所示的栅极驱动装置中的倒数第三个移位寄存单元中的驱动栅极线的晶体管的栅极的信号，GOUTN-2表示倒数第三个移位寄存单元输出的信号；PN-3表示图1所示的栅极驱动装置中的倒数第四个移位寄存单元中的驱动栅极线的晶体管的栅极的信号，GOUTN-3表示倒数第四个移位寄存单元输出的信号。如图2b所示，在反向选择信号端GN+1接收到高电平信号时，用反向扫描信号端BW接收到的高电平信号对自身中驱动栅极线的晶体管的栅极进行充电至该晶体管稳定开启；在该晶体管稳定开启后，将通过时钟阻碍信号CLKB端接收到的信号CLKB输出；在正向选择信号端GN-1接收到高电平信号时，用正向扫描信号端FW接收到的低电平信号对自身中驱动栅极线的晶体管的栅极进行放电至该晶体管稳定关闭；在复位信号RST为高电平时，用低电平信号VGL端接收到的信号对自身中驱动栅极线的晶体管的栅极的电位进行下拉，并将低电平信号VGL端接收到的信号VGL输出。图2b中仅给出了采用10根信号线驱动的栅极驱动装置中的最后4个移位寄存单元工作的时序图。
本发明实施例提供的栅极驱动装置和显示装置，由于其中的每个移位寄存单元可以将时钟信号作为正向扫描信号使用，因此，在驱动该栅极驱动装置的信号线中可以不包含正向扫描信号线，或者，由于其中的每个移位寄存单元可以将时钟信号作为反向扫描信号使用，因此，在驱动该栅极驱动装置的信号线中可以不包含反向扫描信号线，或者，由于其中的每个移位寄存单元可以将复位信号和初始触发信号作为低电平信号使用，因此驱动该栅极驱动装置的信号线中可以不包含低电平信号线，这使得驱动本发明实施例提供的栅极驱动装置的信号线较少，减少了制造包括本发明实施例提供的栅极驱动装置的显示面板时原材料消耗，降低了包括本发明实施例提供的栅极驱动装置的显示装置的成本。
下面结合说明书附图，对本发明实施例提供的一种栅极驱动装置及显示装置的具体实施方式进行说明。下面仅以本发明实施例提供的栅极驱动装置中的移位寄存单元为非晶硅半导体移位寄存单元（ASG，alpha silica gate）为例，说明本发明实施例提供的栅极驱动装置的连接结构以及工作时序。当然，本发明实施例提供的栅极驱动装置中的移位寄存单元还可以是氧化物半导体移位寄存单元、低温多晶硅移位寄存单元等，其连接结构和工作时序分别与本发明实施例提供的栅极驱动装置中的移位寄存单元为非晶硅半导体移位寄存单元时的连接结构和工作时序相同，在此不再赘述。
本发明实施例提供的一种栅极驱动装置，如图3所示，包括N个移位寄存单元；
第p个移位寄存单元ASGp的正向选择信号端GN-1接收第p-2个移位寄存ASGp-2单元输出的信号GOUTp-2，p=3,4,....N，第r个移位寄存单元ASGr的反向选择信号端GN+1接收第r+2个移位寄存单元ASGr+2输出的信号GOUTr+2，r=1,2,…N-2；第一个移位寄存单元ASG1的正向选择信号端GN-1接收第一初始触发信号STV1，第二个移位寄存单元ASG2的正向选择信号端GN-1接收第二初始触发信号STV2；若N为偶数，则倒数第二个移位寄存单元ASGN-1的反向选择信号端GN+1接收第一初始触发信号STV1，倒数第一个移位寄存单元ASGN的反向选择信号端GN+1接收第二初始触发信号STV2；若N为奇数，则倒数第一个移位寄存单元ASGN的反向选择信号端GN+1接收第一初始触发信号STV1，倒数第二个移位寄存单元ASGN-1的反向选择信号端GN+1接收第二初始触发信号STV2；每个移位寄存单元的低电平信号端VGLIN接收低电平信号VGL；每个移位寄存单元的复位信号RSTIN端接收复位信号RST，复位信号RST在前一帧扫描结束后，当前帧扫描开始前为高电平，在当前帧扫描时为低电平；
第k个移位寄存单元ASGk的时钟阻碍信号端CLKBIN接收第mod((k-1)/4)时钟信号CLK mod((k-1)/4)，k=1,2…,N，例如，第一个移位寄存单元ASG1的时钟阻碍信号端CLKBIN接收第0时钟信号CLK0；除前两个移位寄存单元，即第一个移位寄存单元ASG1和第二个移位寄存单元ASG2以外的每个移位寄存单元的正向扫描信号端FWIN接收的信号与该移位寄存单元的前一个移位寄存单元的时钟阻碍信号端CLKBIN接收的信号相同，也就是说，第l个移位寄存单元ASGl的正向扫描信号端FWIN接收第mod((l-2)/4)时钟信号CLKmod((l-2)/4)，l=3，4…，N，第一个移位寄存单元ASG1的正向扫描信号端FWIN接收第2时钟信号CLK2，第二个移位寄存单元ASG2的正向扫描信号端FWIN接收第3时钟信号CLK3；第0时钟信号CLK0为高电平时，第2时钟信号CLK2为低电平，第2时钟信号CLK2为高电平时，第0时钟信号CLK0为低电平；第1时钟信号CLK1为高电平时，第3时钟信号CLK3为低电平，第3时钟信号CLK3为高电平时，第1时钟信号CLK1为低电平；第n时钟信号CLKn为高电平的时间段与第n+1时钟信号CLKn+1为高电平的时间段交叠，每次交叠的时长不小于第一预设时长，其中，n=0，1，2，3，当n+1>3时，第n+1时钟信号CLKn+1为第mod((n+1)/4)时钟信号CLK mod((n+1)/4)；
在正向扫描时，第一初始触发信号STV1为高电平的时间段与第2时钟信号CLK2一次为高电平的时间段交叠，交叠时长不小于第一个移位寄存单元ASG1中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第2时钟信号CLK2的一个周期，第二初始触发信号STV2为高电平的时间段与第3时钟信号CLK3一次为高电平的时间段交叠，交叠时长不小于第二个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第3时钟信号CLK3的一个周期；
图3所示的栅极驱动装置中的各个移位寄存单元可以采用图4所示的移位寄存单元的结构，当然，也可以采用其他结构的移位寄存单元，只要采用图3所示的连接方式时，栅极驱动装置能够进行扫描，其中的移位寄存单元的结构不限。图4所示的移位寄存单元包括第一驱动模块41、第一输出模块42和第一复位模块43；
第一驱动模块41的第一端为所述移位寄存单元的正向扫描信号端FWIN，第一驱动模块41的第二端为所述移位寄存单元的正向选择信号端GN-1，第一驱动模块41的第三端为所述移位寄存单元的反向扫描信号端BWIN，第一驱动模块41的第四端为所述移位寄存单元的反向选择信号端GN+1，第一驱动模块41的第五端连接第一输出模块42的第二端，第一输出模块42的第一端为所述移位寄存单元的时钟阻碍信号端CLKBIN，第一输出模块42的第三端为所述移位寄存单元的输出端GOUT；第一复位模块43的第一端连接第一输出模块42的第二端，第一复位模块43的第二端为所述移位寄存单元的复位信号端RSTIN，第一复位模块43的第三端为所述移位寄存单元的低电平信号端VGLIN，第一复位模块43的第四端连接第一输出模块42的第三端；
第一驱动模块41，用于在正向选择信号信号端GN-1接收到高电平信号时，将正向扫描信号端FWIN接收到的信号通过自身第五端输出；并在反向选择信号端GN+1接收到高电平信号时，将反向扫描信号端BWIN接收到的信号端通过自身第五端输出；
第一复位模块43，用于在复位信号端RSTIN接收到高电平信号时，将低电平信号端VGLIN接收到的信号分别通过自身的第一端和第四端输出；
第一输出模块42，用于在通过自身第二端接收到高电平信号时，存储该高电平信号，并将时钟阻碍信号端CLKBIN接收到的信号从所述移位寄存单元的输出端GOUT输出；并在通过自身第二端接收到低电平信号时，存储该低电平信号，并不再将时钟阻碍信号端CLKBIN接收到的信号从所述移位寄存单元的输出端GOUT输出。
图4中第一驱动模块41、第一输出模块42和第一复位模块43三者相连的节点为上拉结点P。
进一步地，图4中的第一驱动模块可以采用图5所示的结构，在图5中第一驱动模块41包括第一晶体管T1和第二晶体管T2；第一晶体管T1的第一极为第一驱动模块41的第一端，第一晶体管T1的栅极为第一驱动模块41的第二端，第一晶体管T1的第二极为第一驱动模块41的第五端；第二晶体管T2的第一极为第一驱动模块41的第五端，第二晶体管T2的栅极为第一驱动模块41的第四端，第二晶体管T2的第二极为第一驱动模块41的第三端；第一晶体管T1，用于在正向选择信号端GN-1接收到高电平信号时开启，将正向扫描信号端FWIN接收到的信号传输到第一驱动模块41的第五端；并在正向选择信号端GN-1接收到低电平信号时关断，不再将正向扫描信号端FWIN接收到的信号传输到第一驱动模块41的第五端；第二晶体管T2，用于在反向选择信号端GN+1接收到高电平信号时开启，将反向扫描信号端BWIN接收到的信号传输到第一驱动模块41的第五端；并在反向选择信号端GN+1接收到低电平信号时关断，不再将反向扫描信号端BWIN接收到的信号传输到第一驱动模块41的第五端。
进一步地，图4中的第一复位模块可以采用图5所示的结构，在图5中第一复位模块42包括第三晶体管T3和第四晶体管T4；第三晶体管T1的第一极为第一复位模块42的第一端，第三晶体管T3的栅极为第一复位模块42的第二端，第三晶体管T3的第二极为第一复位模块42的第三端，第四晶体管T4的第一极为第一复位模块42的第三端，第四晶体管T4的栅极为第一复位模块42的第二端，第四晶体管T4的第二极为第一复位模块42的第四端；第三晶体管T3，用于在复位信号端RSTIN为高电平时开启，将低电平信号端VGLIN接收到的信号传输到第一复位模块42的第一端，并在复位信号端RSTIN为低电平时关断；第四晶体管T4，用于在复位信号端RSTIN为高电平时开启，将低电平信号端VGLIN接收到的信号传输到第一复位模块42的第四端，并在复位信号端RSTIN为低电平时关断。
进一步地，图4中的第一输出模块可以采用图5所示的结构，在图5中第一输出模块43包括第五晶体管T5和第一电容C1；第五晶体管T5的第一极为第一输出模块43的第一端，第五晶体管T5的栅极连接第一电容C1的一端，第五晶体管T5的栅极为第一输出模块43的第二端，第五晶体管T5的第二极为第一输出模块43的第三端，第一电容C1的另一端连第五晶体管T5的第二极；第五晶体管T5，用于在自身的栅极为高电平时开启，将时钟阻碍信号端CLKBIN接收到的信号传输至所述移位寄存单元的输出端GOUT，并在自身的栅极为高电平时关断；第一电容C1，用于存储第五晶体T5的栅极的信号。
下面以图3所示的栅极驱动装置中的各个移位寄存单元采用图5所示的移位单元的结构为例，说明图3所示的栅极驱动装置在正向扫描和反向扫描时工作情况。在正向扫描时，图3所示的栅极驱动装置工作的时序图如图6a所示。在反向扫描时，图3所示的栅极驱动装置工作的时序图如图6b所示，其中，图6a中仅给出了栅极驱动装置中的前4个移位寄存单元的工作时序图，图6b中仅给出了栅极驱动装置中的最后4个移位寄存单元的工作时序图。假设图3所示的栅极驱动装置中包含N个移位寄存单元，，下面仅以N为4的整数倍为例说明栅极驱动装置的工作原理。当N为除4的整数倍以外的整数时栅极驱动装置的工作原理与N为4的整数倍时栅极驱动装置的工作原理类似，在此不再赘述。
在图6a中，在第一个移位寄存单元ASG1的第1时段，其正向选择信号端GN-1接收到的第一初始触发信号STV1为高电平，第一个移位寄存单元ASG1中的第一晶体管T1开启，同时其正向扫描信号端FWIN接收到的第2时钟信号CLK2为高电平，因此，第一个移位寄存单元ASG1中的第一电容C1开始充电，当第一电容C1充电至第一个移位寄存单元ASG1中驱动栅极线的晶体管，即第五晶体管T5能够开启时，该第五晶体管T5开启，第一个移位寄存单元ASG1的时钟阻碍信号端CLKBIN接收到的信号，即第0时钟信号CLK0会通过第五晶体管T5从第一个移位寄存单元ASG1的输出端GOUT1输出，在第一个移位寄存单元ASG1的第1时段，第0时钟信号CLK0为低电平，因此，第一个移位寄存单元ASG1的输出端GOUT1输出低电平信号；当第0时钟信号CLK0由低电平变为高电平时，第一个移位寄存单元ASG0由第1时段进入第2时段。在第一个移位寄存单元ASG1的第2时段，第一初始触发信号STV1为低电平，因此，第一个移位寄存单元ASG1中的第一晶体管T1关断，但由于第一电容C1将第一个移位寄存单元ASG1中的上拉结点P1的电压信号存储下来，因此，第一个移位寄存单元ASG1中的第五晶体管T5仍然开启，由于此时段第0时钟信号CLK0为高电平，第一个移位寄存单元ASG1的输出端GOUT1输出高电平信号，第一电容C1的自举效应会使得第一个移位寄存单元ASG1的上拉结点P1的电位进一步上升；第0时钟信号CLK0由高电平变为低电平时，第一个移位寄存单元ASG1由第2时段进入第3时段。在第一个移位寄存单元ASG1的第3时段，第一初始触发信号STV1为低电平，因此，第一个移位寄存单元ASG1中的第一晶体管T1关断，由于第一个移位寄存单元ASG1中的第一电容C1的存储作用，第一个移位寄存单元ASG1中的第五晶体管T5仍然开启，由于此时段第0时钟信号CLK0为低电平，因此，第一个移位寄存单元ASG1的输出端GOUT1输出低电平信号，当第一个移位寄存单元ASG1的反向选择信号端GN+1接收到高电平信号，且其反向扫描信号端BWIN接收到低电平信号，即第三个移位寄存单元ASG3的输出端GOUT3输出高电平信号（当第2时钟信号CLK2为高电平时，第三个移位寄存单元ASG3的输出端GOUT3输出高电平信号）、且反向扫描信号BW为低电平（在图6a中，反向扫描信号BW一直为低电平）时，第一个移位寄存单元ASG1中的第一电容C1放电，当放电至其中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压后，第一个移位寄存单元ASG1中的第五晶体管T5关断，第一个移位寄存单元ASG1的第3时段结束；其中，第一个移位寄存单元ASG1的第1时段、第2时段和第3时段为该第一个移位寄存单元ASG1连接的栅极线被选通的时间段。
由于第一个移位寄存单元ASG1中的第一电容C1在第一初始触发信号STV1为高电平，且第2时钟信号CLK2为高电平时充电，为了保证第一移位寄存单元ASG1中的第五晶体管T5能够稳定开启，因此，第一初始信号STV1为高电平的时间段和第2时钟信号CLK2为高电平的时间段相互交叠的时长，要不小于第一个移位寄存单元ASG1中的第一电容C1充电至第一个移位寄存单元ASG1中的第五晶体管T5能够稳定开启所需的电压的时长。
在图6a中，在第二个移位寄存单元ASG2的第1时段，其正向选择信号端GN-1接收到的第二初始触发信号STV2为高电平，第二个移位寄存单元ASG2中的第一晶体管T1开启，同时其正向扫描信号端FWIN接收到的第3时钟信号CLK3为高电平，因此，第二个移位寄存单元ASG2中的第一电容C1开始充电，当第一电容C1充电至第二个移位寄存单元ASG2中驱动栅极线的晶体管，即第五晶体管T5能够开启时，该第五晶体管T5开启，第二个移位寄存单元ASG2的时钟阻碍信号端CLKBIN接收到的信号，即第1时钟信号CLK1会通过第五晶体管T5从第二个移位寄存单元ASG2的输出端GOUT2输出，在第二个移位寄存单元ASG2的第1时段，第1时钟信号CLK1为低电平，因此，第二个移位寄存单元ASG2的输出端GOUT2输出低电平信号；当第1时钟信号CLK1由低电平变为高电平时，第二个移位寄存单元ASG2由第1时段进入第2时段。在第二个移位寄存单元ASG2的第2时段，第二初始触发信号STV2为低电平，第二个移位寄存单元ASG2中的第一晶体管T1关断，但由于第一电容C1将第二个移位寄存单元ASG2中的上拉结点P2的电压信号存储下来，因此，第二个移位寄存单元ASG2中的第五晶体管T5仍然开启，由于此时段第1时钟信号CLK1为高电平，第二个移位寄存单元ASG2的输出端GOUT2输出高电平信号，第一电容C1的自举效应会使得第二个移位寄存单元ASG2的上拉结点P2的电位进一步上升；当第1时钟信号CLK1由高电平变为低电平时，第二个移位寄存单元ASG2由第2时段进入第3时段。在第二个移位寄存单元ASG2的第3时段，第二初始触发信号STV2为低电平，第二个移位寄存单元ASG2中的第一晶体管T1关断，但由于第二个移位寄存单元ASG2中的第一电容C1的存储作用，第二个移位寄存单元ASG2中的第五晶体管T5仍然开启，由于此时段第1时钟信号CLK1为低电平，因此，第二个移位寄存单元ASG2的输出端GOUT2输出低电平信号，当第二个移位寄存单元ASG2的反向选择信号端GN+1接收到高电平信号，且其反向扫描信号端BWIN接收到低电平信号，即第四个移位寄存单元ASG4的输出端GOUT4输出高电平信号（当第3时钟信号CLK3为高电平时，第四个移位寄存单元ASG4的输出端GOUT4输出高电平信号）、且反向扫描信号BW为低电平（在图6a中，反向扫描信号BW一直为低电平）时，第二个移位寄存单元ASG2中的第一电容C1放电，当放电至其中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压后，第二个移位寄存单元ASG2中的第五晶体管T5关断，第二个移位寄存单元ASG2的第3时段结束；其中，第二移位寄存单元ASG2的第1时段、第2时段和第3时段为该第二移位寄存单元ASG2连接的栅极线被选通的时间段。
由于第二个移位寄存单元ASG2中的第一电容C1在第二初始触发信号STV2为高电平，且第3时钟信号CLK3为高电平时充电，为了保证第二个移位寄存单元ASG2中的第五晶体管T5能够稳定开启，因此，第二初始信号STV2为高电平的时间段和第3时钟信号CLK3为高电平的时间段相互交叠的时长，要不小于第二个移位寄存单元ASG2中的第一电容C1充电至第二个移位寄存单元ASG2中的第五晶体管T5能够稳定开启所需的电压的时长。
在图6a中，在第q（q=3,4,…,N）个移位寄存单元ASGq的第1时段，其正向选择信号端GN-1接收到的第q-2个移位寄存单元ASGq-2的输出端GOUTq-2为高电平（当第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平时，第q-2个移位寄存单元ASGq-2的输出端GOUTq-2输出高电平信号），第q个移位寄存单元ASGq中的第一晶体管T1开启，同时其正向扫描信号端FWIN接收到的第mod((q-2)/4)时钟信号CLK mod((q-2)/4)为高电平，因此，第q个移位寄存单元ASGq中的第一电容C1开始充电，当第一电容C1充电至第q个移位寄存单元ASGq中驱动栅极线的晶体管，即第五晶体管T5能够开启时，该第五晶体管T5开启，第q个移位寄存单元ASGq的时钟阻碍信号端CLKBIN接收到的信号，即第mod((q-1)/4)时钟信号CLK mod((q-1)/4)会通过第五晶体管T5从第q个移位寄存单元ASGq的输出端GOUTq输出，在第q个移位寄存单元ASGq的第1时段，第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号；在第q个移位寄存单元ASGq的第1时段，只有在第mod((q-3)/4)时钟信号CLKmod((q-3)/4)为高电平、且第mod((q-2)/4)时钟信号CLK mod((q-2)/4)为高电平时，第q个移位寄存单元ASGq中的第一电容C1才能够充电，因此，要保证第q个移位寄存单元ASGq中的第五晶体管T5能够稳定开启，第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平的时间段，与第mod((q-2)/4)时钟信号CLKmod((q-2)/4)为高电平的时间段需要交叠，并且交叠的时长要不小于第一预设时长，其中，第一预设时长为第q个移位寄存单元ASGq中的第一电容C1充电到其中的第五晶体管T5能够稳定开启所需的时长；其中，第q个移位寄存单元ASGq中的第一电容C1可以充电的时间段为图6a中虚线圆所示的时间段；在第mod((q-3)/4)时钟信号CLK mod((q-3)/4)由高电平变为低电平后，即使第mod((q-2)/4)时钟信号CLK mod((q-2)/4)为高电平，第q个移位寄存单元ASGq中的第一电容C1也不会再充电，只能起到存储作用，在第mod((q-1)/4)时钟信号CLK mod((q-1)/4)由低电平变为高电平后，第q个移位寄存单元ASGq的第1时段结束，第q个移位寄存单元ASGq进入第2时段。在第q个移位寄存单元ASGq的第2时段，第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为低电平，第q个移位寄存单元ASGq中的第一晶体管T1关断，不论第mod((q-2)/4)时钟信号CLK mod((q-2)/4)为高电平还是为低电平，第q个移位寄存单元ASGq中的上拉结点Pq的信号只能是第q个移位寄存单元ASGq中的第一电容上C1存储的信号，该信号能使得第q个移位寄存单元ASGq中的第五晶体管T5开启，由于在此时段，第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为高电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出高电平信号，第一电容C1的自举效应会使得第q个移位寄存单元ASGq的上拉结点Pq的电位进一步上升。在第mod((q-1)/4)时钟信号CLK mod((q-1)/4)由高电平变为低电平后，第q个移位寄存单元ASGq的第2时段结束，第q个移位寄存单元ASGq进入第3时段。在第q个移位寄存单元ASGq的第3时段，第mod((q-3)/4)时钟信号CLKmod((q-3)/4)为低电平，第q个移位寄存单元ASGq中的第一晶体管T1关断，但由于第q个移位寄存单元ASGq中的第一电容C1的存储作用，第q个移位寄存单元ASGq中的第五晶体管T5仍然开启，由于此时段第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号，当第q个移位寄存单元ASGq的反向选择信号端GN+1接收到高电平信号，且其反向扫描信号端BWIN接收到低电平信号，即第q+2个移位寄存单元ASGq+2的输出端GOUTq+2输出高电平信号（当第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平时，第q+2个移位寄存单元ASGq+2的输出端GOUT q+2输出高电平信号）、且反向扫描信号BW为低电平（在图6a中，反向扫描信号BW一直为低电平）时，第q个移位寄存单元ASGq中的第一电容C1放电，当放电至其中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压后，第q个移位寄存单元ASGq中的第五晶体管T5关断，第q个移位寄存单元ASGq的第3时段结束。
在图6a中，由于第N-1个移位寄存单元ASGN-1的反向选择信号端GN+1接收到信号为第一初始触发信号STV1，而第一初始触发信号STV1只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第N-1个移位寄存单元ASGN-1的反向选择信号端GN+1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第N-1个移位寄存单元ASGN-1中的第二晶体管T2不能开启，这使得第N-1个移位寄存单元ASGN-1中的第一电容C1不能通过第二晶体管T2放电，从而使得第N-1个移位寄存单元ASGN-1中的第五晶体管T5不能关断；第N-1个移位寄存单元ASGN-1中的第五晶体管T5要在，第N-1个移位寄存单元ASGN-1中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第N-1个移位寄存单元ASGN-1中的第三晶体管T3将其栅极的信号（即第一电容C1上存储的信号）释放掉，以实现自身的关断；在复位信号RST为高电平时，第N-1个移位寄存单元ASGN-1中的第四晶体管T4开启，使得第N-1个移位寄存单元ASGN-1连接的栅极线接收低电平信号。因此，第N-1个移位寄存单元ASGN-1的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图6a中，由于第N个移位寄存单元ASGN的反向选择信号端GN+1接收到信号为第二初始触发信号STV2，而第二初始触发信号STV2只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第N个移位寄存单元ASGN的反向选择信号端GN+1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第N个移位寄存单元ASGN中的第二晶体管T2不能开启，这使得第N个移位寄存单元ASGN中的第一电容C1不能通过第二晶体管T2放电，从而使得第N个移位寄存单元ASGN中的第五晶体管T5不能关断；第N个移位寄存单元ASGN中的第五晶体管T5要在，第N个移位寄存单元ASGN中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第N个移位寄存单元ASGN中的第三晶体管T3将其栅极的信号（即第一电容C1上存储的信号）释放掉，以实现自身的关断；在复位信号RST为高电平时，第N个移位寄存单元ASGN中的第四晶体管T4开启，使得第N个移位寄存单元ASGN连接的栅极线接收低电平信号。因此，第N个移位寄存单元ASGN的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图6a中，每个移位寄存单元在其复位信号端RSTIN接收到高电平信号（即复位信号RST为高电平）时，其中的第五晶体管T5的栅极都会接收低电平信号，使得第五晶体管T5关断，每个移位寄存单元连接的栅极线也会接收低电平信号，从而消除前一帧扫描结束后残余信号对后一帧的影响。
其中，第q移位寄存单元ASGq的第1时段、第2时段和第3时段为该第q移位寄存单元ASGq连接的栅极线被选通的时间段。
在图6b中，在第N（N为4的整数倍）个移位寄存单元ASGN的第1时段，其反向选择信号端GN+1接收到的第二初始触发信号STV2为高电平，第N个移位寄存单元ASGN中的第二晶体管T2开启，同时其反向扫描信号端BWIN接收到的反向扫描信号BW为高电平（在图6b中，反向扫描信号BW一直为高电平），因此，第N个移位寄存单元ASGN中的第一电容C1开始充电，当第一电容C1充电至第N个移位寄存单元ASGN中驱动栅极线的晶体管，即第五晶体管T5能够开启时，该第五晶体管T5开启，第N个移位寄存单元ASGN的时钟阻碍信号端CLKBIN接收到的信号，即第3时钟信号CLK3会通过第五晶体管T5从第N个移位寄存单元ASGN的输出端GOUTN输出，在第N个移位寄存单元ASGN的第1时段，第3时钟信号CLK3为低电平，因此，第N个移位寄存单元ASGN的输出端GOUTN输出低电平信号；当第3时钟信号CLK3由低电平变为高电平时，第N个移位寄存单元ASGN由第1时段进入第2时段。在第N个移位寄存单元ASGN的第2时段，第二初始触发信号STV2为低电平，因此，第N个移位寄存单元ASGN中的第二晶体管T2关断，但由于第一电容C1将第N个移位寄存单元ASGN中的上拉结点PN的电压信号存储下来，因此，第N个移位寄存单元ASGN中的第五晶体管T5仍然开启，由于此时段第3时钟信号CLK3为高电平，第N个移位寄存单元ASGN的输出端GOUTN输出高电平信号，第一电容C1的自举效应会使得第N个移位寄存单元ASGN的上拉结点PN的电位进一步上升；第3时钟信号CLK3由高电平变为低电平时，第N个移位寄存单元ASGN由第2时段进入第3时段。在第N个移位寄存单元ASGN的第3时段，第二初始触发信号STV2为低电平，因此，第N个移位寄存单元ASGN中的第二晶体管T2关断，但由于第N个移位寄存单元ASGN中的第一电容C1的存储作用，第N个移位寄存单元ASGN中的第五晶体管T5仍然开启，由于此时段第3时钟信号CLK3为低电平，因此，第N个移位寄存单元ASGN的输出端GOUTN输出低电平信号，当第N个移位寄存单元ASGN的正向选择信号端GN-1接收到高电平信号，且其正向扫描信号端FWIN接收到低电平信号，即第N-2个移位寄存单元ASGN-2的输出端GOUTN-2输出高电平信号（当第1时钟信号CLK1为高电平时，第N-2个移位寄存单元ASGN-2的输出端GOUTN-2输出高电平信号）、且第2时钟信号CLK2为低电平时，第N个移位寄存单元ASGN中的第一电容C1放电，在放电至其中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压后，第N个移位寄存单元ASGN中的第五晶体管T5关断，第N个移位寄存单元ASGN的第3时段结束；其中，第N个移位寄存单元ASGN的第1时段、第2时段和第3时段为该第N个移位寄存单元ASGN连接的栅极线被选通的时间段。
由于第N个移位寄存单元ASGN中的第一电容C1在第1时钟信号CLK1为高电平，且第2时钟信号CLK2为低电平时放电，为了保证第N移位寄存单元ASGN中的第五晶体管T5能够关断，因此，第1时钟信号CLK1为高电平的时间段和第2时钟信号CLK2为低电平的时间段相互交叠的时长，要不小于第N个移位寄存单元ASGN中的第一电容C1放电至第N个移位寄存单元ASGN中的第五晶体管T5关断所需的电压的时长。
在图6b中，在第N-1个移位寄存单元ASGN-1的第1时段，其反向选择信号端GN+1接收到的第一初始触发信号STV1为高电平，第N-1个移位寄存单元ASGN-1中的第二晶体管T2开启，同时其反向扫描信号端BWIN接收到反向扫描信号BW为高电平（在图6b中，反向扫描信号BW一直为高电平），因此，第N-1个移位寄存单元ASGN-1中的第一电容C1开始充电，当第一电容C1充电至第N-1个移位寄存单元ASGN-1中驱动栅极线的晶体管，即第五晶体管T5能够开启时，该第五晶体管T5开启，第N-1个移位寄存单元ASGN-1的时钟阻碍信号端CLKBIN接收到的信号，即第2时钟信号CLK2会通过第五晶体管T5从第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出，在第N-1个移位寄存单元ASGN-1的第1时段，第2时钟信号CLK2为低电平，因此，第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出低电平信号；当第2时钟信号CLK2由低电平变为高电平时，第N-1个移位寄存单元ASGN-1由第1时段进入第2时段。在第N-1个移位寄存单元ASGN-1的第2时段，由于第一初始触发信号STV1为低电平，因此，第N-1个移位寄存单元ASGN-1中的第二晶体管T2关断，但由于第一电容C1的存储作用，第N-1个移位寄存单元ASGN-1中的第五晶体管T5仍然开启，由于此时段第2时钟信号CLK2为高电平，第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出高电平信号，第一电容C1的自举效应会使得第N-1个移位寄存单元ASGN-1的上拉结点PN-1的电位进一步上升；当第2时钟信号CLK2由高电平变为低电平时，第N-1个移位寄存单元ASGN-1由第2时段进入第3时段。在第N-1个移位寄存单元ASGN-1的第3时段，第一初始触发信号STV1为低电平，因此，第N-1个移位寄存单元ASGN-1中的第二晶体管T2关断，但由于第N-1个移位寄存单元ASGN-1中的第一电容C1的存储作用，第N-1个移位寄存单元ASGN-1中的第五晶体管T5仍然开启，由于此时段第2时钟信号CLK2为低电平，因此，第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出低电平信号，当第N-1个移位寄存单元ASGN-1的正向选择信号端GN-1接收到高电平信号，且其正向扫描信号端FWIN接收到低电平信号，即第N-3个移位寄存单元ASGN-3的输出端GOUTN-3输出高电平信号（当第0时钟信号CLK0为高电平时，第N-3个移位寄存单元ASGN-3的输出端GOUTN-3输出高电平信号）、且第1时钟信号CLK1为低电平（图6b中虚线圆中的时间段）时，第N-1个移位寄存单元ASGN-1中的第一电容C1放电，当放电至其中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压后，第N-1个移位寄存单元ASGN-1中的第五晶体管T5关断，第N-1个移位寄存单元ASGN-1的第3时段结束；其中，第N-1移位寄存单元ASGN-1的第1时段、第2时段和第3时段为该第N-1移位寄存单元ASGN-1连接的栅极线被选通的时间段。
由于第N-1个移位寄存单元ASGN-1中的第一电容C1在第0时钟信号CLK0为高电平，且第1时钟信号CLK1为低电平时放电，为了保证第N-1移位寄存单元ASGN-1中的第五晶体管T5能够关断，因此，第0时钟信号CLK0为高电平的时间段和第1时钟信号CLK1为低电平的时间段相互交叠的时长，要不小于第N-1个移位寄存单元ASGN-1中的第一电容C1放电至第N-1个移位寄存单元ASGN-1中的第五晶体管T5关断所需的电压的时长。
在图6b中，在第q（q=1,2,3,4,…,N-2）个移位寄存单元ASGq的第1时段，其反向选择信号端GN+1接收到的第q+2个移位寄存单元ASGq+2的输出端GOUTq+2为高电平（当第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平时，第q+2个移位寄存单元ASGq+2的输出端GOUTq+2输出高电平信号）、且其反向扫描信号端BWIN接收到的反向扫描信号BW为高电平，第q个移位寄存单元ASGq中的第一电容C1充电，当第一电容C1充电至第q个移位寄存单元ASGq中驱动栅极线的晶体管，即第五晶体管T5能够开启时，该第五晶体管T5开启，第q个移位寄存单元ASGq的时钟阻碍信号端CLKBIN接收到的信号，即第mod((q-1)/4)时钟信号CLK mod((q-1)/4)会通过第五晶体管T5从第q个移位寄存单元ASGq的输出端GOUTq输出，在第q个移位寄存单元ASGq的第1时段，第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号；在第mod((q+1)/4)时钟信号CLK mod((q+1)/4)由高电平变为低电平后，即使反向扫描信号BW为高电平，第q个移位寄存单元ASGq中的第一电容C1也不会再充电，只能起到存储作用，在第mod((q-1)/4)时钟信号CLK mod((q-1)/4)由低电平变为高电平后，第q个移位寄存单元ASGq的第1时段结束，第q个移位寄存单元ASGq进入第2时段。在第q个移位寄存单元ASGq的第2时段，第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为低电平，第q个移位寄存单元ASGq中的第二晶体管T2关断，第q个移位寄存单元ASGq中的上拉结点Pq的信号只能是第q个移位寄存单元ASGq中的第一电容上C1存储的信号，该信号能使得第q个移位寄存单元ASGq中的第五晶体管T5开启，由于在此时段，第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为高电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出高电平信号，第一电容C1的自举效应会使得第q个移位寄存单元ASGq的上拉结点Pq的电位进一步上升。在第mod((q-1)/4)时钟信号CLK mod((q-1)/4)由高电平变为低电平后，第q个移位寄存单元ASGq的第2时段结束，第q个移位寄存单元ASGq进入第3时段。在第q个移位寄存单元ASGq的第3时段，第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为低电平，第q个移位寄存单元ASGq中的第二晶体管T2关断，由于第q个移位寄存单元ASGq中的第一电容C1的存储作用，第q个移位寄存单元ASGq中的第五晶体管T5仍然开启，由于此时段第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号，当第q个移位寄存单元ASGq的正向选择信号端GN-1接收到高电平信号，且其正向扫描信号端FWIN接收到低电平信号，即第q-2个移位寄存单元ASGq-2的输出端GOUTq-2输出高电平信号（当第mod((q-3)/4)时钟信号CLKmod((q-3)/4)为高电平时，第q-2个移位寄存单元ASGq-2的输出端GOUT q-2输出高电平信号）、且第q-1个移位寄存单元ASGq-1的时钟阻碍信号端CLKBIN接收到的第mod((q-2)/4)时钟信号CLK mod((q-2)/4)为低电平时，第q个移位寄存单元ASGq中的第一电容C1放电，当放电至其中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压后，第q个移位寄存单元ASGq中的第五晶体管T5关断，第q个移位寄存单元ASGq的第3时段结束。
在图6b中，由于在第q个移位寄存单元ASGq的第3时段，只有在第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平、且第mod((q-2)/4)时钟信号CLK mod((q-2)/4)为低电平时，第q个移位寄存单元ASGq中的第一电容C1才能够放电，因此，要保证第q个移位寄存单元ASGq中的第五晶体管T5能够关断，第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平的时间段，与第mod((q-2)/4)时钟信号CLK mod((q-2)/4)为低电平的时间段需要交叠，并且每次交叠的时长要不小于，第q个移位寄存单元ASGq中的第一电容C1放电到其中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压所需的时长；其中，第q个移位寄存单元ASGq中的第一电容C1可以放电的时间段为图6b中虚线椭圆所示的时间段。
在图6b中，由于第1个移位寄存单元ASG1的正向选择信号端GN-1接收到信号为第一初始触发信号STV1，而第一初始触发信号STV1只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第1个移位寄存单元ASG1的正向选择信号端GN-1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第1个移位寄存单元ASG1中的第一晶体管T1不能开启，这使得第1个移位寄存单元ASG1中的第一电容C1不能通过第一晶体管T1放电，从而使得第1个移位寄存单元ASG1中的第五晶体管T5不能关断；第1个移位寄存单元ASG1中的第五晶体管T5要在，第1个移位寄存单元ASG1中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第1个移位寄存单元ASG1中的第三晶体管T3将其栅极的信号（即第一电容C1上存储的信号）释放掉，以实现自身的关断；在复位信号RST为高电平时，第1个移位寄存单元ASG1中的第四晶体管T4开启，使得第1个移位寄存单元ASG1连接的栅极线接收低电平信号。因此，第1个移位寄存单元ASG1的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图6b中，由于第2个移位寄存单元ASG2的正向选择信号端GN-1接收到信号为第二初始触发信号STV2，而第二初始触发信号STV2只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第2个移位寄存单元ASG2的正向选择信号端GN-1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第2个移位寄存单元ASG2中的第一晶体管T1不能开启，这使得第2个移位寄存单元ASG2中的第一电容C1不能通过第一晶体管T1放电，从而使得第2个移位寄存单元ASG2中的第五晶体管T5不能关断；第2个移位寄存单元ASG2中的第五晶体管T5要在，第2个移位寄存单元ASG2中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第2个移位寄存单元ASG2中的第三晶体管T3将其栅极的信号（即第一电容C1上存储的信号）释放掉，以实现自身的关断；在复位信号RST为高电平时，第2个移位寄存单元ASG2中的第四晶体管T4开启，使得第2个移位寄存单元ASG2连接的栅极线接收低电平信号。因此，第2个移位寄存单元ASG2的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图6b中，每个移位寄存单元在其复位信号端RSTIN接收到高电平信号（即复位信号RST为高电平）时，其中的第五晶体管T5的栅极都会接收低电平信号，使得第五晶体管T5关断，每个移位寄存单元连接的栅极线也会接收低电平信号，从而消除前一帧扫描结束后残余信号对后一帧的影响。
其中，第q移位寄存单元ASGq的第1时段、第2时段和第3时段为该第q移位寄存单元ASGq连接的栅极线被选通的时间段。
进一步地，本发明实施例提供的栅极驱动装置中的反向扫描信号BW还可以复用各个时钟信号，该栅极驱动装置的具体结构如图7所示，图7所示的栅极驱动装置中的移位寄存单元的个数N为4的整数倍。图7中的栅极驱动装置与图3中的栅极驱动装置的区别在于：图3所示的栅极驱动装置中的各个移位寄存单元接收到的反向扫描信号需要专门设置一条传输线来传输，而图7所示的栅极驱动装置中的各个移位寄存单元接收到的反向扫描信号可以复用时钟信号。图7所示的栅极驱动装置中的各个移位寄存单元接收到的反向扫描信号复用时钟信号具体为：除最后两个移位寄存单元以外的每个移位寄存单元的反向扫描信号端BWIN接收的信号与该移位寄存单元的后一个移位寄存单元的时钟阻碍信号端CLKBIN接收的信号相同，第N-1个移位寄存单元ASGN-1的反向扫描信号端接收第0时钟信号CLK0，第N个移位寄存单元ASGN的反向扫描信号端BWIN接收第1时钟信号CLK1；
在反向扫描时，第一初始触发信号STV1为高电平的时间段与第0时钟信号CLK0一次为高电平的时间段交叠，交叠时长不小于第N-1个移位寄存单元ASGN-1中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第0时钟信号CLK0的一个周期，第二初始触发信号STV2为高电平的时间段与第1时钟信号CLK1一次为高电平的时间段交叠，交叠时长不小于，第N个移位寄存单元ASGN中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第1时钟信号CLK1的一个周期。
图7所示的栅极驱动装置中的移位寄存单元的个数N为4的整数倍，这样可以保证栅极驱动装置在正向扫描时，从第一个移位寄存单元ASG1扫描到第N个移位寄存单元ASGN，在反向扫描时，从第N个移位寄存单元扫描到第一个移位寄存单元ASG1，避免出现从第一个移位寄存单元ASG1和第N-1个移位寄存单元ASGN-1同时开始扫描，和/或出现从第二个移位寄存单元ASG2和第N个移位寄存单元ASGN同时开始扫描。
图7所示的栅极驱动装置中的各个移位寄存单元可以采用图5所示的移位寄存单元的结构，还可以采用其他结构的移位寄存单元。只要采用图7所示的连接方式时，栅极驱动装置能够进行扫描，其中的移位寄存单元的结构不限。
下面以图7中的栅极驱动装置中的各个移位寄存单元采用图5所示的移位寄存单元的结构为例说明图7所示的栅极驱动装置在正向扫描和反向扫描时的工作时序。图8a为图7所示的栅极驱动装置在正向扫描时的时序图，图8b为图7所示的栅极驱动装置在反向扫描时的时序图，其中，图8a中仅给出了栅极驱动装置中的前4个移位寄存单元的工作时序图，图8b中仅给出了栅极驱动装置中的最后4个移位寄存单元的工作时序图。
图8a中的第一个移位寄存单元ASG1在第1时段的工作原理与图6a中的第一个移位寄存单元ASG1在第1时段的工作原理相同，图8a中的第一个移位寄存单元ASG1在第2时段的工作原理与图6a中的第一个移位寄存单元ASG1在第2时段的工作原理相同。
如图8a所示，在第一个移位寄存单元ASG1的第3时段，第一初始触发信号STV1为低电平，因此，第一个移位寄存单元ASG1中的第一晶体管T1关断，由于第一个移位寄存单元ASG1中的第一电容C1的存储作用，第一个移位寄存单元ASG1中的第五晶体管T5仍然开启，由于此时段第0时钟信号CLK0为低电平，因此，第一个移位寄存单元ASG1的输出端GOUT1输出低电平信号，当第一个移位寄存单元ASG1的反向选择信号端GN+1接收到高电平信号，且其反向扫描信号端BWIN接收到低电平信号，即第三个移位寄存单元ASG3的输出端GOUT3输出高电平信号（当第2时钟信号CLK2为高电平时，第三个移位寄存单元ASG3的输出端GOUT3输出高电平信号）、且第1时钟信号CLK1为低电平时，第一个移位寄存单元ASG1中的第一电容C1放电，当放电至其中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压后，第一个移位寄存单元ASG1中的第五晶体管T5关断，第一个移位寄存单元ASG1的第3时段结束；其中，第一个移位寄存单元ASG1的第1时段、第2时段和第3时段为该第一个移位寄存单元ASG1连接的栅极线被选通的时间段。
在图8a中，由于第一个移位寄存单元ASG1中的第一电容C1在第2时钟信号CLK2为高电平，且第1时钟信号CLK1为低电平时放电，为了保证第一移位寄存单元ASG1中的第五晶体管T5能够关断，因此，第2时钟信号CLK2为高电平的时间段和第1时钟信号CLK1为低电平的时间段相互交叠的时长，要不小于第一个移位寄存单元ASG1中的第一电容C1放电至第一个移位寄存单元ASG1中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压所需的时长。
图8a中的第二个移位寄存单元ASG2在第1时段的工作原理与图6a中的第二个移位寄存单元ASG2在第1时段的工作原理相同，图8a中的第二个移位寄存单元ASG2在第2时段的工作原理与图6a中的第二个移位寄存单元ASG2在第2时段的工作原理相同。
如图8a所示，在第二个移位寄存单元ASG2的第3时段，第二初始触发信号STV2为低电平，第二个移位寄存单元ASG2中的第一晶体管T1关断，但由于第二个移位寄存单元ASG2中的第一电容C1的存储作用，第二个移位寄存单元ASG2中的第五晶体管T5仍然开启，由于此时段第1时钟信号CLK1为低电平，因此，第二个移位寄存单元ASG2的输出端GOUT2输出低电平信号，当第二个移位寄存单元ASG2的反向选择信号端GN+1接收到高电平信号，且其反向扫描信号端BWIN接收到低电平信号，即第四个移位寄存单元ASG4的输出端GOUT4输出高电平信号（当第3时钟信号CLK3为高电平时，第四个移位寄存单元ASG4的输出端GOUT4输出高电平信号）、且第2时钟信号CLK2为低电平时，第二个移位寄存单元ASG2中的第一电容C1放电，当放电至其中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压后，第二个移位寄存单元ASG2中的第五晶体管T5关断，第二个移位寄存单元ASG2的第3时段结束；其中，第二移位寄存单元ASG2的第1时段、第2时段和第3时段为该第二移位寄存单元ASG2连接的栅极线被选通的时间段。
由于第二个移位寄存单元ASG2中的第一电容C1在第3时钟信号CLK3为高电平，且第2时钟信号CLK2为低电平时放电，为了保证第二个移位寄存单元ASG2中的第五晶体管T5能够关断，因此，第3时钟信号CLK3为高电平的时间段和第2时钟信号CLK2为低电平的时间段相互交叠的时长，要不小于第二个移位寄存单元ASG2中的第一电容C1放电至第二个移位寄存单元ASG2中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压所需的时长。
图8a中的第q（q=3,4,…,N）个移位寄存单元ASGq在第1时段的工作原理与图6a中的第q个移位寄存单元ASG2在第1时段的工作原理相同，图8a中的第q个移位寄存单元ASG2在第2时段的工作原理与图6a中的第q个移位寄存单元ASG2在第2时段的工作原理相同。
如图8a所示，在第q个移位寄存单元ASGq的第3时段，第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为低电平，第q个移位寄存单元ASGq中的第一晶体管T1关断，但由于第q个移位寄存单元ASGq中的第一电容C1的存储作用，第q个移位寄存单元ASGq中的第五晶体管T5仍然开启，由于此时段第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号，当第q个移位寄存单元ASGq的反向选择信号端GN+1接收到高电平信号，且其反向扫描信号端BWIN接收到低电平信号，即第q+2个移位寄存单元ASGq+2的输出端GOUTq+2输出高电平信号（当第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平时，第q+2个移位寄存单元ASGq+2的输出端GOUT q+2输出高电平信号）、且第mod(q/4)时钟信号CLK mod(q/4)为低电平时，第q个移位寄存单元ASGq中的第一电容C1放电，当放电至其中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压后，第q个移位寄存单元ASGq中的第五晶体管T5关断，第q个移位寄存单元ASGq的第3时段结束。
图8a中第N-1个移位寄存单元ASGN-1在第3时段的工作原理与图6a中第N-1个移位寄存单元ASGN-1在第3时段的工作原理相同；图8a中第N个移位寄存单元ASGN在第3时段的工作原理与图6a中第N个移位寄存单元ASGN在第3时段的工作原理相同。
在图8a中，每个移位寄存单元在其复位信号端RSTIN接收到高电平信号（即复位信号RST为高电平）时，其中的第五晶体管T5的栅极都会接收低电平信号，使得第五晶体管T5关断，每个移位寄存单元连接的栅极线也会接收低电平信号，从而消除前一帧扫描结束后残余信号对后一帧的影响。
其中，第q移位寄存单元ASGq的第1时段、第2时段和第3时段为该第q移位寄存单元ASGq连接的栅极线被选通的时间段。
由于图8a中的第q个移位寄存单元ASGq中的第一电容C1在第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平，且第mod(q/4)时钟信号CLKmod(q/4)为低电平时放电，为了保证第q个移位寄存单元ASGq中的第五晶体管T5能够关断，因此，第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平的时间段和第mod(q/4)时钟信号CLK mod(q/4)为低电平的时间段相互交叠的时长（图8a中实线椭圆中的时间段为第q个移位寄存单元ASGq中的第一电容C1可以放电的时间段），要不小于第q个移位寄存单元ASGq中的第一电容C1放电至第q个移位寄存单元ASGq中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压所需的时长。
在图8b中，在第N（N为4的整数倍）个移位寄存单元ASGN的第1时段，其反向选择信号端GN+1接收到的第二初始触发信号STV2为高电平，第N个移位寄存单元ASGN中的第二晶体管T2开启，同时其反向扫描信号端BWIN接收到的反向扫描信号BW，即第1时钟信号CLK1为高电平，因此，第N个移位寄存单元ASGN中的第一电容C1开始充电，当第一电容C1充电至第N个移位寄存单元ASGN中驱动栅极线的晶体管，即第五晶体管T5能够开启时，该第五晶体管T5开启，第N个移位寄存单元ASGN的时钟阻碍信号端CLKBIN接收到的信号，即第3时钟信号CLK3会通过第五晶体管T5从第N个移位寄存单元ASGN的输出端GOUTN输出，在第N个移位寄存单元ASGN的第1时段，第3时钟信号CLK3为低电平，因此，第N个移位寄存单元ASGN的输出端GOUTN输出低电平信号；当第3时钟信号CLK3由低电平变为高电平时，第N个移位寄存单元ASGN由第1时段进入第2时段。
在图8b中，由于第N个移位寄存单元ASGN中的第一电容C1在第二初始触发信号STV2为高电平，且第1时钟信号CLK1为高电平时充电，为了保证第N移位寄存单元ASGN中的第五晶体管T5能够稳定开启，因此，第二初始触发信号STV2为高电平的时间段和第1时钟信号CLK1为高电平的时间段相互交叠的时长，要不小于第N个移位寄存单元ASGN中的第一电容C1充电至第N个移位寄存单元ASGN中的第五晶体管T5稳定开启所需的电压的时长。
图8b中的第N个移位寄存单元ASGN在第2时段的工作原理与图6b中的第N个移位寄存单元ASGN在第2时段的工作原理相同，图8b中的第N个移位寄存单元ASGN在第3时段的工作原理与图6b中的第N个移位寄存单元ASGN在第3时段的工作原理相同。
在图8b中，在第N-1个移位寄存单元ASGN-1的第1时段，其反向选择信号端GN+1接收到的第一初始触发信号STV1为高电平，第N-1个移位寄存单元ASGN-1中的第二晶体管T2开启，同时其反向扫描信号端BWIN接收到反向扫描信号BW，即第0时钟信号CLK0为高电平，因此，第N-1个移位寄存单元ASGN-1中的第一电容C1开始充电，当第一电容C1充电至第N-1个移位寄存单元ASGN-1中驱动栅极线的晶体管，即第五晶体管T5能够开启时，该第五晶体管T5开启，第N-1个移位寄存单元ASGN-1的时钟阻碍信号端CLKBIN接收到的信号，即第2时钟信号CLK2会通过第五晶体管T5从第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出，在第N-1个移位寄存单元ASGN-1的第1时段，第2时钟信号CLK2为低电平，因此，第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出低电平信号；当第2时钟信号CLK2由低电平变为高电平时，第N-1个移位寄存单元ASGN-1由第1时段进入第2时段。
在图8b中，由于第N-1个移位寄存单元ASGN-1中的第一电容C1在第一初始触发信号STV1为高电平，且第0时钟信号CLK0为高电平时充电，为了保证第N-1移位寄存单元ASGN-1中的第五晶体管T5能够稳定开启，因此，第一初始触发信号STV1为高电平的时间段和第0时钟信号CLK0为高电平的时间段相互交叠的时长，要不小于第N-1个移位寄存单元ASGN-1中的第一电容C1充电至第N-1个移位寄存单元ASGN-1中的第五晶体管T5稳定开启所需的电压的时长。
图8b中的第N-1个移位寄存单元ASGN-1在第2时段的工作原理与图6b中的第N-1个移位寄存单元ASGN-1在第2时段的工作原理相同，图8b中的第N-1个移位寄存单元ASGN-1在第3时段的工作原理与图6b中的第N-1个移位寄存单元ASGN-1在第3时段的工作原理相同。
在图8b中，在第q（q=1,2,3,4,…,N-2）个移位寄存单元ASGq的第1时段，其反向选择信号端GN+1接收到的第q+2个移位寄存单元ASGq+2的输出端GOUTq+2为高电平（当第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平时，第q+2个移位寄存单元ASGq+2的输出端GOUTq+2输出高电平信号）、且其反向扫描信号端BWIN接收到的第mod(q/4)时钟信号CLK mod(q/4)为高电平，第q个移位寄存单元ASGq中的第一电容C1充电，当第一电容C1充电至第q个移位寄存单元ASGq中驱动栅极线的晶体管，即第五晶体管T5能够开启时，该第五晶体管T5开启，第q个移位寄存单元ASGq的时钟阻碍信号端CLKBIN接收到的信号，即第mod((q-1)/4)时钟信号CLK mod((q-1)/4)会通过第五晶体管T5从第q个移位寄存单元ASGq的输出端GOUTq输出，在第q个移位寄存单元ASGq的第1时段，第mod((q-1)/4)时钟信号CLKmod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号；在第mod((q+1)/4)时钟信号CLK mod((q+1)/4)由高电平变为低电平后，即使第mod(q/4)时钟信号CLK mod(q/4)为高电平，第q个移位寄存单元ASGq中的第一电容C1也不会再充电，只能起到存储作用，在第mod((q-1)/4)时钟信号CLK mod((q-1)/4)由低电平变为高电平后，第q个移位寄存单元ASGq的第1时段结束，第q个移位寄存单元ASGq进入第2时段。
在图8b中，由于在第q个移位寄存单元ASGq的第1时段，只有在第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平、且第mod(q/4)时钟信号CLKmod(q/4)为高电平时，第q个移位寄存单元ASGq中的第一电容C1才能够充电，因此，要保证第q个移位寄存单元ASGq中的第五晶体管T5能够稳定开启，第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平的时间段，与第mod(q/4)时钟信号CLK mod(q/4)为高电平的时间段需要交叠，并且每次交叠的时长要不小于，第q个移位寄存单元ASGq中的第一电容C1充电到其中的第五晶体管T5能够稳定开启的电压所需的时长；其中，第q个移位寄存单元ASGq中的第一电容C1可以充电的时间段为图8b中虚线圆所示的时间段。
图8b中的第q个移位寄存单元ASGq在第2时段的工作原理与图6b中的第q个移位寄存单元ASGq在第2时段的工作原理相同，图8b中的第q个移位寄存单元ASGq在第3时段的工作原理与图6b中的第q个移位寄存单元ASGq1在第3时段的工作原理相同。
在图8b中，由于第1个移位寄存单元ASG1的正向选择信号端GN-1接收到信号为第一初始触发信号STV1，而第一初始触发信号STV1只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第1个移位寄存单元ASG1的正向选择信号端GN-1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第1个移位寄存单元ASG1中的第一晶体管T1不能开启，这使得第1个移位寄存单元ASG1中的第一电容C1不能通过第一晶体管T1放电，从而使得第1个移位寄存单元ASG1中的第五晶体管T5不能关断；第1个移位寄存单元ASG1中的第五晶体管T5要在，第1个移位寄存单元ASG1中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第1个移位寄存单元ASG1中的第三晶体管T3将其栅极的信号（即第一电容C1上存储的信号）释放掉，以实现自身的关断；在复位信号RST为高电平时，第1个移位寄存单元ASG1中的第四晶体管T4开启，使得第1个移位寄存单元ASG1连接的栅极线接收低电平信号。因此，第1个移位寄存单元ASG1的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图8b中，由于第2个移位寄存单元ASG2的正向选择信号端GN-1接收到信号为第二初始触发信号STV2，而第二初始触发信号STV2只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第2个移位寄存单元ASG2的正向选择信号端GN-1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第2个移位寄存单元ASG2中的第一晶体管T1不能开启，这使得第2个移位寄存单元ASG2中的第一电容C1不能通过第一晶体管T1放电，从而使得第2个移位寄存单元ASG2中的第五晶体管T5不能关断；第2个移位寄存单元ASG2中的第五晶体管T5要在，第2个移位寄存单元ASG2中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第2个移位寄存单元ASG2中的第三晶体管T3将其栅极的信号（即第一电容C1上存储的信号）释放掉，以实现自身的关断；在复位信号RST为高电平时，第2个移位寄存单元ASG2中的第四晶体管T4开启，使得第2个移位寄存单元ASG2连接的栅极线接收低电平信号。因此，第2个移位寄存单元ASG2的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图8b中，每个移位寄存单元在其复位信号端RSTIN接收到高电平信号（即复位信号RST为高电平）时，其中的第五晶体管T5的栅极都会接收低电平信号，使得第五晶体管T5关断，每个移位寄存单元连接的栅极线也会接收低电平信号，从而消除前一帧扫描结束后残余信号对后一帧的影响。
其中，第q移位寄存单元ASGq的第1时段、第2时段和第3时段为该第q移位寄存单元ASGq连接的栅极线被选通的时间段。
进一步地，图7所示的栅极驱动装置使用的第一初始触发信号和第二初始触发信号可以采用相同的信号，此时，该栅极驱动装置的结构如图9所示。图9所示的栅极驱动装置的结构与图7所示的栅极驱动装置的区别仅在于：图7所示的栅极驱动装置中的第一个移位寄存单元ASG1中的正向选择信号端GN-1接收第一初始触发信号STV1，第二个移位寄存单元ASG2中的正向选择信号端GN-1接收第二初始触发信号STV2，第N-1个移位寄存单元的反向选择信号端GN+1接收第一初始触发信号STV1，第N个移位寄存单元的反向选择信号端GN+1接收第二初始触发信号STV2；图9所示的栅极驱动装置中的第一个移位寄存单元ASG1中的正向选择信号端GN-1、第二个移位寄存单元ASG2中的正向选择信号端GN-1、第N-1个移位寄存单元的反向选择信号端GN+1和第N个移位寄存单元的反向选择信号端GN+1均接收相同的信号，即初始触发信号STV。
图9所示的栅极驱动装置中的移位寄存单元的个数N也为4的整数倍，这样可以保证栅极驱动装置在正向扫描时，从第一个移位寄存单元ASG1扫描到第N个移位寄存单元ASGN，在反向扫描时，从第N个移位寄存单元扫描到第一个移位寄存单元ASG1，避免出现从第一个移位寄存单元ASG1和第N-1个移位寄存单元ASGN-1同时开始扫描，和/或出现从第二个移位寄存单元ASG2和第N个移位寄存单元ASGN同时开始扫描。
图9所示的栅极驱动装置中的各个移位寄存单元可以采用图5所示的移位寄存单元的结构，还可以采用其他结构的移位寄存单元。只要采用图9所示的连接方式时，栅极驱动装置能够进行扫描，其中的移位寄存单元的结构不限。
下面以图9中的栅极驱动装置中的各个移位寄存单元采用图5所示的移位寄存单元的结构为例说明图9所示的栅极驱动装置在正向扫描和反向扫描时的工作时序。图10a为图9所示的栅极驱动装置在正向扫描时的时序图，图10b为图9所示的栅极驱动装置在反向扫描时的时序图。
图9所示的栅极驱动装置在正向扫描时（即图10a的时序图），其中的第m（m=1,2,…,N）个移位寄存单元的工作原理与图8a所示的栅极驱动装置中的第m个移位寄存单元的工作原理相同，在此不再赘述。图9所示的栅极驱动装置在反向扫描时（即图10b的时序图），其中的第m个移位寄存单元的工作原理与图8b所示的栅极驱动装置中的第m个移位寄存单元的工作原理相同，在此不再赘述。
进一步地，在图4所示的移位寄存单元的结构的基础上还可以增加第一下拉模块，增加第一下拉模块后的移位寄存单元的结构如图11所示，在增加第一下拉模块后，每个移位寄存单元中增加了时钟信号端。如图11所示，第一下拉模块44的第一端为一个移位寄存单元的时钟阻碍信号端CLKBIN，第一下拉模块44的第二端连接第一输出模块43的第二端，第一下拉模块44的第三端连接第一输出模块43的第三端，第一下拉模块44的第四端为该移位寄存单元的低电平信号端VGLIN，第一下拉模块44的第五端为该移位寄存单元的时钟信号端CLKIN；第一下拉模块44，用于在自身的第二端为低电平，且时钟阻碍信号CLKB为高电平时，将通过自身的第四端接收到的低电平信号VGL分别从自身的第二端和自身的第三端输出；以及在时钟信号端CLKIN为高电平时，将通过自身的第四端接收到的低电平信号VGL从自身的第三端输出。
在栅极驱动装置中的各个移位寄存单元采用图11所示的移位寄存单元的结构时，栅极驱动装置中的第k（k=1,2,…,N）个移位寄存单元的时钟信号端接收第mod((mod((k-1)/4)+2)/4)时钟信号。
进一步地，图11所示的移位寄存单元的结构可以采用图12所示的电路结构。如图12所示第一下拉模块44包括第二电容C2、第六晶体管T6、第七晶体管T7、第八晶体管T8和第九晶体管T9；第六晶体管T6的第一极为第一下拉模块44的第二端，第六晶体管T6的栅极连接第二电容C2，第六晶体管T6的第二极为第一下拉模块44的第四端，第二电容C2中未与第六晶体管T6的栅极相连的一端为第一下拉模块44的第一端；第七晶体管T7的第一极连接第六晶体管T6的栅极，第七晶体管T7的栅极为第一下拉模块44的第二端，第七晶体管T7的第二极为第一下拉模块44的第四端；第八晶体管T8的第一极为第一下拉模块44的第三端，第八晶体管T8的栅极连接第六晶体管T6的栅极，第八晶体管T8的第二极为第一下拉模块44的第四端；第九晶体管T9的第一极为第一下拉模块44的第三端，第九晶体管T9的栅极为第一下拉模块44的第五端，第九晶体管T9的第二极为第一下拉模块44的第四端；第六晶体管T6，用于在自身的栅极为高电平时开启，将第一下拉模块44的第二端，即上拉结点P的电平下拉至低电平，在自身的栅极为低电平时关断；第七晶体管T7，用于在第一下拉模块44的第二端，即上拉结点P为高电平时开启，将第六晶体管T6的栅极的电平下拉至低电平，并在第一下拉模块44的第二端为低电平时关断；第八晶体管T8，用于在自身的栅极为高电平时开启，将所述移位寄存单元的输出端GOUT下拉至低电平，并在自身的栅极为低电平时关断；第九晶体管T9，用于在时钟信号端CLKIN为高电平时开启，将所述移位寄存单元的输出端GOUT下拉至低电平，并在时钟信号端CLKIN为低电平时关断。
其中，只有在上拉结点P为低电平，且时钟阻碍端CLKBIN为高电平时，第六晶体管T6的栅极和第八晶体管T8的栅极才能为高电平。
图12中除第一下拉模块44以外的电路与图5中的电路结构相同，在此不再赘述。
在正向扫描时，若栅极驱动装置中的各个移位寄存单元中均包含第一下拉模块，则该栅极驱动装置中除最后两个移位寄存单元以外的各个以外寄存单元在其连接的栅极线未被选通的时间段，其栅极线上的低电平信号不会受到高电平的时钟信号的影响。在反向扫描时，若栅极驱动装置中的各个移位寄存单元中均包含第一下拉模块，则该栅极驱动装置中除第一个移位寄存单元和第二个移位寄存单元以外的各个以外寄存单元在其连接的栅极线未被选通的时间段，其栅极线上的低电平信号不会受到高电平的时钟信号的影响。
当图3所示的栅极驱动装置中的各个移位寄存单元采用图12所示的结构时，其正向扫描的时序图依然如图6a所示，其反向扫描的时序图依然如图6b所示。当图7所示的栅极驱动装置中的各个移位寄存单元采用图12所示的结构时，其正向扫描的时序图依然如图8a所示，其反向扫描的时序图依然如图8b所示。当图9所示的栅极驱动装置中的各个移位寄存单元采用图12所示的结构时，其正向扫描的时序图依然如图10a所示，其反向扫描的时序图依然如图10b所示。
本发明实施例提供的一种栅极驱动装置，如图13所示，包括N个移位寄存单元；
第p个移位寄存单元ASGp的正向选择信号端GN-1接收第p-2个移位寄存单元ASGp-2输出的信号，p=3,4,....N，第r个移位寄存单元ASGr的反向选择信号端GN+1接收第r+2个移位寄存单元ASGr+2输出的信号，r=1,2,…N-2，第一个移位寄存单元ASG1的正向选择信号端GN-1接收第一初始触发信号STV1，第二个移位寄存单元ASG2的正向选择信号端GN-1接收第二初始触发信号STV2，若N为偶数，则第N-1个移位寄存单元ASGN-1的反向选择信号端GN+1接收第一初始触发信号STV1，第N个移位寄存单元ASGN的反向选择信号端GN+1接收第二初始触发信号STV2，若N为奇数，则第N个移位寄存单元ASGN的反向选择信号端GN+1接收第一初始触发信号STV1，第N-1个移位寄存单元ASGN-1的反向选择信号端GN+1接收第二初始触发信号STV2；每个移位寄存单元的低电平信号端VGLIN接收低电平信号VGL；每个移位寄存单元的复位信号端RSTIN接收复位信号RST，复位信号RST在前一帧扫描结束后，当前帧扫描开始前为高电平，在当前帧扫描时为低电平；
第k个移位寄存单元ASGk的时钟阻碍信号端CLKBIN接收第mod((k-1)/4)时钟信号CLK mod((k-1)/4)，k=1,2…,N；除最后两个移位寄存单元以外的每个移位寄存单元的反向扫描信号端BWIN接收的信号与该移位寄存单元的后一个移位寄存单元的时钟阻碍信号端CLKBIN接收的信号相同，第N-1个移位寄存单元ASGN-1的反向扫描信号端BWIN接收第mod((mod((N-2)/4)+2)/4)时钟信号CLK mod((mod((N-2)/4)+2)/4)，第N个移位寄存单元ASGN的反向扫描信号端BWIN接收第mod((mod((N-1)/4)+2)/4)时钟信号mod((mod((N-1)/4)+2)/4)；第0时钟信号CLK0为高电平时，第2时钟信号CLK2为低电平，第2时钟信号CLK2为高电平时，第0时钟信号CLK0为低电平；第1时钟信号CLK1为高电平时，第3时钟信号CLK3为低电平，第3时钟信号CLK3为高电平时，第1时钟信号CLk1为低电平；第n时钟信号CLKn为高电平的时间段与第n+1时钟信号CLKn+1为高电平的时间段交叠，每次交叠的时长不小于第二预设时长，其中，n=0，1，2，3，当n+1>3时，第n+1时钟信号为第mod((n+1)/4)时钟信号；
在反向扫描时，若N为奇数，第一初始触发信号STV1为高电平的时间段与第mod((mod((N-1)/4)+2)/4)时钟信号CLK mod((mod((N-1)/4)+2)/4)一次为高电平的时间段交叠，交叠时长不小于第N个移位寄存单元ASGN中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-1)/4)+2)/4)时钟信号CLK mod((mod((N-1)/4)+2)/4)的一个周期，第二初始触发信号STV2为高电平的时间段与第mod((mod((N-2)/4)+2)/4)时钟信号CLK mod((mod((N-2)/4)+2)/4)一次为高电平的时间段交叠，交叠时长不小于第N-1个移位寄存单元ASGN-1中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-2)/4)+2)/4)时钟信号CLKmod((mod((N-2)/4)+2)/4)的一个周期；若N为偶数，第一初始触发信号STV1为高电平的时间段与第mod((mod((N-2)/4)+2)/4)时钟信号CLKmod((mod((N-2)/4)+2)/4)一次为高电平的时间段交叠，交叠时长不小于第N-1个移位寄存单元ASGN-1中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-2)/4)+2)/4)时钟信号CLKmod((mod((N-2)/4)+2)/4)的一个周期，第二初始触发信号STV2为高电平的时间段与第mod((mod((N-1)/4)+2)/4)时钟信号CLK mod((mod((N-1)/4)+2)/4)一次为高电平的时间段交叠，交叠时长不小于第N个移位寄存单元ASGN中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-1)/4)+2)/4)时钟信号CLK mod((mod((N-1)/4)+2)/4)的一个周期。
图13所示的栅极驱动装置中的各个移位寄存单元可以采用图5所示的移位寄存单元的结构，也可以采用图12所示的移位寄存单元的结构。当图13所示的栅极驱动装置中的移位寄存单元采用图12所示的移位寄存单元结构时，各个移位寄存单元中还包括时钟信号端。无论图13所示的栅极驱动装置中的各个移位寄存单元采用图5所示的移位寄存单元的结构，还是采用图12所示的移位寄存单元的结构，正向扫描时的时序图都是相同的，反向扫描时的时序图也是相同的。
下面以图13所示的栅极驱动装置中的各个移位寄存单元采用图5所示的移位单元的结构为例，说明图13所示的栅极驱动装置在正向扫描和反向扫描时工作情况。在正向扫描时，图13所示的栅极驱动装置工作的时序图如图14a所示，其中，图14a中仅给出了栅极驱动装置中的前4个移位寄存单元的工作时序图，图14b中仅给出了栅极驱动装置中的最后4个移位寄存单元的工作时序图。在反向扫描时，图13所示的栅极驱动装置工作的时序图如图14b所示。假设图13所示的栅极驱动装置中包含N个移位寄存单元，下面仅以N为4的整数倍为例说明栅极驱动装置的工作原理。当N为除4的整数倍以外的整数时栅极驱动装置的工作原理与N为4的整数倍时栅极驱动装置的工作原理类似，在此不再赘述。
在图14a中，在第一个移位寄存单元ASG1的第1时段，其正向选择信号端GN-1接收到的第一初始触发信号STV1为高电平，第一个移位寄存单元ASG1中的第一晶体管T1开启，同时其正向扫描信号端FWIN接收到的正向扫描信号FW为高电平（在图14a中，正向扫描信号FW一直为高电平），因此第一个移位寄存单元ASG1中的第一电容C1开始充电，当第一电容C1充电至第一个移位寄存单元ASG1中驱动栅极线的晶体管，即第五晶体管T5能够开启时，该第五晶体管T5开启，第一个移位寄存单元ASG1的时钟阻碍信号端CLKBIN接收到的信号，即第0时钟信号CLK0会通过第五晶体管T5从第一个移位寄存单元ASG1的输出端GOUT1输出，在第一个移位寄存单元ASG1的第1时段，第0时钟信号CLK0为低电平，因此，第一个移位寄存单元ASG1的输出端GOUT1输出低电平信号；当第0时钟信号CLK0由低电平变为高电平时，第一个移位寄存单元ASG0由第1时段进入第2时段。
图14a中的第一个移位寄存单元ASG1在第2时段的工作原理与图8a中的第一个移位寄存单元ASG1在第2时段的工作原理相同，图14a中的第一个移位寄存单元ASG1在第3时段的工作原理与图8a中的第一个移位寄存单元ASG1在第3时段的工作原理相同。
在图14a中，在第二个移位寄存单元ASG2的第1时段，其正向选择信号端GN-1接收到的第二初始触发信号STV2为高电平，第二个移位寄存单元ASG2中的第一晶体管T1开启，同时其正向扫描信号端FWIN接收到的正向扫描信号FW为高电平（在图14a中，正向扫描信号FW一直为高电平），因此，第二个移位寄存单元ASG2中的第一电容C1开始充电，当第一电容C1充电至第二个移位寄存单元ASG2中驱动栅极线的晶体管，即第五晶体管T5能够开启时，该第五晶体管T5开启，第二个移位寄存单元ASG2的时钟阻碍信号端CLKBIN接收到的信号，即第1时钟信号CLK1会通过第五晶体管T5从第二个移位寄存单元ASG2的输出端GOUT2输出，在第二个移位寄存单元ASG2的第1时段，第1时钟信号CLK1为低电平，因此，第二个移位寄存单元ASG2的输出端GOUT2输出低电平信号；当第1时钟信号CLK1由低电平变为高电平时，第二个移位寄存单元ASG2由第1时段进入第2时段。
图14a中的第二个移位寄存单元ASG2在第2时段的工作原理与图8a中的第二个移位寄存单元ASG2在第2时段的工作原理相同，图14a中的第二个移位寄存单元ASG2在第3时段的工作原理与图8a中的第二个移位寄存单元ASG2在第3时段的工作原理相同。
在图14a中，在第q（q=3,4,…,N）个移位寄存单元ASGq的第1时段，其正向选择信号端GN-1接收到的第q-2个移位寄存单元ASGq-2的输出端GOUTq-2为高电平（当第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平时，第q-2个移位寄存单元ASGq-2的输出端GOUTq-2输出高电平信号）、且其正向扫描信号端FWIN接收到的正向扫描信号FW为高电平（在图14a中，正向扫描信号FW一直为高电平）时，第q个移位寄存单元ASGq中的第一电容C1充电，当第一电容C1充电至第q个移位寄存单元ASGq中驱动栅极线的晶体管，即第五晶体管T5能够开启时，该第五晶体管T5开启，第q个移位寄存单元ASGq的时钟阻碍信号端CLKBIN接收到的信号，即第mod((q-1)/4)时钟信号CLK mod((q-1)/4)会通过第五晶体管T5从第q个移位寄存单元ASGq的输出端GOUTq输出，在第q个移位寄存单元ASGq的第1时段，第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号。
图14a中的第q（q=3,4,…,N）个移位寄存单元ASGq在第2时段的工作原理与图8a中的第q个移位寄存单元ASGq在第2时段的工作原理相同，图14a中的第q个移位寄存单元ASGq在第3时段的工作原理与图8a中的第q个移位寄存单元ASGq在第3时段的工作原理相同。
在图14a中，每个移位寄存单元在其复位信号端RSTIN接收到高电平信号（即复位信号RST为高电平）时，其中的第五晶体管T5的栅极都会接收低电平信号，使得第五晶体管T5关断，每个移位寄存单元连接的栅极线也会接收低电平信号，从而消除前一帧扫描结束后残余信号对后一帧的影响。
其中，第q移位寄存单元ASGq的第1时段、第2时段和第3时段为该第q移位寄存单元ASGq连接的栅极线被选通的时间段。
图14b中的第N（N为4的整数倍）个移位寄存单元ASGN在第1时段的工作原理与图8b中的第N个移位寄存单元ASGN在第1时段的工作原理相同，图14b中的第N个移位寄存单元ASGN在第2时段的工作原理与图8b中的第N个移位寄存单元ASGN在第2时段的工作原理相同。
在图14b中，在第N个移位寄存单元ASGN的第3时段，第二初始触发信号STV2为低电平，因此，第N个移位寄存单元ASGN中的第二晶体管T2关断，但由于第N个移位寄存单元ASGN中的第一电容C1的存储作用，第N个移位寄存单元ASGN中的第五晶体管T5仍然开启，由于此时段第3时钟信号CLK3为低电平，因此，第N个移位寄存单元ASGN的输出端GOUTN输出低电平信号，当第N个移位寄存单元ASGN的正向选择信号端GN-1接收到高电平信号，且其正向扫描信号端FWIN接收到低电平信号，即第N-2个移位寄存单元ASGN-2的输出端GOUTN-2输出高电平信号（当第1时钟信号CLK1为高电平时，第N-2个移位寄存单元ASGN-2的输出端GOUTN-2输出高电平信号）、且正向选择信号FW为低电平（在图14b中正向选择信号FW一直为低电平）时，第N个移位寄存单元ASGN中的第一电容C1放电，在放电至其中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压后，第N个移位寄存单元ASGN中的第五晶体管T5关断，第N个移位寄存单元ASGN的第3时段结束；其中，第N个移位寄存单元ASGN的第1时段、第2时段和第3时段为该第N个移位寄存单元ASGN连接的栅极线被选通的时间段。
图14b中的第N-1（N为4的整数倍）个移位寄存单元ASGN-1在第1时段的工作原理与图8b中的第N-1个移位寄存单元ASGN-1在第1时段的工作原理相同，图14b中的第N-1个移位寄存单元ASGN-1在第2时段的工作原理与图8b中的第N-1个移位寄存单元ASGN-1在第2时段的工作原理相同。
在图14b中，在第N-1个移位寄存单元ASGN-1的第3时段，第一初始触发信号STV1为低电平，因此，第N-1个移位寄存单元ASGN-1中的第二晶体管T2关断，但由于第N-1个移位寄存单元ASGN-1中的第一电容C1的存储作用，第N-1个移位寄存单元ASGN-1中的第五晶体管T5仍然开启，由于此时段第2时钟信号CLK2为低电平，因此，第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出低电平信号，当第N-1个移位寄存单元ASGN-1的正向选择信号端GN-1接收到高电平信号，且其正向扫描信号端FWIN接收到低电平信号，即第N-3个移位寄存单元ASGN-3的输出端GOUTN-3输出高电平信号（当第0时钟信号CLK0为高电平时，第N-3个移位寄存单元ASGN-3的输出端GOUTN-3输出高电平信号）、且正向选择信号FW为低电平（在图14b中正向选择信号FW一直为低电平）时，第N-1个移位寄存单元ASGN-1中的第一电容C1放电，当放电至其中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压后，第N-1个移位寄存单元ASGN-1中的第五晶体管T5关断，第N-1个移位寄存单元ASGN-1的第3时段结束；其中，第N-1移位寄存单元ASGN-1的第1时段、第2时段和第3时段为该第N-1移位寄存单元ASGN-1连接的栅极线被选通的时间段。
图14b中的第q（q=1,2,3,4,…,N-2，N为4的整数倍）个移位寄存单元ASGq在第1时段的工作原理与图8b中的第q个移位寄存单元ASGq在第1时段的工作原理相同，图14b中的第q个移位寄存单元ASGq在第2时段的工作原理与图8b中的第q个移位寄存单元ASGq在第2时段的工作原理相同。
在图14b中，在第q个移位寄存单元ASGq的第3时段，第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为低电平，第q个移位寄存单元ASGq中的第二晶体管T2关断，由于第q个移位寄存单元ASGq中的第一电容C1的存储作用，第q个移位寄存单元ASGq中的第五晶体管T5仍然开启，由于此时段第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号，当第q个移位寄存单元ASGq的正向选择信号端GN-1接收到高电平信号，且其正向扫描信号端FWIN接收到低电平信号，即第q-2个移位寄存单元ASGq-2的输出端GOUTq-2输出高电平信号（当第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平时，第q-2个移位寄存单元ASGq-2的输出端GOUT q-2输出高电平信号）、且正向选择信号FW为低电平（在图14b中正向选择信号FW一直为低电平）时，第q个移位寄存单元ASGq中的第一电容C1放电，当放电至其中的第五晶体管T5的栅极电压低于该第五晶体管T5的开启电压后，第q个移位寄存单元ASGq中的第五晶体管T5关断，第q个移位寄存单元ASGq的第3时段结束。
在图14b中，由于第1个移位寄存单元ASG1的正向选择信号端GN-1接收到信号为第一初始触发信号STV1，而第一初始触发信号STV1只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第1个移位寄存单元ASG1的正向选择信号端GN-1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第1个移位寄存单元ASG1中的第一晶体管T1不能开启，这使得第1个移位寄存单元ASG1中的第一电容C1不能通过第一晶体管T1放电，从而使得第1个移位寄存单元ASG1中的第五晶体管T5不能关断；第1个移位寄存单元ASG1中的第五晶体管T5要在，第1个移位寄存单元ASG1中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第1个移位寄存单元ASG1中的第三晶体管T3将其栅极的信号（即第一电容C1上存储的信号）释放掉，以实现自身的关断；在复位信号RST为高电平时，第1个移位寄存单元ASG1中的第四晶体管T4开启，使得第1个移位寄存单元ASG1连接的栅极线接收低电平信号。因此，第1个移位寄存单元ASG1的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图14b中，由于第2个移位寄存单元ASG2的正向选择信号端GN-1接收到信号为第二初始触发信号STV2，而第二初始触发信号STV2只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第2个移位寄存单元ASG2的正向选择信号端GN-1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第2个移位寄存单元ASG2中的第一晶体管T1不能开启，这使得第2个移位寄存单元ASG2中的第一电容C1不能通过第一晶体管T1放电，从而使得第2个移位寄存单元ASG2中的第五晶体管T5不能关断；第2个移位寄存单元ASG2中的第五晶体管T5要在，第2个移位寄存单元ASG2中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第2个移位寄存单元ASG2中的第三晶体管T3将其栅极的信号（即第一电容C1上存储的信号）释放掉，以实现自身的关断；在复位信号RST为高电平时，第2个移位寄存单元ASG2中的第四晶体管T4开启，使得第2个移位寄存单元ASG2连接的栅极线接收低电平信号。因此，第2个移位寄存单元ASG2的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图14b中，每个移位寄存单元在其复位信号端RSTIN接收到高电平信号（即复位信号RST为高电平）时，其中的第五晶体管T5的栅极都会接收低电平信号，使得第五晶体管T5关断，每个移位寄存单元连接的栅极线也会接收低电平信号，从而消除前一帧扫描结束后残余信号对后一帧的影响。
其中，第q移位寄存单元ASGq的第1时段、第2时段和第3时段为该第q移位寄存单元ASGq连接的栅极线被选通的时间段。
进一步地，图13所示的栅极驱动装置使用的第一初始触发信号和第二初始触发信号可以采用相同的信号，此时，该栅极驱动装置的结构如图15所示。图15所示的栅极驱动装置的结构与图13所示的栅极驱动装置的区别仅在于：图13所示的栅极驱动装置中的第一个移位寄存单元ASG1中的正向选择信号端GN-1接收第一初始触发信号STV1，第二个移位寄存单元ASG2中的正向选择信号端GN-1接收第二初始触发信号STV2，第N-1个移位寄存单元的反向选择信号端GN+1接收第一初始触发信号STV1，第N个移位寄存单元的反向选择信号端GN+1接收第二初始触发信号STV2；图15所示的栅极驱动装置中的第一个移位寄存单元ASG1中的正向选择信号端GN-1、第二个移位寄存单元ASG2中的正向选择信号端GN-1、第N-1个移位寄存单元的反向选择信号端GN+1和第N个移位寄存单元的反向选择信号端GN+1均接收相同的信号，即初始触发信号STV。
图15所示的栅极驱动装置中的移位寄存单元的个数N也为4的整数倍，这样可以保证栅极驱动装置在正向扫描时，从第一个移位寄存单元ASG1扫描到第N个移位寄存单元ASGN，在反向扫描时，从第N个移位寄存单元扫描到第一个移位寄存单元ASG1，避免出现从第一个移位寄存单元ASG1和第N-1个移位寄存单元ASGN-1同时开始扫描，和/或出现从第二个移位寄存单元ASG2和第N个移位寄存单元ASGN同时开始扫描。
图15所示的栅极驱动装置中的各个移位寄存单元可以采用图5所示的移位寄存单元的结构，也可以采用图12所示的移位寄存单元的结构，还可以采用其他结构的移位寄存单元。只要采用图15所示的连接方式时，栅极驱动装置能够进行扫描，其中的移位寄存单元的结构不限。
下面以图15中的栅极驱动装置中的各个移位寄存单元采用图5所示的移位寄存单元的结构为例说明图15所示的栅极驱动装置在正向扫描和反向扫描时的工作时序。图16a为图15所示的栅极驱动装置在正向扫描时的时序图，图16b为图15所示的栅极驱动装置在反向扫描时的时序图。
图15所示的栅极驱动装置在正向扫描时（即图6a的时序图），其中的第m（m=1,2,…,N）个移位寄存单元的工作原理与图14a所示的栅极驱动装置中的第m个移位寄存单元的工作原理相同，在此不再赘述。图15所示的栅极驱动装置在反向扫描时（即图16b的时序图），其中的第m个移位寄存单元的工作原理与图14b所示的栅极驱动装置中的第m个移位寄存单元的工作原理相同，在此不再赘述。
本发明实施例提供的一种栅极驱动装置，如图17所示，包括N个移位寄存单元；
第p个移位寄存单元ASGp的正向选择信号端GN-1接收第p-2个移位寄存单元ASGp-2输出的信号，p=3,4,....N，第r个移位寄存单元ASGr的反向选择信号端GN+1接收第r+2个移位寄存单元ASGr+2输出的信号，r=1,2,…N-2，第一个移位寄存单元ASG1的正向选择信号端GN-1接收第一初始触发信号STV1，第二个移位寄存单元ASG2的正向选择信号端GN-1接收第二初始触发信号STV2，若N为偶数，则第N-1个移位寄存单元ASGN-1的反向选择信号端GN+1接收第一初始触发信号STV1，第N个移位寄存单元ASGN的反向选择信号端GN+1接收第二初始触发信号STV2，若N为奇数，则第N个移位寄存单元ASGN的反向选择信号端GN+1接收第一初始触发信号STV1，第N-1个移位寄存单元ASGN-1的反向选择信号端GN+1接收第二初始触发信号STV2；第k个移位寄存单元ASGk的时钟阻碍信号端CLKBIN接收第mod((k-1)/4)时钟信号CLK mod((k-1)/4)，k=1,2…,N；
每个移位寄存单元的复位信号端RSTIN接收复位信号RST，复位信号RST在前一帧扫描结束后，当前帧扫描开始前为高电平，在当前帧扫描时为低电平；所述栅极驱动装置中的每个移位寄存单元的初始触发信号端STVIN接收第一初始触发信号STV1或者第二初始触发信号STV2；复位信号RST为高电平时，第一初始触发信号STV1和第二初始触发信号STV2均为低电平，第一初始触发信号STV1为高电平时，复位信号RST为低电平，第二初始触发信号STV2为高电平时，复位信号RST为低电平；图17所示的栅极驱动装置中，各个移位寄存单元的初始触发信号端STVIN接收第一初始触发信号STV1；
在图17所示的栅极驱动装置正向扫描时，各个移位寄存单元，用于在正向选择信号端GN-1接收到高电平信号，且正向扫描信号端FWIN接收到高电平信号时，用正向扫描信号端FWIN接收到的高电平信号对自身中驱动栅极线的晶体管的栅极进行充电至该晶体管稳定开启；在该晶体管稳定开启后，将通过时钟阻碍信号端CLKBIN接收到的信号输出；在反向选择信号端GN+1接收到高电平信号，且反向扫描信号端BWIN接收到低电平信号时，用反向扫描信号端BWIN接收到的低电平信号对自身中驱动栅极线的晶体管的栅极进行放电至该晶体管稳定关闭；
在图17所示的栅极驱动装置反向扫描时，各个移位寄存单元，用于在反向选择信号端GN+1接收到高电平信号，且反向扫描信号端BWIN接收到高电平信号时，用反向扫描信号端BWIN接收到的高电平信号对自身中驱动栅极线的晶体管的栅极进行充电至该晶体管稳定开启；在该晶体管稳定开启后，将通过时钟阻碍信号端CLKBIN接收到的信号输出；在正向选择信号端GN-1接收到高电平信号，且正向扫描信号端FWIN接收到低电平信号时，用正向扫描信号端FWIN接收到的低电平信号对自身中驱动栅极线的晶体管的栅极进行放电至该晶体管关闭；
图17所示的栅极驱动装置中的各个移位寄存单元还用于在复位信号端RSTIN为高电平时，用初始触发信号端STVIN接收到的信号对自身中驱动栅极线的晶体管的栅极的电位进行下拉，并将初始触发信号端STVIN接收到的信号输出。
图17所示的栅极驱动装置中的各个移位寄存单元可以采用图18所示的移位寄存单元的结构，当然，也可以采用其他结构的移位寄存单元，只要采用图17所示的连接方式时，栅极驱动装置能够进行扫描，其中的移位寄存单元的结构不限。图18所示的移位寄存单元包括第二驱动模块181、第二输出模块182和第二复位模块183；
第二驱动模块181的第一端为所述移位寄存单元的正向扫描信号端FWIN，第二驱动模块181的第二端为所述移位寄存单元的正向选择信号端GN-1，第二驱动模块181的第三端为所述移位寄存单元的反向扫描信号端BWIN，第二驱动模块181的第四端为所述移位寄存单元的反向选择信号端GN+1，第二驱动模块181的第五端连接第二输出模块182的第二端，第二输出模块182的第一端为所述移位寄存单元的时钟阻碍信号端CLKBIN，第二输出模块182的第三端为所述移位寄存单元的输出端GOUT；第二复位模块183的第一端连接第二输出模块182的第二端，第二复位模块183的第二端为移位寄存单元的复位信号端RSTIN，第二复位模块183的第三端为所述移位寄存单元的初始触发信号端STVIN，第二复位模块183的第四端连接第二输出模块182的第三端；其中，第二驱动模块181的第五端、第二输出模块182的第二端和第二复位模块183的第一端三端相连的连接点为上拉结点P；
第二驱动模块181，用于在正向选择信号端GN-1为高电平时，将正向扫描信号端FWIN接收到的信号通过自身第五端输出；并在反向选择信号端GN+1为高电平时，将反向扫描信号端BWIN接收到的信号通过自身第五端输出；
第二复位模块183，用于在复位信号端RSTIN为高电平时，将通过所述移位寄存单元的初始触发信号端STVIN接收到的信号分别通过自身的第一端和第四端输出；
第二输出模块182，用于在通过自身第二端接收到高电平信号时，存储该高电平信号，并将时钟阻碍信号端CLKBIN接收到的信号从所述移位寄存单元的输出端GOUT输出；并在通过自身第二端接收到低电平信号时，存储该低电平信号，并不再将时钟阻碍信号端CLKBIN接收到的信号从所述移位寄存单元的输出端GOUT输出。
进一步地，图18中的第二驱动模块可以采用图19所示的结构，在图19中第二驱动模块181包括第十晶体管T10和第十一晶体管T11；第十晶体管T10的第一极为第二驱动模块181的第一端，第十晶体管T10的栅极为第二驱动模块181的第二端，第十晶体管T10的第二极为第二驱动模块181的第五端；第十一晶体管T11的第一极为第二驱动模块181的第五端，第十一晶体管T11的栅极为第二驱动模块181的第四端，第十一晶体管T11的第二极为第二驱动模块181的第三端；第十晶体管T10，用于在正向选择信号端GN-1为高电平时开启，将正向扫描信号端FWIN接收到的信号传输到第二驱动模块181的第五端；并在正向选择信号端GN-1为低电平时关断，不再将正向扫描信号端FWIN接收到的信号传输到第二驱动模块181的第五端；所述第十一晶体管，用于在反向选择信号端GN+1为高电平时开启，将反向扫描信号端BWIN接收到的信号传输到第二驱动模块181的第五端；并在反向选择信号端GN+1为低电平时关断，不再将反向扫描信号端BWIN接收到的信号传输到第二驱动模块181的第五端。
进一步地，图18中的第二复位模块可以采用图19所示的结构，在图19中第二复位模块182包括第十二晶体管T12和第十三晶体管T13；第十二晶体管T12的第一极为第二复位模块182的第一端，第十二晶体管T12的栅极为第二复位模块182的第二端，第十二晶体管T12的第二极为第二复位模块182的第三端，第十三晶体管T13的第一极为第二复位模块182的第三端，第十三晶体管T13的栅极为第二复位模块182的第二端，第十三晶体管T13的第二极为第二复位模块182的第四端；第十二晶体管T12，用于在复位信号端RSTIN为高电平时开启，将通过所述移位寄存单元的初始触发信号端STVIN接收到的信号传输到第二复位模块182的第一端，并在复位信号端RSTIN为低电平时关断；第十三晶体管T13，用于在复位信号端RSTIN为高电平时开启，将通过所述移位寄存单元的初始触发信号端STVIN接收到的信号传输到第二复位模块182的第四端，并在复位信号端RSTIN为低电平时关断。
进一步地，图18中的第二输出模块可以采用图19所示的结构，在图19中第二输出模块183包括第十四晶体管T14和第三电容C3；第十四晶体管T14的第一极为第二输出模块183的第一端，第十四晶体管T14的栅极连接第三电容C3，第十四晶体管T14的栅极为第二输出模块183的第二端，第十四晶体管T14的第二极为第二输出模块183的第三端，第三电容C3中未与第十四晶体管T14的栅极相连的一端为第二输出模块183的第三端；第十四晶体管T14，用于在自身的栅极为高电平时开启，将时钟阻碍信号端CLKBIN接收到的信号传输至所述移位寄存单元的输出端GOUT，并在自身的栅极为高电平时关断；第三电容C3，用于存储第十四晶体T14的栅极的信号。
下面以图17所示的栅极驱动装置中的各个移位寄存单元采用图19所示的移位单元的结构为例，说明图17所示的栅极驱动装置在正向扫描和反向扫描时工作情况。在正向扫描时，图17所示的栅极驱动装置工作的时序图如图20a所示。在反向扫描时，图17所示的栅极驱动装置工作的时序图如图20b所示，其中，图20a中仅给出了栅极驱动装置中的前4个移位寄存单元的工作时序图，图20b中仅给出了栅极驱动装置中的最后4个移位寄存单元的工作时序图。假设图17所示的栅极驱动装置中包含N个移位寄存单元，，下面仅以N为4的整数倍为例说明栅极驱动装置的工作原理。当N为除4的整数倍以外的整数时栅极驱动装置的工作原理与N为4的整数倍时栅极驱动装置的工作原理类似，在此不再赘述。
在图20a中，在第一个移位寄存单元ASG1的第1时段，其正向选择信号端GN-1接收到的第一初始触发信号STV1为高电平，第一个移位寄存单元ASG1中的第十晶体管T10开启，同时其正向扫描信号端FWIN接收到的正向扫描信号FW为高电平（在图20a中，正向扫描信号FW一直为高电平），因此，第一个移位寄存单元ASG1中的第三电容C3开始充电，当第三电容C3充电至第一个移位寄存单元ASG1中驱动栅极线的晶体管，即第十四晶体管T14能够开启时，该第十四晶体管T14开启，第一个移位寄存单元ASG1的时钟阻碍信号端CLKBIN接收到的信号，即第0时钟信号CLK0会通过第十四晶体管T14从第一个移位寄存单元ASG1的输出端GOUT1输出，在第一个移位寄存单元ASG1的第1时段，第0时钟信号CLK0为低电平，因此，第一个移位寄存单元ASG1的输出端GOUT1输出低电平信号；当第0时钟信号CLK0由低电平变为高电平时，第一个移位寄存单元ASG0由第1时段进入第2时段。在第一个移位寄存单元ASG1的第2时段，第一初始触发信号STV1为低电平，因此，第一个移位寄存单元ASG1中的第十晶体管T10关断，但由于第三电容C3将第一个移位寄存单元ASG1中的上拉结点P1的电压信号存储下来，因此，第一个移位寄存单元ASG1中的第十四晶体管T14仍然开启，由于此时段第0时钟信号CLK0为高电平，第一个移位寄存单元ASG1的输出端GOUT1输出高电平信号，第三电容C3的自举效应会使得第一个移位寄存单元ASG1的上拉结点P1的电位进一步上升；第0时钟信号CLK0由高电平变为低电平时，第一个移位寄存单元ASG1由第2时段进入第3时段。在第一个移位寄存单元ASG1的第3时段，第一初始触发信号STV1为低电平，因此，第一个移位寄存单元ASG1中的第十晶体管T10关断，由于第一个移位寄存单元ASG1中的第三电容C3的存储作用，第一个移位寄存单元ASG1中的第十四晶体管T14仍然开启，由于此时段第0时钟信号CLK0为低电平，因此，第一个移位寄存单元ASG1的输出端GOUT1输出低电平信号，当第一个移位寄存单元ASG1的反向选择信号端GN+1接收到高电平信号，且其反向扫描信号端BWIN接收到低电平信号，即第三个移位寄存单元ASG3的输出端GOUT3输出高电平信号（当第2时钟信号CLK2为高电平时，第三个移位寄存单元ASG3的输出端GOUT3输出高电平信号）、且反向扫描信号BW为低电平（在图20a中，反向扫描信号BW一直为低电平）时，第一个移位寄存单元ASG1中的第三电容C3放电，当放电至其中的第十四晶体管T14的栅极电压低于该第十四晶体管T14的开启电压后，第一个移位寄存单元ASG1中的第十四晶体管T14关断，第一个移位寄存单元ASG1的第3时段结束；其中，第一个移位寄存单元ASG1的第1时段、第2时段和第3时段为该第一个移位寄存单元ASG1连接的栅极线被选通的时间段。
在图20a中，在第二个移位寄存单元ASG2的第1时段，其正向选择信号端GN-1接收到的第二初始触发信号STV2为高电平，第二个移位寄存单元ASG2中的第十晶体管T10开启，同时其正向扫描信号端FWIN接收到的正向扫描信号FW为高电平（在图20a中，正向扫描信号FW一直为高电平），因此，第二个移位寄存单元ASG2中的第三电容C3开始充电，当第三电容C3充电至第二个移位寄存单元ASG2中驱动栅极线的晶体管，即第十四晶体管T14能够开启时，该第十四晶体管T14开启，第二个移位寄存单元ASG2的时钟阻碍信号端CLKBIN接收到的信号，即第1时钟信号CLK1会通过第十四晶体管T14从第二个移位寄存单元ASG2的输出端GOUT2输出，在第二个移位寄存单元ASG2的第1时段，第1时钟信号CLK1为低电平，因此，第二个移位寄存单元ASG2的输出端GOUT2输出低电平信号；当第1时钟信号CLK1由低电平变为高电平时，第二个移位寄存单元ASG2由第1时段进入第2时段。在第二个移位寄存单元ASG2的第2时段，第二初始触发信号STV2为低电平，第二个移位寄存单元ASG2中的第十晶体管T10关断，但由于第三电容C3将第二个移位寄存单元ASG2中的上拉结点P2的电压信号存储下来，因此，第二个移位寄存单元ASG2中的第十四晶体管T14仍然开启，由于此时段第1时钟信号CLK1为高电平，第二个移位寄存单元ASG2的输出端GOUT2输出高电平信号，第三电容C3的自举效应会使得第二个移位寄存单元ASG2的上拉结点P2的电位进一步上升；当第1时钟信号CLK1由高电平变为低电平时，第二个移位寄存单元ASG2由第2时段进入第3时段。在第二个移位寄存单元ASG2的第3时段，第二初始触发信号STV2为低电平，第二个移位寄存单元ASG2中的第十晶体管T10关断，但由于第二个移位寄存单元ASG2中的第三电容C3的存储作用，第二个移位寄存单元ASG2中的第十四晶体管T14仍然开启，由于此时段第1时钟信号CLK1为低电平，因此，第二个移位寄存单元ASG2的输出端GOUT2输出低电平信号，当第二个移位寄存单元ASG2的反向选择信号端GN+1接收到高电平信号，且其反向扫描信号端BWIN接收到低电平信号，即第四个移位寄存单元ASG4的输出端GOUT4输出高电平信号（当第3时钟信号CLK3为高电平时，第四个移位寄存单元ASG4的输出端GOUT4输出高电平信号）、且反向扫描信号BW为低电平（在图20a中，反向扫描信号BW一直为低电平）时，第二个移位寄存单元ASG2中的第三电容C3放电，当放电至其中的第十四晶体管T14的栅极电压低于该第十四晶体管T14的开启电压后，第二个移位寄存单元ASG2中的第十四晶体管T14关断，第二个移位寄存单元ASG2的第3时段结束；其中，第二移位寄存单元ASG2的第1时段、第2时段和第3时段为该第二移位寄存单元ASG2连接的栅极线被选通的时间段。
在图20a中，在第q（q=3,4,…,N）个移位寄存单元ASGq的第1时段，其正向选择信号端GN-1接收到的第q-2个移位寄存单元ASGq-2的输出端GOUTq-2为高电平（当第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平时，第q-2个移位寄存单元ASGq-2的输出端GOUTq-2输出高电平信号）、且其正向扫描信号端FWIN接收到的正向扫描信号FW为高电平（图20a中，正向扫描信号FW一直为高电平）时，第q个移位寄存单元ASGq中的第三电容C3充电，当第三电容C3充电至第q个移位寄存单元ASGq中驱动栅极线的晶体管，即第十四晶体管T14能够开启时，该第十四晶体管T14开启，第q个移位寄存单元ASGq的时钟阻碍信号端CLKBIN接收到的信号，即第mod((q-1)/4)时钟信号CLK mod((q-1)/4)会通过第十四晶体管T14从第q个移位寄存单元ASGq的输出端GOUTq输出，在第q个移位寄存单元ASGq的第1时段，第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号；在第mod((q-1)/4)时钟信号CLKmod((q-1)/4)由低电平变为高电平后，第q个移位寄存单元ASGq的第1时段结束，第q个移位寄存单元ASGq进入第2时段。在第q个移位寄存单元ASGq的第2时段，第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为低电平，第q个移位寄存单元ASGq中的第十晶体管T10关断，第q个移位寄存单元ASGq中的上拉结点Pq的信号只能是第q个移位寄存单元ASGq中的第三电容上C3存储的信号，该信号能使得第q个移位寄存单元ASGq中的第十四晶体管T14开启，由于在此时段，第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为高电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出高电平信号，第三电容C3的自举效应会使得第q个移位寄存单元ASGq的上拉结点Pq的电位进一步上升。在第mod((q-1)/4)时钟信号CLK mod((q-1)/4)由高电平变为低电平后，第q个移位寄存单元ASGq的第2时段结束，第q个移位寄存单元ASGq进入第3时段。在第q个移位寄存单元ASGq的第3时段，第mod((q-3)/4)时钟信号CLKmod((q-3)/4)为低电平，第q个移位寄存单元ASGq中的第十晶体管T10关断，但由于第q个移位寄存单元ASGq中的第三电容C3的存储作用，第q个移位寄存单元ASGq中的第十四晶体管T14仍然开启，由于此时段第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号，当第q个移位寄存单元ASGq的反向选择信号端GN+1接收到高电平信号，且其反向扫描信号端BWIN接收到低电平信号，即第q+2个移位寄存单元ASGq+2的输出端GOUTq+2输出高电平信号（当第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平时，第q+2个移位寄存单元ASGq+2的输出端GOUT q+2输出高电平信号）、且反向扫描信号BW为低电平（在图20a中，反向扫描信号BW一直为低电平）时，第q个移位寄存单元ASGq中的第三电容C3放电，当放电至其中的第十四晶体管T14的栅极电压低于该第十四晶体管T14的开启电压后，第q个移位寄存单元ASGq中的第十四晶体管T14关断，第q个移位寄存单元ASGq的第3时段结束。
其中，第q移位寄存单元ASGq的第1时段、第2时段和第3时段为该第q移位寄存单元ASGq连接的栅极线被选通的时间段。
在图20a中，由于第N-1个移位寄存单元ASGN-1的反向选择信号端GN+1接收到信号为第一初始触发信号STV1，而第一初始触发信号STV1只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第N-1个移位寄存单元ASGN-1的反向选择信号端GN+1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第N-1个移位寄存单元ASGN-1中的第十一晶体管T11不能开启，这使得第N-1个移位寄存单元ASGN-1中的第三电容C3不能通过第十一晶体管T11放电，从而使得第N-1个移位寄存单元ASGN-1中的第十四晶体管T14不能关断；第N-1个移位寄存单元ASGN-1中的第十四晶体管T14要在，第N-1个移位寄存单元ASGN-1中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第N-1个移位寄存单元ASGN-1中的第十二晶体管T12将其栅极的信号（即第三电容C3上存储的信号）释放掉（此时，第N-1个移位寄存单元ASGN-1中的初始触发信号端STVIN为低电平），以实现自身的关断；在复位信号RST为高电平时，第N-1个移位寄存单元ASGN-1中的第十三晶体管T13开启，使得第N-1个移位寄存单元ASGN-1连接的栅极线接收低电平信号。因此，第N-1个移位寄存单元ASGN-1的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图20a中，由于第N个移位寄存单元ASGN的反向选择信号端GN+1接收到信号为第二初始触发信号STV2，而第二初始触发信号STV2只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第N个移位寄存单元ASGN的反向选择信号端GN+1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第N个移位寄存单元ASGN中的第十一晶体管T11不能开启，这使得第N个移位寄存单元ASGN中的第三电容C3不能通过第十一晶体管T11放电，从而使得第N个移位寄存单元ASGN中的第十四晶体管T14不能关断；第N个移位寄存单元ASGN中的第十四晶体管T14要在，第N个移位寄存单元ASGN中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第N个移位寄存单元ASGN中的第十二晶体管T12将其栅极的信号（即第一电容C1上存储的信号）释放掉（此时，第N-1个移位寄存单元ASGN-1中的初始触发信号端STVIN为低电平），以实现自身的关断；在复位信号RST为高电平时，第N个移位寄存单元ASGN中的第十三晶体管T13开启，使得第N个移位寄存单元ASGN连接的栅极线接收低电平信号。因此，第N个移位寄存单元ASGN的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图20a中，每个移位寄存单元在其复位信号端RSTIN接收到高电平信号（即复位信号RST为高电平）时，其中的第十四晶体管T14的栅极都会与初始触发信号端STVIN相连，由于复位信号RST为高电平时，第一初始触发信号STV1和第二初始触发信号STV2均为低电平，因此，第十四晶体管T14关断，每个移位寄存单元连接的栅极线也会为低电平，从而消除前一帧扫描结束后残余信号对后一帧的影响。因此，低电平信号能够采用复位信号、第一初始触发信号和第二初始触发信号替代。
在图20b中，在第N（N为4的整数倍）个移位寄存单元ASGN的第1时段，其反向选择信号端GN+1接收到的第二初始触发信号STV2为高电平，第N个移位寄存单元ASGN中的第十一晶体管T11开启，同时其反向扫描信号端BWIN接收到的反向扫描信号BW为高电平（在图20b中，反向扫描信号BW一直为高电平），因此，第N个移位寄存单元ASGN中的第三电容C3开始充电，当第三电容C3充电至第N个移位寄存单元ASGN中驱动栅极线的晶体管，即第十四晶体管T14能够开启时，该第十四晶体管T14开启，第N个移位寄存单元ASGN的时钟阻碍信号端CLKBIN接收到的信号，即第3时钟信号CLK3会通过第十四晶体管T14从第N个移位寄存单元ASGN的输出端GOUTN输出，在第N个移位寄存单元ASGN的第1时段，第3时钟信号CLK3为低电平，因此，第N个移位寄存单元ASGN的输出端GOUTN输出低电平信号；当第3时钟信号CLK3由低电平变为高电平时，第N个移位寄存单元ASGN由第1时段进入第2时段。在第N个移位寄存单元ASGN的第2时段，第二初始触发信号STV2为低电平，因此，第N个移位寄存单元ASGN中的第十一晶体管T11关断，但由于第三电容C3将第N个移位寄存单元ASGN中的上拉结点PN的电压信号存储下来，因此，第N个移位寄存单元ASGN中的第十四晶体管T14仍然开启，由于此时段第3时钟信号CLK3为高电平，第N个移位寄存单元ASGN的输出端GOUTN输出高电平信号，第三电容C3的自举效应会使得第N个移位寄存单元ASGN的上拉结点PN的电位进一步上升；第3时钟信号CLK3由高电平变为低电平时，第N个移位寄存单元ASGN由第2时段进入第3时段。在第N个移位寄存单元ASGN的第3时段，第二初始触发信号STV2为低电平，因此，第N个移位寄存单元ASGN中的第十一晶体管T11关断，但由于第N个移位寄存单元ASGN中的第三电容C3的存储作用，第N个移位寄存单元ASGN中的第十四晶体管T14仍然开启，由于此时段第3时钟信号CLK3为低电平，因此，第N个移位寄存单元ASGN的输出端GOUTN输出低电平信号，当第N个移位寄存单元ASGN的正向选择信号端GN-1接收到高电平信号，且其正向扫描信号端FWIN接收到低电平信号，即第N-2个移位寄存单元ASGN-2的输出端GOUTN-2输出高电平信号（当第1时钟信号CLK1为高电平时，第N-2个移位寄存单元ASGN-2的输出端GOUTN-2输出高电平信号）、且正向扫描信号FW为低电平（在图20b中，正向扫描信号FW一直为低电平）时，第N个移位寄存单元ASGN中的第三电容C3放电，在放电至其中的第十四晶体管T14的栅极电压低于该第十四晶体管T14的开启电压后，第N个移位寄存单元ASGN中的第十四晶体管T14关断，第N个移位寄存单元ASGN的第3时段结束；其中，第N个移位寄存单元ASGN的第1时段、第2时段和第3时段为该第N个移位寄存单元ASGN连接的栅极线被选通的时间段。
在图20b中，在第N-1个移位寄存单元ASGN-1的第1时段，其反向选择信号端GN+1接收到的第一初始触发信号STV1为高电平，第N-1个移位寄存单元ASGN-1中的第十一晶体管T11开启，同时其反向扫描信号端BWIN接收到反向扫描信号BW为高电平（在图20b中，反向扫描信号BW一直为高电平），因此，第N-1个移位寄存单元ASGN-1中的第三电容C3开始充电，当第三电容C3充电至第N-1个移位寄存单元ASGN-1中驱动栅极线的晶体管，即第十四晶体管T14能够开启时，该第十四晶体管T14开启，第N-1个移位寄存单元ASGN-1的时钟阻碍信号端CLKBIN接收到的信号，即第2时钟信号CLK2会通过第十四晶体管T14从第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出，在第N-1个移位寄存单元ASGN-1的第1时段，第2时钟信号CLK2为低电平，因此，第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出低电平信号；当第2时钟信号CLK2由低电平变为高电平时，第N-1个移位寄存单元ASGN-1由第1时段进入第2时段。在第N-1个移位寄存单元ASGN-1的第2时段，由于第一初始触发信号STV1为低电平，因此，第N-1个移位寄存单元ASGN-1中的第十一晶体管T11关断，但由于第三电容C3的存储作用，第N-1个移位寄存单元ASGN-1中的第十四晶体管T14仍然开启，由于此时段第2时钟信号CLK2为高电平，第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出高电平信号，第三电容C3的自举效应会使得第N-1个移位寄存单元ASGN-1的上拉结点PN-1的电位进一步上升；当第2时钟信号CLK2由高电平变为低电平时，第N-1个移位寄存单元ASGN-1由第2时段进入第3时段。在第N-1个移位寄存单元ASGN-1的第3时段，第一初始触发信号STV1为低电平，因此，第N-1个移位寄存单元ASGN-1中的第十一晶体管T11关断，但由于第N-1个移位寄存单元ASGN-1中的第三电容C3的存储作用，第N-1个移位寄存单元ASGN-1中的第十四晶体管T14仍然开启，由于此时段第2时钟信号CLK2为低电平，因此，第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出低电平信号，当第N-1个移位寄存单元ASGN-1的正向选择信号端GN-1接收到高电平信号，且其正向扫描信号端FWIN接收到低电平信号，即第N-3个移位寄存单元ASGN-3的输出端GOUTN-3输出高电平信号（当第0时钟信号CLK0为高电平时，第N-3个移位寄存单元ASGN-3的输出端GOUTN-3输出高电平信号）、且正向扫描信号FW为低电平（图20b中，正向扫描信号FW一直为低电平）时，第N-1个移位寄存单元ASGN-1中的第三电容C3放电，当放电至其中的第十四晶体管T14的栅极电压低于该第十四晶体管T14的开启电压后，第N-1个移位寄存单元ASGN-1中的第十四晶体管T14关断，第N-1个移位寄存单元ASGN-1的第3时段结束；其中，第N-1移位寄存单元ASGN-1的第1时段、第2时段和第3时段为该第N-1移位寄存单元ASGN-1连接的栅极线被选通的时间段。
在图20b中，在第q（q=1,2,3,4,…,N-2）个移位寄存单元ASGq的第1时段，其反向选择信号端GN+1接收到的第q+2个移位寄存单元ASGq+2的输出端GOUTq+2为高电平（当第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平时，第q+2个移位寄存单元ASGq+2的输出端GOUTq+2输出高电平信号）、且其反向扫描信号端BWIN接收到的反向扫描信号BW为高电平，第q个移位寄存单元ASGq中的第三电容C3充电，当第三电容C3充电至第q个移位寄存单元ASGq中驱动栅极线的晶体管，即第十四晶体管T14能够开启时，该第十四晶体管T14开启，第q个移位寄存单元ASGq的时钟阻碍信号端CLKBIN接收到的信号，即第mod((q-1)/4)时钟信号CLK mod((q-1)/4)会通过第十四晶体管T14从第q个移位寄存单元ASGq的输出端GOUTq输出，在第q个移位寄存单元ASGq的第1时段，第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号；在第mod((q+1)/4)时钟信号CLK mod((q+1)/4)由高电平变为低电平后，即使反向扫描信号BW为高电平，第q个移位寄存单元ASGq中的第三电容C3也不会再充电，只能起到存储作用，在第mod((q-1)/4)时钟信号CLK mod((q-1)/4)由低电平变为高电平后，第q个移位寄存单元ASGq的第1时段结束，第q个移位寄存单元ASGq进入第2时段。在第q个移位寄存单元ASGq的第2时段，第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为低电平，第q个移位寄存单元ASGq中的第十一晶体管T11关断，第q个移位寄存单元ASGq中的上拉结点Pq的信号只能是第q个移位寄存单元ASGq中的第三电容上C3存储的信号，该信号能使得第q个移位寄存单元ASGq中的第十四晶体管T14开启，由于在此时段，第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为高电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出高电平信号，第三电容C3的自举效应会使得第q个移位寄存单元ASGq的上拉结点Pq的电位进一步上升。在第mod((q-1)/4)时钟信号CLK mod((q-1)/4)由高电平变为低电平后，第q个移位寄存单元ASGq的第2时段结束，第q个移位寄存单元ASGq进入第3时段。在第q个移位寄存单元ASGq的第3时段，第mod((q+1)/4)时钟信号CLKmod((q+1)/4)为低电平，第q个移位寄存单元ASGq中的第十一晶体管T11关断，由于第q个移位寄存单元ASGq中的第三电容C3的存储作用，第q个移位寄存单元ASGq中的第十四晶体管T14仍然开启，由于此时段第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号，当第q个移位寄存单元ASGq的正向选择信号端GN-1接收到高电平信号，且其正向扫描信号端FWIN接收到低电平信号，即第q-2个移位寄存单元ASGq-2的输出端GOUTq-2输出高电平信号（当第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平时，第q-2个移位寄存单元ASGq-2的输出端GOUT q-2输出高电平信号）、且正向扫描信号FW为低电平时，第q个移位寄存单元ASGq中的第三电容C3放电，当放电至其中的第十四晶体管T14的栅极电压低于该第十四晶体管T14的开启电压后，第q个移位寄存单元ASGq中的第十四晶体管T14关断，第q个移位寄存单元ASGq的第3时段结束。
其中，第q移位寄存单元ASGq的第1时段、第2时段和第3时段为该第q移位寄存单元ASGq连接的栅极线被选通的时间段。
在图20b中，由于第1个移位寄存单元ASG1的正向选择信号端GN-1接收到信号为第一初始触发信号STV1，而第一初始触发信号STV1只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第1个移位寄存单元ASG1的正向选择信号端GN-1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第1个移位寄存单元ASG1中的第十晶体管T10不能开启，这使得第1个移位寄存单元ASG1中的第三电容C3不能通过第十晶体管T10放电，从而使得第1个移位寄存单元ASG1中的第十四晶体管T14不能关断；第1个移位寄存单元ASG1中的第十四晶体管T14要在，第1个移位寄存单元ASG1中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第1个移位寄存单元ASG1中的第十二晶体管T12将其栅极的信号（即第三电容C3上存储的信号）释放掉（此时，第1个移位寄存单元ASG1的初始触发信号端STVIN为低电平），以实现自身的关断；在复位信号RST为高电平时，第1个移位寄存单元ASG1中的第十三晶体管T13开启，使得第1个移位寄存单元ASG1连接的栅极线接收低电平信号。因此，第1个移位寄存单元ASG1的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图20b中，由于第2个移位寄存单元ASG2的正向选择信号端GN-1接收到信号为第二初始触发信号STV2，而第二初始触发信号STV2只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第2个移位寄存单元ASG2的正向选择信号端GN-1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第2个移位寄存单元ASG2中的第十晶体管T10不能开启，这使得第2个移位寄存单元ASG2中的第三电容C3不能通过第十晶体管T10放电，从而使得第2个移位寄存单元ASG2中的第十四晶体管T14不能关断；第2个移位寄存单元ASG2中的第十四晶体管T14要在，第2个移位寄存单元ASG2中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第2个移位寄存单元ASG2中的第十二晶体管T12将其栅极的信号（即第三电容C3上存储的信号）释放掉（此时，第1个移位寄存单元ASG1的初始触发信号端STVIN为低电平），以实现自身的关断；在复位信号RST为高电平时，第2个移位寄存单元ASG2中的第十三晶体管T13开启，使得第2个移位寄存单元ASG2连接的栅极线接收低电平信号。因此，第2个移位寄存单元ASG2的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图20b中，每个移位寄存单元在其复位信号端RSTIN接收到高电平信号（即复位信号RST为高电平）时，其中的第十四晶体管T14的栅极都会与初始触发信号端STVIN相连，由于复位信号RST为高电平时，第一初始触发信号STV1和第二初始触发信号STV2均为低电平，因此，第十四晶体管T14关断，每个移位寄存单元连接的栅极线也会接收低电平信号，从而消除前一帧扫描结束后残余信号对后一帧的影响。
进一步地，本发明实施例提供的栅极驱动装置中的正向扫描信号FW还可以复用各个时钟信号，该栅极驱动装置的具体结构如图21所示。图21中的栅极驱动装置与图17中的栅极驱动装置的区别在于：图17所示的栅极驱动装置中的各个移位寄存单元接收到的正向扫描信号需要专门设置一条传输线来传输，而图21所示的栅极驱动装置中的各个移位寄存单元接收到的正向扫描信号可以复用时钟信号。图21所示的栅极驱动装置中的各个移位寄存单元接收到的正向扫描信号复用时钟信号具体为：除前两个移位寄存单元以外的每个移位寄存单元的正向扫描信号端FWIN接收的信号，与该移位寄存单元的前一个移位寄存单元的时钟阻碍信号端CLKBIN接收的信号相同，第一个移位寄存单元ASG1的正向扫描信号端FWIN接收第2时钟信号CLK2，第二个移位寄存单元ASG2的正向扫描信号端FWIN接收第3时钟信号CLK3；第0时钟信号CLK0为高电平时，第2时钟信号CLK2为低电平，第2时钟信号CLK2为高电平时，第0时钟信号CLK0为低电平；第1时钟信号CLK1为高电平时，第3时钟信号CLK3为低电平，第3时钟信号CLK3为高电平时，第1时钟信号CLK1为低电平；第n时钟信号CLKn为高电平的时间段与第n+1时钟信号CLKn+1为高电平的时间段交叠，每次交叠的时长不小于第三预设时长，其中，n=0，1，2，3，当n+1>3时，第n+1时钟信号CLKn+1为第mod((n+1)/4)时钟信号CLK mod((n+1)/4)；
在正向扫描时，第一初始触发信号STV1为高电平的时间段与第2时钟信号CLK2一次为高电平的时间段交叠，交叠时长不小于，第一个移位寄存单元ASG1中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第2时钟信号CLK2的一个周期，第二初始触发信号STV2为高电平的时间段与第3时钟信号CLK3一次为高电平的时间段交叠，交叠时长不小于，第二个移位寄存单元ASG2中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第3时钟信号CLK3的一个周期。
图21所示的栅极驱动装置中的各个移位寄存单元可以采用图19所示的移位寄存单元的结构，还可以采用其他结构的移位寄存单元。只要采用图21所示的连接方式时，栅极驱动装置能够进行扫描，其中的移位寄存单元的结构不限。
下面以图21中的栅极驱动装置中的各个移位寄存单元采用图19所示的移位寄存单元的结构为例说明图21所示的栅极驱动装置在正向扫描和反向扫描时的工作时序。图22a为图21所示的栅极驱动装置在正向扫描时的时序图，图22b为图21所示的栅极驱动装置在反向扫描时的时序图，其中，图22a中仅给出了栅极驱动装置中的前4个移位寄存单元的工作时序图，图22b中仅给出了栅极驱动装置中的最后4个移位寄存单元的工作时序图。
在图22a中，在第一个移位寄存单元ASG1的第1时段，其正向选择信号端GN-1接收到的第一初始触发信号STV1为高电平，第一个移位寄存单元ASG1中的第十晶体管T10开启，同时其正向扫描信号端FWIN接收到的第二时钟信号CLK2为高电平，因此，第一个移位寄存单元ASG1中的第三电容C3开始充电，当第三电容C3充电至第一个移位寄存单元ASG1中驱动栅极线的晶体管，即第十四晶体管T14能够开启时，该第十四晶体管T14开启，第一个移位寄存单元ASG1的时钟阻碍信号端CLKBIN接收到的信号，即第0时钟信号CLK0会通过第十四晶体管T14从第一个移位寄存单元ASG1的输出端GOUT1输出，在第一个移位寄存单元ASG1的第1时段，第0时钟信号CLK0为低电平，因此，第一个移位寄存单元ASG1的输出端GOUT1输出低电平信号；当第0时钟信号CLK0由低电平变为高电平时，第一个移位寄存单元ASG0由第1时段进入第2时段。
图22a中的第一个移位寄存单元ASG1在第2时段的工作原理与图20a中的第一个移位寄存单元ASG1在第2时段的工作原理相同，图22a中的第一个移位寄存单元ASG1在第3时段的工作原理与图20a中的第一个移位寄存单元ASG1在第3时段的工作原理相同。其中，第一个移位寄存单元ASG1的第1时段、第2时段和第3时段为该第一个移位寄存单元ASG1连接的栅极线被选通的时间段。
由于第一个移位寄存单元ASG1中的第三电容C3在第一初始触发信号STV1为高电平，且第2时钟信号CLK2为高电平时充电，为了保证第一移位寄存单元ASG1中的第十四晶体管T14能够稳定开启，因此，第一初始信号STV1为高电平的时间段和第2时钟信号CLK2为高电平的时间段相互交叠的时长，要不小于第一个移位寄存单元ASG1中的第三电容C3充电至第一个移位寄存单元ASG1中的第十四晶体管T14能够稳定开启所需的电压的时长。
在图22a中，在第二个移位寄存单元ASG2的第1时段，其正向选择信号端GN-1接收到的第二初始触发信号STV2为高电平，第二个移位寄存单元ASG2中的第十晶体管T10开启，同时其正向扫描信号端FWIN接收到的第3时钟信号CLK3为高电平，因此，第二个移位寄存单元ASG2中的第三电容C3开始充电，当第三电容C3充电至第二个移位寄存单元ASG2中驱动栅极线的晶体管，即第十四晶体管T14能够开启时，该第十四晶体管T14开启，第二个移位寄存单元ASG2的时钟阻碍信号端CLKBIN接收到的信号，即第1时钟信号CLK1会通过第十四晶体管T14从第二个移位寄存单元ASG2的输出端GOUT2输出，在第二个移位寄存单元ASG2的第1时段，第1时钟信号CLK1为低电平，因此，第二个移位寄存单元ASG2的输出端GOUT2输出低电平信号；当第1时钟信号CLK1由低电平变为高电平时，第二个移位寄存单元ASG2由第1时段进入第2时段。
图22a中的第二个移位寄存单元ASG2在第2时段的工作原理与图20a中的第二个移位寄存单元ASG2在第2时段的工作原理相同，图22a中的第二个移位寄存单元ASG2在第3时段的工作原理与图20a中的第二个移位寄存单元ASG2在第3时段的工作原理相同。其中，第二个移位寄存单元ASG2的第1时段、第2时段和第3时段为该第二个移位寄存单元ASG2连接的栅极线被选通的时间段。
由于第二个移位寄存单元ASG2中的第三电容C3在第二初始触发信号STV2为高电平，且第3时钟信号CLK3为高电平时充电，为了保证第二个移位寄存单元ASG2中的第十四晶体管T14能够稳定开启，因此，第二初始信号STV2为高电平的时间段和第3时钟信号CLK3为高电平的时间段相互交叠的时长，要不小于第二个移位寄存单元ASG2中的第三电容C3充电至第二个移位寄存单元ASG2中的第十四晶体管T14能够稳定开启所需的电压的时长。
在图22a中，在第q（q=3,4,…,N）个移位寄存单元ASGq的第1时段，其正向选择信号端GN-1接收到的第q-2个移位寄存单元ASGq-2的输出端GOUTq-2为高电平（当第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平时，第q-2个移位寄存单元ASGq-2的输出端GOUTq-2输出高电平信号）、且其正向扫描信号端FWIN接收到的第mod((q-2)/4)时钟信号CLK mod((q-2)/4)为高电平时，第q个移位寄存单元ASGq中的第三电容C3充电，当第三电容C3充电至第q个移位寄存单元ASGq中驱动栅极线的晶体管，即第十四晶体管T14能够开启时，该第十四晶体管T14开启，第q个移位寄存单元ASGq的时钟阻碍信号端CLKBIN接收到的信号，即第mod((q-1)/4)时钟信号CLK mod((q-1)/4)会通过第十四晶体管T14从第q个移位寄存单元ASGq的输出端GOUTq输出，在第q个移位寄存单元ASGq的第1时段，第mod((q-1)/4)时钟信号CLKmod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号；在第mod((q-1)/4)时钟信号CLK mod((q-1)/4)由低电平变为高电平后，第q个移位寄存单元ASGq的第1时段结束，第q个移位寄存单元ASGq进入第2时段。
图22a中的第q个移位寄存单元ASGq在第2时段的工作原理与图20a中的第q个移位寄存单元ASGq在第2时段的工作原理相同，图22a中的第q个移位寄存单元ASGq在第3时段的工作原理与图20a中的第q个移位寄存单元ASGq在第3时段的工作原理相同。其中，第q个移位寄存单元ASGq的第1时段、第2时段和第3时段为该第q个移位寄存单元ASGq连接的栅极线被选通的时间段。
由于在第mod((q-3)/4)时钟信号CLK mod((q-3)/4)由高电平变为低电平后，第q个移位寄存单元ASGq中的第十晶体管T10关断，因此，即使第mod((q-2)/4)时钟信号CLK mod((q-2)/4)为高电平，第q个移位寄存单元ASGq中的第三电容C3也不会再充电，只能起到存储作用。也就是说，只有在第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平、且第mod((q-2)/4)时钟信号CLKmod((q-2)/4)为高电平时，第q个移位寄存单元ASGq中的第三电容C3才能够充电，因此，要保证第q个移位寄存单元ASGq中的第十四晶体管T14能够稳定开启，第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平的时间段，与第mod((q-2)/4)时钟信号CLK mod((q-2)/4)为高电平的时间段需要交叠，并且交叠的时长要不小于第三预设时长，其中，第三预设时长为第q个移位寄存单元ASGq中的第三电容C3充电到其中的第十四晶体管T14能够稳定开启所需的时长；其中，第q个移位寄存单元ASGq中的第三电容C3可以充电的时间段为图22a中虚线圆所示的时间段。
在图22a中，由于第N-1个移位寄存单元ASGN-1的反向选择信号端GN+1接收到信号为第一初始触发信号STV1，而第一初始触发信号STV1只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第N-1个移位寄存单元ASGN-1的反向选择信号端GN+1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第N-1个移位寄存单元ASGN-1中的第十一晶体管T11不能开启，这使得第N-1个移位寄存单元ASGN-1中的第三电容C3不能通过第十一晶体管T11放电，从而使得第N-1个移位寄存单元ASGN-1中的第十四晶体管T14不能关断；第N-1个移位寄存单元ASGN-1中的第十四晶体管T14要在，第N-1个移位寄存单元ASGN-1中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第N-1个移位寄存单元ASGN-1中的第十二晶体管T12将其栅极的信号（即第三电容C3上存储的信号）释放掉（此时，第N-1个移位寄存单元ASGN-1中的初始触发信号端STVIN为低电平），以实现自身的关断；在复位信号RST为高电平时，第N-1个移位寄存单元ASGN-1中的第十三晶体管T13开启，使得第N-1个移位寄存单元ASGN-1连接的栅极线接收低电平信号。因此，第N-1个移位寄存单元ASGN-1的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图22a中，由于第N个移位寄存单元ASGN的反向选择信号端GN+1接收到信号为第二初始触发信号STV2，而第二初始触发信号STV2只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第N个移位寄存单元ASGN的反向选择信号端GN+1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第N个移位寄存单元ASGN中的第十一晶体管T11不能开启，这使得第N个移位寄存单元ASGN中的第三电容C3不能通过第十一晶体管T11放电，从而使得第N个移位寄存单元ASGN中的第十四晶体管T14不能关断；第N个移位寄存单元ASGN中的第十四晶体管T14要在，第N个移位寄存单元ASGN中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第N个移位寄存单元ASGN中的第十二晶体管T12将其栅极的信号（即第一电容C1上存储的信号）释放掉（此时，第N-1个移位寄存单元ASGN-1中的初始触发信号端STVIN为低电平），以实现自身的关断；在复位信号RST为高电平时，第N个移位寄存单元ASGN中的第十三晶体管T13开启，使得第N个移位寄存单元ASGN连接的栅极线接收低电平信号。因此，第N个移位寄存单元ASGN的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图22a中，每个移位寄存单元在其复位信号端RSTIN接收到高电平信号（即复位信号RST为高电平）时，其中的第十四晶体管T14的栅极都会与初始触发信号端STVIN相连，由于复位信号RST为高电平时，第一初始触发信号STV1和第二初始触发信号STV2均为低电平，因此，第十四晶体管T14关断，每个移位寄存单元连接的栅极线也会为低电平，从而消除前一帧扫描结束后残余信号对后一帧的影响。因此，低电平信号能够采用复位信号、第一初始触发信号和第二初始触发信号替代。
图22b中的第N个移位寄存单元ASGN在第1时段的工作原理与图20b中的第N个移位寄存单元ASGN在第1时段的工作原理相同，图22b中的第N个移位寄存单元ASGN在第2时段的工作原理与图20b中的第N个移位寄存单元ASGN在第2时段的工作原理相同。
在图22b中，在第N个移位寄存单元ASGN的第3时段，第二初始触发信号STV2为低电平，因此，第N个移位寄存单元ASGN中的第十一晶体管T11关断，但由于第N个移位寄存单元ASGN中的第三电容C3的存储作用，第N个移位寄存单元ASGN中的第十四晶体管T14仍然开启，由于此时段第3时钟信号CLK3为低电平，因此，第N个移位寄存单元ASGN的输出端GOUTN输出低电平信号，当第N个移位寄存单元ASGN的正向选择信号端GN-1接收到高电平信号，且其正向扫描信号端FWIN接收到低电平信号，即第N-2个移位寄存单元ASGN-2的输出端GOUTN-2输出高电平信号（当第1时钟信号CLK1为高电平时，第N-2个移位寄存单元ASGN-2的输出端GOUTN-2输出高电平信号）、且第2时钟信号CLK2为低电平时，第N个移位寄存单元ASGN中的第三电容C3放电，在放电至其中的第十四晶体管T14的栅极电压低于该第十四晶体管T14的开启电压后，第N个移位寄存单元ASGN中的第十四晶体管T14关断，第N个移位寄存单元ASGN的第3时段结束；其中，第N个移位寄存单元ASGN的第1时段、第2时段和第3时段为该第N个移位寄存单元ASGN连接的栅极线被选通的时间段。
由于第N个移位寄存单元ASGN中的第三电容C3在第1时钟信号CLK1为高电平，且第2时钟信号CLK2为低电平时放电，为了保证第N个移位寄存单元ASGN中的第十四晶体管T14能够关断，因此，第1时钟信号CLK1为高电平的时间段和第2时钟信号CLK2为低电平的时间段相互交叠的时长，要不小于第N个移位寄存单元ASGN中的第三电容C3放电至电压低于第N个移位寄存单元ASGN中的第十四晶体管T14开启所需的电压的时长。
图22b中的第N-1个移位寄存单元ASGN-1在第1时段的工作原理与图20b中的第N-1个移位寄存单元ASGN-1在第1时段的工作原理相同，图22b中的第N-1个移位寄存单元ASGN-1在第2时段的工作原理与图20b中的第N-1个移位寄存单元ASGN-1在第2时段的工作原理相同。
在图22b中，在第N-1个移位寄存单元ASGN-1的第3时段，第一初始触发信号STV1为低电平，因此，第N-1个移位寄存单元ASGN-1中的第十一晶体管T11关断，但由于第N-1个移位寄存单元ASGN-1中的第三电容C3的存储作用，第N-1个移位寄存单元ASGN-1中的第十四晶体管T14仍然开启，由于此时段第2时钟信号CLK2为低电平，因此，第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出低电平信号，当第N-1个移位寄存单元ASGN-1的正向选择信号端GN-1接收到高电平信号，且其正向扫描信号端FWIN接收到低电平信号，即第N-3个移位寄存单元ASGN-3的输出端GOUTN-3输出高电平信号（当第0时钟信号CLK0为高电平时，第N-3个移位寄存单元ASGN-3的输出端GOUTN-3输出高电平信号）、且第1时钟信号CLK1为低电平时，第N-1个移位寄存单元ASGN-1中的第三电容C3放电，当放电至其中的第十四晶体管T14的栅极电压低于该第十四晶体管T14的开启电压后，第N-1个移位寄存单元ASGN-1中的第十四晶体管T14关断，第N-1个移位寄存单元ASGN-1的第3时段结束；其中，第N-1移位寄存单元ASGN-1的第1时段、第2时段和第3时段为该第N-1移位寄存单元ASGN-1连接的栅极线被选通的时间段。
由于第N-1个移位寄存单元ASGN-1中的第三电容C3在第0时钟信号CLK0为高电平，且第1时钟信号CLK1为低电平时放电，为了保证第N-1移位寄存单元ASGN-1中的第十四晶体管T14能够关断，因此，第0时钟信号CLK0为高电平的时间段和第1时钟信号CLK1为低电平的时间段相互交叠的时长，要不小于第N-1个移位寄存单元ASGN-1中的第三电容C3放电电压低于至第N-1个移位寄存单元ASGN-1中的第十四晶体管T14开启所需的电压的时长。
图22b中的第q个移位寄存单元ASGq在第1时段的工作原理与图20b中的第q个移位寄存单元ASGq在第1时段的工作原理相同，图22b中的第q个移位寄存单元ASGq在第2时段的工作原理与图20b中的第q个移位寄存单元ASGq在第2时段的工作原理相同。
在图22b中，在第q（q=1,2,3,4,…,N-2）个移位寄存单元ASGq的的第3时段，第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为低电平，第q个移位寄存单元ASGq中的第十一晶体管T11关断，由于第q个移位寄存单元ASGq中的第三电容C3的存储作用，第q个移位寄存单元ASGq中的第十四晶体管T14仍然开启，由于此时段第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号，当第q个移位寄存单元ASGq的正向选择信号端GN-1接收到高电平信号，且其正向扫描信号端FWIN接收到低电平信号，即第q-2个移位寄存单元ASGq-2的输出端GOUTq-2输出高电平信号（当第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平时，第q-2个移位寄存单元ASGq-2的输出端GOUT q-2输出高电平信号）、且第mod((q-2)/4)时钟信号CLK mod((q-2)/4)为低电平时，第q个移位寄存单元ASGq中的第三电容C3放电，当放电至其中的第十四晶体管T14的栅极电压低于该第十四晶体管T14的开启电压后，第q个移位寄存单元ASGq中的第十四晶体管T14关断，第q个移位寄存单元ASGq的第3时段结束。其中，第q移位寄存单元ASGq的第1时段、第2时段和第3时段为该第q移位寄存单元ASGq连接的栅极线被选通的时间段。
由于在第q个移位寄存单元ASGq的第3时段，只有在第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平、且第mod((q-2)/4)时钟信号CLK mod((q-2)/4)为低电平时，第q个移位寄存单元ASGq中的第三电容C3才能够放电，因此，要保证第q个移位寄存单元ASGq中的第十四晶体管T14能够关断，第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为高电平的时间段，与第mod((q-2)/4)时钟信号CLK mod((q-2)/4)为低电平的时间段需要交叠，并且每次交叠的时长要不小于，第q个移位寄存单元ASGq中的第三电容C3放电到其中的第十四晶体管T14的栅极电压低于该第十四晶体管T14的开启电压所需的时长；其中，第q个移位寄存单元ASGq中的第三电容C1可以放电的时间段为图22b中虚线椭圆所示的时间段。
在图22b中，由于第1个移位寄存单元ASG1的正向选择信号端GN-1接收到信号为第一初始触发信号STV1，而第一初始触发信号STV1只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第1个移位寄存单元ASG1的正向选择信号端GN-1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第1个移位寄存单元ASG1中的第十晶体管T10不能开启，这使得第1个移位寄存单元ASG1中的第三电容C3不能通过第十晶体管T10放电，从而使得第1个移位寄存单元ASG1中的第十四晶体管T14不能关断；第1个移位寄存单元ASG1中的第十四晶体管T14要在，第1个移位寄存单元ASG1中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第1个移位寄存单元ASG1中的第十二晶体管T12将其栅极的信号（即第三电容C3上存储的信号）释放掉（此时，第1个移位寄存单元ASG1的初始触发信号端STVIN为低电平），以实现自身的关断；在复位信号RST为高电平时，第1个移位寄存单元ASG1中的第十三晶体管T13开启，使得第1个移位寄存单元ASG1连接的栅极线接收低电平信号。因此，第1个移位寄存单元ASG1的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图22b中，由于第2个移位寄存单元ASG2的正向选择信号端GN-1接收到信号为第二初始触发信号STV2，而第二初始触发信号STV2只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第2个移位寄存单元ASG2的正向选择信号端GN-1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第2个移位寄存单元ASG2中的第十晶体管T10不能开启，这使得第2个移位寄存单元ASG2中的第三电容C3不能通过第十晶体管T10放电，从而使得第2个移位寄存单元ASG2中的第十四晶体管T14不能关断；第2个移位寄存单元ASG2中的第十四晶体管T14要在，第2个移位寄存单元ASG2中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第2个移位寄存单元ASG2中的第十二晶体管T12将其栅极的信号（即第三电容C3上存储的信号）释放掉（此时，第1个移位寄存单元ASG1的初始触发信号端STVIN为低电平），以实现自身的关断；在复位信号RST为高电平时，第2个移位寄存单元ASG2中的第十三晶体管T13开启，使得第2个移位寄存单元ASG2连接的栅极线接收低电平信号。因此，第2个移位寄存单元ASG2的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图22b中，每个移位寄存单元在其复位信号端RSTIN接收到高电平信号（即复位信号RST为高电平）时，其中的第十四晶体管T14的栅极都会与初始触发信号端STVIN相连，由于复位信号RST为高电平时，第一初始触发信号STV1和第二初始触发信号STV2均为低电平，因此，第十四晶体管T14关断，每个移位寄存单元连接的栅极线也会接收低电平信号，从而消除前一帧扫描结束后残余信号对后一帧的影响。
进一步地，本发明实施例提供的栅极驱动装置中的反向扫描信号BW还可以复用各个时钟信号，该栅极驱动装置的具体结构如图23所示。图23中的栅极驱动装置与图17中的栅极驱动装置的区别在于：图17所示的栅极驱动装置中的各个移位寄存单元接收到的反向扫描信号需要专门设置一条传输线来传输，而图23所示的栅极驱动装置中的各个移位寄存单元接收到的反向扫描信号可以复用时钟信号。图23所示的栅极驱动装置中的各个移位寄存单元接收到的反向扫描信号复用时钟信号具体为：除最后两个移位寄存单元以外的每个移位寄存单元的反向扫描信号端BWIN接收的信号与该移位寄存单元的后一个移位寄存单元的时钟阻碍信号端CLKBIN接收的信号相同，第N-1个移位寄存单元ASGN-1的反向扫描信号端BWIN接收第mod((mod((N-2)/4)+2)/4)时钟信号CLK mod((mod((N-2)/4)+2)/4)，第N个移位寄存单元ASGN的反向扫描信号端BWIN接收第mod((mod((N-1)/4)+2)/4)时钟信号CLKmod((mod((N-1)/4)+2)/4)；第0时钟信号CLK0为高电平时，第2时钟信号CLK2为低电平，第2时钟信号CLK2为高电平时，第0时钟信号CLK0为低电平；第1时钟信号CLK1为高电平时，第3时钟信号CLK3为低电平，第3时钟信号CLK3为高电平时，第1时钟信号CLK1为低电平；第n时钟信号CLKn为高电平的时间段与第n+1时钟信号CLKn+1为高电平的时间段交叠，每次交叠的时长不小于第四预设时长，其中，n=0，1，2，3，当n+1>3时，第n+1时钟信号CLKn+1为第mod((n+1)/4)时钟信号CLK mod((n+1)/4)；
在反向扫描时，若N为奇数，第一初始触发信号STV1为高电平的时间段与第mod((mod((N-1)/4)+2)/4)时钟信号CLK mod((mod((N-1)/4)+2)/4)一次为高电平的时间段交叠，交叠时长不小于第N个移位寄存单元ASGN中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-1)/4)+2)/4)时钟信号CLK mod((mod((N-1)/4)+2)/4)的一个周期，第二初始触发信号STV2为高电平的时间段与第mod((mod((N-2)/4)+2)/4)时钟信号CLK mod((mod((N-2)/4)+2)/4)一次为高电平的时间段交叠，交叠时长不小于第N-1个移位寄存单元ASGN-1中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-2)/4)+2)/4)时钟信号CLKmod((mod((N-2)/4)+2)/4)的一个周期；若N为偶数，第一初始触发信号STV1为高电平的时间段与第mod((mod((N-2)/4)+2)/4)时钟信号CLKmod((mod((N-2)/4)+2)/4)一次为高电平的时间段交叠，交叠时长不小于第N-1个移位寄存单元ASGN-1中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-2)/4)+2)/4)时钟信号CLKmod((mod((N-2)/4)+2)/4)的一个周期，第二初始触发信号STV2为高电平的时间段与第mod((mod((N-1)/4)+2)/4)时钟信号CLK mod((mod((N-1)/4)+2)/4)一次为高电平的时间段交叠，交叠时长不小于第N个移位寄存单元ASGN中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-1)/4)+2)/4)时钟信号CLK mod((mod((N-1)/4)+2)/4)的一个周期。
图23所示的栅极驱动装置中的各个移位寄存单元可以采用图19所示的移位寄存单元的结构，还可以采用其他结构的移位寄存单元。只要采用图23所示的连接方式时，栅极驱动装置能够进行扫描，其中的移位寄存单元的结构不限。
下面以图23中的栅极驱动装置中的各个移位寄存单元采用图19所示的移位寄存单元的结构为例说明图23所示的栅极驱动装置在正向扫描和反向扫描时的工作时序。图24a为图23所示的栅极驱动装置在正向扫描时的时序图，图24b为图23所示的栅极驱动装置在反向扫描时的时序图，其中，图24a中仅给出了栅极驱动装置中的前4个移位寄存单元的工作时序图，图24b中仅给出了栅极驱动装置中的最后4个移位寄存单元的工作时序图。
图24a中的第一个移位寄存单元ASG1在第1时段的工作原理与图20a中的第一个移位寄存单元ASG1在第1时段的工作原理相同，图24a中的第一个移位寄存单元ASG1在第2时段的工作原理与图20a中的第一个移位寄存单元ASG1在第2时段的工作原理相同。
在图24a中，在第一个移位寄存单元ASG1的第3时段，第一初始触发信号STV1为低电平，因此，第一个移位寄存单元ASG1中的第十晶体管T10关断，由于第一个移位寄存单元ASG1中的第三电容C3的存储作用，第一个移位寄存单元ASG1中的第十四晶体管T14仍然开启，由于此时段第0时钟信号CLK0为低电平，因此，第一个移位寄存单元ASG1的输出端GOUT1输出低电平信号，当第一个移位寄存单元ASG1的反向选择信号端GN+1接收到高电平信号，且其反向扫描信号端BWIN接收到低电平信号，即第三个移位寄存单元ASG3的输出端GOUT3输出高电平信号（当第2时钟信号CLK2为高电平时，第三个移位寄存单元ASG3的输出端GOUT3输出高电平信号）、且第1时钟信号CLK1为低电平时，第一个移位寄存单元ASG1中的第三电容C3放电，当放电至其中的第十四晶体管T14的栅极电压低于该第十四晶体管T14的开启电压后，第一个移位寄存单元ASG1中的第十四晶体管T14关断，第一个移位寄存单元ASG1的第3时段结束；其中，第一个移位寄存单元ASG1的第1时段、第2时段和第3时段为该第一个移位寄存单元ASG1连接的栅极线被选通的时间段。
由于第一个移位寄存单元ASG1中的第三电容C3在第2时钟信号CLK2为高电平，且第1时钟信号CLK1为低电平时放电，为了保证第一个移位寄存单元ASG1中的第十四晶体管T14能够关断，因此，第2时钟信号CLK2为高电平的时间段和第1时钟信号CLK1为低电平的时间段相互交叠的时长，要不小于第一个移位寄存单元ASG1中的第三电容C3放电至电压低于第一个移位寄存单元ASG1中的第十四晶体管T14开启所需的电压的时长。
图24a中的第二个移位寄存单元ASG2在第1时段的工作原理与图20a中的第二个移位寄存单元ASG2在第1时段的工作原理相同，图24a中的第二个移位寄存单元ASG2在第2时段的工作原理与图20a中的第二个移位寄存单元ASG2在第2时段的工作原理相同。
在图24a中，在第二个移位寄存单元ASG2的第3时段，第二初始触发信号STV2为低电平，第二个移位寄存单元ASG2中的第十晶体管T10关断，但由于第二个移位寄存单元ASG2中的第三电容C3的存储作用，第二个移位寄存单元ASG2中的第十四晶体管T14仍然开启，由于此时段第1时钟信号CLK1为低电平，因此，第二个移位寄存单元ASG2的输出端GOUT2输出低电平信号，当第二个移位寄存单元ASG2的反向选择信号端GN+1接收到高电平信号，且其反向扫描信号端BWIN接收到低电平信号，即第四个移位寄存单元ASG4的输出端GOUT4输出高电平信号（当第3时钟信号CLK3为高电平时，第四个移位寄存单元ASG4的输出端GOUT4输出高电平信号）、且第2时钟信号CLK2为低电平时，第二个移位寄存单元ASG2中的第三电容C3放电，当放电至其中的第十四晶体管T14的栅极电压低于该第十四晶体管T14的开启电压后，第二个移位寄存单元ASG2中的第十四晶体管T14关断，第二个移位寄存单元ASG2的第3时段结束；其中，第二移位寄存单元ASG2的第1时段、第2时段和第3时段为该第二移位寄存单元ASG2连接的栅极线被选通的时间段。
由于第二个移位寄存单元ASG2中的第三电容C3在第3时钟信号CLK3为高电平，且第2时钟信号CLK2为低电平时放电，为了保证第二个移位寄存单元ASG2中的第十四晶体管T14能够关断，因此，第3时钟信号CLK3为高电平的时间段和第2时钟信号CLK2为低电平的时间段相互交叠的时长，要不小于第二个移位寄存单元ASG2中的第三电容C3放电至电压低于第二个移位寄存单元ASG2中的第十四晶体管T14开启所需的电压的时长。
图24a中的第q（q=3,4,…,N）个移位寄存单元ASGq在第1时段的工作原理与图20a中的第q个移位寄存单元ASGq在第1时段的工作原理相同，图24a中的第q个移位寄存单元ASGq在第2时段的工作原理与图20a中的第q个移位寄存单元ASGq在第2时段的工作原理相同。
在图24a中，在第q个移位寄存单元ASGq的第3时段，第mod((q-3)/4)时钟信号CLK mod((q-3)/4)为低电平，第q个移位寄存单元ASGq中的第十晶体管T10关断，但由于第q个移位寄存单元ASGq中的第三电容C3的存储作用，第q个移位寄存单元ASGq中的第十四晶体管T14仍然开启，由于此时段第mod((q-1)/4)时钟信号CLK mod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号，当第q个移位寄存单元ASGq的反向选择信号端GN+1接收到高电平信号，且其反向扫描信号端BWIN接收到低电平信号，即第q+2个移位寄存单元ASGq+2的输出端GOUTq+2输出高电平信号（当第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平时，第q+2个移位寄存单元ASGq+2的输出端GOUT q+2输出高电平信号）、且第mod(q/4)时钟信号CLK mod(q/4)为低电平时，第q个移位寄存单元ASGq中的第三电容C3放电，当放电至其中的第十四晶体管T14的栅极电压低于该第十四晶体管T14的开启电压后，第q个移位寄存单元ASGq中的第十四晶体管T14关断，第q个移位寄存单元ASGq的第3时段结束。
其中，第q移位寄存单元ASGq的第1时段、第2时段和第3时段为该第q移位寄存单元ASGq连接的栅极线被选通的时间段。
在图24a中，由于第q个移位寄存单元ASGq中的第三电容C3在第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平，且第mod(q/4)时钟信号CLKmod(q/4)为低电平时放电，为了保证第q个移位寄存单元ASGq中的第十四晶体管T14能够关断，因此，第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平的时间段和第mod(q/4)时钟信号CLK mod(q/4)为低电平的时间段相互交叠的时长，要不小于第q个移位寄存单元ASGq中的第三电容C3放电至电压低于第q个移位寄存单元ASGq中的第十四晶体管T14开启所需的电压的时长。其中，第q个移位寄存单元ASGq中的第三电容C1可以放电的时间段为图24a中虚线椭圆所示的时间段。
在图24a中，由于第N-1个移位寄存单元ASGN-1的反向选择信号端GN+1接收到信号为第一初始触发信号STV1，而第一初始触发信号STV1只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第N-1个移位寄存单元ASGN-1的反向选择信号端GN+1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第N-1个移位寄存单元ASGN-1中的第十一晶体管T11不能开启，这使得第N-1个移位寄存单元ASGN-1中的第三电容C3不能通过第十一晶体管T11放电，从而使得第N-1个移位寄存单元ASGN-1中的第十四晶体管T14不能关断；第N-1个移位寄存单元ASGN-1中的第十四晶体管T14要在，第N-1个移位寄存单元ASGN-1中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第N-1个移位寄存单元ASGN-1中的第十二晶体管T12将其栅极的信号（即第三电容C3上存储的信号）释放掉（此时，第N-1个移位寄存单元ASGN-1中的初始触发信号端STVIN为低电平），以实现自身的关断；在复位信号RST为高电平时，第N-1个移位寄存单元ASGN-1中的第十三晶体管T13开启，使得第N-1个移位寄存单元ASGN-1连接的栅极线接收低电平信号。因此，第N-1个移位寄存单元ASGN-1的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图24a中，由于第N个移位寄存单元ASGN的反向选择信号端GN+1接收到信号为第二初始触发信号STV2，而第二初始触发信号STV2只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第N个移位寄存单元ASGN的反向选择信号端GN+1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第N个移位寄存单元ASGN中的第十一晶体管T11不能开启，这使得第N个移位寄存单元ASGN中的第三电容C3不能通过第十一晶体管T11放电，从而使得第N个移位寄存单元ASGN中的第十四晶体管T14不能关断；第N个移位寄存单元ASGN中的第十四晶体管T14要在，第N个移位寄存单元ASGN中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第N个移位寄存单元ASGN中的第十二晶体管T12将其栅极的信号（即第一电容C1上存储的信号）释放掉（此时，第N-1个移位寄存单元ASGN-1中的初始触发信号端STVIN为低电平），以实现自身的关断；在复位信号RST为高电平时，第N个移位寄存单元ASGN中的第十三晶体管T13开启，使得第N个移位寄存单元ASGN连接的栅极线接收低电平信号。因此，第N个移位寄存单元ASGN的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图24a中，每个移位寄存单元在其复位信号端RSTIN接收到高电平信号（即复位信号RST为高电平）时，其中的第十四晶体管T14的栅极都会与初始触发信号端STVIN相连，由于复位信号RST为高电平时，第一初始触发信号STV1和第二初始触发信号STV2均为低电平，因此，第十四晶体管T14关断，每个移位寄存单元连接的栅极线也会为低电平，从而消除前一帧扫描结束后残余信号对后一帧的影响。因此，低电平信号能够采用复位信号、第一初始触发信号和第二初始触发信号替代。
在图24b中，在第N（N为4的整数倍）个移位寄存单元ASGN的第1时段，其反向选择信号端GN+1接收到的第二初始触发信号STV2为高电平，第N个移位寄存单元ASGN中的第十一晶体管T11开启，同时其反向扫描信号端BWIN接收到的第1时钟信号CLK1为高电平，因此，第N个移位寄存单元ASGN中的第三电容C3开始充电，当第三电容C3充电至第N个移位寄存单元ASGN中驱动栅极线的晶体管，即第十四晶体管T14能够开启时，该第十四晶体管T14开启，第N个移位寄存单元ASGN的时钟阻碍信号端CLKBIN接收到的信号，即第3时钟信号CLK3会通过第十四晶体管T14从第N个移位寄存单元ASGN的输出端GOUTN输出，在第N个移位寄存单元ASGN的第1时段，第3时钟信号CLK3为低电平，因此，第N个移位寄存单元ASGN的输出端GOUTN输出低电平信号；当第3时钟信号CLK3由低电平变为高电平时，第N个移位寄存单元ASGN由第1时段进入第2时段。
图24b中第N个移位寄存单元ASGN在第2时段的工作原理与图20b中第N个移位寄存单元ASGN在第2时段的工作原理相同，图24b中第N个移位寄存单元ASGN在第3时段的工作原理与图20b中第N个移位寄存单元ASGN在第3时段的工作原理相同。
由于第N个移位寄存单元ASGN中的第三电容C3在第二初始触发信号STV2为高电平、且第1时钟信号CLK1为高电平时充电，为了保证第N个移位寄存单元ASGN中的第十四晶体管T14能够稳定开启，因此，第二初始触发信号STV2为高电平的时间段和第1时钟信号CLK1为高电平的时间段相互交叠的时长，要不小于第N个移位寄存单元ASGN中的第三电容C3充电至第N个移位寄存单元ASGN中的第十四晶体管T14稳定开启所需的电压的时长。
在图24b中，在第N-1个移位寄存单元ASGN-1的第1时段，其反向选择信号端GN+1接收到的第一初始触发信号STV1为高电平，第N-1个移位寄存单元ASGN-1中的第十一晶体管T11开启，同时其反向扫描信号端BWIN接收到第0时钟信号CLK0为高电平，因此，第N-1个移位寄存单元ASGN-1中的第三电容C3开始充电，当第三电容C3充电至第N-1个移位寄存单元ASGN-1中驱动栅极线的晶体管，即第十四晶体管T14能够开启时，该第十四晶体管T14开启，第N-1个移位寄存单元ASGN-1的时钟阻碍信号端CLKBIN接收到的信号，即第2时钟信号CLK2会通过第十四晶体管T14从第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出，在第N-1个移位寄存单元ASGN-1的第1时段，第2时钟信号CLK2为低电平，因此，第N-1个移位寄存单元ASGN-1的输出端GOUTN-1输出低电平信号；当第2时钟信号CLK2由低电平变为高电平时，第N-1个移位寄存单元ASGN-1由第1时段进入第2时段。
图24b中第N-1个移位寄存单元ASGN-1在第2时段的工作原理与图20b中第N-1个移位寄存单元ASGN-1在第2时段的工作原理相同，图24b中第N-1个移位寄存单元ASGN-1在第3时段的工作原理与图20b中第N-1个移位寄存单元ASGN-1在第3时段的工作原理相同。
在图24b中，由于第N-1个移位寄存单元ASGN-1中的第三电容C3在第一初始触发信号STV1为高电平、且第0时钟信号CLK0为高电平时充电，为了保证第N-1个移位寄存单元ASGN-1中的第十四晶体管T14能够稳定开启，因此，第一初始触发信号STV1为高电平的时间段和第0时钟信号CLK0为高电平的时间段相互交叠的时长，要不小于第N个移位寄存单元ASGN中的第三电容C3充电至第N个移位寄存单元ASGN中的第十四晶体管T14稳定开启所需的电压的时长。
其中，第N-1移位寄存单元ASGN-1的第1时段、第2时段和第3时段为该第N-1移位寄存单元ASGN-1连接的栅极线被选通的时间段。
在图24b中，在第q（q=1,2,3,4,…,N-2）个移位寄存单元ASGq的第1时段，其反向选择信号端GN+1接收到的第q+2个移位寄存单元ASGq+2的输出端GOUTq+2为高电平（当第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平时，第q+2个移位寄存单元ASGq+2的输出端GOUTq+2输出高电平信号）、且其反向扫描信号端BWIN接收到的第mod(q/4)时钟信号CLK mod(q/4)为高电平，第q个移位寄存单元ASGq中的第三电容C3充电，当第三电容C3充电至第q个移位寄存单元ASGq中驱动栅极线的晶体管，即第十四晶体管T14能够开启时，该第十四晶体管T14开启，第q个移位寄存单元ASGq的时钟阻碍信号端CLKBIN接收到的信号，即第mod((q-1)/4)时钟信号CLK mod((q-1)/4)会通过第十四晶体管T14从第q个移位寄存单元ASGq的输出端GOUTq输出，在第q个移位寄存单元ASGq的第1时段，第mod((q-1)/4)时钟信号CLKmod((q-1)/4)为低电平，因此，第q个移位寄存单元ASGq的输出端GOUTq输出低电平信号；在第mod((q+1)/4)时钟信号CLK mod((q+1)/4)由高电平变为低电平后，第q个移位寄存单元ASGq中的第三电容C3不会再充电，只能起到存储作用，在第mod((q-1)/4)时钟信号CLK mod((q-1)/4)由低电平变为高电平后，第q个移位寄存单元ASGq的第1时段结束，第q个移位寄存单元ASGq进入第2时段。
图24b中第q个移位寄存单元ASGq在第2时段的工作原理与图20b中第q个移位寄存单元ASGq在第2时段的工作原理相同，图24b中第q个移位寄存单元ASGq在第3时段的工作原理与图20b中第q个移位寄存单元ASGq在第3时段的工作原理相同。
由于第q个移位寄存单元ASGq中的第三电容C3在第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平、且第mod(q/4)时钟信号CLK mod(q/4)为高电平时充电，为了保证第q个移位寄存单元ASGq中的第十四晶体管T14能够稳定开启，因此，第mod((q+1)/4)时钟信号CLK mod((q+1)/4)为高电平的时间段和第mod(q/4)时钟信号CLK mod(q/4)为高电平的时间段相互交叠的时长不小于第四预设时长，即不小于第q个移位寄存单元ASGq中的第三电容C3充电至第q个移位寄存单元ASGq中的第十四晶体管T14稳定开启所需的电压的时长。第q个移位寄存单元ASGq中的第三电容C3可以充电的时间段为图24b中虚线圆中的时间段。
其中，第q移位寄存单元ASGq的第1时段、第2时段和第3时段为该第q移位寄存单元ASGq连接的栅极线被选通的时间段。
在图24b中，由于第1个移位寄存单元ASG1的正向选择信号端GN-1接收到信号为第一初始触发信号STV1，而第一初始触发信号STV1只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第1个移位寄存单元ASG1的正向选择信号端GN-1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第1个移位寄存单元ASG1中的第十晶体管T10不能开启，这使得第1个移位寄存单元ASG1中的第三电容C3不能通过第十晶体管T10放电，从而使得第1个移位寄存单元ASG1中的第十四晶体管T14不能关断；第1个移位寄存单元ASG1中的第十四晶体管T14要在，第1个移位寄存单元ASG1中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第1个移位寄存单元ASG1中的第十二晶体管T12将其栅极的信号（即第三电容C3上存储的信号）释放掉（此时，第1个移位寄存单元ASG1的初始触发信号端STVIN为低电平），以实现自身的关断；在复位信号RST为高电平时，第1个移位寄存单元ASG1中的第十三晶体管T13开启，使得第1个移位寄存单元ASG1连接的栅极线接收低电平信号。因此，第1个移位寄存单元ASG1的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图24b中，由于第2个移位寄存单元ASG2的正向选择信号端GN-1接收到信号为第二初始触发信号STV2，而第二初始触发信号STV2只有在一帧开始扫描时才会为高电平从而触发扫描开始，而在其余时间都会为低电平，因此，第2个移位寄存单元ASG2的正向选择信号端GN-1只有在一帧开始扫描时为高电平，而在其他时间均为低电平，因此，第2个移位寄存单元ASG2中的第十晶体管T10不能开启，这使得第2个移位寄存单元ASG2中的第三电容C3不能通过第十晶体管T10放电，从而使得第2个移位寄存单元ASG2中的第十四晶体管T14不能关断；第2个移位寄存单元ASG2中的第十四晶体管T14要在，第2个移位寄存单元ASG2中的复位信号端RSTIN接收到高电平信号（即前一帧扫描结束后、下一帧扫描开始之前，复位信号RST为高电平）时，才能通过第2个移位寄存单元ASG2中的第十二晶体管T12将其栅极的信号（即第三电容C3上存储的信号）释放掉（此时，第1个移位寄存单元ASG1的初始触发信号端STVIN为低电平），以实现自身的关断；在复位信号RST为高电平时，第2个移位寄存单元ASG2中的第十三晶体管T13开启，使得第2个移位寄存单元ASG2连接的栅极线接收低电平信号。因此，第2个移位寄存单元ASG2的第3时段要在其复位信号端RSTIN接收到高电平信号（即复位信号RST由低电平信号变为高电平信号）时才能结束。
在图24b中，每个移位寄存单元在其复位信号端RSTIN接收到高电平信号（即复位信号RST为高电平）时，其中的第十四晶体管T14的栅极都会与初始触发信号端STVIN相连，由于复位信号RST为高电平时，第一初始触发信号STV1和第二初始触发信号STV2均为低电平，因此，第十四晶体管T14关断，每个移位寄存单元连接的栅极线也会接收低电平信号，从而消除前一帧扫描结束后残余信号对后一帧的影响。
进一步地，图21所示的栅极驱动装置中的反向扫描信号BW也可以复用各个时钟信号，该栅极驱动装置的具体结构如图25所示。图25中的栅极驱动装置与图21中的栅极驱动装置的区别在于：图21所示的栅极驱动装置中的各个移位寄存单元接收到的反向扫描信号分别需要专门设置一条传输线来传输，而图25所示的栅极驱动装置中的各个移位寄存单元接收到的反向扫描信号均可以复用时钟信号。图25所示的栅极驱动装置中的各个移位寄存单元接收到的反向扫描信号均复用时钟信号具体为：
栅极驱动装置中的移位寄存单元的个数N为4的整数倍；除最后两个移位寄存单元以外的每个移位寄存单元的反向扫描信号端BWIN接收的信号与该移位寄存单元的后一个移位寄存单元的时钟阻碍信号端CLKBIN接收的信号相同，第N-1个移位寄存单元ASGN-1的反向扫描信号端BWIN接收第0时钟信号CLK0，第N个移位寄存单元ASGN的反向扫描信号端BWIN接收第1时钟信号CLK1；
在反向扫描时，第一初始触发信号STV1为高电平的时间段与第0时钟信号CLK0一次为高电平的时间段交叠，交叠时长不小于第N-1个移位寄存单元ASGN-1中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第0时钟信号CLK0的一个周期，第二初始触发信号STV2为高电平的时间段与1时钟信号CLK1一次为高电平的时间段交叠，交叠时长不小于第N个移位寄存单元ASGN中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第1时钟信号CLK1的一个周期。
图25所示的栅极驱动装置中的各个移位寄存单元可以采用图19所示的移位寄存单元的结构，还可以采用其他结构的移位寄存单元。只要采用图25所示的连接方式时，栅极驱动装置能够进行扫描，其中的移位寄存单元的结构不限。
下面以图25中的栅极驱动装置中的各个移位寄存单元采用图19所示的移位寄存单元的结构为例说明图25所示的栅极驱动装置在正向扫描和反向扫描时的工作时序。图26a为图25所示的栅极驱动装置在正向扫描时的时序图，图26b为图25所示的栅极驱动装置在反向扫描时的时序图，其中，图26a中仅给出了栅极驱动装置中的前4个移位寄存单元的工作时序图，图26b中仅给出了栅极驱动装置中的最后4个移位寄存单元的工作时序图。
图26a中的第l（l=1,2,3,…,N）个移位寄存单元在第1时段的工作原理与图22a中的第l个移位寄存单元在第1时段的工作原理相同，图26a中的第l个移位寄存单元在第2时段的工作原理与图22a中的第l个移位寄存单元在第2时段的工作原理相同，图26a中的第l个移位寄存单元在第3时段的工作原理与图24a中的第l个移位寄存单元在第3时段的工作原理相同。图26a中的移位寄存单元中的第三电容C3可以充电的时间段为图26a中虚线圆中的时间段，图26a中的移位寄存单元中的第三电容C3可以放电的时间段为图26a中实线椭圆中的时间段。
图26b中的第l（l=1,2,3,…,N）个移位寄存单元在第1时段的工作原理与图24b中的第l个移位寄存单元在第1时段的工作原理相同，图26b中的第l个移位寄存单元在第2时段的工作原理与图24b中的第l个移位寄存单元在第2时段的工作原理相同，图26b中的第l个移位寄存单元在第3时段的工作原理与图22b中的第l个移位寄存单元在第3时段的工作原理相同。图26b中的移位寄存单元中的第三电容C3可以充电的时间段为图26b中实线圆中的时间段，图26b中的移位寄存单元中的第三电容C3可以放电的时间段为图26b中虚线椭圆中的时间段。
进一步地，图17、图21、图23和图25所示的栅极驱动装置使用的第一初始触发信号和第二初始触发信号均可以采用相同的信号，此时，第一初始触发信号和第二初始触发信号合并为一个信号，即初始触发信号。
当图25所示的栅极驱动装置使用的第一初始触发信号和第二初始触发信号采用相同的信号时，该栅极驱动装置的结构如图27所示。图27所示的栅极驱动装置的结构与图25所示的栅极驱动装置的区别仅在于：图25所示的栅极驱动装置中的第一个移位寄存单元ASG1中的正向选择信号端GN-1接收第一初始触发信号STV1，第二个移位寄存单元ASG2中的正向选择信号端GN-1接收第二初始触发信号STV2，第N-1个移位寄存单元的反向选择信号端GN+1接收第一初始触发信号STV1，第N个移位寄存单元的反向选择信号端GN+1接收第二初始触发信号STV2；图27所示的栅极驱动装置中的第一个移位寄存单元ASG1中的正向选择信号端GN-1、第二个移位寄存单元ASG2中的正向选择信号端GN-1、第N-1个移位寄存单元的反向选择信号端GN+1和第N个移位寄存单元的反向选择信号端GN+1均接收相同的信号，即初始触发信号STV。
当图17所示的栅极驱动装置使用的第一初始触发信号和第二初始触发信号采用相同的信号时，该栅极驱动装置的结构和图17所示的栅极驱动装置结构的区别，与图25所示的栅极驱动装置的结构和图27所示的栅极驱动装置的结构的区别相同；当图21所示的栅极驱动装置使用的第一初始触发信号和第二初始触发信号采用相同的信号时，该栅极驱动装置的结构和图21所示的栅极驱动装置结构的区别，与图25所示的栅极驱动装置的结构和图27所示的栅极驱动装置的结构的区别相同；当图23所示的栅极驱动装置使用的第一初始触发信号和第二初始触发信号采用相同的信号时，该栅极驱动装置的结构和图23所示的栅极驱动装置结构的区别，与图25所示的栅极驱动装置的结构和图27所示的栅极驱动装置的结构的区别相同。
图27所示的栅极驱动装置中的移位寄存单元的个数N也为4的整数倍，这样可以保证栅极驱动装置在正向扫描时，从第一个移位寄存单元ASG1扫描到第N个移位寄存单元ASGN，在反向扫描时，从第N个移位寄存单元扫描到第一个移位寄存单元ASG1，避免出现从第一个移位寄存单元ASG1和第N-1个移位寄存单元ASGN-1同时开始扫描，和/或出现从第二个移位寄存单元ASG2和第N个移位寄存单元ASGN同时开始扫描。
图27所示的栅极驱动装置中的各个移位寄存单元可以采用图19所示的移位寄存单元的结构，还可以采用其他结构的移位寄存单元。只要采用图27所示的连接方式时，栅极驱动装置能够进行扫描，其中的移位寄存单元的结构不限。
下面以图27中的栅极驱动装置中的各个移位寄存单元采用图19所示的移位寄存单元的结构为例说明图27所示的栅极驱动装置在正向扫描和反向扫描时的工作时序。图28a为图27所示的栅极驱动装置在正向扫描时的时序图，图28b为图27所示的栅极驱动装置在反向扫描时的时序图，其中，图28a中仅给出了栅极驱动装置中的前4个移位寄存单元的工作时序图，图28b中仅给出了栅极驱动装置中的最后4个移位寄存单元的工作时序图。
图27所示的栅极驱动装置在正向扫描时（即图28a的时序图），其中的第m（m=1,2,…,N）个移位寄存单元的工作原理与图26a所示的栅极驱动装置中的第m个移位寄存单元的工作原理相同，在此不再赘述。图27所示的栅极驱动装置在反向扫描时（即图28b的时序图），其中的第m个移位寄存单元的工作原理与图26b所示的栅极驱动装置中的第m个移位寄存单元的工作原理相同，在此不再赘述。
当图17所示的栅极驱动装置使用的第一初始触发信号和第二初始触发信号采用相同的信号时，该栅极驱动装置在正向扫描时，其中的第m（m=1,2,…,N）个移位寄存单元的工作原理与图20a所示的栅极驱动装置中的第m个移位寄存单元的工作原理相同，在此不再赘述；当图17所示的栅极驱动装置使用的第一初始触发信号和第二初始触发信号采用相同的信号时，该栅极驱动装置在反向扫描时，其中的第m（m=1,2,…,N）个移位寄存单元的工作原理与图20b所示的栅极驱动装置中的第m个移位寄存单元的工作原理相同，在此不再赘述。
当图21所示的栅极驱动装置使用的第一初始触发信号和第二初始触发信号采用相同的信号时，该栅极驱动装置在正向扫描时，其中的第m（m=1,2,…,N）个移位寄存单元的工作原理与图22a所示的栅极驱动装置中的第m个移位寄存单元的工作原理相同，在此不再赘述；当图21所示的栅极驱动装置使用的第一初始触发信号和第二初始触发信号采用相同的信号时，该栅极驱动装置在反向扫描时，其中的第m（m=1,2,…,N）个移位寄存单元的工作原理与图22b所示的栅极驱动装置中的第m个移位寄存单元的工作原理相同，在此不再赘述。
当图23所示的栅极驱动装置使用的第一初始触发信号和第二初始触发信号采用相同的信号时，该栅极驱动装置在正向扫描时，其中的第m（m=1,2,…,N）个移位寄存单元的工作原理与图24a所示的栅极驱动装置中的第m个移位寄存单元的工作原理相同，在此不再赘述；当图23所示的栅极驱动装置使用的第一初始触发信号和第二初始触发信号采用相同的信号时，该栅极驱动装置在反向扫描时，其中的第m（m=1,2,…,N）个移位寄存单元的工作原理与图24b所示的栅极驱动装置中的第m个移位寄存单元的工作原理相同，在此不再赘述。
进一步地，在图18所示的移位寄存单元的结构的基础上还可以增加第二下拉模块，增加第二下拉模块后的移位寄存单元的结构如图29所示，在增加第二下拉模块后，每个移位寄存单元中增加了时钟信号端。如图29所示，第二下拉模块184的第一端为一个移位寄存单元的时钟阻碍信号端CLKBIN，第二下拉模块184的第二端连接第二输出模块183的第二端，第二下拉模块184的第三端连接第二输出模块183的第三端，第二下拉模块184的第四端为该移位寄存单元的复位信号端RSTIN，第二下拉模块184的第五端为该移位寄存单元的时钟信号端CLKIN；第二下拉模块184，用于在自身的第二端为低电平，且时钟阻碍信号端CLKINB为高电平时，将通过自身的第四端接收到的复位信号RST分别从自身的第二端和自身的第三端输出；以及在时钟信号端CLKIN为高电平时，将通过自身的第四端接收到的复位信号RST从自身的第三端输出。
在栅极驱动装置中的各个移位寄存单元采用图29所示的移位寄存单元的结构时，栅极驱动装置中的第k（k=1,2,…,N）个移位寄存单元的时钟信号端接收第mod((mod((k-1)/4)+2)/4)时钟信号。
进一步地，图29所示的移位寄存单元的结构可以采用图30所示的电路结构。如图30所示第一下拉模块184包括第四电容C4、第十五晶体管T15、第十六晶体管T16、第十七晶体管T17和第十八晶体管T18；第十五晶体管T15的第一极为第二下拉模块184的第二端，第十五晶体管T15的栅极连接第四电容C4，第十五晶体管T15的第二极为第二下拉模块184的第四端，第四电容C4中未与第十五晶体管T15的栅极相连的一端为第二下拉模块184的第一端；第十六晶体管T16的第一极连接第十五晶体管T15的栅极，第十六晶体管T16的栅极为第二下拉模块184的第二端，第十六晶体管T16的第二极为第二下拉模块184的第四端；第十七晶体管T17的第一极为第二下拉模块184的第三端，第十七晶体管T17的栅极连接第十五晶体管T15的栅极，第十七晶体管T17的第二极为第二下拉模块184的第四端；第十八晶体管T18的第一极为第二下拉模块184的第三端，第十八晶体管T18的栅极为第二下拉模块184的第五端，第十八晶体管T18的第二极为第二下拉模块184的第四端；第十五晶体管T15，用于在自身的栅极为高电平时开启，将第二下拉模块184的第二端，即上拉结点P的电平下拉至低电平，在自身的栅极为低电平时关断；第十六晶体管T16，用于在第二下拉模块184的第二端，即上拉结点P为高电平时开启，将复位信号端RSTIN接收到的信号传输至第十五晶体管T15的栅极，即将第十五晶体管T15的栅极的电平下拉至低电平，并在第二下拉模块184的第二端为低电平时关断；第十七晶体管T17，用于在自身的栅极为高电平时开启，将复位信号端RSTIN接收到的信号传输至所述移位寄存单元的输出端GOUT，即将所述移位寄存单元的输出端GOUT下拉至低电平，并在自身的栅极为低电平时关断；第十八晶体管T18，用于在时钟信号端CLKIN为高电平时开启，将复位信号端RSTIN接收到的信号传输至所述移位寄存单元的输出端GOUT，即将所述移位寄存单元的输出端GOUT下拉至低电平，并在时钟信号端CLKIN为低电平时关断。
由于在当前帧扫描的过程中，复位信号一直为低电平，因此，在当前帧扫描的过程中，可以采用复位信号替代低电平信号。
其中，只有在上拉结点P为低电平，且时钟阻碍端CLKBIN为高电平时，第十五晶体管T15的栅极和第十七晶体管T17的栅极才能为高电平。
图30中除第二下拉模块184以外的电路与图19中的电路结构相同，在此不再赘述。
图17、图21、图23和图25所示的栅极驱动装置中的移位寄存单元均可以采用图30所示的移位寄存单元的结构。当栅极驱动装置中的移位寄存单元采用图30所示的移位寄存单元的结构时，在第1、2、3时段的工作原理与分别与采用图19所示的移位寄存单元的结构时在第1、2、3时段的工作原理相同。
在正向扫描时，若栅极驱动装置中的各个移位寄存单元中均包含第一下拉模块，则该栅极驱动装置中除最后两个移位寄存单元以外的各个以外寄存单元在其连接的栅极线未被选通的时间段，其栅极线上的低电平信号不会受到高电平的时钟信号的影响。在反向扫描时，若栅极驱动装置中的各个移位寄存单元中均包含第一下拉模块，则该栅极驱动装置中除第一个移位寄存单元和第二个移位寄存单元以外的各个以外寄存单元在其连接的栅极线未被选通的时间段，其栅极线上的低电平信号不会受到高电平的时钟信号的影响。
当图17所示的栅极驱动装置中的各个移位寄存单元采用图30所示的结构时，其正向扫描的时序图依然如图20a所示，其反向扫描的时序图依然如图20b所示。当图21所示的栅极驱动装置中的各个移位寄存单元采用图30所示的结构时，其正向扫描的时序图依然如图22a所示，其反向扫描的时序图依然如图22b所示。当图23所示的栅极驱动装置中的各个移位寄存单元采用图30所示的结构时，其正向扫描的时序图依然如图24a所示，其反向扫描的时序图依然如图24b所示。当图25所示的栅极驱动装置中的各个移位寄存单元采用图30所示的结构时，其正向扫描的时序图依然如图26a所示，其反向扫描的时序图依然如图26b所示。当图27所示的栅极驱动装置中的各个移位寄存单元采用图30所示的结构时，其正向扫描的时序图依然如图28a所示，其反向扫描的时序图依然如图28b所示。
对于液晶显示领域的晶体管来说，漏极和源极没有明确的区别，因此本发明实施例中所提到的晶体管的第一极可以为晶体管的源极（或漏极），晶体管的第二极可以为晶体管的漏极（或源极）。如果晶体管的源极为第一极，那么该晶体管的漏极为第二极；如果晶体管的漏极为第一极，那么晶体管的源极为第二极。
本发明实施例提供的显示装置，包括本发明实施例提供的栅极驱动装置。
本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。
本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述进行分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (25)

1.一种栅极驱动装置，其特征在于，包括N个移位寄存单元；
第p个移位寄存单元的正向选择信号端接收第p-2个移位寄存单元输出的信号，p=3,4,....N，第r个移位寄存单元的反向选择信号端接收第r+2个移位寄存单元输出的信号，r=1,2,…N-2，第一个移位寄存单元的正向选择信号端接收第一初始触发信号，第二个移位寄存单元的正向选择信号端接收第二初始触发信号，若N为偶数，则倒数第二个移位寄存单元的反向选择信号端接收第一初始触发信号，倒数第一个移位寄存单元的反向选择信号端接收第二初始触发信号，若N为奇数，则倒数第一个移位寄存单元的反向选择信号端接收第一初始触发信号，倒数第二个移位寄存单元的反向选择信号端接收第二初始触发信号；每个移位寄存单元的低电平信号端接收低电平信号；每个移位寄存单元的复位信号端接收复位信号，所述复位信号在前一帧扫描结束后，当前帧扫描开始前为高电平，在当前帧扫描时为低电平；
第k个移位寄存单元的时钟阻碍信号端接收第mod((k-1)/4)时钟信号，k=1,2…,N；除前两个移位寄存单元以外的每个移位寄存单元的正向扫描信号端接收的信号与该移位寄存单元的前一个移位寄存单元的时钟阻碍信号端接收的信号相同，第一个移位寄存单元的正向扫描信号端接收第2时钟信号，第二个移位寄存单元的正向扫描信号端接收第3时钟信号；第0时钟信号为高电平时，第2时钟信号为低电平，第2时钟信号为高电平时，第0时钟信号为低电平；第1时钟信号为高电平时，第3时钟信号为低电平，第3时钟信号为高电平时，第1时钟信号为低电平；第n时钟信号为高电平的时间段与第n+1时钟信号为高电平的时间段交叠，每次交叠的时长不小于第一预设时长，其中，n=0，1，2，3，当n+1>3时，第n+1时钟信号为第mod((n+1)/4)时钟信号；
在正向扫描时，第一初始触发信号为高电平的时间段与第2时钟信号一次为高电平的时间段交叠，交叠时长不小于第一个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第2时钟信号的一个周期，第二初始触发信号为高电平的时间段与第3时钟信号一次为高电平的时间段交叠，交叠时长不小于第二个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第3时钟信号的一个周期。
2.如权利要求1所述的栅极驱动装置，其特征在于，N=4m，m为正整数；除最后两个移位寄存单元以外的每个移位寄存单元的反向扫描信号端接收的信号与该移位寄存单元的后一个移位寄存单元的时钟阻碍信号端接收的信号相同，倒数第N-1个移位寄存单元的反向扫描信号端接收第0时钟信号，第N个移位寄存单元的反向扫描信号端接收第1时钟信号；
在反向扫描时，第一初始触发信号为高电平的时间段与第0时钟信号一次为高电平的时间段交叠，交叠时长不小于，第N-1个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第0时钟信号的一个周期，第二初始触发信号为高电平的时间段与第1时钟信号一次为高电平的时间段交叠，交叠时长不小于，第N个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第1时钟信号的一个周期。
3.如权利要求1或2所述的栅极驱动装置，其特征在于，第一初始触发信号与第二初始触发信号相同。
4.如权利要求1所述的栅极驱动装置，其特征在于，所述栅极驱动装置中的每个移位寄存单元包括第一驱动模块、第一输出模块和第一复位模块；
所述第一驱动模块的第一端为所述移位寄存单元的正向扫描信号端，所述第一驱动模块的第二端为所述移位寄存单元的正向选择信号端，所述第一驱动模块的第三端为所述移位寄存单元的反向扫描信号端，所述第一驱动模块的第四端为所述移位寄存单元的反向选择信号端，所述第一驱动模块的第五端连接所述第一输出模块的第二端，所述第一输出模块的第一端为所述移位寄存单元的时钟阻碍信号端，所述第一输出模块的第三端为所述移位寄存单元的输出端；所述第一复位模块的第一端连接所述第一输出模块的第二端，所述第一复位模块的第二端为所述移位寄存单元的复位信号端，所述第一复位模块的第三端为所述移位寄存单元的低电平信号端，所述第一复位模块的第四端连接所述第一输出模块的第三端；
所述第一驱动模块，用于在正向选择信号端为高电平时，将正向扫描信号端接收到的信号通过自身第五端输出；并在反向选择信号端为高电平时，将反向扫描信号端接收到的信号通过自身第五端输出；
所述第一复位模块，用于在复位信号端接收到高电平信号时，将低电平信号端接收到信号分别通过自身的第一端和第四端输出；
所述第一输出模块，用于在通过自身第二端接收到高电平信号时，存储该高电平信号，并将时钟阻碍信号端接收到的信号从所述移位寄存单元的输出端输出；并在通过自身第二端接收到低电平信号时，存储该低电平信号，并不再将时钟阻碍信号端接收到的信号从所述移位寄存单元的输出端输出。
5.如权利要求4所述的栅极驱动装置，其特征在于，所述栅极驱动装置中的第k个移位寄存单元的时钟信号端接收第mod((mod((k-1)/4)+2)/4)时钟信号，k=1,2…,N；所述栅极驱动装置中的各个移位寄存单元还包括第一下拉模块；
所述第一下拉模块的第一端为所述移位寄存单元的时钟阻碍信号端，所述第一下拉模块的第二端连接所述第一输出模块的第二端，所述第一下拉模块的第三端连接所述第一输出模块的第三端，所述第一下拉模块的第四端为所述移位寄存单元的低电平信号端，所述第一下拉模块的第五端为所述移位寄存单元的时钟信号端；
所述第一下拉模块，用于在自身的第二端为低电平，且时钟阻碍信号端为高电平时，将通过自身的第四端接收到的低电平信号分别从自身的第二端和自身的第三端输出；以及在时钟信号端为高电平时，将通过自身的第四端接收到的低电平信号从自身的第三端输出。
6.如权利要求4所述的栅极驱动装置，其特征在于，所述第一驱动模块包括第一晶体管和第二晶体管；
所述第一晶体管的第一极为所述第一驱动模块的第一端，所述第一晶体管的栅极为所述第一驱动模块的第二端，所述第一晶体管的第二极为所述第一驱动模块的第五端；所述第二晶体管的第一极为所述第一驱动模块的第五端，所述第二晶体管的栅极为所述第一驱动模块的第四端，所述第二晶体管的第二极为所述第一驱动模块的第三端；
所述第一晶体管，用于在正向选择信号端接收到高电平信号时开启，将正向扫描信号端接收到的信号传输到所述第一驱动模块的第五端；并在正向选择信号端接收到低电平信号时关断，不再将正向扫描信号端接收到的信号传输到所述第一驱动模块的第五端；
所述第二晶体管，用于在反向选择信号端接收到高电平信号时开启，将反向扫描信号端接收到的信号传输到所述第一驱动模块的第五端；并在反向选择信号端接收到低电平信号时关断，不再将反向扫描信号端接收到的信号传输到所述第一驱动模块的第五端。
7.如权利要求4所述的栅极驱动装置，其特征在于，所述第一复位模块包括第三晶体管和第四晶体管；
所述第三晶体管的第一极为所述第一复位模块的第一端，所述第三晶体管的栅极为所述第一复位模块的第二端，所述第三晶体管的第二极为所述第一复位模块的第三端，所述第四晶体管的第一极为所述第一复位模块的第三端，所述第四晶体管的栅极为所述第一复位模块的第二端，所述第四晶体管的第二极为所述第一复位模块的第四端；
所述第三晶体管，用于在复位信号端为高电平时开启，将低电平信号端接收到的信号传输到所述第一复位模块的第一端，并在复位信号端为低电平时关断；
所述第四晶体管，用于在复位信号端为高电平时开启，将低电平信号端接收到的信号传输到所述第一复位模块的第四端，并在复位信号端为低电平时关断。
8.如权利要求4所述的栅极驱动装置，其特征在于，所述第一输出模块包括第五晶体管和第一电容；
所述第五晶体管的第一极为所述第一输出模块的第一端，所述第五晶体管的栅极连接所述第一电容的一端，所述第五晶体管的栅极为所述第一输出模块的第二端，所述第五晶体管的第二极为所述第一输出模块的第三端，所述第一电容的另一端连接所述第五晶体管的第二极；
所述第五晶体管，用于在自身的栅极为高电平时开启，将时钟阻碍信号端接收到的信号传输至所述移位寄存单元的输出端，并在自身的栅极为高电平时关断；
所述第一电容，用于存储所述第五晶体的栅极的信号。
9.如权利要求5所述的栅极驱动装置，其特征在于，所述第一下拉模块包括第二电容、第六晶体管、第七晶体管、第八晶体管和第九晶体管；
所述第六晶体管的第一极为所述第一下拉模块的第二端，所述第六晶体管的栅极连接所述第二电容，所述第六晶体管的第二极为所述第一下拉模块的第四端，所述第二电容中未与所述第六晶体管的栅极相连的一端为所述第一下拉模块的第一端；所述第七晶体管的第一极连接所述第六晶体管的栅极，所述第七晶体管的栅极为所述第一下拉模块的第二端，所述第七晶体管的第二极为所述第一下拉模块的第四端；所述第八晶体管的第一极为所述第一下拉模块的第三端，所述第八晶体管的栅极连接所述第六晶体管的栅极，所述第八晶体管的第二极为所述第一下拉模块的第四端；所述第九晶体管的第一极为所述第一下拉模块的第三端，所述第九晶体管的栅极为所述第一下拉模块的第五端，所述第九晶体管的第二极为所述第一下拉模块的第四端；
所述第六晶体管，用于在自身的栅极为高电平时开启，将所述第一下拉模块的第二端下拉至低电平，在自身的栅极为低电平时关断；
所述第七晶体管，用于在所述第一下拉模块的第二端为高电平时开启，将所述第六晶体管的栅极下拉至低电平，并在所述第一下拉模块的第二端为低电平时关断；
所述第八晶体管，用于在自身的栅极为高电平时开启，将所述移位寄存单元的输出端下拉至低电平，并在自身的栅极为低电平时关断；
所述第九晶体管，用于在时钟信号端为高电平时开启，将所述移位寄存单元的输出端下拉至低电平，并在时钟信号端为低电平时关断。
10.一种栅极驱动装置，其特征在于，包括N个移位寄存单元；
第p个移位寄存单元的正向选择信号端接收第p-2个移位寄存单元输出的信号，p=3,4,....N，第r个移位寄存单元的反向选择信号端接收第r+2个移位寄存单元输出的信号，r=1,2,…N-2，第一个移位寄存单元的正向选择信号端接收第一初始触发信号，第二个移位寄存单元的正向选择信号端接收第二初始触发信号，若N为偶数，则第N-1个移位寄存单元的反向选择信号端接收第一初始触发信号，第N个移位寄存单元的反向选择信号端接收第二初始触发信号，若N为奇数，则第N个移位寄存单元的反向选择信号端接收第一初始触发信号，第N-1个移位寄存单元的反向选择信号端接收第二初始触发信号；每个移位寄存单元的低电平信号端接收低电平信号；每个移位寄存单元的复位信号端接收复位信号，所述复位信号在前一帧扫描结束后，当前帧扫描开始前为高电平，在当前帧扫描时为低电平；
第k个移位寄存单元的时钟阻碍信号端接收第mod((k-1)/4)时钟信号，k=1,2…,N；除最后两个移位寄存单元以外的每个移位寄存单元的反向扫描信号端接收的信号与该移位寄存单元的后一个移位寄存单元的时钟阻碍信号端接收的信号相同，倒数第二个移位寄存单元的反向扫描信号端接收第mod((mod((N-2)/4)+2)/4)时钟信号，倒数第一个移位寄存单元的反向扫描信号端接收第mod((mod((N-1)/4)+2)/4)时钟信号；第0时钟信号为高电平时，第2时钟信号为低电平，第2时钟信号为高电平时，第0时钟信号为低电平；第1时钟信号为高电平时，第3时钟信号为低电平，第3时钟信号为高电平时，第1时钟信号为低电平；第n时钟信号为高电平的时间段与第n+1时钟信号为高电平的时间段交叠，每次交叠的时长不小于第二预设时长，其中，n=0，1，2，3，当n+1>3时，第n+1时钟信号为第mod((n+1)/4)时钟信号；
在反向扫描时，若N为奇数，第一初始触发信号为高电平的时间段与第mod((mod((N-1)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-1)/4)+2)/4)时钟信号的一个周期，第二初始触发信号为高电平的时间段与第mod((mod((N-2)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N-1个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-2)/4)+2)/4)时钟信号的一个周期；若N为偶数，第一初始触发信号为高电平的时间段与第mod((mod((N-2)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N-1个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-2)/4)+2)/4)时钟信号的一个周期，第二初始触发信号为高电平的时间段与第mod((mod((N-1)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-1)/4)+2)/4)时钟信号的一个周期。
11.如权利要求10所述的栅极驱动装置，其特征在于，第一初始触发信号与第二初始触发信号相同。
12.一种栅极驱动装置，其特征在于，包括N个移位寄存单元；
第p个移位寄存单元的正向选择信号端接收第p-2个移位寄存单元输出的信号，p=3,4,....N，第r个移位寄存单元的反向选择信号端接收第r+2个移位寄存单元输出的信号，r=1,2,…N-2，第一个移位寄存单元的正向选择信号端接收第一初始触发信号，第二个移位寄存单元的正向选择信号端接收第二初始触发信号，若N为偶数，则第N-1个移位寄存单元的反向选择信号端接收第一初始触发信号，第N个移位寄存单元的反向选择信号端接收第二初始触发信号，若N为奇数，则第N个移位寄存单元的反向选择信号端接收第一初始触发信号，第N-1个移位寄存单元的反向选择信号端接收第二初始触发信号；第k个移位寄存单元的时钟阻碍信号端接收第mod((k-1)/4)时钟信号，k=1,2…,N；
每个移位寄存单元的复位信号端接收复位信号，所述复位信号在前一帧扫描结束后，当前帧扫描开始前为高电平，在当前帧扫描时为低电平；所述栅极驱动装置中的每个移位寄存单元的初始触发信号端接收第一初始触发信号或者第二初始触发信号；复位信号为高电平时，第一初始触发信号和第二初始触发信号均为低电平，第一初始触发信号为高电平时，复位信号为低电平，第二初始触发信号为高电平时，复位信号为低电平；
各个移位寄存单元，用于在正/反向选择信号端接收到高电平信号，且正/反向扫描信号端接收到高电平信号时，用正/反向扫描信号端接收到的高电平信号对自身中驱动栅极线的晶体管的栅极进行充电至该晶体管稳定开启；在该晶体管稳定开启后，将通过时钟阻碍信号端接收到的信号输出；在反/正向选择信号端接收到高电平信号，且反/正向扫描信号端接收到低电平信号时，用反/正向扫描信号端接收到的低电平信号对自身中驱动栅极线的晶体管的栅极进行放电至该晶体管关闭；以及在复位信号端为高电平时，用初始触发信号端接收到的信号对自身中驱动栅极线的晶体管的栅极的电位进行下拉，并将初始触发信号端接收到的信号输出。
13.如权利要求12所述的栅极驱动装置，其特征在于，所述栅极驱动装置中除前两个移位寄存单元以外的每个移位寄存单元的正向扫描信号端接收的信号，与该移位寄存单元的前一个移位寄存单元的时钟阻碍信号端接收的信号相同，第一个移位寄存单元的正向扫描信号端接收第2时钟信号，第二个移位寄存单元的正向扫描信号端接收第3时钟信号；第0时钟信号为高电平时，第2时钟信号为低电平，第2时钟信号为高电平时，第0时钟信号为低电平；第1时钟信号为高电平时，第3时钟信号为低电平，第3时钟信号为高电平时，第1时钟信号为低电平；第n时钟信号为高电平的时间段与第n+1时钟信号为高电平的时间段交叠，每次交叠的时长不小于第三预设时长，其中，n=0，1，2，3，当n+1>3时，第n+1时钟信号为第mod((n+1)/4)时钟信号；
在正向扫描时，第一初始触发信号为高电平的时间段与第2时钟信号一次为高电平的时间段交叠，交叠时长不小于，第一个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第2时钟信号的一个周期，第二初始触发信号为高电平的时间段与第3时钟信号一次为高电平的时间段交叠，交叠时长不小于，第二个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第3时钟信号的一个周期。
14.如权利要求12所述的栅极驱动装置，其特征在于，所述栅极驱动装置中除最后两个移位寄存单元以外的每个移位寄存单元的反向扫描信号端接收的信号与该移位寄存单元的后一个移位寄存单元的时钟阻碍信号端接收的信号相同，第N-1个移位寄存单元的反向扫描信号端接收第mod((mod((N-2)/4)+2)/4)时钟信号，第N个移位寄存单元的反向扫描信号端接收第mod((mod((N-1)/4)+2)/4)时钟信号；第0时钟信号为高电平时，第2时钟信号为低电平，第2时钟信号为高电平时，第0时钟信号为低电平；第1时钟信号为高电平时，第3时钟信号为低电平，第3时钟信号为高电平时，第1时钟信号为低电平；第n时钟信号为高电平的时间段与第n+1时钟信号为高电平的时间段交叠，每次交叠的时长不小于第四预设时长，其中，n=0，1，2，3，当n+1>3时，第n+1时钟信号为第mod((n+1)/4)时钟信号；
在反向扫描时，若N为奇数，第一初始触发信号为高电平的时间段与第mod((mod((N-1)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-1)/4)+2)/4)时钟信号的一个周期，第二初始触发信号为高电平的时间段与第mod((mod((N-2)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N-1个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-2)/4)+2)/4)时钟信号的一个周期；若N为偶数，第一初始触发信号为高电平的时间段与第mod((mod((N-2)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N-1个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-2)/4)+2)/4)时钟信号的一个周期，第二初始触发信号为高电平的时间段与第mod((mod((N-1)/4)+2)/4)时钟信号一次为高电平的时间段交叠，交叠时长不小于第N个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第mod((mod((N-1)/4)+2)/4)时钟信号的一个周期。
15.如权利要求13所述的栅极驱动装置，其特征在于，N=4m，m为正整数；
所述栅极驱动装置中除最后两个移位寄存单元以外的每个移位寄存单元的反向扫描信号端接收的信号，与该移位寄存单元的后一个移位寄存单元的时钟阻碍信号端接收的信号相同，倒数第二个移位寄存单元的反向扫描信号端接收第0时钟信号，倒数第一个移位寄存单元的反向扫描信号端接收第1时钟信号；
在反向扫描时，第一初始触发信号为高电平的时间段与第0时钟信号一次为高电平的时间段交叠，交叠时长不小于，倒数第二个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第0时钟信号的一个周期，第二初始触发信号为高电平的时间段与第1时钟信号一次为高电平的时间段交叠，交叠时长不小于，倒数第一个移位寄存单元中驱动栅极线的晶体管的栅极充电到该晶体管稳定开启所需电压的时长，且不大于第1时钟信号的一个周期。
16.如权利要求12～15任一所述的栅极驱动装置，其特征在于，第一初始触发信号与第二初始触发信号相同。
17.如权利要求12所述的栅极驱动装置，其特征在于，所述栅极驱动装置中的每个移位寄存单元包括第二驱动模块、第二输出模块和第二复位模块；
所述第二驱动模块的第一端为所述移位寄存单元的正向扫描信号端，所述第二驱动模块的第二端为所述移位寄存单元的正向选择信号端，所述第二驱动模块的第三端为所述移位寄存单元的反向扫描信号端，所述第二驱动模块的第四端为所述移位寄存单元的反向选择信号端，所述第二驱动模块的第五端连接所述第二输出模块的第二端，所述第二输出模块的第一端为所述移位寄存单元的时钟阻碍信号端，所述第二输出模块的第三端为所述移位寄存单元的输出端；所述第二复位模块的第一端连接所述第二输出模块的第二端，所述第二复位模块的第二端为所述移位寄存单元的复位信号端，所述第二复位模块的第三端为所述移位寄存单元的初始触发信号端，所述第二复位模块的第四端连接所述第二输出模块的第三端；
所述第二驱动模块，用于在正向选择信号端为高电平时，将正向扫描信号端接收到的信号通过自身第五端输出；并在反向选择信号端为高电平时，将反向扫描信号端接收到的信号通过自身第五端输出；
所述第二复位模块，用于在复位信号端为高电平时，将通过所述移位寄存单元的初始触发信号端接收到的信号分别通过自身的第一端和第四端输出；
所述第二输出模块，用于在通过自身第二端接收到高电平信号时，存储该高电平信号，并将时钟阻碍信号端接收到的信号从所述移位寄存单元的输出端输出；并在通过自身第二端接收到低电平信号时，存储该低电平信号，并不再将时钟阻碍信号端接收到的信号从所述移位寄存单元的输出端输出。
18.如权利要求17所述的栅极驱动装置，其特征在于，所述栅极驱动装置中的第k个移位寄存单元的时钟信号端接收第mod((mod((k-1)/4)+2)/4)时钟信号，k=1,2…,N；所述栅极驱动装置中的各个移位寄存单元还包括第二下拉模块；
所述第二下拉模块的第一端为所述移位寄存单元的时钟阻碍信号端，所述第二下拉模块的第二端连接所述第二输出模块的第二端，所述第二下拉模块的第三端连接所述第二输出模块的第三端，所述第二下拉模块的第四端为所述移位寄存单元的复位信号端，所述第二下拉模块的第五端为所述移位寄存单元的时钟信号端；
所述第二下拉模块，用于在并在自身的第二端为低电平，且时钟阻碍信号端为高电平时，将通过自身的第四端接收到的复位信号从自身的第三端输出；以及在时钟信号端为高电平信号时，将通过自身的第四端接收到的复位信号从自身的第三端输出。
19.如权利要求17所述的栅极驱动装置，其特征在于，所述第二驱动模块包括第十晶体管和第十一晶体管；
所述第十晶体管的第一极为所述第二驱动模块的第一端，所述第十晶体管的栅极为所述第二驱动模块的第二端，所述第十晶体管的第二极为所述第二驱动模块的第五端；所述第十一晶体管的第一极为所述第二驱动模块的第五端，所述第十一晶体管的栅极为所述第二驱动模块的第四端，所述第十一晶体管的第二极为所述第二驱动模块的第三端；
所述第十晶体管，用于在正向选择信号端为高电平时开启，将正向扫描信号端接收到的信号传输到所述第二驱动模块的第五端；并在正向选择信号端为低电平时关断，不再将正向扫描信号端接收到的信号传输到所述第二驱动模块的第五端；
所述第十一晶体管，用于在反向选择信号端为高电平时开启，将反向扫描信号端接收到的信号传输到所述第二驱动模块的第五端；并在反向选择信号端为低电平时关断，不再将反向扫描信号端接收到的信号传输到所述第二驱动模块的第五端。
20.如权利要求17所述的栅极驱动装置，其特征在于，所述第二复位模块包括第十二晶体管和第十三晶体管；
所述第十二晶体管的第一极为所述第二复位模块的第一端，所述第十二晶体管的栅极为所述第二复位模块的第二端，所述第十二晶体管的第二极为所述第二复位模块的第三端，所述第十三晶体管的第一极为所述第二复位模块的第三端，所述第十三晶体管的栅极为所述第二复位模块的第二端，所述第十三晶体管的第二极为所述第二复位模块的第四端；
所述第十二晶体管，用于在复位信号端为高电平时开启，将通过所述移位寄存单元的初始触发信号端接收到的信号传输到所述第二复位模块的第一端，并在复位信号端为低电平时关断；
所述第十三晶体管，用于在复位信号端为高电平时开启，将通过所述移位寄存单元的初始触发信号端接收到的信号传输到所述第二复位模块的第四端，并在复位信号端为低电平时关断。
21.如权利要求17所述的栅极驱动装置，其特征在于，所述第二输出模块包括第十四晶体管和第三电容；
所述第十四晶体管的第一极为所述第二输出模块的第一端，所述第十四晶体管的栅极连接所述第三电容，所述第十四晶体管的栅极为所述第二输出模块的第二端，所述第十四晶体管的第二极为所述第二输出模块的第三端，所述第三电容中未与所述第十四晶体管的栅极相连的一端为所述第二输出模块的第三端；
所述第十四晶体管，用于在自身的栅极为高电平时开启，将时钟阻碍信号端接收到的信号传输至所述移位寄存单元的输出端，并在自身的栅极为高电平时关断；
所述第三电容，用于存储所述第十四晶体的栅极的信号。
22.如权利要求18所述的栅极驱动装置，其特征在于，所述第二下拉模块包括第四电容、第十五晶体管、第十六晶体管、第十七晶体管和第十八晶体管；
所述第十五晶体管的第一极为所述第二下拉模块的第二端，所述第十五晶体管的栅极连接所述第四电容，所述第十五晶体管的第二极为所述第二下拉模块的第四端，所述第四电容中未与所述第十五晶体管的栅极相连的一端为所述第二下拉模块的第一端；所述第十六晶体管的第一极连接所述第十五晶体管的栅极，所述第十六晶体管的栅极为所述第二下拉模块的第二端，所述第十六晶体管的第二极为所述第二下拉模块的第四端；所述第十七晶体管的第一极为所述第二下拉模块的第三端，所述第十七晶体管的栅极连接所述第十五晶体管的栅极，所述第十七晶体管的第二极为所述第二下拉模块的第四端；所述第十八晶体管的第一极为所述第二下拉模块的第三端，所述第十八晶体管的栅极为所述第二下拉模块的第五端，所述第十八晶体管的第二极为所述第二下拉模块的第四端；
所述第十五晶体管，用于在自身的栅极为高电平时开启，将复位信号传输至所述第二下拉模块的第二端，在自身的栅极为低电平时关断；
所述第十六晶体管，用于在所述第二下拉模块的第二端为高电平时开启，将复位信号端接收到的信号传输至所述第十五晶体管的栅极，并在所述第二下拉模块的第二端为低电平时关断；
所述第十七晶体管，用于在自身的栅极为高电平时开启，将复位信号端接收到的信号传输至所述移位寄存单元的输出端，并在自身的栅极为低电平时关断；
所述第十八晶体管，用于在时钟信号端为高电平时开启，将复位信号端接收到的信号传输至所述移位寄存单元的输出端，并在时钟信号为低电平时关断。
23.一种显示装置，其特征在于，包括权利要求1～9任一所述的栅极驱动装置。
24.一种显示装置，其特征在于，包括权利要求10或11任一所述的栅极驱动装置。
25.一种显示装置，其特征在于，包括权利要求12～22任一所述的栅极驱动装置。
CN201310749727.5A 2013-12-30 2013-12-30 一种栅极驱动装置和显示装置 Active CN103927960B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201310749727.5A CN103927960B (zh) 2013-12-30 2013-12-30 一种栅极驱动装置和显示装置
US14/459,145 US9449576B2 (en) 2013-12-30 2014-08-13 Gate drive apparatus and display apparatus
DE102014113187.8A DE102014113187B4 (de) 2013-12-30 2014-09-12 Gate-Treiber-Vorrichtung und Display-Vorrichtung
DE102014019792.1A DE102014019792B4 (de) 2013-12-30 2014-09-12 Gate-Treiber-Vorrichtung und Display-Vorrichtung
DE102014019791.3A DE102014019791B4 (de) 2013-12-30 2014-09-12 Gate-Treiber-Vorrichtung und Display-Vorrichtung
US15/219,009 US9805640B2 (en) 2013-12-30 2016-07-25 Gate drive apparatus and display apparatus
US15/221,465 US9754528B2 (en) 2013-12-30 2016-07-27 Gate drive apparatus and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310749727.5A CN103927960B (zh) 2013-12-30 2013-12-30 一种栅极驱动装置和显示装置

Publications (2)

Publication Number Publication Date
CN103927960A true CN103927960A (zh) 2014-07-16
CN103927960B CN103927960B (zh) 2016-04-20

Family

ID=51146166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310749727.5A Active CN103927960B (zh) 2013-12-30 2013-12-30 一种栅极驱动装置和显示装置

Country Status (3)

Country Link
US (3) US9449576B2 (zh)
CN (1) CN103927960B (zh)
DE (3) DE102014019791B4 (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464595A (zh) * 2014-12-19 2015-03-25 京东方科技集团股份有限公司 扫描驱动电路及显示装置
CN104505044A (zh) * 2014-12-29 2015-04-08 上海天马微电子有限公司 一种栅极驱动电路、阵列基板、显示面板和显示装置
CN104882107A (zh) * 2015-06-03 2015-09-02 深圳市华星光电技术有限公司 栅极驱动电路
CN105047120A (zh) * 2015-06-30 2015-11-11 上海天马微电子有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN105448259A (zh) * 2015-12-25 2016-03-30 上海中航光电子有限公司 栅极驱动器以及显示面板
CN105448258A (zh) * 2015-12-25 2016-03-30 上海中航光电子有限公司 栅极驱动器以及显示面板
CN105609040A (zh) * 2016-03-22 2016-05-25 京东方科技集团股份有限公司 移位寄存单元、移位寄存器及方法、驱动电路、显示装置
CN106023947A (zh) * 2016-08-09 2016-10-12 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN106297681A (zh) * 2015-05-13 2017-01-04 南京瀚宇彩欣科技有限责任公司 栅极驱动电路和显示装置
CN106448585A (zh) * 2016-09-23 2017-02-22 南京华东电子信息科技股份有限公司 具有正反向扫描功能的栅极驱动电路
WO2017190521A1 (zh) * 2016-05-04 2017-11-09 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示面板及其驱动方法
CN108154835A (zh) * 2018-01-02 2018-06-12 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN109448657A (zh) * 2018-12-26 2019-03-08 惠科股份有限公司 移位暂存器和栅极驱动电路
CN110223656A (zh) * 2019-06-28 2019-09-10 信利(仁寿)高端显示科技有限公司 一种带复位功能的goa电路和阵列基板
TWI673696B (zh) * 2018-10-04 2019-10-01 友達光電股份有限公司 顯示裝置
CN111105753A (zh) * 2018-10-29 2020-05-05 瀚宇彩晶股份有限公司 栅极驱动电路和显示装置
CN111883041A (zh) * 2020-08-13 2020-11-03 厦门天马微电子有限公司 驱动电路、显示面板及电子设备
WO2021081703A1 (zh) * 2019-10-28 2021-05-06 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663470B (zh) * 2014-07-04 2020-06-26 夏普株式会社 移位寄存器和具备它的显示装置
CN104537970B (zh) * 2014-11-27 2017-03-15 上海天马微电子有限公司 栅极驱动单元、栅极驱动电路及驱动方法、显示装置
CN104464600B (zh) * 2014-12-26 2017-02-01 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
CN104537977B (zh) * 2015-01-20 2017-08-11 京东方科技集团股份有限公司 一种goa单元及驱动方法、goa电路和显示装置
JP2016143428A (ja) * 2015-01-29 2016-08-08 株式会社ジャパンディスプレイ シフトレジスタ回路
CN104575429A (zh) * 2015-01-30 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN105206246B (zh) * 2015-10-31 2018-05-11 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105469760B (zh) * 2015-12-17 2017-12-29 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN106940987A (zh) * 2016-01-04 2017-07-11 中华映管股份有限公司 驱动器及其驱动方法
JP2017134145A (ja) * 2016-01-26 2017-08-03 株式会社ジャパンディスプレイ 表示装置
KR102435224B1 (ko) * 2016-04-05 2022-08-25 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
CN105702223B (zh) * 2016-04-21 2018-01-30 武汉华星光电技术有限公司 减小时钟信号负载的cmos goa电路
WO2018045513A1 (zh) * 2016-09-07 2018-03-15 广东欧珀移动通信有限公司 确定终端设备状态的方法和装置
CN106297615B (zh) * 2016-09-09 2017-12-22 京东方科技集团股份有限公司 显示装置的检测电路及方法
CN106409207A (zh) * 2016-10-27 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108682398B (zh) 2018-08-08 2020-05-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN112447141B (zh) * 2019-08-30 2022-04-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板
CN112802430B (zh) * 2019-11-13 2022-02-22 上海和辉光电股份有限公司 栅极驱动电路、tft阵列基板和显示装置
US11139843B1 (en) * 2020-07-13 2021-10-05 Qualcomm Incorporated SerDes driver with common-gate-based buffer to use core devices in relatively high power supply domain

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110222645A1 (en) * 2010-03-11 2011-09-15 Mitsubishi Electric Corporation Scanning line driving circuit
CN102708818A (zh) * 2012-04-24 2012-10-03 京东方科技集团股份有限公司 一种移位寄存器和显示器
CN102789757A (zh) * 2011-05-18 2012-11-21 三星电子株式会社 栅极驱动电路及具有该栅极驱动电路的显示设备
CN102982777A (zh) * 2012-12-07 2013-03-20 京东方科技集团股份有限公司 显示装置的栅极驱动电路、开关控制电路及移位寄存器
CN103021309A (zh) * 2011-09-23 2013-04-03 海蒂斯技术有限公司 移位寄存器及利用该移位寄存器的栅极驱动电路
US20130265291A1 (en) * 2012-04-06 2013-10-10 Innolux Corporation Image display systems and bi-directional shift register circuits

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2787913B1 (fr) 1998-10-21 2004-08-27 Lg Philips Lcd Co Ltd Registre a decalage
US6611248B2 (en) 2000-05-31 2003-08-26 Casio Computer Co., Ltd. Shift register and electronic apparatus
KR100752602B1 (ko) 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
KR100487439B1 (ko) 2002-12-31 2005-05-03 엘지.필립스 엘시디 주식회사 평판표시장치의 양방향 구동 회로 및 구동 방법
CN101952875A (zh) * 2008-02-19 2011-01-19 夏普株式会社 显示装置、显示装置的驱动方法、以及扫描信号线驱动电路
KR101607510B1 (ko) * 2008-11-28 2016-03-31 삼성디스플레이 주식회사 게이트 구동 방법 및 회로와, 이를 갖는 표시장치
CN102473365B (zh) * 2009-08-31 2014-10-01 夏普株式会社 扫描信号线驱动电路和具备它的显示装置
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
JP5669453B2 (ja) * 2010-06-22 2015-02-12 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
US8686990B2 (en) * 2011-04-08 2014-04-01 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device equipped with same
CN102646387B (zh) 2011-05-19 2014-09-17 京东方科技集团股份有限公司 移位寄存器及行扫描驱动电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110222645A1 (en) * 2010-03-11 2011-09-15 Mitsubishi Electric Corporation Scanning line driving circuit
CN102789757A (zh) * 2011-05-18 2012-11-21 三星电子株式会社 栅极驱动电路及具有该栅极驱动电路的显示设备
CN103021309A (zh) * 2011-09-23 2013-04-03 海蒂斯技术有限公司 移位寄存器及利用该移位寄存器的栅极驱动电路
US20130265291A1 (en) * 2012-04-06 2013-10-10 Innolux Corporation Image display systems and bi-directional shift register circuits
CN102708818A (zh) * 2012-04-24 2012-10-03 京东方科技集团股份有限公司 一种移位寄存器和显示器
CN102982777A (zh) * 2012-12-07 2013-03-20 京东方科技集团股份有限公司 显示装置的栅极驱动电路、开关控制电路及移位寄存器

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464595A (zh) * 2014-12-19 2015-03-25 京东方科技集团股份有限公司 扫描驱动电路及显示装置
US9792851B2 (en) 2014-12-29 2017-10-17 Shanghai Tianma Micro-electronics Co., Ltd. Gate drive circuit, array substrate, display panel and display device
CN104505044A (zh) * 2014-12-29 2015-04-08 上海天马微电子有限公司 一种栅极驱动电路、阵列基板、显示面板和显示装置
DE102015111152B4 (de) 2014-12-29 2024-02-22 Shanghai Tianma Micro-electronics Co., Ltd. Gatetreiberschaltung, Arraysubstrat, Anzeigefeld und Anzeigevorrichtung
CN106297681A (zh) * 2015-05-13 2017-01-04 南京瀚宇彩欣科技有限责任公司 栅极驱动电路和显示装置
CN104882107A (zh) * 2015-06-03 2015-09-02 深圳市华星光电技术有限公司 栅极驱动电路
US9966025B1 (en) 2015-06-03 2018-05-08 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gate driving circuit
CN105047120A (zh) * 2015-06-30 2015-11-11 上海天马微电子有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN105047120B (zh) * 2015-06-30 2019-01-18 上海天马微电子有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN105448259A (zh) * 2015-12-25 2016-03-30 上海中航光电子有限公司 栅极驱动器以及显示面板
CN105448259B (zh) * 2015-12-25 2018-03-30 上海中航光电子有限公司 栅极驱动器以及显示面板
CN105448258A (zh) * 2015-12-25 2016-03-30 上海中航光电子有限公司 栅极驱动器以及显示面板
CN105609040A (zh) * 2016-03-22 2016-05-25 京东方科技集团股份有限公司 移位寄存单元、移位寄存器及方法、驱动电路、显示装置
WO2017190521A1 (zh) * 2016-05-04 2017-11-09 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示面板及其驱动方法
US10255861B2 (en) 2016-05-04 2019-04-09 Boe Technology Group Co., Ltd. Gate driving circuit, array substrate, display panel and driving method thereof
CN106023947A (zh) * 2016-08-09 2016-10-12 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN106023947B (zh) * 2016-08-09 2018-09-07 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN106448585A (zh) * 2016-09-23 2017-02-22 南京华东电子信息科技股份有限公司 具有正反向扫描功能的栅极驱动电路
CN108154835A (zh) * 2018-01-02 2018-06-12 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
US10789868B2 (en) 2018-01-02 2020-09-29 Boe Technology Group Co., Ltd. Shift register circuit and method for driving the same, gate driving circuit and method for driving the same, and display apparatus
CN108154835B (zh) * 2018-01-02 2020-12-25 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
TWI673696B (zh) * 2018-10-04 2019-10-01 友達光電股份有限公司 顯示裝置
CN111105753A (zh) * 2018-10-29 2020-05-05 瀚宇彩晶股份有限公司 栅极驱动电路和显示装置
CN111105753B (zh) * 2018-10-29 2021-06-04 瀚宇彩晶股份有限公司 栅极驱动电路和显示装置
CN109448657A (zh) * 2018-12-26 2019-03-08 惠科股份有限公司 移位暂存器和栅极驱动电路
CN110223656A (zh) * 2019-06-28 2019-09-10 信利(仁寿)高端显示科技有限公司 一种带复位功能的goa电路和阵列基板
WO2021081703A1 (zh) * 2019-10-28 2021-05-06 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US11763724B2 (en) 2019-10-28 2023-09-19 Hefei Boe Joint Technology Co., Ltd. Shift register unit and method for driving shift register unit, gate drive circuit, and display device
CN111883041A (zh) * 2020-08-13 2020-11-03 厦门天马微电子有限公司 驱动电路、显示面板及电子设备
CN111883041B (zh) * 2020-08-13 2023-09-26 厦门天马微电子有限公司 驱动电路、显示面板及电子设备

Also Published As

Publication number Publication date
US20150187323A1 (en) 2015-07-02
DE102014019792B4 (de) 2024-03-21
DE102014113187A1 (de) 2015-07-02
US9449576B2 (en) 2016-09-20
US9805640B2 (en) 2017-10-31
US9754528B2 (en) 2017-09-05
DE102014019791B4 (de) 2024-03-21
DE102014113187B4 (de) 2016-07-21
US20160351110A1 (en) 2016-12-01
CN103927960B (zh) 2016-04-20
US20160351111A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
CN103927960B (zh) 一种栅极驱动装置和显示装置
US9792851B2 (en) Gate drive circuit, array substrate, display panel and display device
CN103915067B (zh) 一种移位寄存单元、显示面板及显示装置
JP6181850B2 (ja) シフトレジスタユニット及び表示装置
WO2020024641A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US8519764B2 (en) Shift register, scanning signal line drive circuit provided with same, and display device
TWI413055B (zh) A scanning signal line driving circuit and a display device provided with the same
CN101937718B (zh) 双向移位寄存器
CN103943085A (zh) 一种栅极驱动电路、显示装置和分区域显示的驱动方法
CN105741802A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108320708B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN102629444A (zh) 栅极集成驱动电路、移位寄存器及显示屏
CN103489422B (zh) 栅极驱动电路
CN102867543A (zh) 移位寄存器、栅极驱动器及显示装置
CN105047174A (zh) 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置
CN104091573A (zh) 一种移位寄存单元、栅极驱动装置、显示面板和显示装置
CN205564251U (zh) 移位寄存器、栅极驱动电路、阵列基板
CN107978276B (zh) 级电路、扫描驱动器及显示装置
CN104700766A (zh) 控制子单元、移位寄存单元、移位寄存器和显示装置
CN106601178B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
WO2017012255A1 (zh) Goa单元驱动电路及其驱动方法、显示面板及显示装置
CN103226980A (zh) 一种移位寄存单元、栅极驱动装置及显示装置
CN109658881A (zh) 移位寄存器和具备移位寄存器的显示装置
CN109377934A (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN101593561A (zh) 液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant