CN104732951A - 移位寄存器及其驱动方法、栅极驱动装置、显示面板 - Google Patents

移位寄存器及其驱动方法、栅极驱动装置、显示面板 Download PDF

Info

Publication number
CN104732951A
CN104732951A CN201510191089.9A CN201510191089A CN104732951A CN 104732951 A CN104732951 A CN 104732951A CN 201510191089 A CN201510191089 A CN 201510191089A CN 104732951 A CN104732951 A CN 104732951A
Authority
CN
China
Prior art keywords
voltage signal
film transistor
tft
thin film
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510191089.9A
Other languages
English (en)
Other versions
CN104732951B (zh
Inventor
王世君
陈小川
王磊
张勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510191089.9A priority Critical patent/CN104732951B/zh
Publication of CN104732951A publication Critical patent/CN104732951A/zh
Priority to EP15889630.8A priority patent/EP3288018A4/en
Priority to PCT/CN2015/084472 priority patent/WO2016169141A1/zh
Priority to US14/913,299 priority patent/US20170061913A1/en
Application granted granted Critical
Publication of CN104732951B publication Critical patent/CN104732951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/34—Digital stores in which the information is moved stepwise, e.g. shift registers using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C19/36—Digital stores in which the information is moved stepwise, e.g. shift registers using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using multistable semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明提供了一种移位寄存器及其驱动方法、栅极驱动装置、显示面板，用以使得移位寄存器利用直流电压信号对输出端子进行拉低，改善了时钟信号的占空比，从而减小了薄膜晶体管的功耗。该移位寄存器包括多个级联的移位寄存器单元，该移位寄存器单元包括：响应于输入信号端输出的输入信号的输入模块，响应于上拉节点输出的电压信号的输出模块，响应于复位信号端输出的复位信号的复位模块，响应于输入信号端输出的输入信号和复位信号端输出的复位信号的第一下拉模块，响应于下拉节点的电压信号的第二下拉模块。

Description

移位寄存器及其驱动方法、栅极驱动装置、显示面板
技术领域
本发明涉及液晶显示驱动技术领域，尤其涉及一种移位寄存器及其驱动方法、栅极驱动装置、显示面板。
背景技术
在多数平板显示中都要用到移位寄存器，通过将栅极驱动装置整合于液晶面板中实现的移位寄存器。近年来，移位寄存器(Gate on Array，GOA)技术被广泛应用于液晶显示面板中。具体地，随着手机产品的分辨率越来越高，图像的采样率(Pixels Per Inch，PPI)值也越高，即在每英寸所包含的像素数目越高。在现有技术中，超过400PPI甚至500PPI的产品已经问世，而超窄边框是高PPI产品的硬性要求，因此目前的产品都采用低温多晶硅技术(LowTemperature Poly-silicon，LTPS)来实现，所以非晶硅(Amorphous-Silicon，a-Si)的产品就面临着严峻的考验。
现有技术中，显示面板中的GOA是由多个移位寄存器单元组成，图1示出了现有技术中常用的移位寄存器单元结构。从图1可以看出，该移位寄存器单元中包括11个薄膜晶体管(Thin Film Transistor，TFT)，且输出端子OUTPUT的低电平是由第四薄膜晶体管M4和第十一薄膜晶体管M11导通后，引入的低电平，且第四薄膜晶体管M4的栅极是由时钟信号CLKB的高电平控制，以及第十一薄膜晶体管M11的栅极也是由时钟信号CLKB的高电平引入到上拉节点来控制的。可见，输出端子OUTPUT的低电平是由时钟信号CLKB的高电平信号控制，需要时钟信号CLKB为高占空比才能实现，输出端子OUTPUT在输出高电平之外的时间输出低电平。
综上所述，现有技术提供的移位寄存器只能采用时钟信号对输出端子进行拉低，限制时钟信号为高占空比，进而增加了薄膜晶体管的功耗。
发明内容
本发明实施例提供了一种移位寄存器及其驱动方法、阵列基板栅极驱动装置、显示面板，用以使得移位寄存器利用直流电压信号对输出端子进行拉低，降低了时钟信号的占空比，从而减小了薄膜晶体管的功耗。
本发明实施例提供了一种移位寄存器，包括多个级联的移位寄存器单元，该移位寄存器单元包括：输入模块、输出模块、复位模块、第一下拉模块和第二下拉模块；其中，
输入模块，响应于输入信号端输出的输入信号，用于将第一直流电压信号端输出的第一直流电压信号提供给上拉节点，其中，该上拉节点为该输入模块的输出节点；
输出模块，响应于所述上拉节点输出的电压信号，用于将时钟信号端输出的时钟信号提供给该移位寄存器单元的输出端子；
复位模块，响应于复位信号端输出的复位信号，用于将第二直流电压信号端输出的第二直流电压信号提供给所述上拉节点；
第一下拉模块，响应于输入信号端输出的输入信号，用于将第二直流电压信号端输出的第二直流电压信号提供给下拉节点；以及，响应于复位信号端输出的复位信号，用于将第一直流电压信号端输出的第一直流电压信号提供给所述下拉节点，其中，该下拉节点为该第一下拉模块的输出节点；
第二下拉模块，响应于所述下拉节点的电压信号，用于将电源正极电压端输出的电源正极电压信号提供给所述下拉节点，并将电源负极电压端输出的电源负极电压提供给所述输出端子；
其中，当第一直流电压信号处于高电平时，第二直流电压信号处于低电平，当第一直流电压信号处于低电平时，第二直流电压信号处于高电平。
由于本发明实施例中提供的移位寄存器，当第一直流电压信号处于高电平，第二直流电压信号处于低电平时，第一下拉模块响应于复位信号端输出的高电平，将第一直流电压信号端输出的高电平提供给下拉节点，第二下拉模块响应于该下拉节点的高电平，将电源负极电压端输出的低电平提供给输出端子；当第一直流电压信号处于低电平，第二直流电压信号处于高电平时，第一下拉模块响应于输入信号端输出的高电平，将第二直流电压信号端输出的高电平提供给下拉节点，第二下拉模块响应于该下拉节点的高电平，将电源负极电压端输出的低电平提供给输出端子。从而使得本发明提供的移位寄存器利用直流电压信号对输出端子进行拉低，改善了时钟信号的占空比，从而减小了薄膜晶体管的功耗。
较佳地，当对所述移位寄存器正向扫描时，第一直流电压信号处于高电平，第二直流电压信号处于低电平；当对所述移位寄存器反向扫描时，第一直流电压信号处于低电平时，第二直流电压信号处于高电平。
通过本发明实施例提供的移位寄存器，使得当对移位寄存器双向扫描时，都能实现利用直流电压信号对输出端子进行拉低。
较佳地，所述输入模块，包括：
第一薄膜晶体管，该第一薄膜晶体管的控制端连接输入信号端，该第一薄膜晶体管的输入端连接第一直流电压信号端，该第一薄膜晶体管的输出端作为该输入模块的输出节点。
较佳地，所述输出模块，包括：
第二薄膜晶体管，该第二薄膜晶体管的控制端连接所述上拉节点，该第二薄膜晶体管的输入端连接时钟信号端，该第二薄膜晶体管的输出端连接所述输出端子；
第一电容，连接于所述上拉节点和所述输出端子之间。
较佳地，所述复位模块，包括：
第三薄膜晶体管，该第三薄膜晶体管的控制端连接复位信号端，该第三薄膜晶体管的输入端连接第二直流电压信号端，该第三薄膜晶体管的输出端连接所述上拉节点。
较佳地，所述第一下拉模块，包括：
第四薄膜晶体管，该第四薄膜晶体管的控制端连接输入信号端，该第四薄膜晶体管的输入端连接第二直流电压信号端，该第四薄膜晶体管的输出端作为该第一下拉模块的输出节点；
第五薄膜晶体管，该第五薄膜晶体管的控制端连接复位信号端，该第五薄膜晶体管的输入端连接第一直流电压信号端，该第五薄膜晶体管的输出端连接所述下拉节点。
较佳地，所述第二下拉模块，包括：
第六薄膜晶体管，该第六薄膜晶体管的控制端和输入端连接电源正极电压端，该第六薄膜晶体管的输出端连接所述下拉节点；
第七薄膜晶体管，该第七薄膜晶体管的控制端连接所述下拉节点，该第七薄膜晶体管的输入端连接电源负极电压端，该第七薄膜晶体管的输出端连接所述输出端子。
由于本发明实施例提供的移位寄存器中，一个移位寄存器单元只包含七个薄膜晶体管，从而实现了移位寄存器的超窄边框的设计。
本发明实施例提供了一种栅极驱动装置，包括本发明实施例提供的任一的移位寄存器。
本发明实施例提供了一种显示面板，包括本发明实施例提供的栅极驱动装置。
本发明实施例提供了一种移位寄存器的驱动方法，该方法包括：
所述输入模块在接收到输入信号端输出的输入信号后，将第一直流电压信号端输出的第一直流电压信号提供给所述上拉节点，其中，该上拉节点为该输入模块的输出节点；
所述输出模块在接收到所述上拉节点输出的电压信号后，将时钟信号端输出的时钟信号提供给该移位寄存器单元的输出端子；
所述复位模块在接收到复位信号端输出的复位信号后，将第二直流电压信号端输出的第二直流电压信号提供给所述上拉节点；
所述第一下拉模块在接受到输入信号端输出的输入信号后，将将第二直流电压信号端输出的第二直流电压信号提供给下拉节点；以及，在接收到复位信号端输出的复位信号后，将第一直流电压信号端输出的第一直流电压信号提供给所述下拉节点，其中，该下拉节点为该第一下拉模块的输出节点；
所述第二下拉模块在接收到所述下拉节点的电压信号后，将电源正极电压端输出的电源正极电压信号提供给所述下拉节点，并将电源负极电压端输出的电源负极电压提供给所述输出端子；
其中，当第一直流电压信号处于高电平时，第二直流电压信号处于低电平，当第一直流电压信号处于低电平时，第二直流电压信号处于高电平。
由于本发明实施例提供的移位寄存器，当第一直流电压信号处于高电平，第二直流电压信号处于低电平时，第一下拉模块响应于复位信号端输出的高电平，将第一直流电压信号端输出的高电平提供给下拉节点，第二下拉模块响应于该下拉节点的高电平，将电源负极电压端输出的低电平提供给输出端子；当第一直流电压信号处于低电平，第二直流电压信号处于高电平时，第一下拉模块响应于输入信号端输出的高电平，将第二直流电压信号端输出的高电平提供给下拉节点，第二下拉模块响应于该下拉节点的高电平，将电源负极电压端输出的低电平提供给输出端子。从而使得本发明提供的移位寄存器利用直流电压信号对输出端子进行拉低，改善了时钟信号的占空比，从而减小了薄膜晶体管的功耗。
较佳地，当对所述移位寄存器正向扫描时，第一直流电压信号处于高电平，第二直流电压信号处于低电平；当对所述移位寄存器反向扫描时，第一直流电压信号处于低电平时，第二直流电压信号处于高电平。
通过本发明实施例提供的移位寄存器，使得当对移位寄存器双向扫描时，都能实现利用直流电压信号对输出端子进行拉低。
附图说明
图1为现有技术提供的一种移位寄存器的结构示意图；
图2为本发明实施例提供的一种移位寄存器的结构示意图；
图3为本发明实施例提供的移位寄存器的控制信号时序图；
图4为本发明实施例提供的移位寄存器的另一控制信号时序图；
图5为本发明实施例提供的一种阵列基板栅极驱动装置结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，并不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种移位寄存器及其驱动方法、栅极驱动装置、显示面板，用以使得移位寄存器利用直流电压信号对输出端子进行拉低，改善了时钟信号的占空比，从而减小了薄膜晶体管的功耗。
需要说明的是，本发明实施例中的移位寄存器是针对现有技术中提供的非晶硅工艺下的移位寄存器的改进。本发明实施例中电源负极提供的电压VSS为低电平，电源正极提供的电压VDD为高电平。本发明实施例中的薄膜晶体管TFT可以均为N型TFT，也可以均为P型TFT，或者实施例中的薄膜晶体管TFT既包括N型TFT也包括P型TFT。具体地，本发明实施例中以薄膜晶体管TFT均为N型TFT为例进行详细描述，且所有TFT的栅极电压为高电平时TFT导通，低电平时TFT断开。
一般地，移位寄存器是由多个级联的移位寄存器单元组成，每个移位寄存器包括N行移位寄存器单元，每行移位寄存器单元包括一个移位寄存器单元。移位寄存器正常工作时需要输入扫描信号，当从第一行开始依次扫描到第N行时，一般叫做正向扫描，当从第N行开始依次扫描到第一行时，可以称作反向扫面。
需要强调的是，本发明实施例提供的直流电压信号包括第一直流电压信号和第二直流电压信号，当正向扫描时，第一直流电压信号为高电平，第二直流电压信号为低电平；当反向扫描时，第一直流电压信号为低电平，第二直流电压信号为高电平。
实施例一
参见图2，本发明实施例提供的一种移位寄存器，包括多个级联的移位寄存器单元，该移位寄存器单元包括输入模块201、输出模块202、复位模块203、第一下拉模块204和第二下拉模块205；其中，
输入模块201，响应于输入信号端输出的输入信号INTPUT，用于将第一直流电压信号端输出的第一直流电压信号VDS提供给上拉节点PU点，其中，上拉节点PU点为输入模块201的输出节点；
输出模块202，响应于上拉节点PU点输出的电压信号，用于将时钟信号端输出的时钟信号CLK提供给该移位寄存器单元的输出端子OUTPUT；
复位模块203，响应于复位信号端输出的复位信号RESET，用于将第二直流电压信号端输出的第二直流电压信号VSD提供给上拉节点PU点；
第一下拉模块204，响应于输入信号端输出的输入信号INPUT，用于将第二直流电压信号端输出的第二直流电压信号VSD提供给下拉节点PD点；以及，响应于复位信号端输出的复位信号RESET，用于将第一直流电压信号端输出的第一直流电压信号VDS提供给下拉节点PD点，其中，下拉节点PD点为第一下拉模块204的输出节点；
第二下拉模块205，响应于下拉节点PD点的电压信号，用于将电源正极电压端输出的电源正极电压信号VDD提供给下拉节点PD点，并将电源负极电压端输出的电源负极电压VSS提供给输出端子OUTPUT；
其中，当第一直流电压信号VDS处于高电平时，第二直流电压信号VSD处于低电平，当第一直流电压信号VDS处于低电平时，第二直流电压信号VSD处于高电平。
由于本发明实施例提供的移位寄存器，当第一直流电压信号VDS处于高电平，第二直流电压信号VSD处于低电平时，第一下拉模块204响应于复位信号RESET的高电平，将第一直流电压信号VDS的高电平提供给下拉节点PD点，第二下拉模块205响应于下拉节点PD点的高电平，将电源负极电压VSS提供给输出端子OUTPUT；当第一直流电压信号VDS处于低电平，第二直流电压信号VSD处于高电平时，第一下拉模块204响应于输入信号INPUT的高电平，将第二直流电压信号VSD的高电平提供给下拉节点PD点，第二下拉模块205响应于下拉节点PD点的高电平，将电源负极电压VSS提供给输出端子OUTPUT。从而使得本发明提供的移位寄存器利用直流电压信号对输出端子进行拉低，改善了时钟信号的占空比，从而减小了薄膜晶体管的功耗。
其中，当对移位寄存器正向扫描时，第一直流电压信号为高电平，第二直流电压信号为低电平；当对移位寄存器反向扫描时，第一直流电压信号为低电平时，第二直流电压信号为高电平。从而实现当对移位寄存器进行双向扫描时，也能实现利用直流电压信号对输出端子OUTPUT进行拉低。
其中，输入模块201，包括：
第一薄膜晶体管M1，M1的控制端连接输入信号端INPUT，M1的输入端连接第一直流电压信号端VDS，M1的输出端作为输入模块201的输出节点。
输出模块202，包括：
第二薄膜晶体管M2，M2的控制端连接上拉节点PU点，M2的输入端连接时钟信号端CLK，M2的输出端连接输出端子OUTPUT；
第一电容C1，连接于上拉节点PU点和输出端子OUTPUT之间。
复位模块203，包括：
第三薄膜晶体管M3，M3的控制端连接复位信号端RESET，M3的输入端连接第二直流电压信号端VSD，M3的输出端连接上拉节点PU点。
第一下拉模块204，包括：
第四薄膜晶体管M4，M4的控制端连接输入信号端INPUT，M4的输入端连接第二直流电压信号端VSD，M4的输出端作为第一下拉模块204的输出节点，即作为下拉节点PD点；
第五薄膜晶体管M5，M5的控制端连接复位信号端RESET，M5的输入端连接第一直流电压信号端VDS，M5的输出端连接下拉节点PD点。
第二下拉模块205，包括：
第六薄膜晶体管M6，M6的控制端和输入端连接电源正极电压端VDD，M6的输出端连接下拉节点PD点；
第七薄膜晶体管M7，M7的控制端连接下拉节点PD点，M7的输入端连接电源负极电压端VSS，M7的输出端连接输出端子OUTPUT。
需要说明的是，本发明实施例中控制端为薄膜晶体管的栅极，输入端为薄膜晶体管的源极，输出端为薄膜晶体管的漏极。当然，当本发明实施例中的薄膜晶体管TFT为P型TFT时，则输入端为薄膜晶体管的漏极，输出端为薄膜晶体管的源极，只要连接方式不变，都属于本发明的保护范围。
由此可见，本发明实施例中提供的移位寄存器中的每一移位寄存器单元仅需要设置七个薄膜晶体管和一个电容，减小了每一移位寄存器单元所需要设置的元器件，减小了移位寄存器单元的面积，因此进一步减小了整个移位寄存器的面积，从而实现了移位寄存器的超窄边框的设计。
具体地，当对移位寄存器正向扫描时，第一直流电压信号VDS处于高电平，第二直流电压信号VSD处于低电平，当复位信号RESET为高电平时，第一下拉模块204的第五薄膜晶体管M5导通，将第一直流电压信号VDS的高电平引入到下拉节点PD点，第二下拉模块205中的第七薄膜晶体管M7导通，引入电源负极电压VSS的低电平到输出端子OUTPUT。当对移位寄存器反向扫描时，第一直流电压信号VDS处于低电平，第二直流电压信号VSD处于高电平，当输入信号INPUT为高电平时，第一下拉模块204的第四薄膜晶体管M4导通，将第二直流电压信号VSD的高电平引入到下拉节点PD点，第二下拉模块205中的第七薄膜晶体管M7导通，引入电源负极电压VSS的低电平到输出端子OUTPUT。因此实现当对移位寄存器进行双向扫描时，都能利用直流电压信号对输出端子进行拉低，并且不会受时钟信号高电平的影响，从而减小了时钟信号的占空比，减小了薄膜晶体管的功耗。同时，因为本发明实施例中提供的移位寄存器单元中只包含七个薄膜晶体管，所以减小了移位寄存器的面积，实现了移位寄存器的超窄边框设计。
本发明实施例提供的一种移位寄存器的驱动方法，该方法包括：
输入模块在接收到输入信号端输出的输入信号后，将第一直流电压信号端输出的第一直流电压信号提供给上拉节点，其中，该上拉节点为该输入模块的输出节点；
输出模块在接收到上拉节点输出的电压信号后，将时钟信号端输出的时钟信号提供给该移位寄存器单元的输出端子；
复位模块在接收到复位信号端输出的复位信号后，将第二直流电压信号端输出的第二直流电压信号提供给上拉节点；
第一下拉模块在接受到输入信号端输出的输入信号后，将将第二直流电压信号端输出的第二直流电压信号提供给下拉节点；以及，在接收到复位信号端输出的复位信号后，将第一直流电压信号端输出的第一直流电压信号提供给下拉节点，其中，该下拉节点为该第一下拉模块的输出节点；
第二下拉模块在接收到下拉节点的电压信号后，将电源正极电压端输出的电源正极电压信号提供给下拉节点，并将电源负极电压端输出的电源负极电压提供给输出端子；
其中，当第一直流电压信号处于高电平时，第二直流电压信号处于低电平，当第一直流电压信号处于低电平时，第二直流电压信号处于高电平。
需要说明的是，当对移位寄存器正向扫描时，第一直流电压信号处于高电平，第二直流电压信号处于低电平；当对移位寄存器反向扫描时，第一直流电压信号处于低电平，第二直流电压信号处于高电平。
通过本发明实施例提供的移位寄存器，使得当对移位寄存器双向扫描时，都能实现利用直流电压信号对输出端子进行拉低。从而减小了时钟信号的占空比，减小了薄膜晶体管的功耗。
实施例二
下面将详细描述本发明实施例提供的移位寄存器的驱动方法。
首先，当对移位寄存器正向扫描时，即：第一直流电压信号VDS处于高电平，第二直流电压信号VSD处于低电平时为例进行详细描述。
参见图3的控制信号时序图，本发明实施例一提供的移位寄存器的一种驱动方法，包括：
第一阶段t1，输入信号INPUT为高电平，时钟信号CLK为低电平，复位信号RESET为低电平时，第一薄膜晶体管M1导通将第一直流电压信号VDS的高电平引入到上拉节点PU点；当上拉节点PU点为高电平，给第一电容C1的两端充电，同时连接在上拉节点PU点的第二薄膜晶体管M2导通，引入时钟信号CLK的低电平到输出端子OUTPUT；因为输入信号INPUT为高电平，第四薄膜晶体管M4导通，引入第二直流电压信号VSD的低电平给下拉节点PD点，同时电源正极电压信号VDD的高电平第六薄膜晶体管M6导通，引入高电平给下拉节点PD点，此时下拉节点PD点为高电平和低电平的叠加，所以下拉节点PD点不是高电平，第七薄膜晶体管M7关断。所以第一阶段t1内，输出端子OUTPUT输出低电平。
第二阶段t2，输入信号INPUT为低电平，时钟信号CLK为高电平，复位信号RESET为低电平时，第一薄膜晶体管M1关断，由于第一电容C1的自举作用，上拉节点PU点再次被拉高，PU点为高电平，第二薄膜晶体管M2持续导通，引入时钟信号CLK的高电平到输出端子OUTPUT；第四薄膜晶体管M4关断，PD点的电平只受第六薄膜晶体管M6的作用，第六薄膜晶体管M6导通引入的电源正极电压VDD的高电平给下拉节点PD点，PD点为高电平，但由于第七薄膜晶体管M7的漏极连接输出端子，输出端子OUTPUT此阶段为高电平，第七薄膜晶体管M7的栅极连接PD点的高电平，使得第七薄膜晶体管关断，所以第二阶段t2电源负极电压VSS的低电平不会引入到输出端子OUTPUT，从而防止输出端子漏电。所以，第二阶段t2内，输出端子OUTPUT输出高电平。
第三阶段t3，输入信号INPUT为低电平，时钟信号CLK为低电平，复位信号RESET为高电平时，第三薄膜晶体管M3导通，引入第二直流电压信号VSD的低电平给上拉节点PU点，上拉节点PU点为低电平，第二薄膜晶体管M2关断；第五薄膜晶体管M5导通，引入第一直流电压信号VDS的高电平给下拉节点PD点，同时第六薄膜晶体管M6的导通，引入电源正极电压VDD的电压，使得上拉节点PD点为高电平，加速了第七薄膜晶体管M7的导通，引入电源负极电压VSS的低电平给输出端子OUTPUT，所以第三阶段t3内，输出端子OUTPUT输出低电平。
在第三阶段t3之后，输出端OUTPUT持续为低电平，直到下次出现输入信号INPUT为高电平，即再次依次出现第一阶段t1、第二阶段t2和第三阶段t3的时序，并再次执行第一阶段t1、第二阶段t2和第三阶段t3，即为：使第四薄膜晶体管M4和第五薄膜晶体管M5以及第七薄膜晶体管M7轮流对OUTPUT点放电，使得移位寄存器除了输出高电平的时间段，其余时间段中输出端子OUTPUT点始终保持低电平。并且在第二阶段t2内，将第七薄膜晶体管M7关断，防止在输出端子OUTPUT输出高电平时产生漏电。因此，本发明实施例提供的移位寄存器在第三阶段t3内通过第一直流电压信号VDS的高电平引入到下拉节点PD点，从而导通第七薄膜晶体管M7，引入电源负极电压VSS低电压给输出端子OUTPUT，使得输出端子OUTPUT输出低电平。
其次，当对移位寄存器反向扫描时，即：第一直流电压信号VDS处于低电平，第二直流电压信号VSD处于高电平时为例进行详细描述。
参见图4的控制信号时序图，本发明实施例一提供的移位寄存器的另一种驱动方法，包括：
第一阶段t1，输入信号INPUT为低电平，时钟信号CLK为低电平，复位信号RESET为高电平时，第三薄膜晶体管M3导通将第二直流电压信号VSD的高电平引入到上拉节点PU点；当上拉节点PU点为高电平，给第一电容C1的两端充电，同时连接在上拉节点PU点的第二薄膜晶体管M2导通，引入时钟信号CLK的低电平到输出端子OUTPUT；因为复位信号RESET为高电平，第五薄膜晶体管M5导通，引入第一直流电压信号VDS的低电平给下拉节点PD点，同时因为电源正极电压信号VDD的高电平，第六薄膜晶体管M6导通，引入高电平给下拉节点PD点，此时下拉节点PD点为高电平和低电平的叠加，所以下拉节点PD点不是高电平，第七薄膜晶体管M7关断。所以第一阶段t1内，输出端子OUTPUT输出低电平。
第二阶段t2，输入信号INPUT为低电平，时钟信号CLK为高电平，复位信号RESET为低电平时，第三薄膜晶体管M3关断，由于第一电容C1的自举作用，上拉节点PU点再次被拉高，PU点持续为高电平，第二薄膜晶体管M2持续导通，引入时钟信号CLK的高电平给输出端子OUTPUT；第五薄膜晶体管M5关断，PD点的电平只受第六薄膜晶体管M6的作用，第六薄膜晶体管M6导通引入的电源正极电压VDD的高电平给下拉节点PD点，PD点为高电平，但由于第七薄膜晶体管M7的漏极连接输出端子OUTPUT，且输出端子OUTPUT为高电平，第七薄膜晶体管M7的栅极连接PD点的高电平，使得第七薄膜晶体管关断，所以第二阶段t2电源负极电压VSS的低电平不会引入到输出端子OUTPUT，从而防止输出端子OUTPUT漏电。所以，第二阶段t2内，输出端子OUTPUT输出高电平。
第三阶段t3，输入信号INPUT为高电平，时钟信号CLK为低电平，复位信号RESET为低电平时，第一薄膜晶体管M1导通，引入第一直流电压信号VDS的低电平给上拉节点PU点，上拉节点PU点为低电平，第二薄膜晶体管M2关断；第四薄膜晶体管M4导通，引入第二直流电压信号VSD的高电平给下拉节点PD点，同时第六薄膜晶体管M6的导通，引入电源正极电压VDD的电压，使得上拉节点PD点为高电平，加速了第七薄膜晶体管M7的导通，引入电源负极电压VSS的低电平给输出端子OUTPUT，所以第三阶段t3输出端子OUTPUT输出低电平。
在第三阶段t3之后，输出端OUTPUT持续为低电平，直到下次出现复位信号RESET为高电平，即再次依次出现第一阶段t1、第二阶段t2和第三阶段t3的时序，并再次执行第一阶段t1、第二阶段t2和第三阶段t3，即为：使第五薄膜晶体管M5和第四薄膜晶体管M4以及第七薄膜晶体管M7轮流对OUTPUT点放电，使得移位寄存器除了输出端子OUTPUT输出高电平的时间段，其余时间段中OUTPUT点始终保持低电平。并且在第二阶段t2内，将第七薄膜晶体管M7关断，防止在输出端子OUTPUT输出高电平时产生漏电。因此，本发明实施例提供的移位寄存器在第三阶段t3内通过第二直流电压信号VSD的高电平引入到下拉节点PD点，从而导通第七薄膜晶体管M7引入电源负极电压VSS的低电平给输出端子OUTPUT，使得输出端子OUTPUT输出低电平。
综上所述，当对移位寄存器正向扫描时，第一直流电压信号VDS处于高电平，第二直流电压信号VSD处于低电平，第五薄膜晶体管M5导通，将第一直流电压信号VDS的高电平引入到下拉节点PD点，第七薄膜晶体管M7导通，引入电源负极电压VSS的低电平到输出端子OUTPUT；当对移位寄存器反向扫描时，第一直流电压信号VDS处于低电平，第二直流电压信号VSD处于高电平，第四薄膜晶体管M4导通，将第二直流电压信号VSD的高电平引入到下拉节点PD点，第七薄膜晶体管M7导通，引入电源负极电压VSS的低电平到输出端子OUTPUT。所以，当对移位寄存器双向扫描时，通过第一下拉单元中第四薄膜晶体管M4和第五薄膜晶体管M5轮流导通，将直流电压信号的高电平引入到下拉节点PD点，从而使得第七薄膜晶体管M7导通，引入电源负极电压VSS给输出端子OUTPUT，从而实现利用直流电压信号对输出端子OUTPUT进行拉低，并且不会受时钟信号高电平的影响，从而减小了时钟信号的占空比，减小了薄膜晶体管的功耗。
实施例三
参见图5，本发明实施例提供的一种栅极驱动装置，包括本发明实施例提供的任一移位寄存器，其中包括级联的如本发明实施例一中提供的移位寄存器单元，其中，
如果整个栅极驱动电路总共有N级移位寄存器单元(GOA unit)，N为栅线数量，其中的第一级的输入INPUT信号由垂直开启信号(Start Vertical，STV)提供，第一级的复位RESET信号由第二级的输出OUTPUT信号提供，第N级的INPUT由第N-1级的输出提供，第N级的RESET信号由RESET单元提供。例如，第n级(1<n<N)的输入信号INTPUT由n-1级的输出OUTPUT提供，第n级的复位信号RESET由n+1级的输出OUTPUT提供。
本发明实施例提供了一种显示面板，包括本发明实施例提供的栅极驱动装置。
综上所述，本发明实施例提供的一种移位寄存器，包括多个级联的移位寄存器单元，该移位寄存器单元包括：响应于输入信号端输出的输入信号的输入模块，响应于上拉节点输出的电压信号的输出模块，响应于复位信号端输出的复位信号的复位模块，响应于输入信号端输出的输入信号和复位信号端输出的复位信号的第一下拉模块，响应于下拉节点的电压信号的第二下拉模块。使得移位寄存器利用直流电压信号对输出端子进行拉低，改善了时钟信号的占空比，从而减小了薄膜晶体管的功耗。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种移位寄存器，包括多个级联的移位寄存器单元，其特征在于，每一移位寄存器单元包括：输入模块、输出模块、复位模块、第一下拉模块和第二下拉模块；其中，
输入模块，响应于输入信号端输出的输入信号，用于将第一直流电压信号端输出的第一直流电压信号提供给上拉节点，其中，该上拉节点为该输入模块的输出节点；
输出模块，响应于所述上拉节点输出的电压信号，用于将时钟信号端输出的时钟信号提供给该移位寄存器单元的输出端子；
复位模块，响应于复位信号端输出的复位信号，用于将第二直流电压信号端输出的第二直流电压信号提供给所述上拉节点；
第一下拉模块，响应于输入信号端输出的输入信号，用于将第二直流电压信号端输出的第二直流电压信号提供给下拉节点；以及，响应于复位信号端输出的复位信号，用于将第一直流电压信号端输出的第一直流电压信号提供给所述下拉节点，其中，该下拉节点为该第一下拉模块的输出节点；
第二下拉模块，响应于所述下拉节点的电压信号，用于将电源正极电压端输出的电源正极电压信号提供给所述下拉节点，并将电源负极电压端输出的电源负极电压提供给所述输出端子；
其中，当第一直流电压信号处于高电平时，第二直流电压信号处于低电平，当第一直流电压信号处于低电平时，第二直流电压信号处于高电平。
2.根据权利要求1所述的移位寄存器，其特征在于，当对所述移位寄存器正向扫描时，第一直流电压信号处于高电平，第二直流电压信号处于低电平；当对所述移位寄存器反向扫描时，第一直流电压信号处于低电平时，第二直流电压信号处于高电平。
3.根据权利要求1所述的移位寄存器，其特征在于，所述输入模块，包括：
第一薄膜晶体管，该第一薄膜晶体管的控制端连接输入信号端，该第一薄膜晶体管的输入端连接第一直流电压信号端，该第一薄膜晶体管的输出端作为该输入模块的输出节点。
4.根据权利要求1所述的移位寄存器，其特征在于，所述输出模块，包括：
第二薄膜晶体管，该第二薄膜晶体管的控制端连接所述上拉节点，该第二薄膜晶体管的输入端连接时钟信号端，该第二薄膜晶体管的输出端连接所述输出端子；
第一电容，连接于所述上拉节点和所述输出端子之间。
5.根据权利要求1所述的移位寄存器，其特征在于，所述复位模块，包括：
第三薄膜晶体管，该第三薄膜晶体管的控制端连接复位信号端，该第三薄膜晶体管的输入端连接第二直流电压信号端，该第三薄膜晶体管的输出端连接所述上拉节点。
6.根据权利要求1所述的移位寄存器，其特征在于，所述第一下拉模块，包括：
第四薄膜晶体管，该第四薄膜晶体管的控制端连接输入信号端，该第四薄膜晶体管的输入端连接第二直流电压信号端，该第四薄膜晶体管的输出端作为该第一下拉模块的输出节点；
第五薄膜晶体管，该第五薄膜晶体管的控制端连接复位信号端，该第五薄膜晶体管的输入端连接第一直流电压信号端，该第五薄膜晶体管的输出端连接所述下拉节点。
7.根据权利要求1所述的移位寄存器，其特征在于，所述第二下拉模块，包括：
第六薄膜晶体管，该第六薄膜晶体管的控制端和输入端连接电源正极电压端，该第六薄膜晶体管的输出端连接所述下拉节点；
第七薄膜晶体管，该第七薄膜晶体管的控制端连接所述下拉节点，该第七薄膜晶体管的输入端连接电源负极电压端，该第七薄膜晶体管的输出端连接所述输出端子。
8.一种栅极驱动装置，其特征在于，包括如权利要求1～7任一权项所述的移位寄存器。
9.一种显示面板，其特征在于，包括如权利要求8所述的栅极驱动装置。
10.一种权利要求1-7任一权项所述的移位寄存器的驱动方法，其特征在于，该方法包括：
所述输入模块在接收到输入信号端输出的输入信号后，将第一直流电压信号端输出的第一直流电压信号提供给所述上拉节点，其中，该上拉节点为该输入模块的输出节点；
所述输出模块在接收到所述上拉节点输出的电压信号后，将时钟信号端输出的时钟信号提供给该移位寄存器单元的输出端子；
所述复位模块在接收到复位信号端输出的复位信号后，将第二直流电压信号端输出的第二直流电压信号提供给所述上拉节点；
所述第一下拉模块在接受到输入信号端输出的输入信号后，将将第二直流电压信号端输出的第二直流电压信号提供给下拉节点；以及，在接收到复位信号端输出的复位信号后，将第一直流电压信号端输出的第一直流电压信号提供给所述下拉节点，其中，该下拉节点为该第一下拉模块的输出节点；
所述第二下拉模块在接收到所述下拉节点的电压信号后，将电源正极电压端输出的电源正极电压信号提供给所述下拉节点，并将电源负极电压端输出的电源负极电压提供给所述输出端子；
其中，当第一直流电压信号处于高电平时，第二直流电压信号处于低电平，当第一直流电压信号处于低电平时，第二直流电压信号处于高电平。
11.根据权利要求10所述的移位寄存器的驱动方法，其特征在于，当对所述移位寄存器正向扫描时，第一直流电压信号处于高电平，第二直流电压信号处于低电平；当对所述移位寄存器反向扫描时，第一直流电压信号处于低电平时，第二直流电压信号处于高电平。
CN201510191089.9A 2015-04-21 2015-04-21 移位寄存器及其驱动方法、栅极驱动装置、显示面板 Active CN104732951B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510191089.9A CN104732951B (zh) 2015-04-21 2015-04-21 移位寄存器及其驱动方法、栅极驱动装置、显示面板
EP15889630.8A EP3288018A4 (en) 2015-04-21 2015-07-20 Shift register and drive method therefor, gate drive apparatus and display panel
PCT/CN2015/084472 WO2016169141A1 (zh) 2015-04-21 2015-07-20 移位寄存器及其驱动方法、栅极驱动装置、显示面板
US14/913,299 US20170061913A1 (en) 2015-04-21 2015-07-20 Shift register and driving method thereof, gate driving device, display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510191089.9A CN104732951B (zh) 2015-04-21 2015-04-21 移位寄存器及其驱动方法、栅极驱动装置、显示面板

Publications (2)

Publication Number Publication Date
CN104732951A true CN104732951A (zh) 2015-06-24
CN104732951B CN104732951B (zh) 2017-03-01

Family

ID=53456793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510191089.9A Active CN104732951B (zh) 2015-04-21 2015-04-21 移位寄存器及其驱动方法、栅极驱动装置、显示面板

Country Status (4)

Country Link
US (1) US20170061913A1 (zh)
EP (1) EP3288018A4 (zh)
CN (1) CN104732951B (zh)
WO (1) WO2016169141A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161063A (zh) * 2015-09-14 2015-12-16 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN105185333A (zh) * 2015-09-14 2015-12-23 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
WO2016169141A1 (zh) * 2015-04-21 2016-10-27 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置、显示面板
CN107610737A (zh) * 2017-10-26 2018-01-19 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108682380A (zh) * 2018-07-26 2018-10-19 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN111243489A (zh) * 2020-03-24 2020-06-05 合肥鑫晟光电科技有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN111710302A (zh) * 2020-07-14 2020-09-25 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN114495829A (zh) * 2019-01-04 2022-05-13 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104575430B (zh) * 2015-02-02 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104821146B (zh) * 2015-04-24 2017-05-24 北京大学深圳研究生院 栅极驱动电路及其单元和一种显示装置
CN104992661B (zh) * 2015-07-29 2017-09-19 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
US9824658B2 (en) * 2015-09-22 2017-11-21 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit and liquid crystal display device
CN105118417B (zh) * 2015-09-25 2017-07-25 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105118418B (zh) * 2015-09-25 2017-08-11 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN108573668B (zh) * 2017-03-10 2021-05-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107633834B (zh) * 2017-10-27 2020-03-31 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
CN111105759B (zh) * 2018-10-25 2021-04-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
TWI730722B (zh) * 2020-04-14 2021-06-11 友達光電股份有限公司 驅動裝置與顯示裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060164376A1 (en) * 2002-09-05 2006-07-27 Samsung Electronics Co., Ltd. Shift resister and liquid crystal display having the same
KR20070011953A (ko) * 2005-07-22 2007-01-25 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
CN101752005A (zh) * 2008-12-20 2010-06-23 乐金显示有限公司 移位寄存器
CN102930812A (zh) * 2012-10-09 2013-02-13 北京京东方光电科技有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示器
CN102956186A (zh) * 2012-11-02 2013-03-06 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路与液晶显示器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
KR101066493B1 (ko) * 2004-12-31 2011-09-21 엘지디스플레이 주식회사 쉬프트 레지스터
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
US8344989B2 (en) * 2007-12-31 2013-01-01 Lg Display Co., Ltd. Shift register
CN101556833B (zh) * 2008-04-11 2011-12-28 北京京东方光电科技有限公司 移位寄存器及液晶显示器栅极驱动装置
JP5473686B2 (ja) * 2010-03-11 2014-04-16 三菱電機株式会社 走査線駆動回路
CN102629444B (zh) * 2011-08-22 2014-06-25 北京京东方光电科技有限公司 栅极集成驱动电路、移位寄存器及显示屏
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
KR101354365B1 (ko) * 2011-12-30 2014-01-23 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN103021466B (zh) * 2012-12-14 2016-08-03 京东方科技集团股份有限公司 移位寄存器及其工作方法、栅极驱动装置、显示装置
CN103021318B (zh) * 2012-12-14 2016-02-17 京东方科技集团股份有限公司 移位寄存器及其工作方法、栅极驱动装置、显示装置
KR102072214B1 (ko) * 2013-07-09 2020-02-03 삼성디스플레이 주식회사 주사 구동 장치 및 이를 포함하는 표시 장치
TWI517117B (zh) * 2014-01-20 2016-01-11 友達光電股份有限公司 移位暫存器及其控制方法
CN104064153B (zh) * 2014-05-19 2016-08-31 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN104318909B (zh) * 2014-11-12 2017-02-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板
CN104392704A (zh) * 2014-12-15 2015-03-04 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN104732951B (zh) * 2015-04-21 2017-03-01 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置、显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060164376A1 (en) * 2002-09-05 2006-07-27 Samsung Electronics Co., Ltd. Shift resister and liquid crystal display having the same
KR20070011953A (ko) * 2005-07-22 2007-01-25 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
CN101752005A (zh) * 2008-12-20 2010-06-23 乐金显示有限公司 移位寄存器
CN102930812A (zh) * 2012-10-09 2013-02-13 北京京东方光电科技有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示器
CN102956186A (zh) * 2012-11-02 2013-03-06 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路与液晶显示器

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016169141A1 (zh) * 2015-04-21 2016-10-27 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置、显示面板
CN105185333A (zh) * 2015-09-14 2015-12-23 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN105161063B (zh) * 2015-09-14 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN105185333B (zh) * 2015-09-14 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN105161063A (zh) * 2015-09-14 2015-12-16 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN107610737B (zh) * 2017-10-26 2023-07-21 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107610737A (zh) * 2017-10-26 2018-01-19 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108682380A (zh) * 2018-07-26 2018-10-19 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN108682380B (zh) * 2018-07-26 2021-01-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN114495829A (zh) * 2019-01-04 2022-05-13 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN111243489B (zh) * 2020-03-24 2022-11-01 合肥鑫晟光电科技有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN111243489A (zh) * 2020-03-24 2020-06-05 合肥鑫晟光电科技有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
US11749155B2 (en) 2020-03-24 2023-09-05 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register and driving method thereof, gate driving circuit
CN111710302A (zh) * 2020-07-14 2020-09-25 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Also Published As

Publication number Publication date
CN104732951B (zh) 2017-03-01
EP3288018A1 (en) 2018-02-28
WO2016169141A1 (zh) 2016-10-27
EP3288018A4 (en) 2018-11-14
US20170061913A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
CN104732951A (zh) 移位寄存器及其驱动方法、栅极驱动装置、显示面板
CN102982777B (zh) 显示装置的栅极驱动电路
CN102682699B (zh) 栅极驱动电路及显示器
CN105304011B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN102915698B (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN103400558B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US9666152B2 (en) Shift register unit, gate driving circuit and display device
CN102013244B (zh) 液晶显示器驱动电路及相关驱动方法
CN102682689B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN108281123A (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN105118473B (zh) 移位寄存器单元、移位寄存器及驱动方法、阵列基板
US20150325190A1 (en) Shift register unit, gate driving circuit and display device
CN105206243A (zh) 一种移位寄存器、栅极集成驱动电路及显示装置
CN103413514A (zh) 移位寄存器单元、移位寄存器和显示装置
CN103050106A (zh) 栅极驱动电路、显示模组和显示器
CN105427825A (zh) 一种移位寄存器、其驱动方法及栅极驱动电路
CN108648705A (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN102402936B (zh) 栅极驱动电路单元、栅极驱动电路和显示装置
CN104575409A (zh) 液晶显示器及其双向移位暂存装置
CN108648714A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN110648621B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN106601175A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN109697963A (zh) 栅极驱动电路及其驱动方法和显示装置
CN104700812A (zh) 一种移位寄存器及阵列基板栅极驱动装置
CN104732945A (zh) 移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant