CN108682380B - 移位寄存器及其驱动方法、栅极驱动电路和显示装置 - Google Patents

Abstract

本发明提供一种移位寄存器及其驱动方法、栅极驱动电路和显示装置，移位寄存器包括：输入控制模块，与正向输入端、反向输入端、帧扫描控制端、帧间控制端、正向输入节点和反向输入节点相连；正向输入模块，与上拉控制节点、正向输入节点和正向扫描控制端相连；反向输入模块，与反向输入节点、上拉控制节点和反向扫描控制端相连；上拉控制模块，与上拉控制节点、帧扫描控制端和上拉节点相连；上拉模块，与上拉节点、时钟信号端和移位寄存器的输出端相连；第一稳压模块，连接在所述上拉节点与移位寄存器的输出端之间。本发明能够保证移位寄存器在切换扫描模式时可以正常输出。

Description

移位寄存器及其驱动方法、栅极驱动电路和显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。

背景技术

目前，用于双向扫描的移位寄存器在正向扫描模式下，在输入阶段，第一输入晶体管将高电平信号传输至上拉节点，从而为上拉节点充电；在复位阶段，第二输入晶体管将低电平信号传输至上拉节点，从而对上拉节点复位；在反向扫描模式下，在输入阶段，第二输入晶体管将高电平信号传输至上拉节点；第一输入晶体管将低电平信号传输至上拉节点。因此，第一输入晶体管在两种扫描模式下的导通方向相反，第二输入晶体管在两种扫描模式下的导通方向也相反。但是，当晶体管长时间处于单向导通状态后，容易发生特性漂移，从而导致扫描模式切换时，两个输入晶体管无法正常工作，从而影响移位寄存器的输出结果。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种移位寄存器及其驱动方法、栅极驱动电路和显示装置，以防止输入晶体管因长时间单向导通而发生特性漂移，从而保证移位寄存器在切换扫描模式时可以正常输出。

为了解决上述技术问题之一，本发明提供一种移位寄存器，包括：

输入控制模块，与正向输入端、反向输入端、帧扫描控制端、帧间控制端、正向输入节点和反向输入节点相连，用于在所述帧扫描控制端提供的有效信号的控制下，将所述正向输入端的信号传输至所述正向输入节点、将所述反向输入端的信号传输至所述反向输入节点；并在所述帧间控制端提供的有效信号的控制下，将所述帧间控制端的信号传输至所述正向输入节点和所述反向输入节点；

正向输入模块，与上拉控制节点、所述正向输入节点和正向扫描控制端相连，用于在所述正向输入节点的有效电位的控制下，将所述正向扫描控制端与所述上拉控制节点导通；

反向输入模块，与所述反向输入节点、所述上拉控制节点和反向扫描控制端相连，用于在所述反向输入节点的有效电位的控制下，将所述反向扫描控制端与所述上拉控制节点导通；

上拉控制模块，与所述上拉控制节点、所述帧扫描控制端和上拉节点相连，用于在所述上拉控制节点的有效电位的控制下，将所述帧扫描控制端的信号传输至所述上拉节点；

上拉模块，与所述上拉节点、时钟信号端和所述移位寄存器的输出端相连，用于在所述上拉节点的有效电位的控制下，将所述时钟信号端的信号传输至移位寄存器的输出端；

第一稳压模块，连接在所述上拉节点与移位寄存器的输出端之间，用于稳定所述上拉节点与所述输出端之间的电压。

优选地，所述移位寄存器还包括：

第一下拉控制模块，与所述帧扫描控制端、下拉节点、所述上拉控制节点和无效信号端相连，用于在所述上拉控制节点的有效电位的控制下，将所述无效信号端提供的无效信号传输至所述下拉节点；并在所述帧扫描控制端提供的有效信号的控制下，将所述帧扫描控制端提供的信号传输至所述下拉节点；

下拉模块，与所述下拉节点、所述上拉节点、所述移位寄存器的输出端和所述无效信号端相连，用于在所述下拉节点的有效电位的控制下，将所述无效信号端提供的无效信号传输至所述上拉节点和所述移位寄存器的输出端；

输出控制模块，与所述帧间控制端、所述移位寄存器的输出端和所述无效信号端导通，用于在所述帧间控制端提供的有效信号的控制下，将所述无效信号端提供的无效信号传输至所述移位寄存器的输出端；

其中，所述第一下拉控制模块将所述无效信号端的无效信号传输至所述下拉节点的速度大于所述下拉模块将所述无效信号端的无效信号传输至所述上拉节点的速度。

优选地，所述移位寄存器还包括第二下拉控制模块，该第二下拉控制模块与所述上拉节点、所述下拉节点和所述无效信号端相连，用于在所述上拉节点的有效电位的控制下，将所述无效信号端的信号传输至所述下拉节点。

优选地，所述移位寄存器还包括第二稳压模块，所述第二稳压模块连接在所述上拉节点与无效信号端之间，用于稳定所述上拉节点与所述无效信号端之间的电压。

优选地，所述输入控制模块包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，

所述第一晶体管的栅极和所述第二晶体管的栅极均与所述帧扫描控制端相连，所述第一晶体管的第一极与所述正向输入端相连，所述第一晶体管的第二极与所述正向输入节点相连；

所述第二晶体管的第一极与所述反向输入端相连，所述第二晶体管的第二极与所述反向输入节点相连；

所述第三晶体管的栅极和第二极、所述第四晶体管的栅极和第一极均与所述帧间控制端相连，所述第三晶体管的第一极与所述正向输入节点相连，所述第四晶体管的第二极与所述反向输入节点相连。

优选地，所述正向输入模块包括第五晶体管，所述第五晶体管的栅极与所述正向输入节点相连，所述第五晶体管的第一极与所述正向扫描控制端相连，所述第五晶体管的第二极与所述上拉控制节点相连；

所述反向输入模块包括第六晶体管，所述第六晶体管的栅极与所述反向输入节点相连，所述第六晶体管的第一极与所述上拉控制节点相连，所述第六晶体管的第二极与所述反向扫描控制端相连。

优选地，所述上拉控制模块包括第七晶体管，所述第七晶体管的栅极与所述上拉控制节点相连，所述第七晶体管的第一极与所述帧扫描控制端相连，所述第七晶体管的第二极与上拉节点相连；

所述上拉模块包括第八晶体管，所述第八晶体管的栅极与所述上拉节点相连，所述第八晶体管的第一极与所述时钟信号端相连，所述第八晶体管的第二极与所述移位寄存器的输出端相连；

所述第一稳压模块包括第一电容，所述第一电容的两端分别与所述上拉节点和所述移位寄存器的输出端相连。

优选地，所述第一下拉控制模块包括第九晶体管和第十晶体管，所述第九晶体管的栅极和第一极均与所述帧扫描控制端相连，所述第九晶体管的第二极与所述下拉节点相连；所述第十晶体管的栅极与所述上拉控制节点相连，所述第十晶体管的第一极与所述下拉节点相连，所述第十晶体管的第二极与所述无效信号端相连；

所述下拉模块包括第十一晶体管和第十二晶体管，所述第十一晶体管的栅极和所述第十二晶体管的栅极均与所述下拉节点相连，所述第十一晶体管的第一极与所述上拉节点相连，所述第十一晶体管的第二极与所述无效信号端相连；所述第十二晶体管的第一极与所述移位寄存器的输出端相连，所述第十二晶体管的第二极与所述无效信号端相连；

所述输出控制模块包括第十三晶体管，所述第十三晶体管的栅极与所述帧间控制端相连，所述第十三晶体管的第一极与所述移位寄存器的输出端相连，所述第十三晶体管的第二极与所述无效信号端相连。

优选地，所述第二下拉控制模块包括第十四晶体管，所述第十四晶体管的栅极与所述上拉节点相连，所述第十四晶体管的第一极与所述下拉节点相连，所述第十四晶体管的第二极与所述无效信号端相连。

优选地，所述第二稳压模块包括第二电容，所述第二电容的两端分别与所述上拉节点和所述无效信号端相连。

相应地，本发明还提供一种上述移位寄存器的驱动方法，包括：

在正向扫描模式下：

在帧扫描阶段中的输入子阶段，输入控制模块将正向输入端提供的有效信号传输至正向输入节点，正向输入模块将正向扫描控制端提供的有效信号传输至上拉控制节点，所述上拉控制模块将所述帧扫描控制端的有效信号传输至上拉节点；在复位子阶段，反向输入模块将反向扫描控制端的无效信号传输至上拉控制节点；

在帧间隔阶段，所述输入控制模块将帧间控制端的有效信号传输至所述正向输入节点和反向输入节点，所述反向扫描控制端提供的有效信号通过正向输入模块和反向输入模块向提供无效信号的正向扫描控制端传输；

在反向扫描模式下：

在帧扫描阶段的输入子阶段，输入控制模块将反向输入端的有效信号传输至反向输入节点，所述反向输入模块将所述反向扫描控制端的有效信号传输至上拉控制节点，所述上拉控制模块将所述帧扫描控制端的有效信号传输至上拉节点；在复位子阶段，正向输入模块将正向扫描控制端的无效信号传输至上拉控制节点；

在帧间隔阶段，所述输入控制模块将帧间控制端的有效信号传输至所述正向输入节点和反向输入节点，所述正向扫描控制端提供的有效信号通过正向输入模块和反向输入模块向处于无效电位的反向扫描控制端传输；

在每个帧扫描阶段中的输出子阶段，所述上拉模块将所述时钟信号端的有效信号传输至移位寄存器的输出端。

相应地，本发明还提供一种栅极驱动电路，包括多个级联的移位寄存器，所述移位寄存器为如上所述的移位寄存器，每三个依次级联的移位寄存器中，中间一级移位寄存器的输出端与上一级移位寄存器的反向输入端、下一级移位寄存器的正向输入端均相连。

相应地，本发明还提供一种显示装置，包括上述栅极驱动电路。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1是本发明实施例一提供的移位寄存器的模块结构示意图；

图2是本发明实施例一提供的移位寄存器的第二种模块结构示意图；

图3是本发明实施例一提供的移位寄存器的具体结构示意图；

图4是本发明实施例一中的移位寄存器在正向扫描模式下的信号时序图；

图5是本发明实施例一中的移位寄存器在反向扫描模式下的信号时序图；

图6是本发明实施例三提供的栅极驱动电路的结构示意图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

实施例一

图1是本发明实施例一提供的移位寄存器的模块结构示意图，如图1所示，所述移位寄存器包括输入控制模块1、正向输入模块2、反向输入模块3、上拉控制模块4、上拉模块5和第一稳压模块6。其中：

输入控制模块1与移位寄存器的正向输入端IN、移位寄存器的反向输入端IN_B、帧扫描控制端GCH、帧间控制端GCL、正向输入节点PI和反向输入节点PI_B相连，输入控制模块1用于在帧扫描控制端GCH提供的有效信号的控制下，将正向输入端IN的信号传输至正向输入节点PI、将反向输入端IN_B的信号传输至反向输入节点PI_B；并在帧间控制端GCL提供的有效信号的控制下，将帧间控制端GCL的信号传输至正向输入节点PI和反向输入节点PI_B。

正向输入模块2与上拉控制节点PUCN、正向输入节点PI和正向扫描控制端VDS相连，用于在所述正向输入节点PI的有效电位的控制下，将正向扫描控制端VDS与上拉控制节点PUCN导通。

反向输入模块3与反向输入节点PI_B、上拉控制节点PUCN和反向扫描控制端VSD相连，用于在反向输入节点PI_B的有效电位的控制下，将反向扫描控制端VSD与上拉控制节点PUCN导通。

上拉控制模块4与上拉控制节点PUCN、帧扫描控制端GCH和上拉节点PU相连，用于在上拉控制节点PUCN的有效电位的控制下，将帧扫描控制端GCH的信号传输至上拉节点PU。

上拉模块5与上拉节点PU、时钟信号端CLK和所述移位寄存器的输出端OUT相连，用于在上拉节点PU的有效电位的控制下，将时钟信号端的信号传输至移位寄存器的输出端OUT。

第一稳压模块6连接在上拉节点PU与移位寄存器的输出端OUT之间，用于稳定上拉节点PU与移位寄存器的输出端OUT之间的电压。

其中，帧扫描控制端GCH用于在每个帧扫描阶段提供有效信号，并在每相邻两个帧扫描阶段之间的帧间隔阶段提供无效信号。帧间控制端GCL用于在每个帧扫描阶段提供无效信号，并在每个帧间隔阶段提供有效信号。正向扫描控制端VDS用于在正向扫描模式下的帧扫描阶段和反向扫描模式下的帧间隔阶段提供有效信号，并在正向扫描模式下的帧间隔阶段和反向扫描模式下的帧扫描阶段提供无效信号。反向扫描控制端VSD用于在正向扫描模式下的帧间隔阶段和反向扫描模式下的帧扫描阶段提供有效信号，并在正向扫描模式下的帧扫描阶段和反向扫描模式下的帧间隔阶段提供无效信号。

以正向扫描模式为例，移位寄存器在帧扫描阶段工作时，在输入子阶段，移位寄存器的正向输入端IN提供有效信号、反向输入端IN_B提供无效信号，从而使得输入控制模块1将正向输入端IN的有效信号传输至正向输入节点PI、将反向输入端IN_B的无效信号传输至反向输入节点PI_B，进而使得正向输入模块2正向导通，以将正向扫描控制端VDS提供的有效信号传输至上拉控制节点PUCN；此时，上拉控制模块4将帧扫描控制端GCH的有效信号传输至上拉节点PU。在输出子阶段，上拉模块5将时钟信号端CLK的有效信号传输至移位寄存器的输出端OUT。在复位子阶段，移位寄存器的正向输入端IN提供无效信号、反向输入端IN_B提供有效信号，从而使得输入控制模块1将正向输入端IN的无效信号传输至正向输入节点PI、将反向输入端IN_B的有效信号传输至反向输入节点PI_B，进而使得反向输入模块3将反向扫描控制端VSD提供的无效信号传输至上拉控制节点PUCN(此时，反向输入模块3中的电流由上拉控制节点PUCN流向反向扫描控制端VSD，反向输入模块3正向导通)。在帧间隔阶段，输入控制模块1将帧间控制端GCL提供的有效信号传输至正向输入节点PI和反向输入节点PI_B，从而使得正向输入模块2和反向输入模块3均反向导通，反向扫描控制端VSD的有效信号向正向扫描控制端VDS导通。

可见，在正向扫描模式下，正向输入模块2在帧扫描阶段和帧间隔阶段的导通方向相反，反向输入模块3在帧扫描阶段与帧间隔阶段也相反，那么，当正向输入模块2和反向输入模块3均采用晶体管时，两个晶体管各自在帧扫描阶段和帧间隔阶段的导通方向也是相反的，从而改善了晶体管因长时间单向导通而导致的特性漂移，进而改善因晶体管特性漂移而导致切换扫描方向时晶体管工作异常的问题。而在帧间隔阶段，当上拉控制节点PUCN达到有效电位时，上拉控制模块4则将帧扫描控制端GCH的无效信号传输至上拉节点PU，从而使上拉模块5关断，防止时钟信号端CLK的信号影响移位寄存器输出端OUT的信号；因此，本发明的移位寄存器可以在实现双向扫描的同时，保证移位寄存器的稳定输出。

同理，在反向扫描模式下，正向输入模块2在帧扫描阶段和帧间隔阶段的导通方向相反，反向输入模块3在帧扫描阶段和帧间隔阶段的导通方向也相反。移位寄存器在反向扫描模式下的工作原理与正向扫描模式下相同，这里不再赘述。

进一步地，如图1所示，所述移位寄存器还包括第一下拉控制模块7、下拉模块8和输出控制模块9。其中，

第一下拉控制模块7与帧扫描控制端GCH、下拉节点PD、上拉控制节点PUCN和无效信号端VGL相连，用于在上拉控制节点PUCN的有效电位的控制下，将无效信号端VGL提供的无效信号传输至下拉节点PD；并在帧扫描控制端GCH提供的有效信号的控制下，将帧扫描控制端GCH提供的信号传输至下拉节点PD。

下拉模块8与下拉节点PD、上拉节点PU、所述移位寄存器的输出端OUT和无效信号端VGL相连，用于在下拉节点PD的有效电位的控制下，将无效信号端VGL提供的无效信号传输至上拉节点PU和所述移位寄存器的输出端OUT。

输出控制模块9与帧间控制端GCL、所述移位寄存器的输出端OUT和无效信号端VGL导通，用于在帧间控制端GCL提供的有效信号的控制下，将无效信号端VGL提供的无效信号传输至所述移位寄存器的输出端OUT。

其中，第一下拉控制模块7将无效信号端VGL的无效信号传输至下拉节点PD的速度大于下拉模块8将无效信号端VGL的无效信号传输至上拉节点PU的速度。

在移位寄存器工作的输入子阶段，上拉控制节点PUCN达到有效电位，从而使得无效信号端VGL的无效信号通过第一下拉控制模块7传输至下拉节点PD，此时，虽然下拉节点PD也会接收到帧扫描控制端GCH的有效信号，而使下拉模块8将无效信号端VGL的无效信号向上拉节点PU传输，但是，下拉模块8的传输速度小于下拉节点PD接收到无效信号端VGL的无效信号的速度，从而保证了上拉节点PU处于有效电位。在复位子阶段，第一下拉控制模块7将帧扫描控制端GCH提供的有效信号传输至下拉节点PD，在下拉节点PD的有效电位的控制下，下拉模块8将上拉节点PU和输出端OUT均与无效信号端VGL导通，从而拉低上拉节点PU和输出端OUT的电位。在下拉子阶段，下拉节点PD仍处于有效电位；此时，下拉模块8根据下拉节点PD的有效电位将上拉节点PU和输出端OUT均与无效信号端VGL导通，从而进一步拉低上拉节点PU和输出端OUT的电位。

在帧间隔阶段，输出控制模块9根据帧间控制端GCL提供的有效信号将无效信号端VGL的无效信号传输至移位寄存器的输出端OUT，从而保证移位寄存器的输出端OUT在帧间隔阶段处于无效电位。

可以理解的是，当移位寄存器中不设置第一下拉控制模块7和下拉模块8时，在复位子阶段，上拉控制节点PUCN达到高电平电位，从而将帧扫描控制端GCH的有效信号传输至上拉节点PU，而时钟信号端CLK提供无效信号，上拉模块5在上拉节点PU的有效电位控制下，将时钟信号端CLK的无效信号传输至输出端OUT。利用时钟信号端CLK同样可以实现移位寄存器的复位。

进一步地，所述移位寄存器还包括第二稳压模块10。第二稳压模块10连接在所述移位寄存器的上拉节点PU与无效信号端VGL之间，用于稳定上拉节点PU与无效信号端VGL之间的电压。

在采用多级移位寄存器的栅极驱动电路中，移位寄存器之间的距离较近，容易发生信号耦合，从而导致移位寄存器的上拉节点PU的电位容易受到其他移位寄存器上拉节点的电位影响，而第二稳压模块10的设置可以保持本级移位寄存器的上拉节点PU与无效信号端VGL之间的电位的稳定，从而防止上拉节点PU的电位受到其他移位寄存器的干扰。

图2是本发明实施例一提供的移位寄存器的第二种模块结构示意图，和图1相比，所述移位寄存器的第二种模块结构在第一种结构的基础上还包括第二下拉控制模块11，第二下拉控制模块11与上拉节点PU、下拉节点PD和无效信号端VGL相连，用于在上拉节点PU的有效电位的控制下，将无效信号端VGL的无效信号传输至下拉节点PD。

在输入子阶段和输出子阶段，上拉节点PU达到有效电位，以使第二下拉控制模块11将无效信号端VGL的无效信号传输至下拉节点PD，从而防止下拉模块8影响上拉节点PU和输出端OUT的有效电位。

图3是本发明实施例一提供的移位寄存器的具体结构示意图，图3是基于图2中移位寄存器的模块结构的一种具体实例。下面结合图3对本发明的移位寄存器的具体结构进行介绍。

如图3所示，输入控制模块1包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4。第一晶体管M1的栅极和第二晶体管M2的栅极均与帧扫描控制端GCH相连，第一晶体管M1的第一极与正向输入端IN相连，第一晶体管M1的第二极与正向输入节点PI相连。第二晶体管M2的第一极与反向输入端IN_B相连，第二晶体管M2的第二极与反向输入节点PI_B相连。第三晶体管M3的栅极和第二极、第四晶体管M4的栅极和第一极均与帧间控制端GCL相连，第三晶体管M3的第一极与正向输入节点PI相连，所述第四晶体管M4的第二极与反向输入节点PI_B相连。

正向输入模块2包括第五晶体管M5，第五晶体管M5的栅极与正向输入节点PI相连，第五晶体管M5的第一极与所述正向扫描控制端VDS相连，第五晶体管M5的第二极与上拉控制节点PUCN相连。

反向输入模块3包括第六晶体管M6，第六晶体管M6的栅极与反向输入节点PI_B相连，第六晶体管M6的第一极与上拉控制节点PUCN相连，第六晶体管M6的第二极与反向扫描控制端VSD相连。

上拉控制模块4包括第七晶体管M7，第七晶体管的栅极与上拉控制节点PUCN相连，第七晶体管M7的第一极与帧扫描控制端GCH相连，第七晶体管M7的第二极与上拉节点PU相连。

上拉模块5包括第八晶体管M8，第八晶体管M8的栅极与所述上拉节点PU相连，第八晶体管M8的第一极与时钟信号端CLK相连，第八晶体管M8的第二极与移位寄存器的输出端OUT相连。

第一稳压模块6包括第一电容C1，第一电容C1的两端分别与上拉节点PU和移位寄存器的输出端OUT相连。

第一下拉控制模块7包括第九晶体管M9和第十晶体管M10，第九晶体管M9的栅极和第一极均与帧扫描控制端GCH相连，第九晶体管M9的第二极与下拉节点PD相连；第十晶体管M10的栅极与上拉控制节点PUCN相连，第十晶体管M10的第一极与下拉节点PD相连，第十晶体管M10的第二极与无效信号端VGL相连。

下拉模块8包括第十一晶体管M11和第十二晶体管M12，第十一晶体管M11的栅极和第十二晶体管M12的栅极均与下拉节点PD相连，第十一晶体管M11的第一极与上拉节点PU相连，所述第十一晶体管M11的第二极与无效信号端VGL相连；所述第十二晶体管M12的第一极与移位寄存器的输出端OUT相连，所述第十二晶体管M12的第二极与无效信号端VGL相连。

输出控制模块9包括第十三晶体管M13，第十三晶体管M13的栅极与帧间控制端GCL相连，第十三晶体管M13的第一极与移位寄存器的输出端OUT相连，第十三晶体管M13的第二极与无效信号端VGL相连。

第二稳压模块10包括第二电容C2，第二电容C2的两端分别与上拉节点PU和无效信号端VGL相连。

第二下拉控制模块11包括第十四晶体管M14，第十四晶体管M14的栅极与所述上拉节点PU相连，第十四晶体管M14的第一极与下拉节点PD相连，第十四晶体管M14的第二极与无效信号端VGL相连。

本发明中的有效信号为能够使得各晶体管开启的信号，具体地，本发明中的各晶体管均为N型晶体管，各晶体管的第一极和第二极分别为源极和漏极。相应地，有效信号为高电平信号，有效电位为高电平电位；无效信号为低电平信号，无效电位为低电平电位。当然，各晶体管也可以为P型晶体管，相应地，有效信号为低电平信号。

图4是本发明实施例一中的移位寄存器在正向扫描模式下的信号时序图，图5是本发明实施例一中的移位寄存器在反向扫描模式下的信号时序图。下面结合图3至图5对本发明的移位寄存器的工作过程进行介绍。

对于正向扫描模式，如图4所示，在每个帧扫描阶段Ts中，帧扫描控制端GCH、正向扫描控制端VDS均提供高电平信号，帧间控制端GCL、反向扫描控制端VSD均提供低电平信号。在帧扫描阶段中，移位寄存器的工作过程具体如下：

在输入子阶段t1，正向输入端IN提供高电平信号，反向输入端IN_B提供低电平信号。此时，第一晶体管M1和第二晶体管M2均导通，第三晶体管M3和第四晶体管M4均关断，从而使正向输入节点PI达到高电平电位，反向输入节点PI_B处于低电平电位，因此，第五晶体管M5导通，第六晶体管M6关断，从而使上拉控制节点PUCN达到有效电位，以控制第七晶体管M7和第十晶体管M10导通，帧扫描控制端GCH的高电平信号传输至上拉节点PU。另外，在上拉节点PU的高电位的控制下，第十四晶体管M14导通，保证下拉节点PD处于低电位，从而保证第十一晶体管M11和第十二晶体管M12关断。因此，在输入子阶段t1，第七晶体管M7将帧扫描控制端GCH的高电平信号传输至上拉节点PU。在上拉节点PU的高电平电位的控制下，第八晶体管M8导通，从而将时钟信号端CLK的低电平信号传输至输出端OUT。

在输出子阶段t2，正向输入端IN和反向输入端IN_B均提供低电平信号。此时，第一晶体管M1和第二晶体管M2均保持导通，第三晶体管M3和第四晶体管M4均关断，从而使得正向输入节点PI和反向输入节点PI_B均处于低电平电位，从而使得第五晶体管M5和第六晶体管M6均关断，上拉节点PU在第一电容C1的稳压作用下保持高电平电位。在上拉节点PU的高电位的控制下，第十四晶体管M14导通，保证下拉节点PD处于低电位，从而保证第十一晶体管M11和第十二晶体管M12关断。因此，在上拉节点PU的高电位的控制下，第八晶体管M8导通，进而将时钟信号端CLK的高电平信号传输至输出端OUT。而由于第一电容C1的自举作用，会使上拉节点PU的电位进一步升高。

在复位子阶段t3，正向输入端IN提供低电平信号，反向输入端IN_B提供高电平信号。此时，第一晶体管M1和第二晶体管M2均保持开启，第三晶体管M3和第四晶体管M4均关断，从而使得正向输入节点PI处于低电平电位，反向输入节点PI_B达到高电平电位，进而使得第五晶体管M5关断，第六晶体管M6开启，以将反向扫描控制端VSD的低电平信号传输至上拉控制节点PUCN。另外，第九晶体管M9导通，将帧扫描控制端GCH的高电平信号传输至下拉节点PD；在下拉节点PD的高电平电位的控制下，第十一晶体管M11和第十二晶体管M12导通，从而拉低上拉节点PU和输出端OUT的电位。

在下拉子阶段t4，正向输入端IN和反向输入端IN_B均提供低电平信号。此时，第一晶体管M1和第二晶体管M2均保持导通，第三晶体管M3和第四晶体管M4均关断，从而使得正向输入节点PI和反向输入节点PI_B均处于低电平电位，第五晶体管M5和第六晶体管M6均关断，上拉控制节点PUCN保持上一阶级的低电平电位，从而使得第七晶体管M7和第十晶体管M10均关断。同时，第九晶体管M9在帧扫描控制端GCH的高电平信号的控制下导通，从而将帧扫描控制端GCH的高电平信号传输至下拉节点PD，进而使得第十一晶体管M11和第十二晶体管M12导通，以拉低上拉节点PU和输出端OUT的电位。

在帧间隔阶段Ti，帧间控制端GCL和反向扫描控制端VSD提供高电平信号，帧扫描控制端GCH和正向扫描控制端VDS均提供低电平信号。此时，第一晶体管M1和第二晶体管M2均关断，第三晶体管M3和第四晶体管M4均导通，从而使得帧间控制端GCL的高电平信号向帧扫描控制端GCH传输。此时，若第七晶体管M7导通，则帧扫描控制端GCH的低电平信号可直接传输至上拉节点PU，以使第八晶体管M8关闭，保证不影响输出端OUT的低电位；若第七晶体管M7未导通，则通过第十三晶体管M13的导通，来保证输出端OUT的低电位。

由此可见，在正向扫描模式中，移位寄存器在帧扫描阶段Ts中，第五晶体管M5和第六晶体管M6导通时，电流从正向扫描控制端VDS流向反向扫描控制端VSD；而在帧间隔阶段Ti，第五晶体管M5和第六晶体管M6导通时，电流从反向扫描控制端VSD流向正向扫描控制端VDS，以使得各自的导通方向均与帧扫描阶段中的导通方向相反，从而避免第五晶体管M5和第六晶体管M6长时间处于单向导通状态而产生特性漂移，进而使得移位寄存器从正向扫描模式转换为反向扫描模式时，移位寄存器能够正常输出。

对于反向扫描模式，如图5所示，在每个帧扫描阶段Ts中，帧扫描控制端GCH、反向扫描控制端VSD均提供高电平信号，帧间控制端GCL、正向扫描控制端VDS均提供低电平信号。在帧扫描阶段Ts中，移位寄存器的工作过程具体如下：

在输入子阶段t1，正向输入端IN提供低电平信号，反向输入端IN_B提供高电平信号。此时，第一晶体管M1和第二晶体管M2均导通，第三晶体管M3和第四晶体管M4均关断，从而使正向输入节点PI处于低电平电位，反向输入节点PI_B达到高电平电位，因此，第五晶体管M5关断，第六晶体管M6导通，从而将反向扫描控制端VSD的高电平信号传输至上拉控制节点PUCN。和正向扫描模式中的输入子阶段相同的，上拉节点PU达到高电平电位，输出端OUT输出高电平信号。

在输出子阶段t2，正向输入端IN和反向输入端IN_B均提供低电平信号。此时，各晶体管的通断状态与正向扫描模式下的输出子阶段t2相同，输出端OUT输出高电平信号。

在复位子阶段t3，正向输入端IN提供高电平信号，反向输入端IN_B提供低电平信号。此时，第一晶体管M1和第二晶体管M2均保持开启，第三晶体管M3和第四晶体管M4均关断，从而使得反向输入节点PI_B处于低电平电位，正向输入节点PI达到高电平电位，进而使得第六晶体管M6关断、第五晶体管M5开启，以将正向扫描控制端VDS的低电平信号传输至上拉控制节点PUCN。另外，第九晶体管M9导通，将帧扫描控制端GCH的高电平信号传输至下拉节点PD；在下拉节点PD的高电平电位的控制下，第十一晶体管M11和第十二晶体管M12导通，从而拉低上拉节点PU和输出端OUT的电位。

在下拉子阶段t4，正向输入端IN和反向输入端IN_B均提供低电平信号。此时，各晶体管的通断状态与正向扫描模式下的下拉子阶段相同，下拉节点PD处于高电平电位，第十一晶体管M11和第十二晶体管M12分别拉低上拉节点PU和输出端OUT的电位。

在帧间隔阶段Ti，帧间控制端GCL和正向扫描控制端VDS提供高电平信号，帧扫描控制端GCH和反向扫描控制端VSD均提供低电平信号。此时，第一晶体管M1和第二晶体管M2均关断，第三晶体管M3和第四晶体管M4均导通，从而使得帧扫描控制端GCH的高电平信号向帧间控制端GCL传输。另外，和正扫描模式下的帧间隔阶段相同的，在第三晶体管M13的导通作用下，无论第七晶体管M7是否导通，均可以保证输出端OUT的低电平输出。

由此可见，在反向扫描模式中，移位寄存器在帧扫描阶段Ts中，第五晶体管M5和第六晶体管M6导通时，电流从反向扫描控制端VSD流向正向扫描控制端VDS；而在帧间隔阶段Ti，第五晶体管M5和第六晶体管M6导通时，电流从正向扫描控制端VDS流向反向扫描控制端VSD，同样使得各自的导通方向均与帧扫描阶段中的导通方向相反，从而避免第五晶体管M5和第六晶体管M6长时间处于单向导通状态而产生特性漂移。

其中，在两种扫描模式下的帧间隔阶段Ti，时钟信号端CLK可以提供低电平信号；而为了利于显示产品实现其他功能，可以使时钟信号端CLK持续提供时钟信号。

应当理解的是，在图4和图5中的帧扫描阶段Ts仅示意出了其中一个移位寄存器的工作过程，但并不表示帧扫描阶段中仅包括上述四个阶段t1～t4。

实施例二

本发明实施例二提供了一种上述移位寄存器的驱动方法，结合图3至图5所示，所述驱动方法包括：

在正向扫描模式下：

在帧扫描阶段，帧扫描控制端GCH和正向扫描控制端VDS均提供有效信号；帧间控制端GCL和反向扫描控制端VSD均提供无效信号。并且，在输入子阶段，正向输入端IN提供有效信号，反向输入端IN_B和时钟信号端CLK提供无效信号，输入控制模块1在帧扫描控制端GCH的有效信号的控制下，将正向输入端IN提供的有效信号传输至正向输入节点PI；正向输入模块2在正向输入节点PI的高电平电位的控制下，将正向扫描控制端VDS提供的有效信号传输至上拉控制节点PUCN；上拉控制模块4在上拉控制节点PUCN的有效电位的控制下，将帧扫描控制端GCH的有效信号传输至上拉节点PU；上拉模块5在上拉节点PU的有效电位的控制下，将时钟信号端CLK的无效信号传输至输出端OUT。在输出子阶段，正向输入端IN和反向输入端IN_B均提供无效信号，时钟信号端CLK提供有效信号，上拉模块5将时钟信号端CLK的有效信号传输至移位寄存器的输出端OUT。在复位子阶段，正向输入端IN和时钟信号端均提供无效信号，反向输入端IN_B提供有效信号，反向输入模块3将反向扫描控制端VSD的无效信号传输至上拉控制节点PUCN。

在帧间隔阶段，帧间控制信号GCL和反向扫描控制端VSD均提供有效信号，帧扫描控制信号GCH和正向扫描控制端VDS均提供无效信号。所述输入控制模块1在帧间控制端GCL提供的有效信号的控制下，将帧间控制端GCL的有效信号传输至正向输入节点PI和反向输入节点PI_B；反向扫描控制端VSD提供的有效信号通过正向输入模块2和反向输入模块3向正向扫描控制端VDS传输。

在反向扫描模式下：

在帧扫描阶段Ts，帧扫描控制端GCH和反向扫描控制端VSD均提供有效信号；帧间控制端GCL和正向扫描控制端VDS均提供无效信号。并且，在帧扫描阶段的输入子阶段，反向输入端IN_B提供有效信号，正向输入端IN和时钟信号端CLK提供无效信号，输入控制模块1在帧扫描控制端GCH的有效信号的控制下，将反向输入端IN_B的有效信号传输至反向输入节点PI_B；所述反向输入模块3在反向输入节点PI_B的有效电位控制下，将所述反向扫描控制端VSD的有效信号传输至上拉控制节点PUCN；上拉控制模块4在上拉控制节点PUCN的有效电位的控制下，将所述帧扫描控制端GCH的有效信号传输至上拉节点PU；上拉模块5在上拉节点PU的有效电位的控制下，将时钟信号端CLK的无效信号传输至输出端OUT。在输出子阶段，正向输入端IN和反向输入端IN_B均提供无效信号，时钟信号端CLK提供有效信号，上拉模块5将时钟信号端CLK的有效信号传输至移位寄存器的输出端OUT。在复位子阶段，反向输入端IN_B和时钟信号端CLK均提供无效信号，正向输入端IN提供有效信号，正向输入模块2将正向扫描控制端VDS的无效信号传输至上拉控制节点PUCN。

在帧间隔阶段Ti，帧间控制信号GCL和正向扫描控制端VDS均提供有效信号，帧扫描控制信号和反向扫描控制端VSD均提供无效信号。输入控制模块1在帧间控制端GCL提供的有效信号的控制下，将帧间控制端GCL的有效信号传输至正向输入节点PI和反向输入节点PI_B；正向扫描控制端VDS提供的有效信号通过正向输入模块2和反向输入模块3向处于无效电位的反向扫描控制端VSD传输。

可见，在所述驱动方法的驱动下，正向输入模块2和反向输入模块3各自在帧扫描阶段和帧间隔间断的电流流向相反，从而避免因长时间单向导通而导致模块内晶体管特性漂移的现象。

如上所述，移位寄存器还包括第一下拉控制模块7、第二下拉控制模块11和下拉模块8，此时，驱动方法还包括：

在输入子阶段，在上拉节点PU的有效电位的控制下，第二下拉控制模块11将无效信号端VGL的无效信号传输至下拉节点PD。在复位子阶段，第一下拉控制模块7将帧扫描控制端GCH的有效信号传输至下拉节点PD，下拉模块8在下拉节点PD有效电位的控制下，将无效信号端VGL的无效信号传输至上拉节点PU和输出端OUT。在下拉子阶段，正向输入端IN和反向输入端IN_B均提供无效信号，第一下拉控制模块7将帧扫描控制端GCH的有效信号传输至下拉节点PD，下拉模块8在下拉节点PD有效电位的控制下，将无效信号端VGL的无效信号传输至上拉节点PU和输出端OUT。

移位寄存器的具体工作过程已在上文进行描述，这里不再赘述。

实施例三

图6是本发明实施例三提供的栅极驱动电路的结构示意图，如图6所述，所述栅极驱动电路包括多个级联的移位寄存器，如图6中的GOA_1、GOA_2～GOA_n+1，所述移位寄存器为实施例一中的移位寄存器，每三个依次级联的移位寄存器(GOA_n-1、GOA_n和GOA_n+1)中，中间一级移位寄存器GOA_n的输出端OUT与上一级移位寄存器GOA_n-1的反向输入端IN_B、下一级移位寄存器GOA_n+1的正向输入端IN均相连。

另外，第一级移位寄存器GOA_1的正向输入端IN与帧起始信号端STV相连，最后一级移位寄存器的反向输入端与反向帧起始信号端(图中未示出)相连。奇数级移位寄存器的时钟信号端CLK与第一时钟信号提供端CLKA相连，偶数级移位寄存器的时钟信号端CLK与第二时钟提供端CLKB相连，第一时钟信号提供端CLKA和第二时钟提供端CLKB的时钟信号周期相同、相位相反。每个移位寄存器的帧扫描控制端GCH、帧间控制端GCL、正向扫描控制端VDS、反向扫描控制端VSD和低电平信号端VGL均与提供相应信号的信号端口相连。

所述栅极驱动电路能够进行双向扫描，且在切换扫描模式时，能够保持正常扫描。

实施例四

本发明实施例四提供一种显示装置，包括实施例三提供的栅极驱动电路。由于栅极驱动电路在切换扫描模式时，能够保证扫描的准确性，因此，所述显示装置能够保持显示的稳定性。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (13)

1.一种移位寄存器，其特征在于，包括：

输入控制模块，与正向输入端、反向输入端、帧扫描控制端、帧间控制端、正向输入节点和反向输入节点相连，用于在所述帧扫描控制端提供的有效信号的控制下，将所述正向输入端的信号传输至所述正向输入节点、将所述反向输入端的信号传输至所述反向输入节点；并在所述帧间控制端提供的有效信号的控制下，将所述帧间控制端的信号传输至所述正向输入节点和所述反向输入节点；

正向输入模块，与上拉控制节点、所述正向输入节点和正向扫描控制端相连，用于在所述正向输入节点的有效电位的控制下，将所述正向扫描控制端与所述上拉控制节点导通；

反向输入模块，与所述反向输入节点、所述上拉控制节点和反向扫描控制端相连，用于在所述反向输入节点的有效电位的控制下，将所述反向扫描控制端与所述上拉控制节点导通；

上拉控制模块，与所述上拉控制节点、所述帧扫描控制端和上拉节点相连，用于在所述上拉控制节点的有效电位的控制下，将所述帧扫描控制端的信号传输至所述上拉节点；

上拉模块，与所述上拉节点、时钟信号端和所述移位寄存器的输出端相连，用于在所述上拉节点的有效电位的控制下，将所述时钟信号端的信号传输至移位寄存器的输出端；

第一稳压模块，连接在所述上拉节点与移位寄存器的输出端之间，用于稳定所述上拉节点与所述输出端之间的电压。

2.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括：

第一下拉控制模块，与所述帧扫描控制端、下拉节点、所述上拉控制节点和无效信号端相连，用于在所述上拉控制节点的有效电位的控制下，将所述无效信号端提供的无效信号传输至所述下拉节点；并在所述帧扫描控制端提供的有效信号的控制下，将所述帧扫描控制端提供的信号传输至所述下拉节点；

下拉模块，与所述下拉节点、所述上拉节点、所述移位寄存器的输出端和所述无效信号端相连，用于在所述下拉节点的有效电位的控制下，将所述无效信号端提供的无效信号传输至所述上拉节点和所述移位寄存器的输出端；

输出控制模块，与所述帧间控制端、所述移位寄存器的输出端和所述无效信号端导通，用于在所述帧间控制端提供的有效信号的控制下，将所述无效信号端提供的无效信号传输至所述移位寄存器的输出端；

其中，所述第一下拉控制模块将所述无效信号端的无效信号传输至所述下拉节点的速度大于所述下拉模块将所述无效信号端的无效信号传输至所述上拉节点的速度。

3.根据权利要求2所述的移位寄存器，其特征在于，所述移位寄存器还包括第二下拉控制模块，该第二下拉控制模块与所述上拉节点、所述下拉节点和所述无效信号端相连，用于在所述上拉节点的有效电位的控制下，将所述无效信号端的信号传输至所述下拉节点。

4.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括第二稳压模块，所述第二稳压模块连接在所述上拉节点与无效信号端之间，用于稳定所述上拉节点与所述无效信号端之间的电压。

5.根据权利要求1所述的移位寄存器，其特征在于，所述输入控制模块包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，

所述第一晶体管的栅极和所述第二晶体管的栅极均与所述帧扫描控制端相连，所述第一晶体管的第一极与所述正向输入端相连，所述第一晶体管的第二极与所述正向输入节点相连；

所述第二晶体管的第一极与所述反向输入端相连，所述第二晶体管的第二极与所述反向输入节点相连；

所述第三晶体管的栅极和第二极、所述第四晶体管的栅极和第一极均与所述帧间控制端相连，所述第三晶体管的第一极与所述正向输入节点相连，所述第四晶体管的第二极与所述反向输入节点相连。

6.根据权利要求1所述的移位寄存器，其特征在于，所述正向输入模块包括第五晶体管，所述第五晶体管的栅极与所述正向输入节点相连，所述第五晶体管的第一极与所述正向扫描控制端相连，所述第五晶体管的第二极与所述上拉控制节点相连；

所述反向输入模块包括第六晶体管，所述第六晶体管的栅极与所述反向输入节点相连，所述第六晶体管的第一极与所述上拉控制节点相连，所述第六晶体管的第二极与所述反向扫描控制端相连。

7.根据权利要求1所述的移位寄存器，其特征在于，所述上拉控制模块包括第七晶体管，所述第七晶体管的栅极与所述上拉控制节点相连，所述第七晶体管的第一极与所述帧扫描控制端相连，所述第七晶体管的第二极与上拉节点相连；

所述上拉模块包括第八晶体管，所述第八晶体管的栅极与所述上拉节点相连，所述第八晶体管的第一极与所述时钟信号端相连，所述第八晶体管的第二极与所述移位寄存器的输出端相连；

所述第一稳压模块包括第一电容，所述第一电容的两端分别与所述上拉节点和所述移位寄存器的输出端相连。

8.根据权利要求2所述的移位寄存器，其特征在于，所述第一下拉控制模块包括第九晶体管和第十晶体管，所述第九晶体管的栅极和第一极均与所述帧扫描控制端相连，所述第九晶体管的第二极与所述下拉节点相连；所述第十晶体管的栅极与所述上拉控制节点相连，所述第十晶体管的第一极与所述下拉节点相连，所述第十晶体管的第二极与所述无效信号端相连；

所述下拉模块包括第十一晶体管和第十二晶体管，所述第十一晶体管的栅极和所述第十二晶体管的栅极均与所述下拉节点相连，所述第十一晶体管的第一极与所述上拉节点相连，所述第十一晶体管的第二极与所述无效信号端相连；所述第十二晶体管的第一极与所述移位寄存器的输出端相连，所述第十二晶体管的第二极与所述无效信号端相连；

所述输出控制模块包括第十三晶体管，所述第十三晶体管的栅极与所述帧间控制端相连，所述第十三晶体管的第一极与所述移位寄存器的输出端相连，所述第十三晶体管的第二极与所述无效信号端相连。

9.根据权利要求3所述的移位寄存器，其特征在于，所述第二下拉控制模块包括第十四晶体管，所述第十四晶体管的栅极与所述上拉节点相连，所述第十四晶体管的第一极与所述下拉节点相连，所述第十四晶体管的第二极与所述无效信号端相连。

10.根据权利要求4所述的移位寄存器，其特征在于，所述第二稳压模块包括第二电容，所述第二电容的两端分别与所述上拉节点和所述无效信号端相连。

11.一种如权利要求1至10中任意一项所述的移位寄存器的驱动方法，其特征在于，包括：

在正向扫描模式下：

在帧扫描阶段中的输入子阶段，输入控制模块将正向输入端提供的有效信号传输至正向输入节点，正向输入模块将正向扫描控制端提供的有效信号传输至上拉控制节点，所述上拉控制模块将所述帧扫描控制端的有效信号传输至上拉节点；在复位子阶段，反向输入模块将反向扫描控制端的无效信号传输至上拉控制节点；

在帧间隔阶段，所述输入控制模块将帧间控制端的有效信号传输至所述正向输入节点和反向输入节点，所述反向扫描控制端提供的有效信号通过正向输入模块和反向输入模块向提供无效信号的正向扫描控制端传输；

在反向扫描模式下：

在帧扫描阶段的输入子阶段，输入控制模块将反向输入端的有效信号传输至反向输入节点，所述反向输入模块将所述反向扫描控制端的有效信号传输至上拉控制节点，所述上拉控制模块将所述帧扫描控制端的有效信号传输至上拉节点；在复位子阶段，正向输入模块将正向扫描控制端的无效信号传输至上拉控制节点；

在帧间隔阶段，所述输入控制模块将帧间控制端的有效信号传输至所述正向输入节点和反向输入节点，所述正向扫描控制端提供的有效信号通过正向输入模块和反向输入模块向处于无效电位的反向扫描控制端传输；

在每个帧扫描阶段中的输出子阶段，所述上拉模块将所述时钟信号端的有效信号传输至移位寄存器的输出端。

12.一种栅极驱动电路，包括多个级联的移位寄存器，其特征在于，所述移位寄存器为权利要求1至10中任意一项所述的移位寄存器，每三个依次级联的移位寄存器中，中间一级移位寄存器的输出端与上一级移位寄存器的反向输入端、下一级移位寄存器的正向输入端均相连。

13.一种显示装置，其特征在于，包括权利要求12所述的栅极驱动电路。

Images