CN104064153B - 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置 - Google Patents

移位寄存器单元、移位寄存器、栅极驱动电路和显示装置 Download PDF

Info

Publication number
CN104064153B
CN104064153B CN201410211188.4A CN201410211188A CN104064153B CN 104064153 B CN104064153 B CN 104064153B CN 201410211188 A CN201410211188 A CN 201410211188A CN 104064153 B CN104064153 B CN 104064153B
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
input
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410211188.4A
Other languages
English (en)
Other versions
CN104064153A (zh
Inventor
闫岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410211188.4A priority Critical patent/CN104064153B/zh
Publication of CN104064153A publication Critical patent/CN104064153A/zh
Priority to US14/548,920 priority patent/US9257198B2/en
Application granted granted Critical
Publication of CN104064153B publication Critical patent/CN104064153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明提供一种移位寄存器单元，该移位寄存器单元包括正向控制信号输入端、反向控制信号输入端、第一薄膜晶体管、第二薄膜晶体管、正向输入端、反向输入端、上拉模块和第一复位模块，所述第一薄膜晶体管的栅极与所述正向输入端相连，所述第一薄膜晶体管的第一极与所述正向控制信号输入端相连，所述第一薄膜晶体管的第二极与所述上拉模块的上拉节点相连，所述第二薄膜晶体管的栅极与所述反向输入端相连，所述第二薄膜晶体管的第一极与所述上拉模块的上拉节点相连，所述第二薄膜晶体管的第二极与所述反向控制信号输入端相连。相应地，本发明还提供一种移位寄存器、栅极驱动电路和显示装置，能够实现双向扫描，提高显示的灵活性。

Description

移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
技术领域
本发明涉及液晶显示技术领域，尤其涉及移位寄存器单元、包括该移位寄存器单元的移位寄存器、包括该移位寄存器的栅极驱动电路和包括该栅极驱动电路的显示装置。
背景技术
液晶显示器在进行显示时，通过液晶显示器内部的驱动电路输出信号，对液晶显示器的像素单元进行逐行扫描，以显示图像。液晶显示器主要由移位寄存器实现图像的逐行扫描，如图1所示，为现有的移位寄存器结构示意图，包括多级相连的移位寄存器单元、低电压提供线、第一时钟信号提供线和第二时钟信号提供线。第n级移位寄存器单元的输出作为第n-1级移位寄存器单元的复位信号，同时作为第n+1级移位寄存器单元的输入信号。
但是这种扫描方法只能实现单方向自上而下进行扫描，显示方式比较单元，显示的灵活性差，无法满足不同状态的显示需求。
因此如何实现液晶显示器的双向扫描成为本领域亟待解决的技术问题。
发明内容
有鉴于此，本发明的目的在于提供一种移位寄存器单元、移位寄存器、栅极驱动电路和显示装置，以实现双向扫描。
本发明提供一种移位寄存器单元，该移位寄存器单元包括正向控制信号输入端、反向控制信号输入端、第一薄膜晶体管、第二薄膜晶体管、正向输入端、反向输入端、上拉模块和第一复位模块，所述第一薄膜晶体管的栅极与所述正向输入端相连，所述第一薄膜晶体管的第一极与所述正向控制信号输入端相连，所述第一薄膜晶体管的第二极与所述上拉模块的上拉节点相连，所述第二薄膜晶体管的栅极与所述反向输入端相连，所述第二薄膜晶体管的第一极与所述上拉模块的上拉节点相连，所述第二薄膜晶体管的第二极与所述反向控制信号输入端相连；
在正向扫描时，所述正向控制信号输入端输入高电平信号，所述反向控制信号输入端输入低电平信号，
在正向扫描的预充电阶段，所述正向输入端输入高电平信号，所述反向输入端输入低电平信号；
在正向扫描的复位阶段，所述反向输入端输入高电平信号；
在反向扫描时，所述正向控制信号输入端输入低电平信号，所述反向控制信号输入端输入高电平信号，
在反向扫描的预充电阶段，所述反向输入端输入高电平信号，所述正向输入端输入低电平信号；
在反向扫描的复位阶段，所述正向输入端输入高电平信号。
优选地，所述第一复位模块包括第四薄膜晶体管和第十四薄膜晶体管，所述第四薄膜晶体管的栅极与所述反向输入端相连，所述第四薄膜晶体管的第一极与所述移位寄存器单元的输出端相连，所述第四薄膜晶体管的第二极与低电平输入端相连；所述第十四薄膜晶体管的栅极与所述正向输入端相连，所述第十四薄膜晶体管的第一极与所述移位寄存器单元的输出端相连，所述第十四薄膜晶体管的第二极与所述低电平输入端相连。
优选地，所述上拉模块包括第三薄膜晶体管，所述第三薄膜晶体管的栅极与上拉节点相连，所述第三薄膜晶体管的第一极与第一时钟信号输入端相连，所述第三薄膜晶体管的第二极与所述移位寄存器单元的输出端相连。
优选地，所述移位寄存器单元还包括第二复位模块，该第二复位模块包括：
第五薄膜晶体管，该第五薄膜晶体管的栅极与下拉控制节点相连，所述第五薄膜晶体管的第一极与第二时钟信号输入端相连，所述第五薄膜晶体管的第二极与下拉节点相连；
第六薄膜晶体管，该第六薄膜晶体管的栅极与所述上拉节点相连，所述第六薄膜晶体管的第一极与下拉节点相连，所述第六薄膜晶体管的第二极与所述低电平输入端相连；
第八薄膜晶体管，该第八薄膜晶体管的栅极与所述上拉节点相连，所述第八薄膜晶体管的第一极与所述下拉控制节点相连，所述第八薄膜晶体管的第二极与所述低电平输入端相连；
第九薄膜晶体管，该第九薄膜晶体管的栅极和第一极均与所述第二时钟信号输入端相连，所述第九薄膜晶体管的第二极与所述下拉控制节点相连；
第十薄膜晶体管，该第十薄膜晶体管的栅极与所述下拉节点相连，所述第十薄膜晶体管的第一极与所述上拉节点相连，所述第十薄膜晶体管的第二极与所述低电平输入端相连；
第十一薄膜晶体管，该第十一薄膜晶体管的栅极与所述下拉节点相连，所述第十一薄膜晶体管的第一极与所述移位寄存器单元的输出端相连，所述第十一薄膜晶体管的第二极与所述低电平输入端相连；
第十二薄膜晶体管，该第十二薄膜晶体管的栅极与所述第二时钟信号输入端相连，所述第十二薄膜晶体管的第一极与所述移位寄存器单元的输出端相连，所述第十二薄膜晶体管的第二极与所述低电平输入端相连。
优选地，所述移位寄存器单元的输出端包括第一输出端口和第二输出端口，所述移位寄存器单元还包括第十五薄膜晶体管，该第十五薄膜晶体管的栅极与所述上拉节点相连，所述第十五薄膜晶体管的第一极与所述第一时钟信号输入端相连，所述第十五薄膜晶体管的第二极与所述第二输出端口相连，所述第三薄膜晶体管的第二极、所述第四薄膜晶体管的第一极、所述第十一薄膜晶体管的第一极、所述第十二薄膜晶体管的第一极和所述第十四薄膜晶体管的第一极均与所述第一输出端口相连。
相应地，本发明还提供一种移位寄存器，该移位寄存器包括至少三级移位寄存器单元，其中，所述移位寄存器单元为本发明所提供上述移位寄存器单元，在依次相连的三级所述移位寄存器单元中，中间一级所述移位寄存器单元的输出端与最下一级所述移位寄存器单元的正向输入端以及最上一级所述移位寄存器单元的反向输入端均相连。
优选地，所述移位寄存器单元的输出端包括第一输出端口和第二输出端口，在依次相连的三级所述移位寄存器单元中，中间一级所述移位寄存器单元的第二输出端口与最下一级所述移位寄存器单元的正向输入端以及最上一级所述移位寄存器单元的反向输入端均相连。
相应地，本发明还提供一种栅极驱动电路，该栅极驱动电路包括移位寄存器，其中，上述移位寄存器为本发明所提供的上述移位寄存器。
相应地，本发明还提供一种显示装置，该显示装置包括栅极驱动电路，其中，该栅极驱动电路本发明所提供的上述栅极驱动电路。
在本发明中，正向扫描时，所述正向输入端输入的高电平信号作为扫描信号，所述反向输入端输入的高电平信号作为复位信号；在反向扫描时，所述反向输入端输入的高电平信号作为扫描信号，所述正向输入端输入的高电平信号作为复位信号，从而实现双向扫描。同时，本发明中的输出端包括第一输出端口和第二输出端口，单独为下一级的移位寄存器单元提供触发信号，能够有效地防止信号延迟现象的出现。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1所示的是现有技术中移位寄存器的结构示意图；
图2所示的是本发明所提供的移位寄存器单元的第一种结构示意图；
图3所示的是本发明所提供的移位寄存器单元的第二种结构示意图；
图4所示的是本发明所提供的移位寄存器单元的第三种结构示意图；
图5所示的是本发明所提供的移位寄存器的结构示意图；
图6所示的是本发明所提供的移位寄存器正向扫描时的信号时序图；
图7所示的是本发明所提供的移位寄存器反向扫描时的信号时序图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明提供一种移位寄存器单元，如图2至图4所示，该移位寄存器单元可以包括正向控制信号输入端FW、反向控制信号输入端BW、第一薄膜晶体管M1、第二薄膜晶体管M2、正向输入端INPUT_F、反向输入端INPUT_W、上拉模块和第一复位模块，第一薄膜晶体管M1的栅极与正向输入端INPUT_F相连，第一薄膜晶体管M1的第一极与正向控制信号输入端FW相连，第一薄膜晶体管M1的第二极与上拉模块的上拉节点PU相连，第二薄膜晶体管M2的栅极与反向输入端INPUT_W相连，第二薄膜晶体管M2的第一极与上拉模块的上拉节点PU相连，第二薄膜晶体管M2的第二极与反向控制信号输入端BW相连；
在正向扫描时，正向控制信号输入端FW输入高电平信号，反向控制信号输入端BW输入低电平信号，在正向扫描的预充电阶段，正向输入端INPUT_F输入高电平，反向输入端INPUT_W输入低电平；在正向扫描的复位阶段，反向输入端INPUT_W输入高电平；
在反向扫描时，正向控制信号输入端FW输入低电平信号，反向控制信号输入端BW输入高电平信号，在反向扫描的预充电阶段，反向输入端INPUT_W输入高电平信号，正向输入端INPUT_F输入低电平信号；在反向扫描的复位阶段，正向输入端输入高电平信号。
在本发明中，正向扫描时，通过正向控制信号输入端FW向移位寄存单元输入高电平信号，通过反向控制信号输入端BW向移位寄存单元输入低电平信号，因而在正向扫描的预充电阶段，正向输入端INPUT_F输入高电平信号，第一薄膜晶体管M1导通，正向控制信号输入端FW可以通过第一薄膜晶体管M1向上拉节点PU充电；在正向扫描的求值阶段，移位寄存器的输出端OUTPUT输出高电平信号；在正向扫描的复位阶段，反向输入端INPUT_W输入高电平信号，第二薄膜晶体管M2导通，上拉节点PU通过第二薄膜晶体管M2向反向控制信号输入端BW放电，存储电容C通过第一复位模块2向低电平输入端VSS放电。反向扫描时，通过正向控制信号输入端FW向移位寄存单元输入低电平信号，反向控制信号输入端BW输入高电平信号，因而在反向扫描的预充电阶段，反向输入端INPUT_W输入高电平信号，第二薄膜晶体管M2导通，反向控制信号输入端BW通过第二薄膜晶体管M2向上拉节点PU充电；在反向扫描的求值阶段，所述移位寄存器的输出端OUTPUT输出高电平；在反向复位阶段，正向输入端INPUT_F输入高电平信号，第一薄膜晶体管M1导通，上拉节点PU通过第一薄膜晶体管M1向正向控制信号输入端FW放电，存储电容C通过第一复位模块向低电平输入端VSS放电。
上述过程可以简单看作在正向扫描时，正向输入端INPUT_F输入的高电平信号作为扫描信号，反向输入端INPUT_W输入的高电平信号作为复位信号；在反向扫描时，反向输入端INPUT_W输入的高电平信号作为扫描信号，正向输入端INPUT_F输入的高电平信号作为复位信号，从而实现双向扫描。而现有技术中扫描信号只能从正向输入端输入，通过第一薄膜晶体管M1为上拉节点充电，通过第二薄膜晶体管M2为上拉节点PU放电，通过第一复位单元为输出端OUTPUT放电。
作为本发明的一种具体实施方式，第一复位模块2可以包括第四薄膜晶体管M4和第十四薄膜晶体管M14，如图3所示，第四薄膜晶体管M4的栅极与反向输入端INPUT_W相连，第四薄膜晶体管M4的第一极与移位寄存器单元的输出端OUTPUT相连，第四薄膜晶体管M4的第二极与低电平输入端VSS相连。第十四薄膜晶体管M14的栅极与正向输入端INPUT_F相连，第十四薄膜晶体管M14的第一极与移位寄存器单元的输出端OUTPUT相连，第十四薄膜晶体管M14的第二极与低电平输入端VSS相连。
在正向扫描的复位阶段，反向输入端INPUT_W输入高电平信号，第二薄膜晶体管M2导通，为上拉节点PU放电，第四薄膜晶体管M4导通为输出端OUTPUT放电；在反向扫描的复位阶段，正向输入端输入高电平信号，第一薄膜晶体管M1导通，为上拉节点PU放电，第十四薄膜晶体管M14导通为输出端OUTPUT放电。
所述上拉模块的作用在于将上拉节点PU的电平拉高，作为本发明的一种具体实施方式，上拉模块1可以包括第三薄膜晶体管M3，如图3和图4所示，第三薄膜晶体管M3的栅极与上拉节点PU相连，第三薄膜晶体管M3的第一极与第一时钟信号输入端CLK相连，第三薄膜晶体管M3的第二极与移位寄存器单元的输出端OUTPUT相连。在正向扫描的求值阶段和反向扫描的求值阶段，第一时钟信号输入端CLK输入高电平信号，第三薄膜晶体管M3导通，输出端OUTPUT输出高电平，同时，存储电容C的自举作用将上拉节点PU的电位进一步拉高。
为了减少扫描时产生的噪声，更进一步地，所述移位寄存器单元还可以包括第二复位模块，该第二复位模块包括：第五薄膜晶体管M5，第六薄膜晶体管M6，第八薄膜晶体管M8，第九薄膜晶体管M9，第十薄膜晶体管M10，第十一薄膜晶体管M11，第十二薄膜晶体管M12。所述第二复位模块用于在上拉节点PU和输出端OUTPUT复位后，对上拉节点PU和输出端OUTPUT持续进行放电，直至输出端OUTPUT再次输出高电平以开启所述移位寄存器单元所对应的栅线。
具体地，如图3和图4所示，第五薄膜晶体管M5的栅极与下拉控制节点PD_CN相连，第五薄膜晶体管M5的第一极与第二时钟信号输入端CLKB相连，第五薄膜晶体管M5的第二极与下拉节点PD相连；第六薄膜晶体管M6的栅极与上拉节点PU相连，第六薄膜晶体管M6的第一极与下拉节点PD相连，第六薄膜晶体管M6的第二极与低电平输入端VSS相连；第八薄膜晶体管M8的栅极与上拉节点PU相连，第八薄膜晶体管M8的第一极与下拉控制节点PD_CN相连，第八薄膜晶体管M8的第二极与低电平输入端VSS相连；第九薄膜晶体管M9的栅极和第一极均与第二时钟信号输入端CLKB相连，第九薄膜晶体管M9的第二极与下拉控制节点PD_CN相连；第十薄膜晶体管M10的栅极与下拉节点PD相连，第十薄膜晶体管M10的第一极与上拉节点PU相连，第十薄膜晶体管M10第二极与低电平输入端VSS相连；第十一薄膜晶体管M11的栅极与下拉节点PD相连，第十一薄膜晶体管M11的第一极与移位寄存器单元的输出端OUTPUT相连，第十一薄膜晶体管M11的第二极与低电平输入端VSS相连；第十二薄膜晶体管M12的栅极与第二时钟信号输入端CLKB相连，第十二薄膜晶体管M12的第一极与移位寄存器单元的输出端OUTPUT相连，第十二薄膜晶体管M12的第二极与低电平输入端VSS相连。
在正向扫描的复位阶段，正向输入端INPUT_F输入低电平信号，反向输入端INPUT_W输入高电平信号，从而对上拉节点PU和输出端OUTPUT进行复位；随后，第二时钟信号输入端CLKB输入高电平信号，第一时钟信号输入端CLK输入低电平信号，第十二薄膜晶体管M12、第九薄膜晶体管M9导通，第八薄膜晶体管M8、第六薄膜晶体管M6截止，下拉控制节点PD_CN为高电平，第五薄膜晶体管M5导通，下拉节点PD变为高电平，则第十薄膜晶体管M10、第十一薄膜晶体管M11导通，上拉节点PU和输出端OUTPUT分别被拉至低电平。从而实现在非求值阶段对上拉节点PU和输出端OUTPUT持续进行放电。在反向扫描的复位阶段，正向输入端INPUT_F输入高电平信号，反向输入端INPUT_W输入低电平信号，从而对上拉节点PU和输出端OUTPUT进行复位；随后，第二时钟信号输入端CLKB输入高电平信号，第一时钟信号输入端CLK输入低电平信号，与正向扫描时的原理相同，上拉节点PU和输出端OUTPUT分别被拉至低电平。
为了防止上一级移位寄存器单元的输出信号为下一级移位寄存器单元提供触发信号而带来的延迟(即，第n级移位寄存器单元的输出信号为第n+1级移位寄存器单元提供触发信号而带来的延迟)，作为本发明的一种优选实施方式，如图4所示，所述移位寄存器单元的输出端可以包括第一输出端口和第二输出端口，所述移位寄存器单元还可以包括第十五薄膜晶体管M15，第十五薄膜晶体管M15的栅极与上拉节点PU相连，第十五薄膜晶体管M15的第一极与第一时钟信号输入端CLK相连，第十五薄膜晶体管M15的第二极与第二输出端口OUTPUT_2相连，第三薄膜晶体管M3的第二极、第四薄膜晶体管M4的第一极、第十一薄膜晶体管M11的第一极、第十二薄膜晶体管M12的第一极和第十四薄膜晶体管M14的第一极均与第一输出端口OUTPUT_1相连。第一输出端口为栅线负载提供扫描信号，在正向扫描的复位阶段和反向扫描的复位阶段，第一输出端口的电压被拉低。如图5所示，第n级移位寄存器单元的第二输出端口OUTPUT_2(n)与第n+1级移位寄存器单元的正向输入端INPUT_F(n+1)和第n-1级移位寄存器单元的反向输入端INPUT_W(n-1)均相连。在正向扫描时，第n级移位寄存器单元的第二输出端口OUTPUT_2(n)用于为第n+1级移位寄存器单元提供触发信号，同时为第n-1级移位寄存器单元提供复位信号；在反向扫描时，第n级移位寄存器单元的第二输出端口OUTPUT_2(n)用于为第n-1级移位寄存器单元提供触发信号，同时为第n+1级移位寄存器单元提供复位信号。从而避免了由于各级移位寄存器单元输出信号的延迟造成的在后扫描的显示行无法显示的现象。
下面结合图4至图7对本发明所提供的移位寄存器单元的正向扫描过程和反向扫描过程进行描述。
以N级相连的移位寄存器单元为例，当正向扫描时，各信号的时序如图6所示。正向控制信号输入端FW输入高电平信号，反向控制信号端BW输入低电平信号，在时间段t(1)内，第一级移位寄存器单元的正向输入端INPUT_F(1)输入开启信号STV，第一时钟信号输入端CLK(1)低电平信号，第二时钟信号输入端CLKB(1)输入高电平信号，此时，第一薄膜晶体管M1导通，为上拉节点PU充电。在时间段t(2)内，第一时钟信号输入端CLK(1)输入高电平信号，上拉节点PU的电位被进一步拉高，第三薄膜晶体管M3和第十五薄膜晶体管M15导通，输出端OUTPUT(1)(即，第一输出端口OUTPUT_1(1)和第二输出端口OUTPUT_2(1))输出高电平信号；同时，第二输出端口OUTPUT_2(1)的输出信号由第二级的正向输入端INPUT_F(2)输入第二级移位寄存器单元。在时间段t(3)内，第一时钟信号输入端CLK(2)输入高电平信号，输出端OUTPUT(2)(即，第一输出端口OUTPUT_1(2)和第二输出端口OUTPUT_2(2))输出高电平信号，同时第二输出端口OUTPUT_2(2)的输出信号由第一级移位寄存器单元的反向输出端INPUT_W(1)输入第一级移位寄存器，第一级移位寄存器的第二薄膜晶体管M2和第四薄膜晶体管M4导通，分别为上拉节点PU和第一输出端口OUTPUT_1(1)放电，即实现上拉节点PU和第一输出端口OUTPUT_1(1)的复位。在时间段t(4)内，第二时钟信号输入端CLKB输入高电平，下拉控制节点PD_CN和下拉节点PD均为高电平，第十薄膜晶体管M10和第十四薄膜晶体管M14导通，分别为上拉节点PU和第一输出端口OUTPUT_1(1)持续放电，防止出现噪声。以此类推，在时间段t(m)内，第n-1级移位寄存器单元的输出端OUTPUT(n-1)(即，第一输出端口OUTPUT_1(n-1)和第二输出端口OUTPUT_2(n-1))输出高电平信号，即第n级移位寄存器单元的正向输入端INPUT_F(n)输入高电平信号；在时间段t(m+1)内，第n级移位寄存器单元的输出端OUTPUT(n)(即，第一输出端口OUTPUT_1(n)和第二输出端口OUTPUT_2(n))输出高电平信号，在时间段t(m+2)内，第n+1级移位寄存器单元的第一输出端口OUTPUT_1(n+1)和第二输出端口OUTPUT_2(n+1)输出高电平信号，第n级移位寄存器单元的第一输出端口OUTPUT_1(n)和第二输出端口OUTPUT_2(n)输出低电平信号。
反向扫描时，各信号的时序如图7所示。正向控制信号输入端FW输入低电平信号，反向控制信号端BW输入高电平信号，在时间段t(1)内，第N级(最后一级)移位寄存器单元的反向输入端INPUT_W(N)输入开启信号STV，第一时钟信号输入端CLK(N)输入低电平信号，第二时钟信号输入端CLKB(N)输入低电平信号，此时，第二薄膜晶体管M2导通，为上拉节点PU充电。在时间段t(2)内，第一时钟信号输入端CLK(N)输入高电平信号，上拉节点PU的电位被进一步拉高，第三薄膜晶体管M3和第十五薄膜晶体管M15导通，输出端OUTPUT_1(N)(即，第一输出端口OUTPUT_1(N)和第二输出端口OUTPUT_2(N))输出高电平信号；同时，第二输出端口OUTPUT_2(N)的输出信号由第N-1级的正向输入端INPUT_F(N-1)输入第N-1级移位寄存器单元。在时间段t(3)内，第一时钟信号输入端CLK(N-1)输入高电平信号，第N-1级移位寄存器的输出端OUTPUT_1(N-1)(即，第一输出端口OUTPUT_1(N-1)和第二输出端口OUTPUT_2(N-1))输出高电平信号，同时第N级移位寄存器单元的正向输出端INPUT_F(N)输入高电平信号，第N级移位寄存器的第二薄膜晶体管M2和第四薄膜晶体管M4导通，分别为上拉节点PU和输出端OUTPUT(N)放电，实现上拉节点PU和输出端OUTPUT(N)的复位。在时间段t(4)内，第二时钟信号输入端CLKB输入高电平信号，下拉控制节点PD_CN和下拉节点PD均为高电平信号，第十薄膜晶体管M10和第十四薄膜晶体管M14导通，分别为上拉节点PU和输出端OUTPUT(N)持续放电，防止出现噪声。以此类推，在时间段t(m)内，第n+1级移位寄存器单元的第一输出端口OUTPUT_1(n+1)和第二输出端口OUTPUT_2(n+1)输出高电平信号，即第n级移位寄存器单元的反向输入端INPUT_W(n)输入高电平信号；在时间段t(m+1)内，第n级移位寄存器单元的第一输出端口OUTPUT_1(n)和第二输出端口OUTPUT_2(n)输出高电平信号，在时间段t(m+2)内，第n-1级移位寄存器单元的第一输出端口OUTPUT_1(n-1)和第二输出端口OUTPUT_2(n-1)输出高电平信号。
本发明中的n、N和m均为大于1的整数。
上述为对本发明所提供的移位寄存器单元的描述，可以看出，通过控制正向控制信号输入端FW和反向控制信号输入端BW的信号，使得正向扫描时，正向控制信号输入端FW可以通过第一薄膜晶体管M1向上拉节点PU充电；在移位寄存器的输出端输出高电平之后，上拉节点PU通过第二薄膜晶体管M2向反向控制信号输入端BW放电，第一输出端口OUTPUT_1通过第四薄膜晶体管M4向低电平输入端VSS放电。反向扫描时，反向控制信号输入端BW通过第二薄膜晶体管M2向上拉节点PU充电；移位寄存器的输出端OUTPUT输出高电平之后；上拉节点PU通过第一薄膜晶体管M1向正向控制信号输入端FW放电，第一输出端口OUTPUT_1通过第十四薄膜晶体管M14向低电平输入端VSS放电。即，在正向扫描时，正向输入端输入的高电平信号作为扫描信号，反向输入端输入的高电平信号作为复位信号；在反向扫描时，反向输入端输入的高电平信号作为扫描信号，正向输入端输入的高电平信号作为复位信号，从而实现双向扫描。另一方面，本发明提供的移位寄存器单元的第二输出端口单独提供扫描信号和复位信号，从而防止在后扫描的移位寄存器单元的输出信号出现延迟，提高画面显示质量。
作为本发明的另一方面，提供一种移位寄存器，该移位寄存器可以包括至少三级移位寄存器单元，该移位寄存器单元为本发明所提供的移位寄存器单元，在依次相连的三级所述移位寄存单元中，中间一级所述移位寄存器单元的输出端与最下一级所述移位寄存器单元的正向输入端以及最上一级所述移位寄存器单元的反向输入端均相连。
优选地，每级移位器单元还可以包括次级输出端，所述移位寄存器单元的输出端包括第一输出端口和第二输出端口，在依次相连的三级所述移位寄存单元中，中间一级所述移位寄存器单元的第二输出端口(图7中所示的OUTPUT_2(n)端)与最下一级所述移位寄存器单元的正向输入端(图7中所示的INPUT_F(n+1)端)以及最上一级所述移位寄存器单元的反向输入端(图7中所示的INPUT_W(n-1)端)均相连。
作为本发明的又一方面，提供一种栅极驱动电路，其中，该栅极驱动电路包括本发明所提供的上述移位寄存器。
作为本发明的再一方面，提供一种显示装置，其中，该显示装置包括本发明所提供的上述栅极驱动电路。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种移位寄存器单元，其特征在于，该移位寄存器单元包括正向控制信号输入端、反向控制信号输入端、第一薄膜晶体管、第二薄膜晶体管、正向输入端、反向输入端、上拉模块和第一复位模块，所述第一薄膜晶体管的栅极与所述正向输入端相连，所述第一薄膜晶体管的第一极与所述正向控制信号输入端相连，所述第一薄膜晶体管的第二极与所述上拉模块的上拉节点相连，所述第二薄膜晶体管的栅极与所述反向输入端相连，所述第二薄膜晶体管的第一极与所述上拉模块的上拉节点相连，所述第二薄膜晶体管的第二极与所述反向控制信号输入端相连；
在正向扫描时，所述正向控制信号输入端输入高电平信号，所述反向控制信号输入端输入低电平信号，
在正向扫描的预充电阶段，所述正向输入端输入高电平信号，所述反向输入端输入低电平信号；
在正向扫描的复位阶段，所述反向输入端输入高电平信号；
在反向扫描时，所述正向控制信号输入端输入低电平信号，所述反向控制信号输入端输入高电平信号，
在反向扫描的预充电阶段，所述反向输入端输入高电平信号，所述正向输入端输入低电平信号；
在反向扫描的复位阶段，所述正向输入端输入高电平信号；
所述移位寄存器单元的输出端包括第一输出端口和第二输出端口，所述移位寄存器单元还包括第十五薄膜晶体管，该第十五薄膜晶体管的栅极与所述上拉节点相连，所述第十五薄膜晶体管的第一极与第一时钟信号输入端相连，所述第十五薄膜晶体管的第二极与所述第二输出端口相连。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一复位模块包括第四薄膜晶体管和第十四薄膜晶体管，所述第四薄膜晶体管的栅极与所述反向输入端相连，所述第四薄膜晶体管的第一极与所述移位寄存器单元的输出端相连，所述第四薄膜晶体管的第二极与低电平输入端相连；所述第十四薄膜晶体管的栅极与所述正向输入端相连，所述第十四薄膜晶体管的第一极与所述移位寄存器单元的输出端相连，所述第十四薄膜晶体管的第二极与所述低电平输入端相连。
3.根据权利要求2所述的移位寄存器单元，其特征在于，所述上拉模块包括第三薄膜晶体管，所述第三薄膜晶体管的栅极与所述上拉节点相连，所述第三薄膜晶体管的第一极与第一时钟信号输入端相连，所述第三薄膜晶体管的第二极与所述移位寄存器单元的输出端相连。
4.根据权利要求3所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第二复位模块，该第二复位模块包括：
第五薄膜晶体管，该第五薄膜晶体管的栅极与下拉控制节点相连，所述第五薄膜晶体管的第一极与第二时钟信号输入端相连，所述第五薄膜晶体管的第二极与下拉节点相连；
第六薄膜晶体管，该第六薄膜晶体管的栅极与所述上拉节点相连，所述第六薄膜晶体管的第一极与下拉节点相连，所述第六薄膜晶体管的第二极与所述低电平输入端相连；
第八薄膜晶体管，该第八薄膜晶体管的栅极与所述上拉节点相连，所述第八薄膜晶体管的第一极与所述下拉控制节点相连，所述第八薄膜晶体管的第二极与所述低电平输入端相连；
第九薄膜晶体管，该第九薄膜晶体管的栅极和第一极均与所述第二时钟信号输入端相连，所述第九薄膜晶体管的第二极与所述下拉控制节点相连；
第十薄膜晶体管，该第十薄膜晶体管的栅极与所述下拉节点相连，所述第十薄膜晶体管的第一极与所述上拉节点相连，所述第十薄膜晶体管的第二极与所述低电平输入端相连；
第十一薄膜晶体管，该第十一薄膜晶体管的栅极与所述下拉节点相连，所述第十一薄膜晶体管的第一极与所述移位寄存器单元的输出端相连，所述第十一薄膜晶体管的第二极与所述低电平输入端相连；
第十二薄膜晶体管，该第十二薄膜晶体管的栅极与所述第二时钟信号输入端相连，所述第十二薄膜晶体管的第一极与所述移位寄存器单元的输出端相连，所述第十二薄膜晶体管的第二极与所述低电平输入端相连。
5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第三薄膜晶体管的第二极、所述第四薄膜晶体管的第一极、所述第十一薄膜晶体管的第一极、所述第十二薄膜晶体管的第一极和所述第十四薄膜晶体管的第一极均与所述第一输出端口相连。
6.一种移位寄存器，该移位寄存器包括至少三级移位寄存器单元，其特征在于，所述移位寄存器单元为权利要求1至5中任意一项所述的移位寄存器单元，在依次相连的三级所述移位寄存器单元中，中间一级所述移位寄存器单元的输出端与最下一级所述移位寄存器单元的正向输入端以及最上一级所述移位寄存器单元的反向输入端均相连。
7.根据权利要求6所述的移位寄存器，其特征在于，所述移位寄存器单元的输出端包括第一输出端口和第二输出端口，在依次相连的三级所述移位寄存器单元中，中间一级所述移位寄存器单元的第二输出端口与最下一级所述移位寄存器单元的正向输入端以及最上一级所述移位寄存器单元的反向输入端均相连。
8.一种栅极驱动电路，其特征在于，该栅极驱动电路包括权利要求6或7所述的移位寄存器。
9.一种显示装置，其特征在于，该显示装置包括权利要求8所述的栅极驱动电路。
CN201410211188.4A 2014-05-19 2014-05-19 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置 Active CN104064153B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410211188.4A CN104064153B (zh) 2014-05-19 2014-05-19 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
US14/548,920 US9257198B2 (en) 2014-05-19 2014-11-20 Shift register unit, shift register, gate drive circuit and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410211188.4A CN104064153B (zh) 2014-05-19 2014-05-19 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN104064153A CN104064153A (zh) 2014-09-24
CN104064153B true CN104064153B (zh) 2016-08-31

Family

ID=51551833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410211188.4A Active CN104064153B (zh) 2014-05-19 2014-05-19 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置

Country Status (2)

Country Link
US (1) US9257198B2 (zh)
CN (1) CN104064153B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226981B (zh) * 2013-04-10 2015-09-16 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN104318909B (zh) * 2014-11-12 2017-02-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板
CN104409045B (zh) 2014-12-10 2016-05-11 京东方科技集团股份有限公司 移位寄存器及其驱动方法、移位扫描电路和显示装置
CN104575430B (zh) 2015-02-02 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104575438B (zh) * 2015-02-15 2017-05-03 合肥京东方光电科技有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104732951B (zh) * 2015-04-21 2017-03-01 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置、显示面板
CN105096865B (zh) * 2015-08-06 2018-09-07 京东方科技集团股份有限公司 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置
CN105139794B (zh) * 2015-09-08 2019-05-03 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、扫描驱动电路、显示装置
CN105047127B (zh) * 2015-09-21 2017-12-22 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、行扫描驱动电路、显示装置
CN105427829B (zh) * 2016-01-12 2017-10-17 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105448271B (zh) * 2016-01-28 2019-09-03 京东方科技集团股份有限公司 Goa单元、goa电路、显示装置及栅极驱动方法
CN105551422B (zh) * 2016-03-03 2018-03-23 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
CN205564251U (zh) 2016-04-26 2016-09-07 北京京东方显示技术有限公司 移位寄存器、栅极驱动电路、阵列基板
CN105845084B (zh) * 2016-05-25 2018-06-22 华南理工大学 一种栅极驱动单元及行栅极扫描驱动器及其驱动方法
CN106023946B (zh) * 2016-08-04 2019-01-04 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置以及显示装置
US10490133B2 (en) * 2016-08-18 2019-11-26 Hon Hai Precision Industry Co., Ltd. Shift register module and display driving circuit thereof
CN106782334B (zh) * 2016-12-19 2019-01-18 上海天马微电子有限公司 扫描单元、栅极驱动电路
CN106782262A (zh) * 2016-12-22 2017-05-31 上海中航光电子有限公司 扫描单元、栅极驱动电路
CN106486047B (zh) * 2017-01-03 2019-12-10 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN106652875A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置
CN106531053A (zh) * 2017-01-06 2017-03-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
CN106875911B (zh) * 2017-04-12 2019-04-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法
CN107331418B (zh) * 2017-07-31 2020-06-19 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN107507591B (zh) 2017-09-04 2019-03-15 深圳市华星光电半导体显示技术有限公司 一种扫描驱动电路以及液晶显示器
CN107403612B (zh) 2017-09-26 2019-07-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107507556B (zh) * 2017-09-30 2020-06-12 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路以及显示装置
CN107633799A (zh) * 2017-10-13 2018-01-26 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN108389546B (zh) 2018-03-26 2021-11-30 武汉天马微电子有限公司 发射控制电路及其驱动方法、发射控制器、显示装置
CN108288460B (zh) 2018-04-26 2021-01-26 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN111105759B (zh) * 2018-10-25 2021-04-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
WO2020191695A1 (zh) * 2019-03-28 2020-10-01 京东方科技集团股份有限公司 栅极驱动单元、方法、栅极驱动电路、显示面板和装置
CN111402778B (zh) * 2020-04-27 2023-09-15 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、驱动电路及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
JP5188382B2 (ja) * 2008-12-25 2013-04-24 三菱電機株式会社 シフトレジスタ回路
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
KR101354365B1 (ko) * 2011-12-30 2014-01-23 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN102819998B (zh) * 2012-07-30 2015-01-14 京东方科技集团股份有限公司 移位寄存器和显示装置
CN102903323B (zh) * 2012-10-10 2015-05-13 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示器件
CN102945651B (zh) * 2012-10-31 2015-02-25 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路和显示装置
CN103680452B (zh) * 2013-12-18 2016-01-20 合肥京东方光电科技有限公司 一种移位寄存器、栅极驱动电路、阵列基板和显示装置
CN103680636B (zh) * 2013-12-31 2016-06-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
US20150332784A1 (en) 2015-11-19
US9257198B2 (en) 2016-02-09
CN104064153A (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
CN104064153B (zh) 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN104332144B (zh) 液晶显示面板及其栅极驱动电路
CN104835475B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN104332146B (zh) 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN105096803B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN103928001B (zh) 一种栅极驱动电路和显示装置
CN103928009B (zh) 用于窄边框液晶显示器的栅极驱动器
CN104134416B (zh) 栅极移位寄存器及使用其的显示装置
CN102708926B (zh) 一种移位寄存器单元、移位寄存器、显示装置和驱动方法
CN104282255B (zh) 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
CN106328084A (zh) Goa驱动电路及液晶显示装置
CN102750987A (zh) 移位寄存器
CN108281123A (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN106782282A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN109949749A (zh) 移位寄存器、栅极驱动电路、显示装置和栅极驱动方法
CN107123405A (zh) 双向移位寄存器单元、双向移位寄存器及显示面板
CN104464666B (zh) 一种栅极驱动电路及其显示装置
CN103761954B (zh) 显示面板与栅极驱动器
CN105938711A (zh) 阵列栅极驱动电路及其驱动方法
TW201141064A (en) Gate shift register and display device using the same
CN103413531A (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN102629444A (zh) 栅极集成驱动电路、移位寄存器及显示屏
CN107767806A (zh) 双向移位寄存器及具有双向移位寄存器的显示驱动系统
CN108364618A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant