CN104464666B - 一种栅极驱动电路及其显示装置 - Google Patents

Abstract

本发明公开了一种栅极驱动电路，其包括多级栅极驱动单元，每级栅极驱动单元包括预充电模块、上拉模块、下拉模块及重置模块。其中，各级栅极驱动单元接收第一时序信号、第二时序信号、向下相差一级栅极驱动单元输出的下一级栅极驱动信号、向上相差一级栅极驱动单元输出的上一级栅极驱动信号及重置信号。本发明还提供一种显示装置。本发明的栅极驱动电路及显示装置中的重置模块在重置信号为高电平时使得每级栅极驱动单元的栅极驱动信号同时输出高电平，从而使得液晶电容中积累的电荷被快速的放掉，进而消除了关机残影。

Description

一种栅极驱动电路及其显示装置

技术领域

本发明涉及液晶显示技术领域，特别涉及一种栅极驱动电路及其显示装置。

背景技术

随着液晶显示器被越来越多的应用到人们的生活中，液晶显示过程中出现的各种问题也亟待人们解决。其中，关机残影便是液晶显示过程中的一大问题。液晶显示器一般是通过存储电容和液晶电容来存储电荷，使画面可以保持到下一个新画面。但是当薄膜晶体管液晶显示器在电源关闭时，由于充电关系，显示器在经过长时间的显示图像后，会在液晶电容中造成电荷累积，而这些电荷在电源关闭后并不能立即释放掉，从而在关机的瞬间画面上仍会残留一部分以前的图像。

但是在现有的栅极驱动电路中，每级栅极驱动信号由外部时钟信号以及前后级反馈的栅极驱动信号来控制，进而导致所有栅极是从上往下，或者是从下往上依次打开，没有办法实现瞬间所有栅极同时打开，进而不能在同一时间对液晶显示器中的液晶电容进行放电，也就是说采用现有的栅极驱动电路，没有办法消除关机残影，必须借助外部电路来消除关机残影。

发明内容

本发明要解决的主要技术问题是提供一种栅极驱动电路，其能消除关机残影。

本发明还提供一种使用上述栅极驱动电路的显示装置。

为解决上述技术问题，本发明提供了一种栅极驱动电路，其包括多个栅极驱动单元，其中每级栅极驱动单元用于分别驱动显示面板上对应的一条栅极线，所述每级栅极驱动单元包括：预充电模块、上拉模块、下拉模块及重置模块。所述预充电模块包括第一开关元件，所述第一开关元件包括第一控制端、第一通路端及第二通路端，所述第一控制端与所述第一通路端均接收向上相差一级的栅极驱动单元输出的上一级栅极驱动信号。所述上拉模块包括第二开关元件，所述第二开关元件包括第二控制端、第三通路端及第四通路端，所述第二控制端与所述第一开关元件的第二通路端相连，所述第三通路端接收第一时序信号，所述第四通路端通过第一电容与所述第二开关元件的第二控制端相连，且用以输出本级栅极驱动信号。所述下拉模块接收向下相差一级的栅极驱动单元输出的下一级栅极驱动信号以及第二时序信号，并与第一开关元件的第二通路端及第二开关元件的第四通路端相连，用以在所述下一级栅极驱动信号为高电平时拉低所述第二开关元件第二控制端的电压，以及在所述第二时序信号为高电平时拉低所述第二开关元件第四通路端的电压。所述重置模块接收重置信号，并与所述第一开关元件的第二通路端及所述第二开关元件的第四通路端相连，用以在所述重置信号为高电平时将所述第二开关元件的第四通路端的电压拉高,以输出高电平的本级栅极驱动信号。

本发明还提供一种显示装置，所述显示装置包括栅极驱动电路，所述栅极驱动电路包括多级栅极驱动单元，其中每级栅极驱动单元用于分别驱动显示面板上的一条对应的栅极线，所述每级栅极驱动单元包括：预充电模块、上拉模块、下拉模块及重置模块。所述预充电模块包括第一开关元件，所述第一开关元件包括第一控制端、第一通路端及第二通路端，所述第一控制端与所述第一通路端均接收向上相差一级的栅极驱动单元输出的上一级栅极驱动信号。所述上拉模块包括第二开关元件，所述第二开关元件包括第二控制端、第三通路端及第四通路端，所述第二控制端与所述第一开关元件的第二通路端相连，所述第三通路端接收第一时序信号，所述第四通路端通过第一电容与所述第二开关元件的第二控制端相连，且用以输出本级栅极驱动信号。所述下拉模块接收向下相差一级的栅极驱动单元输出的下一级栅极驱动信号以及第二时序信号，并与第一开关元件的第二通路端及第二开关元件的第四通路端相连，用以在所述下一级栅极驱动信号为高电平时拉低所述第二开关元件第二控制端的电压，以及在所述第二时序信号为高电平时拉低所述第二开关元件第四通路端的电压。所述重置模块接收重置信号，并与所述第一开关元件的第二通路端及所述第二开关元件的第四通路端相连，用以在所述重置信号为高电平时将所述第二开关元件的第四通路端的电压拉高，以输出高电平的本级栅极驱动信号。

本发明的栅极驱动电路及显示装置利用重置模块在重置信号为高电平时使得每级栅极驱动单元的栅极驱动信号均同时输出高电平，从而使得液晶电容中积累的电荷被快速的放掉，进而消除关机残影。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

图1为本发明第一实施例的栅极驱动电路中的每一级栅极驱动单元的电路结构示意图。

图2为本发明第一实施例的栅极驱动电路中的每一级栅极驱动单元的时序示意图。

图3为本发明第一实施例的栅极驱动电路中的四级栅极驱动单元的电路结构示意图。

图4为本发明第一实施例的栅极驱动电路中的四级栅极驱动单元的时序示意图。

图5为本发明第一实施例的栅极驱动电路中的四百级栅极驱动单元的输出信号的模拟结果示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

尽管本发明使用第一、第二、第三等术语来描述不同的元件、信号、端口、组件或部分，但是这些元件、信号、端口、组件或部分并不受这些术语的限制。这些术语仅是用来将一个元件、信号、端口、组件或部分与另一个元件、信号、端口、组件或部分区分开来。在本发明中，一个元件、端口、组件或部分与另一个元件、端口、组件或部分“相连”、“连接”，可以理解为直接电性连接，或者也可以理解为存在中间元件的间接电性连接。除非另有定义，否则本发明所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思。

本发明的栅极驱动电路(也称为移位寄存器)包括多级栅极驱动单元(也称为移位寄存单元)，每一级的栅极驱动单元分别与显示面板上的每一行栅极线对应电性连接，从而将栅极驱动信号Gn依序逐次施加到每行栅极线上，栅极驱动单元之间的连接关系将在下文中做详细阐述。

图1为本发明第一实施例的栅极驱动电路中的每一级栅极驱动单元的电路结构示意图。本实施例栅极驱动电路，包括多级如图1所示的栅极驱动单元，栅极驱动单元用于输出栅极驱动信号Gn，以分别驱动显示面板上的一条对应的栅极线。如图1所示，每级栅极驱动单元包括第一开关元件T1、第二开关元件T2、第三开关元件T3、第四开关元件T4、第五开关元件T5、第六开关元件T6、第七开关元件T7。

其中，第一开关元件T1构成预充电模块10，第二开关元件T2构成上拉模块12，第三开关元件T3和第四开关元件T4构成下拉模块14，第五开关元件T5、第六开关元件T6和第七开关元件T7构成重置模块16。

具体地，第一开关元件T1包括第一控制端、第一通路端及第二通路端，第一控制端与第一通路端均接收向上相差一级的栅极驱动单元输出的上一级栅极驱动信号Gn-1。第二开关元件T2包括第二控制端、第三通路端及第四通路端，第二控制端与第一开关元件T1的第二通路端相连，第三通路端接收第一时序信号CLKA，第四通路端用以输出栅极驱动信号Gn，以驱动负载电阻RL和负载电容CL，且通过第一电容C1与第二开关元件T2的第二控制端相连。第三开关元件T3包括第三控制端、第五通路端及第六通路端，所述第三控制端接收向下相差一级的栅极驱动单元输出的下一级栅极驱动信号Gn+1，第五通路端与第一开关元件T1的第二通路端相连第六通路端接收参考低电压VGL。第四开关元件T4包括第四控制端、第七通路端及第八通路端，第四控制端接收第二时序信号CLKB，第七通路端与第二开关元件T2的第四通路端相连，第八通路端接收参考低电压VGL。

第五开关元件T5包括第五控制端、第九通路端及第十通路端，第五控制端接收重置信号Reset，第九通路端与第二开关元件T2的第二控制端相连，第十通路端接收参考低电压VGL。第六开关元件T6包括第六控制端、第十一通路端及第十二通路端，第六控制端与第十二通路端均接收重置信号Reset，第十一通路端与第二开关元件T2的第四通路端相连。第七开关元件T7包括第七控制端、第十三通路端及第十四通路端，第七控制端接收重置信号Reset，第十四通路端接收参考低电压VGL。

在本发明一实施方式中，每级栅极驱动单元还包括稳定模块18，其包括第八开关元件T8、第九开关元件T9、第十开关元件T10、第十一开关元件T11和第十二开关元件T12。

在本发明一实施方式中，第八开关元件T8包括第八控制端、第十五通路端及第十六通路端，第八控制端接收第一时序信号CLKA，第十五通路端与第一开关元件T1的第二通路端相连，第十六通路端与第六开关元件T6的第十一通路端相连。第九开关元件T9包括第九控制端、第十七通路端及第十八通路端，第九控制端与所述第十七通路端均接收第一时序信号CLKA，第十八通路端第七开关元件T7的第十三通路端相连。第十开关元件T10包括第十控制端、第十九通路端及第二十通路端，第十控制端接收所述第二时序信号CLKB，第十九通路端与第九开关元件T9的第十八通路端相连，第二十通路端接收参考低电压VGL。第十一开关元件T11包括第十一控制端、第二十一通路端及第二十二通路端，第十一控制端与第十开关元件T10的第十九通路端相连，第二十一通路端与第二开关元件T2的第四通路端相连，第二十二通路端接收参考低电压VGL。第十二开关元件T12包括第十二控制端、第二十三通路端及第二十四通路端，第十二控制端与第二开关元件T2的第四通路端相连，第二十三通路端与第十一开关元件T11的第十一控制端相连，第二十四通路端接收参考低电压VGL。

其中，第一电容C1为第二开关元件T2的第四通路端与第二控制端之间的寄生电容。当然本领域的技术人员可以理解的是，也可以在第二开关元件T2的第二控制端与第四通路端之间设置独立存储电容，此时，第一电容C1为第二开关元件T2的第四通路端与第二控制端之间的寄生电容与独立存储电容之和。

在本实施例中，第一开关元件至第十二开关元件T1～T12为N型晶体管。第一控制端至第十二控制端为栅极。第一开关元件T1的第一通路端、第二开关元件T2的第三通路端、第三开关元件T3的第五通路端、第四开关元件T4的第七通路端、第五开关元件T5的第九通路端、第六开关元件T6的第十一通路端、第七开关元件T7的第十三通路端、第八开关元件T8的第十五通路端、第九开关元件T9的第十七通路端、第十开关元件T10的第十九通路端、第十一开关元件T11的第二十一通路端及第十二开关元件T12的第二十三通路端均为漏极。第一开关元件T1的第二通路端、第二开关元件T2的第四通路端、第三开关元件T3的第六通路端、第四开关元件T4的第八通路端、第五开关元件T5的第十通路端、第六开关元件T6的第十二通路端、第七开关元件T7的第十四通路端、第八开关元件T8的第十六通路端、第九开关元件T9的第十八通路端、第十开关元件T10的第二十通路端、第十一开关元件T11的第二十二通路端及第十二开关元件T12的第二十四通路端均为源极。

当然，本领域技术人员可以理解的是，第一开关元件至第十二开关元件T1～T12也可以采用其他的开关元件而实现，例如P型晶体管。以下以第一开关元件T1至第十二开关元件T1～T12为N型晶体管为例来具体地介绍本发明的具体实施方式及其工作原理。

请参见图2，其为本发明第一实施例的栅极驱动电路中的每一级栅极驱动单元的时序示意图。如图2所示，第一时序信号CLKA与第二时序信号CLKB的周期相同，其占空比均为百分之五十，且第二时序信号CLKB比第一时序信号CLKA超前二分之一个周期。

每一级栅极驱动单元的工作过程分为预充电阶段、上拉阶段、下拉阶段、稳定阶段、重置阶段5个阶段：

预充电阶段：第二时序信号CLKB为高电平，第四开关元件T4与第十开关元件T10导通，节点QB处的电压通过导通的第十开关元件T10被拉低至参考低电压VGL；同时向上相差一级的上一级栅极驱动单元输出的上一级栅极驱动信号Gn-1为高电平，第一开关元件T1导通，节点Q通过导通的第一开关元件T1被充电。

上拉阶段：第一时序信号CLKA的电平由低变高时，由于在预充电阶段节点Q已经被预充电，因此，第二开关元件T2导通，由于第二开关元件T2的导通，且由于第一电容C1的自举作用，节点Q处的电压被进一步拉高，且节点Q处电压的进一步拉高，使得第二开关元件T2导通地更加充分，从而使得本级栅极驱动单元输出端的栅极驱动信号Gn通过导通的第二开关元件T2被第一时序信号CLKA拉高。

值得注意的是，在本发明中，可以直接采用第二开关元件T2的第四通路端与第二控制端之间的寄生电容作为第一电容C1，或者为了提升上拉效果，还可以在第二开关元件T2的第二控制端与第四通路端之间设置独立存储电容，其中，该独立存储电容与第二开关元件T2的寄生电容并联并共同作为第一电容C1，即第一电容C1等于第二开关元件T2的第四通路端与第二控制端之间的寄生电容与独立存储电容之和。

下拉阶段：第二时序信号CLKB由低变高，第四开关元件T4与第十开关元件T10均导通，节点QB处的电压通过导通的第十开关元件T10被拉低至参考低电压VGL，本级栅极驱动单元输出端输出的栅极驱动信号Gn通过导通的第四开关元件T4被拉低至参考低电压VGL；同时由于在上拉阶段第二开关元件T2导通，又由于此阶段第一时序信号CLKA为低电平，因此本级栅极驱动单元输出端输出的栅极驱动信号Gn通过导通的第二开关元件T2被第一时序信号CLKA拉低至参考低电压VGL。向下相差一级的栅极驱动单元输出的下一级栅极驱动信号Gn+1由低变高，第三开关元件T3导通，节点Q处的电压通过导通的第三开关元件T3被拉低至参考低电压VGL。

稳定阶段：当第一时序信号CLKA由低变高，第八开关元件T8导通，节点Q处的电荷会被慢慢放掉；同时第九开关元件T9导通，节点QB通过导通的第九开关元件T9被充电，因此第十一开关元件T11导通，本级栅极驱动单元输出端输出的栅极驱动信号Gn的电压通过导通的第十一开关元件T11被拉低至参考低电压VGL。当第二时序信号CLKB由低变高时，第四开关元件T4与第十开关元件T10均导通，节点QB处的电压通过导通的第十开关元件T10被拉低至参考低电压VGL，本级栅极驱动单元输出端输出的栅极驱动信号Gn通过导通的第四开关元件T4被拉低至参低电压VGL。值得注意的是，此后每当第一时序信号CLKA与第二时序信号CLKB时钟跳变，第四开关元件T4、第八开关元件T8、第九开关元件T9、第十开关元件T10、第十一开关元件T11共同作用，以保证本级栅极驱动单元输出端输出稳定的栅极驱动信号Gn。

重置阶段：重置信号Reset信号为高电平，第五开关元件T5导通，节点Q处的电压通过导通的第五开关元件T5被拉低至参考低电压VGL；同时第七开关元件T7导通，节点QB处的电压通过导通的第七开关元件T7被拉低至参考低电压VGL，第六开关元件T6导通，本级栅极驱动单元输出端输出的栅极驱动信号Gn通过导通的第六开关元件T6被拉高。

通过本实施例时序控制的描述，本实施例的栅极驱动电路中每一级栅极驱动单元当重置信号Reset启动时，重置模块16中的第七开关元件T7导通，节点QB处的电压通过导通的第七开关元件T7被拉低至参考低电压VGL，同时，第六开关元件T6导通，每一级栅极驱动单元输出端输出的栅极驱动信号Gn通过导通的第六开关元件T6被拉高，使得显示器液晶电容中积累的电荷在同一时间被快速地放掉，进而消除了关机残影。

本实施例栅极驱动单元接收向上相差一级的栅极驱动单元所输出的上一级栅极驱动信号Gn-1、以及向下相差一级的栅极驱动单元输出的下一级栅极驱动信号Gn+1。即假设本实施例栅极驱动单元是第n级栅极驱动单元，其中，n≥2，其输出的栅极驱动信号为Gn，则向上相差一级的栅极驱动单元所输出的上一级栅极驱动信号为Gn-1，以及向下相差一级的栅极驱动单元所输出的下一级栅极驱动信号为Gn+1。

值得注意的是，在这种连接方式下，由于第一级栅极驱动单元没有向上相差一级的栅极驱动单元，最后一级栅极驱动单元没有向下相差一级的栅极驱动单元，所以第一级栅极驱动单元的上一级栅极驱动信号Gn-1，最后一级栅极驱动单元向下相差一级的栅极驱动单元Gn+1均要由外部信号电路提供。

以四级栅极驱动单元为例，如图3所示，其介绍了第一级、第二级、第三级及第四级栅极驱动单元的驱动原理，其中，图3所示的每一级栅极驱动单元包括M端口和N端口。对于如图3所示的栅极驱动单元，其输出的栅极驱动信号为Gn，其M端口是用来接收向上相差一级的栅极驱动单元输出的上一级栅极驱动信号Gn-1，N端口是用来接收向下相差一级的栅极驱动单元输出的下一级栅极驱动信号Gn+1。且如图3所示，第一级栅极驱动单元没有向上相差一级的栅极驱动单元，因此第一级栅极驱动单元的M端口接收第一外部信号源STV1提供的信号。第四级栅极驱动单元没有向下相差一级的栅极驱动单元，因此第四级栅极驱动单元的N端口接收第二外部信号源STV2提供的信号。其中，第一级至第四级栅极驱动单元均接收重置信号Reset、第一时序信号CLKA、第二时序信号CLKB及参考低电压VGL。

图4为如图3所示的四级栅极驱动单元的第一实施例的时序示意图，如图4所示，第一级栅极驱动单元输出端输出的栅极驱动信号Gn-Out1、第二级驱动栅极驱动单元输出端输出的栅极驱动信号Gn-Out2、第三级栅极驱动单元输出端输出的栅极驱动信号Gn-Out3及第四级栅极驱动单元输出端输出的栅极驱动信号Gn-Out4依次为高电平。由于每一级栅极驱动单元均接收重置信号Reset，因此，当重置信号Reset为高电平时，第一级栅极驱动单元输出端输出的栅极驱动信号Out1、第二级驱动栅极驱动单元输出端输出的栅极驱动信号Out2、第三级栅极驱动单元输出端输出的栅极驱动信号Out3及第四级栅极驱动单元输出端输出的栅极驱动信号Out4同时输出高电平。

图5为本发明第一实施例的栅极驱动电路中的四百级栅极驱动单元的输出信号的模拟结果示意图。如图5所示，从第一级栅极驱动单元输出端输出的栅极驱动信号Out1、第二级栅极驱动单元输出端输出的栅极驱动信号Out2、第三级栅极驱动单元输出端输出的栅极驱动信号Out3及第四级栅极驱动单元输出端输出的栅极驱动信号Out4依次到第三百九十七级栅极驱动单元输出端输出的栅极驱动信号Out397、第三百九十八级栅极驱动单元输出端输出的栅极驱动信号Out398、第三百九十九级栅极驱动单元输出端输出的栅极驱动信号Out399及第四百级栅极驱动单元输出端输出的栅极驱动信号Out400在重置信号Reset为高电平时同时输出高电平。

本发明的栅极驱动电路及显示装置通过重置模块在重置信号为高电平时使得每级栅极驱动单元的栅极驱动信号均同时输出高电平，进而使得显示面板上的所有薄膜晶体管同时打开，从而使得所有液晶电容中积累的电荷被快速的放掉，进而消除了关机残影。

本文中应用了具体个例对本发明的栅极驱动电路及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种栅极驱动电路，包括多个栅极驱动单元，其中每级栅极驱动单元用于分别驱动显示面板上对应的一条栅极线，其特征在于，所述每级栅极驱动单元包括：

预充电模块，所述预充电模块包括：

第一开关元件，包括第一控制端、第一通路端及第二通路端，所述第一控制端与所述第一通路端均接收向上相差一级的栅极驱动单元输出的上一级栅极驱动信号；

上拉模块，所述上拉模块包括:

第二开关元件，包括第二控制端、第三通路端及第四通路端，所述第二控制端与所述第一开关元件的第二通路端相连，所述第三通路端接收第一时序信号，所述第四通路端通过第一电容与所述第二开关元件的第二控制端相连，且用以输出本级栅极驱动信号；

下拉模块，接收向下相差一级的栅极驱动单元输出的下一级栅极驱动信号以及第二时序信号，并与第一开关元件的第二通路端及第二开关元件的第四通路端相连，用以在所述下一级栅极驱动信号为高电平时拉低所述第二开关元件的第二控制端的电压，以及在所述第二时序信号为高电平时拉低所述第二开关元件的第四通路端的电压；及

重置模块，接收重置信号，并与所述第一开关元件的第二通路端及所述第二开关元件的第四通路端相连，用以在所述重置信号为高电平时将所述第二开关元件的第四通路端的电压拉高,以输出高电平的本级栅极驱动信号。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述第一电容为连接至所述第二开关元件的第四通路端与第二控制端之间的寄生电容。

3.如权利要求1所述的栅极驱动电路，其特征在于，所述第二开关元件的第二控制端与第四通路端之间设置有独立存储电容，所述第一电容为连接至所述第二开关元件的第四通路端与第二控制端之间的寄生电容与所述独立存储电容之和。

4.如权利要求1所述的栅极驱动电路，其特征在于，所述下拉模块包括：

第三开关元件，包括第三控制端、第五通路端及第六通路端，所述第三控制端接收所述向下相差一级的栅极驱动单元输出的下一级栅极驱动信号，所述第五通路端与所述第一开关元件的第三通路端相连，所述第六通路端接收参考低电压；及

第四开关元件，包括第四控制端、第七通路端及第八通路端，所述第四控制端接收第二时序信号，所述第七通路端与所述第二开关元件的第四通路端相连，所述第八通路端接收所述参考低电压。

5.如权利要求1所述的栅极驱动电路，其特征在于，所述重置模块包括：

第五开关元件，包括第五控制端、第九通路端及第十通路端，所述第五控制端接收所述重置信号，所述第九通路端与所述第二开关元件的第二控制端相连，所述第十通路端接收参考低电压；

第六开关元件，包括第六控制端、第十一通路端及第十二通路端，所述第六控制端与所述第十二通路端均接收所述重置信号，所述第十一通路端与所述第二开关元件的第四通路端相连；及

第七开关元件，包括第七控制端、第十三通路端及第十四通路端，所述第七控制端接收所述重置信号，所述第十四通路端接收所述参考低电压。

6.如权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括稳定模块，所述稳定模块接收所述第一时序信号与所述第二时序信号，并与所述第一开关元件的第二通路端、第二开关元件的第四通路端及所述重置模块相连。

7.如权利要求6所述的栅极驱动电路，其特征在于，所述稳定模块包括：

第八开关元件，包括第八控制端、第十五通路端及第十六通路端，所述第八控制端接收所述第一时序信号，所述第十五通路端与所述第一开关元件的第二通路端相连，所述第十六通路端与所述重置模块的第六开关元件的第十一通路端相连；

第九开关元件，包括第九控制端、第十七通路端及第十八通路端，所述第九控制端与所述第十七通路端均接收所述第一时序信号，所述第十八通路端与所述重置模块的第七开关元件的第十三通路端相连；

第十开关元件，包括第十控制端、第十九通路端及第二十通路端，所述第十控制端接收所述第二时序信号，所述第十九通路端与所述第九开关元件的第十八通路端相连，所述第二十通路端接收参考低电压；

第十一开关元件，包括第十一控制端、第二十一通路端及第二十二通路端，所述第十一控制端与所述第十开关元件的第十九通路端相连，所述第二十一通路端与所述第二开关元件的第四通路端相连，所述第二十二通路端接收所述参考低电压；及

第十二开关元件，包括第十二控制端、第二十三通路端及第二十四通路端，所述第十二控制端与所述第二开关元件的第四通路端相连，所述第二十三通路端与所述第十一开关元件的第十一控制端相连，所述第二十四通路端接收所述参考低电压。

8.如权利要求1所述的栅极驱动电路，其特征在于，所述第一时序信号与所述第二时序信号占空比均为百分之五十。

9.如权利要求1所述的栅极驱动电路，其特征在于，所述第一开关元件至所述第二开关元件均为N型晶体管。

10.一种显示装置，其特征在于，包括如权利要求1～9任意一项所述的栅极驱动电路。