CN104835465B - 移位寄存器、栅极驱动电路及液晶显示面板 - Google Patents

Abstract

本发明公开了一种移位寄存器、栅极驱动电路及液晶显示面板。其中，移位寄存器包括上拉模块、下拉模块、上拉驱动模块、复位模块和稳压模块，而稳压模块包括第一稳压晶体管和至少一个第二稳压晶体管，所述第一稳压晶体管的栅极和源极均与所述第一时钟信号线电连接，所述第一稳压晶体管的漏极与稳压控制结点电连接，所述第二稳压晶体管的栅极与所述稳压控制结点电连接，所述第二稳压晶体管的源极与稳压信号线电连接，所述第二稳压晶体管的漏极与所述上拉控制结点电连接。本发明提供的技术方案，能够有效提高移位寄存器及整个栅极驱动电路的输出能力。

Description

移位寄存器、栅极驱动电路及液晶显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路及液晶显示面板。

背景技术

近来，随着液晶显示技术的发展，液晶显示面板的应用也越来越广泛。在液晶显示面板工作时，位于液晶显示面板中的栅极驱动电路要产生扫描信号，以逐一地驱动阵列基板内的每一条扫描线，使得数据信号能够传输到阵列基板内的每一个像素单元，上述的扫描信号是由栅极驱动电路中的移位寄存器来产生的。

栅极驱动电路主要设置在液晶显示面板的非显示区域，随着对窄边框化设计的需求，要求栅极驱动电路所占用的版面面积越小越好，但是随着对显示高分辨率的需求，却需要在栅极驱动电路中设置越来越多的电路元件，这两个需求相互制约。

图1为现有技术中一种移位寄存器的电路结构图，如图1所示，该移位寄存器包括上拉模块11、上拉驱动模块12、复位模块13、下拉模块14和稳压模块15，其中的上拉模块11和下拉模块14主要分别用于控制移位寄存器的信号输出端输出高电平信号或低电平信号，而对于上拉模块11,其包括一上拉晶体管M1，上拉晶体管M1的栅极与上拉控制结点Q连接，上拉晶体管的源极与时钟信号线CLK1连接，上拉晶体管M1的漏极连接到移位寄存器的信号输出端；对于上拉驱动模块12和复位模块13，其输出端均与上拉控制结点Q连接，上拉驱动模块12和复位模块13分别控制上拉控制点Q点的电位，以使上拉晶体管M1处于导通或截止状态，进而控制移位寄存器的信号输出端是否输出扫描信号。但是在整个栅极驱动电路中，每一级移位寄存器仅在特定时间段内输出扫描信号，在非输出扫描信号的时间段内，时钟信号线CLK1上会始终传输脉冲信号，通过上拉晶体管M1的栅极与源极之间的寄生电容，容易拉高上拉晶体管M1的栅极，即上拉控制结点Q的电位，而上拉控制结点Q电位升高会使得上拉晶体管M1有被打开的风险，因此，一般都会设置相应的稳压模块15来稳定上拉控制结点Q的电位，例如设置稳压电容C1和两个稳压晶体管M5和M7，其中稳压电容C1的一端与上拉晶体管M1的源极共同连接到时钟信号线CLK1，另一端连接到稳压控制结点QB，而QB同时与稳压晶体管M3的栅极连接，稳压晶体管M3的源极与低电平信号线VGL连接，漏极与上拉控制结点Q连接，此时，在上拉晶体管M1的源栅寄生电容拉高上拉控制结点Q的电位的同时，也通过稳压电容C1拉高了稳压控制结点QB的电位，从而可以将稳压晶体管M3导通，以将上拉控制结点Q的电位拉低，达到稳定上拉控制结点Q电位的作用。

然后上述在每级移位寄存器在时钟信号线上都设置了稳压电容C1，不仅影响移位寄存器以及整个栅极驱动电路的输出能力，同时制作上述稳压电容需要较大的版面面积，也不利于满足用户对窄边框化的需求。

发明内容

本发明提供一种移位寄存器、栅极驱动电路及液晶显示面板，能够有效提高移位寄存器及整个栅极驱动电路的输出能力，并满足用户对窄边框化的需求。

第一方面，本发明实施例提供了一种移位寄存器，包括上拉模块、下拉模块、上拉驱动模块、复位模块和稳压模块；

所述上拉模块包括上拉晶体管，所述上拉晶体管的源极与第一时钟信号线电连接，所述上拉晶体管的漏极与移位寄存器的信号输出端电连接，所述上拉晶体管的栅极与上拉控制结点电连接；

所述上拉驱动模块的输出端与所述上拉控制结点电连接，用于控制所述上拉晶体管导通并输出扫描信号；

所述复位模块的输出端与所述上拉控制结点电连接，用于控制所述上拉晶体管终止输出扫描信号；

所述下拉模块的输出端与所述移位寄存器的信号输出端电连接，下拉所述移位寄存器的信号输出端的电位；

所述稳压模块包括第一稳压晶体管和至少一个第二稳压晶体管，所述第一稳压晶体管的栅极和源极均与所述第一时钟信号线电连接，所述第一稳压晶体管的漏极与稳压控制结点电连接，所述第二稳压晶体管的栅极与所述稳压控制结点电连接，所述第二稳压晶体管的源极与稳压信号线电连接，所述第二稳压晶体管的漏极与所述上拉控制结点电连接。

进一步的，所述稳压模块还包括：第三稳压晶体管，所述第三稳压晶体管的栅极与所述第一稳压晶体管的漏极电连接，所述第三稳压晶体管的源极与所述第一时钟信号线电连接，所述第三稳压晶体管的漏极与所述稳压控制结点电连接。

进一步的，所述上拉模块还包括自举电容，所述稳压模块还包括第四稳压晶体管；所述自举电容的第一端与所述上拉控制结点电连接，所述自举电容的第二端分别与所述移位寄存器的信号输出端和所述第四稳压晶体管的漏极电连接，所述第四稳压晶体管的栅极与所述稳压控制结点电连接，所述第四稳压晶体管的源极与所述稳压信号线电连接。

进一步的，所述稳压模块还包括第五稳压晶体管，所述第五稳压晶体管的栅极与所述上拉控制结点电连接，所述第五稳压晶体管的源极与所述稳压信号线电连接，所述第五稳压晶体管的漏极与所述稳压控制节点电连接。

进一步的，所述上拉驱动模块包括上拉驱动晶体管，所述上拉驱动晶体管的栅极与前2级移位寄存器的信号输出端电连接，所述上拉驱动晶体管的源极与第二时钟信号线电连接，所述上拉驱动晶体管的漏极与所述上拉控制结点电连接；

所述复位模块包括复位晶体管，所述复位晶体管的栅极与后2级移位寄存器的信号输出端电连接，所述复位晶体管的源极与第三时钟信号线电连接，所述复位晶体管的漏极与所述上拉控制结点电连接；

所述下拉模块包括下拉晶体管，所述下拉晶体管的栅极与第四时钟信号线电连接，所述下拉晶体管的源极与所述稳压信号线电连接，所述下拉晶体管的漏极与所述移位寄存器的信号输出端电连接。

进一步的，所述稳压模块还包括第六稳压晶体管和第七稳压晶体管；

所述第六稳压晶体管的栅极与所述第四时钟信号线电连接，所述第六稳压晶体管的源极与所述稳压信号线电连接，所述第六稳压晶体管的漏极与所述第三稳压晶体管的栅极电连接；

所述第七稳压晶体管的栅极与所述第四时钟信号线电连接，所述第七稳压晶体管的源极与所述稳压信号线电连接，所述第七稳压晶体管的漏极与所述稳压控制结点电连接。

进一步的，所述上拉晶体管、所述第一稳压晶体管、所述第二稳压晶体管、所述第三稳压晶体管、所述第四稳压晶体管、所述第五稳压晶体管、所述上拉驱动晶体管、所述复位晶体管、所述下拉晶体管、所述第六稳压晶体管和第七稳压晶体管均为N型晶体管或均为P型晶体管。

进一步的，所述稳压信号线为低电平信号线。

第二方面，本发明还提供了一种栅极驱动电路，包括级联的多个如上述任一所述的移位寄存器。

第三方面，本发明还提供了一种液晶显示面板，包括彩膜基板和阵列基板，所述阵列基板包括显示区域和非显示区域，所述非显示区域设置有如上所述的栅极驱动电路。

本发明提供的移位寄存器、栅极驱动电路和液晶显示面板，其中的稳压模块中不再设置稳压电容，而通过设置栅极和源极均与第一时钟信号线电连接的第一稳压晶体管，不仅能够提高移位寄存器及整个栅极驱动电路的输出能力，而且第一稳压晶体管作为栅极和和源极电连接的晶体管，在制作时仅需要比较小的版面面积即可，远远小于制作稳压电容所需的版面面积，能够进一步地减小栅极驱动电路的版面面积，满足用户对液晶显示面板窄边框化的需求。

附图说明

图1为现有技术中一种移位寄存器的电路结构图；

图2为本发明实施例一提供的移位寄存器的电路结构图；

图3为本发明实施例二提供的移位寄存器的电路结构图一；

图4为本发明实施例二提供的移位寄存器的电路结构图二；

图5为本发明实施例三提供的移位寄存器的电路结构图；

图6为本发明实施例四提供的移位寄存器的电路结构图；

图7为图6所示移位寄存器的驱动时序及信号波形示意图；

图8为模拟的-30℃时移位寄存器的输出能力对比图；

图9为本发明实施例五提供的一种栅极驱动电路的连接示意图；

图10为图9所示的栅极驱动电路的驱动时序及信号波形示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例一

本发明实施例提供了一种移位寄存器，图2为本发明实施例一提供的移位寄存器的电路结构图，参见图2，该移位寄存器包括上拉模块21、上拉驱动模块22、复位模块23、下拉模块24和稳压模块25；

其中上拉模块21包括上拉晶体管M1，上拉晶体管M1的源极与第一时钟信号线CLK1电连接，上拉晶体管M1的漏极与移位寄存器的信号输出端电连接，上拉晶体管M1的栅极与上拉控制结点Q电连接；

上拉驱动模块22的输出端与上拉控制结点Q电连接，用于控制上拉晶体管M1导通并输出扫描信号；

复位模块23的输出端与上拉控制结点Q电连接，用于控制上拉晶体管M1终止输出扫描信号；

下拉模块24的输出端与移位寄存器的信号输出端电连接，用于下拉移位寄存器的输出端的电位；

上述稳压模块25包括第一稳压晶体管M2和至少一个第二稳压晶体管M3，第一稳压晶体管M2的栅极和源极均与第一时钟信号线CLK1电连接，第一稳压晶体管M2的漏极与稳压控制结点QB电连接，第二稳压晶体管M3的栅极与稳压控制结点QB电连接，第二稳压晶体管M3的源极与稳压信号线电连接，第二稳压晶体管M3的漏极与上拉控制结点QB电连接。在本级移位寄存器工作的非扫描信号输出阶段，即稳定输出阶段时，通过第一稳压晶体管M2的栅极和源极均与第一时钟信号线CLK1电连接，可以使上拉控制结点QB上的电位与第一时钟信号线的信号一致，进而能够导通第二稳压晶体管M3，将稳压信号线上的稳压信号传输到上拉控制结点Q，进而稳定上拉控制节点Q的电位，而不受上拉晶体管的栅极和源极之间的寄生电容的影响。

本发明实施例一提供的移位寄存器，其中的稳压模块中不再设置稳压电容，而通过设置栅极和源极均与第一时钟信号线CLK1电连接的第一稳压晶体管M2，不仅能够提高以及寄存器及整个栅极驱动电路的输出能力，而且第一稳压晶体管M2作为栅极和源极电连接的晶体管，在制作时仅需要比较小的版面面积即可，远远小于制作稳压电容所需的版面面积，能够进一步地减小整个栅极驱动电路的版面面积，满足用户对液晶显示面板窄边框化的需求。

实施例二

图3为本发明实施例二提供的移位寄存器的电路结构图一，如图3所示，在实施例一的基础上，该移位寄存器的稳压模块进一步包括第三稳压晶体管M4，第三稳压晶体管M4的栅极与第一稳压晶体管M2的漏极电连接，第三稳压晶体管M4的源极与第一时钟信号线CLK1电连接，第三稳压晶体管M4的漏极与稳压控制结点QB电连接。该第三稳压晶体管与第一稳压晶体管共同作用，控制在稳定输出阶段时，稳压控制结点QB上的电位与第一时钟信号线的信号一致。

进一步的，图4为本发明实施例二提供的移位寄存器的电路结构图二，如图4所述，其中的上拉模块21还包括自举电容C1，以及稳压模块25还包括第四稳压晶体管M5，该自举电容C1的第一端与上拉控制结点Q电连接，自举电容C1的第二端分别与移位寄存器的信号输出端和第四稳压晶体管M5的漏极电连接，第四稳压晶体管M5的栅极与稳压控制结点QB电连接，第四稳压晶体管M5的源极与稳压信号线电连接。上述自举电容C1的作用是在扫描信号输出阶段，进一步提高上拉控制结点Q的电位，而第四稳压晶体管M5的漏极与自举电容C1的第二端连接，能够在稳定输出阶段，将稳压信号线上的信号施加到自举电容C1的第二端，进一步的稳定上拉控制节点Q的电位。

可选的，在上述的稳压模块25中还可以进一步包括第五稳压晶体管M6，第五稳压晶体管M6的栅极与所述上拉控制结点Q电连接，第五稳压晶体管M6的源极与稳压信号线电连接，第五稳压晶体管M6的漏极与稳压控制节点QB电连接。该第五稳压晶体管的使得Q和QB点电位相互制约，提高了稳压模块的电路稳定性。

实施例三

本实施例三中，将对上述实施例中涉及的上拉驱动模块、下拉模块和复位模块的具体电路进行说明。

图5为本发明实施例三提供的移位寄存器的电路结构图，如图5所示，其中的上拉驱动模块22包括上拉驱动晶体管M7，上拉驱动晶体管M7的栅极与前2级移位寄存器的信号输出端电连接，输入扫描信号Gn-2作为本级移位寄存器的触发信号，而上拉驱动晶体管M7的源极与第二时钟信号线CLK2电连接，上拉驱动晶体管M7的漏极与上拉控制结点Q电连接；

复位模块23包括复位晶体管M8，复位晶体管M8的栅极与后2级移位寄存器的信号输出端电连接，输入扫描信号Gn+2作为本级移位寄存器的复位信号，复位晶体管M8的源极与第三时钟信号线CLK3电连接，复位晶体管M8的漏极与上拉控制结点Q电连接；

下拉模块24包括下拉晶体管M9，下拉晶体管M9的栅极与第四时钟信号线CLK4电连接，下拉晶体管M9的源极与稳压信号线电连接，下拉晶体管M9的漏极与移位寄存器的信号输出端电连接。

实施例四

图6为本发明实施例四提供的移位寄存器的电路结构图，如图6所示，所述稳压模块25还进一步包括第六稳压晶体管M10和第七稳压晶体管M11；其中，第六稳压晶体管M10的栅极与第四时钟信号线CLK4电连接，第六稳压晶体管的M10源极与稳压信号线电连接，第六稳压晶体管M10的漏极与第三稳压晶体管M4的栅极电连接；第七稳压晶体管M11的栅极与第四时钟信号线CLK4电连接，第七稳压晶体管M11的源极与稳压信号线电连接，第七稳压晶体管M11的漏极与稳压控制结点QB电连接，上述第六稳压晶体管M10和第七稳压晶体管M11均能够提高电路稳定性。

本发明的上述各个实施例中，其中的上拉晶体管M1、第一稳压晶体管M2、第二稳压晶体管M3、第三稳压晶体管M4、所述第四稳压晶体管M5、所述第五稳压晶体管M6、上拉驱动晶体管M7、复位晶体管M8、下拉晶体管M9、第六稳压晶体管M10和第七稳压晶体管M11均为N型晶体管或均为P型晶体管。且在上述晶体管均为N型晶体管时，其中的稳压信号线为低电平信号线VGL。

针对图6所示的移位寄存器，以各个晶体管均使用N型晶体管为例，对其驱动方法进行说明，图7为图6所示移位寄存器的驱动时序及信号波形示意图，如图7所示，该驱动时序可以分为如下阶段：

第1阶段，也可以称为预充电阶段，上拉驱动晶体管M7的栅极与前2级移位寄存器的信号输出端连接，若前2级移位寄存器输出的扫描信号Gn-2为高电平信号，则M7导通，在前半阶段，第二时钟信号线CLK2输出为低电平信号，此时上拉控制结点Q被清零，处于低电位状态，在本阶段的后半阶段，第二时钟信号线CLK2输出高电平信号，Q点被充电，电位升高；

第2阶段，也可以称为扫描信号输出阶段，由于Q点电位持续升高，会将上拉晶体管M1导通，同时第一时钟信号线CLK1输出高电平信号，因此，本级移位寄存器的信号输出端开始输出高电平的扫描信号Gn，在该过程中，受电容C1自举作用的影响，Q点的电位还会持续升高，促使上拉晶体管M1打开更为充分。另外，虽然第二时钟信号线CLK2为高电平信号，将会依次导通稳压模块中的第一稳压晶体管M2和第三稳压晶体管M4，提升QB的电位，但是由于第五稳压晶体管M6的存在，使得Q点在升至高电位时，即将第五稳压晶体管M6导通，将低电平信号线上的低电平信号输出到QB，使得QB能够维持在较低的电位，因此不会导致M3和M5的导通，避免降低Q点电位，上述Q和QB点电位间存在相互制约的关系，只要选择合适的器件参数，稳压模块中各个晶体管不会对本阶段扫描信号的输出造成影响。

第3阶段，也可以称为复位阶段，本阶段中复位模块23和下拉模块24同时起作用，以终止移位寄存器的信号输出端输出扫描信号，具体的，复位晶体管M8的栅极连接后2级移位寄存器的信号输出端，如果后2级移位寄存器开始输出扫描信号，即Gn+2为高电平信号时，复位晶体管M8导通，在前半阶段，第三时钟信线CLK3上的信号为高电平信号，将上拉控制节点Q的电位拉低至于CLK3上高电平信号相同的电位，同时CKL2的信号转换为低电平信号，Gn的输出信号开始被拉低；在后半阶段，第四时钟信号线上的信号为高电平信号，下拉晶体管M9导通，将低电平信号线上的低电平信号输出到移位寄存器的输出端，另外第三时钟信线CLK3上的信号变成低电平信号，上拉晶体管M1也被彻底关断；

第4阶段，也可以称为稳定输出阶段，本阶段主要是通过稳压模块中的各个晶体管，将上拉控制结点Q的电位维持在低电位状态。具体的，若第一时钟信号线CLK1上的输出高电平信号时，稳压模块中的第一稳压晶体管M2和第三稳压晶体管M4均导通，进而提高QB点的电位，QB电位升高后会导通第二稳压晶体管M3和第四稳压晶体管M5，进而可以将上拉控制结点Q的电位拉低，维持上拉晶体管M1时钟处于关断状态。同时，为了防止QB一直处于高电位状态，影响电路的性能和稳定性，本发明实施例中在稳压模块中设置了第六稳压晶体管M10和第七稳压晶体管M11，当第四时钟控制线GLK4上输出高电平信号时，第六稳压晶体管M10和第七稳压晶体管M11均会导通，其中第六稳压晶体管M10的导通会拉低第三稳压晶体管M4栅极的电位，第七稳压晶体管M11会直接拉低稳压控制节点QB电位。

本发明实施例四中，在图7所示的驱动时序及信号波形示意图中，其中的CLK1、CLK2、CLK3和CLK4均为占空比为33％的交流信号，而低电平信号线VGL上传输的是直流低电平信号。

本发明实施例提供的移位寄存器，其中在第一时钟信号线上没有直接连接的电容存在，能够显著提高其输出能力，尤其是在低温下效果更加明显，图8为模拟的-30℃时移位寄存器的输出能力对比图，如图8所示，在温度为-30℃，无阈值电压偏移(即Vth shift＝0)的情况下，当移位寄存器上第一时钟信号线上输入的高电平信号均为20V时，若采用现有技术的方案，其输出的扫描信号的最高电压约为7.5V，而采用本发明的技术方案，其输出的扫描信号最高电压可以达到近15V，由此可见，在低温条件下，本发明实施例提供的移位寄存器的输出能力显著提高。

实施例五

本发明实施例还提供了一种栅极驱动电路，该栅极驱动电路包括级联的多个如上述任一实施例所述的移位寄存器。

图9为本发明实施例五提供的一种栅极驱动电路的连接示意图，如图9所示，其中包括六级移位寄存器，每级移位寄存器包括四个时钟信号输入端口，即CLK1端口、CLK2端口、CLK3端口和CLK4端口，一个低电平信号输入端，即VGL端口，而为上述六级移位寄存器设置了六条时钟信号输入线，即CLKa、CLKb、CLKc、CLKd、CLKe和CLKf。除第一级移位寄存器和第二级移位寄存器外，其他级移位寄存器均以前2级移位寄存器输出的扫描信号Gn-2作为触发信号，该触发信号均是输入到各移位寄存器的上拉驱动晶体管的栅极上，对于第一级移位寄存器和第二级移位寄存器，需要单独提供触发信号STV1和STV2；除最后两级移位寄存器外，其他级移位寄存器均是以后2级移位寄存器的输出信号Gn+2作为复位信号，该复位信号均是输入到各移位寄存器的复位晶体管的栅极上，对于最后两级移位寄存器，需要单独提供复位信号STV3和STV4。

图10为图9所示的栅极驱动电路的驱动时序及信号波形示意图。

另外，如下表所示，模拟了在设置有120级移位寄存器的栅极驱动电路中，不同温度和阈值电压偏移的情况下，本发明实施例和现有技术提供的栅极驱动电路的功耗对比，从表中可以看出，在低温情况下，本发明实施例提供的栅极驱动电路，功耗更低。

实施例六

本发明还提供的一种液晶显示面板，该液晶显示面板包括彩膜基板，以及上述的阵列基板。该阵列基板包括显示区域和非显示区域，其非显示区域设置有上述实施例所述的栅极驱动电路。如上所述的，本发明实施例中，其中各级移位寄存器的第一时钟信号线上不再设置占用版面面积较大的稳压电容，而是使用所占版面面积更小的晶体管，能够有效减小栅极驱动电路所占的版面面积，从而有利于减少上述非显示区域的面积。

本发明实施例提供的移位寄存器、栅极驱动电路和液晶显示面板，其中的稳压模块中不再设置稳压电容，而通过设置栅极和源极均与第一时钟信号线电连接的第一稳压晶体管，不仅能够提高移位寄存器及整个栅极驱动电路的输出能力，而且第一稳压晶体管作为栅极和和源极电连接的晶体管，在制作时仅需要比较小的版面面积即可，远远小于制作稳压电容所需的版面面积，能够进一步地减小栅极驱动电路的版面面积，满足用户对液晶显示面板窄边框化的需求。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种移位寄存器，其特征在于，包括上拉模块、下拉模块、上拉驱动模块、复位模块和稳压模块；

所述上拉模块包括上拉晶体管，所述上拉晶体管的源极与第一时钟信号线电连接，所述上拉晶体管的漏极与所述移位寄存器的信号输出端电连接，所述上拉晶体管的栅极与上拉控制结点电连接；

所述上拉驱动模块的输出端与所述上拉控制结点电连接，用于控制所述上拉晶体管导通并输出扫描信号；

所述复位模块的输出端与所述上拉控制结点电连接，用于控制所述上拉晶体管终止输出扫描信号；

所述下拉模块的输出端与所述移位寄存器的信号输出端电连接，用于下拉所述移位寄存器的信号输出端的电位；

所述稳压模块包括第一稳压晶体管和至少一个第二稳压晶体管，所述第一稳压晶体管的栅极和源极均与所述第一时钟信号线电连接，所述第一稳压晶体管的漏极与稳压控制结点电连接，所述第二稳压晶体管的栅极与所述稳压控制结点电连接，所述第二稳压晶体管的源极与稳压信号线电连接，所述第二稳压晶体管的漏极与所述上拉控制结点电连接；

所述稳压模块还包括第三稳压晶体管，所述第三稳压晶体管的栅极与所述第一稳压晶体管的漏极电连接，所述第三稳压晶体管的源极与所述第一时钟信号线电连接，所述第三稳压晶体管的漏极与所述稳压控制结点电连接；

所述稳压模块还包括第六稳压晶体管和第七稳压晶体管；

所述第六稳压晶体管的栅极与第四时钟信号线电连接，所述第六稳压晶体管的源极与所述稳压信号线电连接，所述第六稳压晶体管的漏极与所述第三稳压晶体管的栅极电连接；

所述第七稳压晶体管的栅极与所述第四时钟信号线电连接，所述第七稳压晶体管的源极与所述稳压信号线电连接，所述第七稳压晶体管的漏极与所述稳压控制结点电连接。

2.根据权利要求1所述的移位寄存器，其特征在于，所述上拉模块还包括自举电容，所述稳压模块还包括第四稳压晶体管；

所述自举电容的第一端与所述上拉控制结点电连接，所述自举电容的第二端分别与所述移位寄存器的信号输出端和所述第四稳压晶体管的漏极电连接，所述第四稳压晶体管的栅极与所述稳压控制结点电连接，所述第四稳压晶体管的源极与所述稳压信号线电连接。

3.根据权利要求2所述的移位寄存器，其特征在于，所述稳压模块还包括第五稳压晶体管，所述第五稳压晶体管的栅极与所述上拉控制结点电连接，所述第五稳压晶体管的源极与所述稳压信号线电连接，所述第五稳压晶体管的漏极与所述稳压控制节点电连接。

4.根据权利要求3所述的移位寄存器，其特征在于，所述上拉驱动模块包括上拉驱动晶体管，所述上拉驱动晶体管的栅极与前2级移位寄存器的信号输出端电连接，所述上拉驱动晶体管的源极与第二时钟信号线电连接，所述上拉驱动晶体管的漏极与所述上拉控制结点电连接；

所述复位模块包括复位晶体管，所述复位晶体管的栅极与后2级移位寄存器的信号输出端电连接，所述复位晶体管的源极与第三时钟信号线电连接，所述复位晶体管的漏极与所述上拉控制结点电连接；

所述下拉模块包括下拉晶体管，所述下拉晶体管的栅极与第四时钟信号线电连接，所述下拉晶体管的源极与所述稳压信号线电连接，所述下拉晶体管的漏极与所述移位寄存器的信号输出端电连接。

5.根据权利要求4所述的移位寄存器，其特征在于，所述上拉晶体管、所述第一稳压晶体管、所述第二稳压晶体管、所述第三稳压晶体管、所述第四稳压晶体管、所述第五稳压晶体管、所述上拉驱动晶体管、所述复位晶体管、所述下拉晶体管、所述第六稳压晶体管和第七稳压晶体管均为N型晶体管或均为P型晶体管。

6.根据权利要求5所述的移位寄存器，其特征在于，所述稳压信号线为低电平信号线。

7.一种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-6任一所述的移位寄存器。

8.一种液晶显示面板，其特征在于，包括彩膜基板和阵列基板，所述阵列基板包括显示区域和非显示区域，所述非显示区域设置有如权利要求7所述的栅极驱动电路。