CN105185341B - 一种栅极驱动电路及使用其的显示装置 - Google Patents

Abstract

本发明提出一种栅极驱动电路，其包括多级栅极驱动单元，每级栅极驱动单元包括驱动信号产生模块、传递信号产生模块、第一稳定模块及第二稳定模块，驱动信号产生模块包括第一、第二和第三开关元件，用于输出本级栅极驱动信号，传递信号产生模块包括第四开关元件，用于输出本级传递信号，第一稳定模块与第二稳定模块交替工作，以用于稳定驱动信号产生模块输出的本级栅极驱动信号及传递信号产生模块输出的本级传递信号。本发明还提供一种显示装置，包含上述栅极驱动电路。本发明的栅极驱动电路及显示装置提高了栅极驱动电路的稳定性、可靠性，且功耗小。

Description

一种栅极驱动电路及使用其的显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种栅极驱动电路及使用其的显示装置。

背景技术

液晶显示装置(Liquid Crystal Display，LCD)具备轻薄、节能、无辐射等诸多优点，因此已经逐渐取代传统的阴极射线管(CRT)显示器。目前液晶显示器被广泛地应用于高清晰数字电视、台式计算机、个人数字助理(PDA)、笔记本电脑、移动电话、数码相机等电子设备中。

以薄膜晶体管(Thin Film Transistor，TFT)液晶显示装置为例，其包括：液晶显示面板和驱动电路，其中，液晶显示面板包括多条栅极线与多条数据线，且相邻的两条栅极线与相邻的两条数据线交叉形成一个像素单元，每个像素单元至少包括一个薄膜晶体管。而驱动电路包括：栅极驱动电路(gate drive circuit)和源极驱动电路(source drivecircuit)。随着生产者对液晶显示装置的低成本化追求以及制造工艺的提高，原本设置于液晶显示面板以外的驱动电路集成芯片被设置于液晶显示面板的玻璃基板上成为了可能，例如，将栅极驱动集成电路设置于阵列基板(Gate IC in Array，GIA)上从而简化液晶显示装置的制造过程，并降低生产成本。

液晶显示面板与驱动电路的基本工作原理为：栅极驱动电路通过与栅极线电性连接的上拉晶体管向栅极线送出栅极驱动信号，依序将每一行的TFT打开，然后由源极驱动电路同时将一整行的像素单元充电到各自所需的电压，以显示不同的灰阶。即首先由第一行的栅极驱动电路通过其上拉晶体管将第一行的薄膜晶体管打开，然后由源极驱动电路对第一行的像素单元进行充电。第一行的像素单元充好电时，栅极驱动电路便将该行薄膜晶体管关闭，然后第二行的栅极驱动电路通过其上拉晶体管将第二行的薄膜晶体管打开，再由源极驱动电路对第二行的像素单元进行充放电。如此依序下去，当充好了最后一行的像素单元，便又重新从第一行开始充电。

现有的栅极驱动电路中每一级栅极驱动单元的栅极驱动信号的输出端均与前级和/或后级的栅极驱动单元相连，以将其输出的栅极驱动信号作为前级和/或后级栅极驱动单元的传递信号，这样就相当于增加了每一级栅极驱动单元的负载，从而导致每一级栅极驱动单元的驱动能力下降，且传递信号容易由于一级栅极驱动单元的短路或驱动能力下降而衰减，进而容易造成整个栅极驱动电路的失效，可靠性差。

此外，为了保证栅极驱动电路能够输出足够大的电压，一般采用较大的沟道宽长比的上拉晶体管，例如沟道宽长比约为5000：1。但是，由于上拉晶体管的沟道宽长比较大，即其自身的栅极与源极的寄生电容较大，因此，当多个交流信号进行正负电压切换时，晶体管的栅极与源极的寄生电容会产生较大的耦合效应(尤其是在高温下)，这样就会导致栅极驱动单元输出的栅极驱动信号及传递信号均不稳定，此外较大的沟道宽长比需要占用更大的版图空间，功耗大，不利于窄边框的设计。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

本发明要解决的主要技术问题是提供一种栅极驱动电路，可靠性高、稳定性好且功耗较低。

本发明提供一种栅极驱动电路，其包括多级栅极驱动单元，每级栅极驱动单元用于分别驱动显示面板上的一条对应的栅极线，所述每级栅极驱动单元包括驱动信号产生模块、传递信号产生模块、第一稳定模块及第二稳定模块，所述驱动信号产生模块用于输出本级栅极驱动信号，所述传递信号产生模块用于输出本级传递信号，所述第一稳定模块与所述第二稳定模块交替工作，以用于稳定所述驱动信号产生模块输出的所述本级栅极驱动信号及所述传递信号产生模块输出的所述本级传递信号。

其中，所述驱动信号产生模块包括第一开关元件、第二开关元件、第三开关元件。所述第一开关元件包括第一通路端、第二通路端和第一控制端，所述第一通路端接收第一脉冲信号，所述第一控制端接收第二脉冲信号。所述第二开关元件包括第三通路端、第四通路端和第二控制端，所述第三通路端接收第一时钟信号，所述第二控制端与所述第一开关元件的第二通路端相连，所述第四通路端通过第一电容与所述第二控制端相连，所述第四通路端输出所述本级栅极驱动信号。所述第三开关元件包括第五通路端、第六通路端和第三控制端，所述第五通路端与所述第一开关元件的第二通路端相连，所述第三控制端接收第三脉冲信号，所述第六通路端接收第二时钟信号。所述传递信号产生模块包括第四开关元件，所述第四开关元件包括第七通路端、第八通路端和第四控制端，所述第七通路端接收所述第一时钟信号，所述第四控制端与所述第一开关元件的所述第二通路端相连，所述第八通路端输出所述本级传递信号。

其中，除第一级栅极驱动单元、第二级栅极驱动单元、第三级栅极驱动单元外，所述第一脉冲信号为向上相差三级的栅极驱动单元输出的上三级栅极驱动信号，所述第二脉冲信号为向上相差三级的栅极驱动单元输出的上三级传递信号，除倒数第一级栅极驱动单元、倒数第二级栅极驱动单元及倒数第三级栅极驱动单元外，所述第三脉冲信号为向下相差三级的栅极驱动单元输出的下三级栅极驱动信号。

本发明还提供一种使用上述栅极驱动电路的显示装置。

本发明的栅极驱动电路及显示装置利用传递信号产生模块连接各级栅极驱动单元，避免了栅极驱动信号作为传递信号的衰减积累，保证了电路的稳定性及可靠性，此外采用第一稳定模块与第二稳定模块交替工作以稳定栅极驱动信号及传递信号，功耗低、且进一步地提高了栅极驱动电路的稳定性。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

图1为本发明一实施例的的栅极驱动电路中的每一级栅极驱动单元的电路结构示意图。

图2为本发明一实施例的栅极驱动电路中的每一级栅极驱动单元的时序示意图。

图3为本发明一实施例的六级栅极驱动单元的结构示意图。

图4为如图3所示的六级栅极驱动单元的输入信号的时序示意图。

图5为本发明的栅极驱动电路输出的前六级栅极驱动信号的时序示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

尽管本发明使用第一、第二、第三等术语来描述不同的元件、信号、端口、组件或部分，但是这些元件、信号、端口、组件或部分并不受这些术语的限制。这些术语仅是用来将一个元件、信号、端口、组件或部分与另一个元件、信号、端口、组件或部分区分开来。在本发明中，一个元件、端口、组件或部分与另一个元件、端口、组件或部分“相连”、“连接”，可以理解为直接电性连接，或者也可以理解为存在中间元件的间接电性连接。除非另有定义，否则本发明所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思。

本发明的栅极驱动电路(也称为移位寄存器)包括多级栅极驱动单元(也称为移位寄存单元)，每一级的栅极驱动单元分别与显示面板上的每一行栅极线对应电性连接，从而将栅极驱动信号依序逐次施加到每行栅极线上，栅极驱动单元之间的连接关系将在下文中做详细阐述。

图1为本发明第一实施例的栅极驱动电路中的每一级栅极驱动单元的电路结构示意图。本实施例栅极驱动电路，包括多级如图1所示的栅极驱动单元，每级栅极驱动单元包括驱动信号产生模块、传递信号产生模块、第一稳定模块及第二稳定模块，驱动信号产生模块用于输出本级栅极驱动信号Gn，传递信号产生模块用于输出传递信号Zn，第一稳定模块与第二稳定模块交替工作，以用于稳定驱动信号产生模块输出的本级栅极驱动信号Gn及传递单元输出的传递信号Zn。

其中，驱动信号产生模块包括第一开关元件M1、第二开关元件M2、第三开关元件M3。第一开关元件M1包括第一通路端、第二通路端和第一控制端，第一通路端接收第一脉冲信号，第一控制端接收第二脉冲信号。第二开关元件M2包括第三通路端、第四通路端和第二控制端，第三通路端接收第一时钟信号CLK3，第二控制端与第一开关元件M1的第二通路端相连，第四通路端通过第一电容C1与第二控制端相连，第四通路端输出本级栅极驱动信号Gn。第三开关元件M3包括第五通路端、第六通路端和第三控制端，第五通路端与第一开关元件M1的第二通路端相连，第三控制端接收第三脉冲信号，第六通路端接收第二时钟信号CLK5。传递信号产生模块包括第四开关元件M4，第四开关元件M4包括第七通路端、第八通路端和第四控制端，第七通路端接收第一时钟信号CLK3，第四控制端与第一开关元件M1的第二通路端相连，第八通路端输出本级传递信号Zn。

其中，第一电容C1为第二开关元件M2的第四通路端与第二控制端之间的寄生电容。当然本领域的技术人员可以理解的是，为了提高电容的耦合效应，从而提高节点Q的电压的拉高效果，第二开关元件M2的第二控制端与第四通路端之间设置有独立存储电容，第一电容C1为第二开关元件M2的第四通路端与第二控制端之间的寄生电容与独立存储电容之和。

假设栅极驱动电路包括N级栅极驱动单元(N≥7)，本级栅极驱动单元是第n级栅极驱动单元，其中，N－3≥n≥4，本级栅极驱动单元输出的传递信号为Zn，输出的栅极驱动信号为Gn，则向上相差一级的栅极驱动单元的驱动产生模块所输出的上一级栅极驱动信号为Gn－1，向上相差二级的栅极驱动单元的驱动信号产生模块所输出的上二级栅极驱动信号为Gn－2，向上相差三级的栅极驱动单元的驱动信号产生模块所输出的上三级栅极驱动信号为Gn－3；向上相差一级的栅极驱动单元的传递信号产生模块所输出的上一级传递信号为Zn-1，向上相差两级的栅极驱动单元的传递信号产生模块所输出的上两级传递信号为Zn-2，向上相差三级的栅极驱动单元的传递信号产生模块所输出的上三级传递信号为Zn-3；向下相差一级的栅极驱动单元的驱动产生模块所输出的下一级栅极驱动信号为Gn+1，向下相差二级的栅极驱动单元的驱动信号产生模块所输出的下二级栅极驱动信号为Gn+2，向下相差三级的栅极驱动单元的驱动信号产生模块所输出的下三级栅极驱动信号为Gn+3。

在本发明一实施例中，每级栅极驱动单元接收的第一脉冲信号为向上相差三级的栅极驱动单元的驱动信号产生模块输出的上三级栅极驱动信号Gn－3，每级栅极驱动单元接收的第二脉冲信号为向上相差三级的栅极驱动单元的传递信号产生模块所输出的上三级传递信号Zn－3，每级栅极驱动单元接收的第三脉冲信号为向下相差三级的栅极驱动单元的驱动信号产生模块输出的下三级栅极驱动信号Gn+3。

值得注意的是，在这种连接方式下，由于第一级至第三级栅极驱动单元没有向上相差三级的栅极驱动单元，倒数第三级及之后的栅极驱动单元没有向下相差三级的栅极驱动单元，所以第一级至第三级栅极驱动单元的第一脉冲信号、第二脉冲信号，倒数第三级及之后的栅极驱动单元的第三脉冲信号均要由外部信号电路提供。也就是说，除第一级栅极驱动单元、第二级栅极驱动单元、第三级栅极驱动单元外，第一脉冲信号为向上相差三级的栅极驱动单元输出的上三级栅极驱动信号Gn－3，第二脉冲信号为向上相差三级的栅极驱动单元输出的上三级传递信号Zn－3，除倒数第一级栅极驱动单元、倒数第二级栅极驱动单元及倒数第三级栅极驱动单元外，第三脉冲信号为向下相差三级的栅极驱动单元输出的下三级栅极驱动信号Gn+3。

在本发明一实施例中，第一稳定模块包括第五开关元件M5、第六开关元件M6、第七开关元件M7、第八开关元件M8、第九开关元件M9及第十开关元件M10。

具体地，第五开关元件M5包括第九通路端、第十通路端及第五控制端，第九通路端及第五控制端接收第一时序信号V1。第六开关元件M6包括第十一通路端、第十二通路端及第六控制端，第十一通路端与第一参考低电压源VSQ相连，第六控制端与第一开关元件M1的第二通路端相连，第十二通路端与第五开关元件M5的第十通路端相连。第七开关元件M7包括第十三通路端，第十四通路端及第七控制端，第七控制端接收第一时序信号V1，第十三通路端与第一参考低电压源VSQ相连，第十四通路端与第二稳定模块相连。第八开关元件M8包括第十五通路端、第十六通路端和第八控制端，第十五通路端与第一开关元件M1的第二通路端相连，第十六通路端与第一参考低电压源VSQ相连，第八控制端与第五开关元件M5的第十通路端相连。第九开关元件M9包括第十七通路端、第十八通路端及第九控制端，第十七通路端与第二开关元件M2的第四通路端相连，第九控制端与第五开关元件M5的第十通路端相连，第十八通路端与第二参考低电压源VGL相连。第十开关元件M10包括第十九通路端、第二十通路端及第十控制端，第十九通路端与第四开关元件M4的第八通路端相连，第十控制端与第五开关元件M5的第十通路端相连，第二十通路端接收与第二参考低电压源VGL相连。

其中，第二稳定模块包括第十一开关元件M11、第十二开关元件M12、第十三开关元件M13、第十四开关元件M14、第十五开关元件M15、第十六开关元件M16。

具体地，第十一开关元件M11包括第二十一通路端、第二十二通路端及第十一控制端，第二十一通路端与第七开关元件M7的第十四通路端相连，第十一控制端及第二十二通路端接收第二时序信号V2。第十二开关元件M12包括第二十三通路端、第二十四通路端及第十二控制端，第二十三通路端与第一参考低电压源VSQ相连，第十二控制端与第一开关元件M1的第二通路端相连，第二十四通路端与第十一开关元件M11的第二十一通路端相连。第十三开关元件M13包括第二十五通路端、第二十六通路端及第十三控制端，二十五通路端与第五开关元件M5的第十通路端相连，第二十六通路端与第一参考低电压源VSQ相连，第十三控制端接收第二时序信号V2。第十四开关元件M14包括第二十七通路端、第二十八通路端及第十四控制端，第二十七通路端与第一参考低电压源VSQ相连，第二十八通路端与第一开关元件M1的第二通路端相连，第十四控制端与第十一开关元件M11的第二十一通路端相连。第十五开关元件M15包括第二十九通路端、第三十通路端及第十五控制端，第二十九通路端与第二参考低电压源VGL相连，第三十通路端与第二开关元件M2的第四通路端相连，第十五控制端与第十一开关元件M11的第二十一通路端相连。第十六开关元件M16包括第三十一通路端、第三十二通路端及第十六控制端，第二十九通路端与第二参考低电压源VGL相连，第三十通路端与第四开关元件M4的第八通路端相连，第十六控制端与第十一开关元件M11的第二十一通路端相连。

在本实施例中，优选地，第一开关元件至第十六开关元件M1～M16为N型晶体管。第一控制端至第十六控制端为栅极。第一开关元件M1的第一通路端、第二开关元件M2的第三通路端、第三开关元件M3的第五通路端、第四开关元件M4的第七通路端、第五开关元件M5的第九通路端、第六开关元件M6的第十一通路端、第七开关元件M7的第十三通路端、第八开关元件M8的第十五通路端、第九开关元件M9的第十七通路端、第十开关元件M10的第十九通路端、第十一开关元件M11的第二十一通路端、第十二开关元件M12的第二十三通路端、第十三开关元件M13的第二十五通路端、第十四开关元件M14的第二十七通路端、第十五开关元件M15的第二十九通路端、第十六开关元件M16的第二十一通路端均为漏极。第一开关元件M1的第二通路端、第二开关元件M2的第四通路端、第三开关元件M3的第六通路端、第四开关元件M4的第八通路端、第五开关元件M5的第十通路端、第六开关元件M6的第十二通路端、第七开关元件M7的第十四通路端、第八开关元件M8的第十六通路端、第九开关元件M9的第十八通路端、第十开关元件M10的第二十通路端、第十一开关元件M11的第二十二通路端、第十二开关元件M12的第二十四通路端、第十三开关元件M13的第二十六通路端、第十四开关元件M14的第二十八通路端、第十五开关元件M15的第二十通路端、第十六开关元件M16的第二十二通路端均为源极。

在其它实施方式中，第一开关元件至第十六开关元件M1～M16也可以采用其它的开关元件而实现，例如P型晶体管。以下以第一开关元件M1至第十六开关元件M1～M16为N型晶体管，为例来具体地介绍本发明的具体实施方式及其工作原理。

请参见图2，其为第一实施例的栅极驱动单元的时序示意图，请同时参阅图1及如图2，第一时序信号V1与第二时序信号V2均为低频信号，第一时序信号V1与第二时序信号V2的周期及占空比均相等、且第一时序信号V1为高电平时，第二时序信号V2为低电平，第一时序信号V1为低电平时，第二时序信号V2为高电平，从而使得第一稳定模块与第二稳定模块交替性地工作。图2仅仅示出，在此帧中，第一时序信号V1为高电平，第二时序信号V2为低电平，从而使得节点QB1能为高电平的情况。

其中，第一时钟信号CLK3与第二时钟信号CLK5的周期相同，第一时钟信号CLK3与第二时钟信号CLK5的占空比均为百分之五十，但第一时钟信号CLK3与第二时钟信号CLK5相差三分之一个周期的时间，因此当第一时钟信号CLK3由高电平变为低电平时即处于下降沿时，第二时钟信号CLK5为高电平。

每一级栅极驱动单元的工作过程分为预充电阶段、上拉阶段、下拉阶段、稳定阶段4个阶段：

预充电阶段：向上相差三级的栅极驱动单元输出的上三级传递信号Zn-3由低电平变为高电平，第一开关元件M1导通，当上三级栅极驱动信号Gn－3由低电平变为高电平时，节点Q通过导通的第一开关元件M1被预充电，且由于向上相差三级的栅极驱动单元输出的上三级栅极驱动信号Gn－3的跳变(由低电平变为高电平)使得第一开关元件M1的第一通路端与第一控制端之间的寄生电容耦合，使第一开关元件M1的第一控制端的电压被进一步拉高，第一开关元件M1导通得更充分。而且，由于节点Q被预充电，第二开关元件M2、第四开关元件M4、第六开关元件M6及第十二开关元件M12均导通，节点QB1及节点QB2处的电压分别通过导通的第六开关元件M6及第十二开关元件M12被拉低到第一参考低电压源VSQ提供的第一参考低电压，因此，第八开关元件M8、第九开关元件M9、第十开关元件M10、第十四开关元件M14、第十五开关元件M15及第十六开关元件M16均截止。

值得一提的是，本发明的第一开关元件M1的第一控制端接收向上相差三级的栅极驱动单元输出的上三级传递信号Zn－3，第一开关元件M1的第一通路端接收向上相差三级的栅极驱动单元输出的上三级栅极驱动信号Gn－3，且上三级传递信号Zn－3由于其负载比上三级栅极驱动信号Gn－3的负载小而比上三级栅极驱动信号Gn－3略微早些跳变，因此，使得第一开关元件M1的第一通路端与第一控制端之间的寄生电容能够耦合，而使得节点Q的电压被进一步拉高，从而使得节点Q的预充电效果更好。

上拉阶段：第一时钟信号CLK3的电平由低变高时，由于在预充电阶段节点Q已经被预充电，因此，第二开关元件M2及第四开关元件M4均导通，由于第二开关元件M2的导通，且由于第一电容C1的自举作用，节点Q处的电压被进一步拉高，且节点Q处电压的进一步拉高，使得第二开关元件M2导通地更加充分，从而使得本级栅极驱动单元输出的本级栅极驱动信号Gn通过导通的第二开关元件M2被第一时钟信号CLK3拉高。同样地，节点Q处电压的进一步拉高，使得第四开关元件M4导通地更加充分，从而使得本级栅极驱动单元输出的本级传递信号Zn通过导通的第四开关元件M4被第一时钟信号CLK3拉高。

值得注意的是，在本发明一实施方式中，可以直接采用第二开关元件M2的第四通路端与第二控制端之间的寄生电容作为第一电容C1,或者为了提升上拉效果，还可以在第二开关元件M2的第二控制端与第四通路端之间设置独立存储电容，其中，该独立存储电容与第二开关元件M2的寄生电容并联并共同作为第一电容C1，即第一电容C1等于第二开关元件M2的寄生电容与独立的存储电容之和。

下拉阶段：第一时钟信号CLK3的电平由高变低时，由于在上拉阶段第二开关元件M2及第四开关元件M4均导通且此时第二时钟信号CLK5及向下相差三级的栅极驱动单元输出的下三级栅极驱动信号为高电平，因此，本级栅极驱动单元输出的本级栅极驱动信号Gn及本级传递信号Zn分别通过导通的第二开关元件M2及导通的第四开关元件M4被第一时钟信号CLK3拉低，从而使得本级栅极驱动单元输出的本级栅极驱动信号Gn及本级传递信号Zn被迅速的拉低。此外，由于向下相差三级的栅极驱动单元输出的下三级栅极驱动信号Gn+3由低电平变为高电平，第三开关元件M3导通，因此，当第二时钟信号CLK5由高电平变为低电平时，节点Q通过导通的第三开关元件M3被第二时钟信号CLK5拉低。

值得一提的是，本发明的第三开关元件M3的控制端接收向下相差三级的栅极驱动单元输出的下三级栅极驱动信号Gn+3，而非接收由于负载较小而造成耦合噪声相对较大的向下相差三级的栅极驱动单元输出的下三级传递信号Zn+3，从而使得第三开关元件M3能更稳定的工作，进而使得栅极驱动电路的稳定性更高。

稳定阶段：在下拉阶段时，本级栅极驱动单元输出的本级栅极驱动信号Gn及本级传递信号Zn分别通过导通的第二开关元件M2及导通的第四开关元件M4被第一时钟信号CLK3拉低，且节点Q的电压通过导通的第三开关元件M3被拉低。因此，在后续的时间内，即稳定阶段，需要使节点Q、本级栅极驱动单元的传递信号Zn、本级栅极驱动单元输出的本级栅极驱动信号Gn维持在低电平，从而获得理想的波形。

但是，由于第一时钟信号CLK3为时钟信号，其在后续的时间内(即稳定阶段之后)还会不停地产生脉冲，将会对本级栅极驱动单元输出的传递信号Zn及本级栅极驱动单元输出的本级栅极驱动信号Gn产生影响，为了消除这些影响，本发明实施例利用第一稳定模块及第二稳定模块来进行改善。

具体地，在后续的时间内，当第一时钟信号CLK3由低变高时，由于第二开关元件M2在节点Q与第一时钟信号CLK3之间存在寄生电容Cgd，节点Q会被寄生电容Cgd耦合而产生噪声，但当第一时序信号V1为高电平时，第五开关元件M5、第七开关元件M7导通，从而使得控制节点QB1通过导通的第五开关元件M5被拉高，节点QB2通过导通的第七开关元件M7被拉低，进而使得第八开关元件M8、第九开关元件M9、第十开关元件M10均导通，而第十四开关元件M14、第十五开关元件M15及第十六开关元件M16均截止，从而使得节点Q通过导通的第八开关元件M8被拉低、本级栅极驱动单元输出的本级栅极驱动信号Gn通过导通的第九开关元件M9被拉低，本级栅极驱动单元输出的本级传递信号Zn通过导通的第十开关元件M10被拉低。

值得注意的是，在本发明一实施方式中，在稳定阶段，第一时序信号V1与第二时序信号V2的相位始终相反，从而使得节点QB1与节点QB2的电压能交替性的为高电平，从而使得第八开关元件至第十开关元件M8～M10与第十四开关元件至第十六开关元件M14～M16交替性的工作，在保证栅极驱动电路稳定性的同时，减少阀值漂移带来的影响，保证栅极驱动电路的可靠性。

因此，尽管受第一时钟信号CLK3高电平的影响，节点Q、本级栅极驱动单元的传递信号Zn、本级栅极驱动单元输出的本级栅极驱动信号Gn会被拉高，但是，由于开关元件M5-M16的作用，其可以使节点Q、本级栅极驱动单元的传递信号Zn、本级栅极驱动单元输出的本级栅极驱动信号Gn维持在低电平。

图3为本发明一实施例的六级栅极驱动单元的结构示意图。如图3所示，以六级栅极驱动单元为例，如图3所示，其介绍了第一级、第二级、第三级、第四级、第五级及第六级栅极驱动单元的驱动原理，如图3所示，第一级栅极驱动单元、第二级栅极驱动单元及第三级栅极驱动单元没有向上相差三级的栅极驱动单元，因此，第一级栅极驱动单元、第二级栅极驱动单元及第三级栅极驱动单元接收第一外部信号源STV1提供的信号作为第一脉冲信号及第二脉冲信号。此外，第四级栅极驱动单元、第五级栅极驱动单元及第六级栅极驱动单元接没有向下相差三级的栅极驱动单元，因此，第四级栅极驱动单元、第五级栅极驱动单元及第六级栅极驱动单元接收第二外部信号源STV2提供的信号作为第三脉冲信号。

其中，第一级至第六级栅极驱动单元均接收第一参考电压源VSQ产生的电压、第二参考电压源VGL产生的电压、第一时序信号V1及第二时序信号V2，且第一级栅极驱动单元接收时序产生电路输出的第一时钟信号CLK1及第三时钟信号CLK3，第二级栅极驱动单元接收时序产生电路输出的第二时钟信号CLK2及第四时钟信号CLK4，第三级栅极驱动单元接收时序产生电路输出的第三时钟信号CLK3及第五时钟信号CLK5，第四级栅极驱动单元接收第四时钟信号CLK4及第六时钟信号CLK6，第五级栅极驱动单元接收第五时钟信号CLK5及第一时钟信号CLK1，第六级栅极驱动单元接收第六时钟信号CLK6及第二时钟信号CLK2。

图4为如图3所示的六级栅极驱动单元的输入信号的时序示意图。如图4所示，第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3、第四时钟信号CLK4、第五时钟信号CLK5及第六时钟信号CLK6依次延时六分之一周期，且其占空比均为百分之五十，第一时序信号V1为高电平。

图5为本发明的栅极驱动电路输出的前六级栅极驱动信号的时序示意图。如图5所示，本发明的栅极驱动电路的输出的前六级栅极驱动信号均能输出较理想的波形，可靠性高、稳定性好。

本发明还提供一种显示装置，其包括多级如图1至图5所示的栅极驱动单元。每级栅极驱动单元包括驱动信号产生模块、传递信号产生模块、第一稳定模块及第二稳定模块，驱动信号产生模块用于输出本级栅极驱动信号Gn，传递信号产生模块用于输出传递信号Zn，第一稳定模块与第二稳定模块交替工作，以用于稳定驱动信号产生模块输出的本级栅极驱动信号Gn及传递单元输出的传递信号Zn。

其中，驱动信号产生模块包括第一开关元件M1、第二开关元件M2、第三开关元件M3。第一开关元件M1包括第一通路端、第二通路端和第一控制端，第一通路端接收第一脉冲信号，第一控制端接收第二脉冲信号。第二开关元件M2包括第三通路端、第四通路端和第二控制端，第三通路端接收第一时钟信号CLK3，第二控制端与第一开关元件M1的第二通路端相连，第四通路端通过第一电容C1与第二控制端相连，第四通路端输出本级栅极驱动信号Gn。第三开关元件M3包括第五通路端、第六通路端和第三控制端，第五通路端与第一开关元件M1的第二通路端相连，第三控制端接收第三脉冲信号，第六通路端接收第二时钟信号CLK5。传递信号产生模块包括第四开关元件M4，第四开关元件M4包括第七通路端、第八通路端和第四控制端，第七通路端接收第一时钟信号CLK3，第四控制端与第一开关元件M1的第二通路端相连，第八通路端输出本级传递信号Zn。

除第一级栅极驱动单元、第二级栅极驱动单元、第三级栅极驱动单元外，第一脉冲信号为向上相差三级的栅极驱动单元输出的上三级栅极驱动信号Gn－3，第二脉冲信号为向上相差三级的栅极驱动单元输出的上三级传递信号Zn－3，除倒数第一级栅极驱动单元、倒数第二级栅极驱动单元及倒数第三级栅极驱动单元外，第三脉冲信号为向下相差三级的栅极驱动单元输出的下三级栅极驱动信号Gn+3。

本发明的栅极驱动电路及显示装置利用传递信号产生模块连接各级栅极驱动单元，避免了栅极驱动信号作为传递信号的衰减积累，保证了电路的稳定性及可靠性，而且采用第一稳定模块与第二稳定模块交替工作以稳定栅极驱动信号及传递信号，功耗低、且进一步地提高了栅极驱动电路的稳定性。

本文中应用了具体个例对本发明的栅极驱动电路及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (7)

1.一种栅极驱动电路，包括多级栅极驱动单元，每级栅极驱动单元用于分别驱动显示面板上的一条对应的栅极线，其特征在于，所述每级栅极驱动单元包括驱动信号产生模块、传递信号产生模块、第一稳定模块及第二稳定模块，所述驱动信号产生模块用于输出本级栅极驱动信号，所述传递信号产生模块用于输出本级传递信号，所述第一稳定模块与所述第二稳定模块交替工作，以用于稳定所述驱动信号产生模块输出的所述本级栅极驱动信号及所述传递信号产生模块输出的所述本级传递信号；

其中，所述驱动信号产生模块包括：

第一开关元件，包括第一通路端、第二通路端和第一控制端，所述第一通路端接收第一脉冲信号，所述第一控制端接收第二脉冲信号；

第二开关元件，包括第三通路端、第四通路端和第二控制端，所述第三通路端接收第一时钟信号，所述第二控制端与所述第一开关元件的第二通路端相连，所述第四通路端通过第一电容与所述第二控制端相连，所述第四通路端输出所述本级栅极驱动信号；及

第三开关元件，包括第五通路端、第六通路端和第三控制端，所述第五通路端与所述第一开关元件的第二通路端相连，所述第三控制端接收第三脉冲信号，所述第六通路端接收第二时钟信号；

所述传递信号产生模块包括:

第四开关元件，包括第七通路端、第八通路端和第四控制端，所述第七通路端接收所述第一时钟信号，所述第四控制端与所述第一开关元件的所述第二通路端相连，所述第八通路端输出所述本级传递信号；

其中，除第一级栅极驱动单元、第二级栅极驱动单元、第三级栅极驱动单元外，所述第一脉冲信号为向上相差三级的栅极驱动单元输出的上三级栅极驱动信号，所述第二脉冲信号为向上相差三级的栅极驱动单元输出的上三级传递信号，除倒数第一级栅极驱动单元、倒数第二级栅极驱动单元及倒数第三级栅极驱动单元外，所述第三脉冲信号为向下相差三级的栅极驱动单元输出的下三级栅极驱动信号，当所述第一时钟信号由高电平变为低电平时，第二时钟信号为高电平；

其中，所述第一时钟信号与所述第二时钟信号的周期相同，所述第一时钟信号与所述第二时钟信号的占空比均为百分之五十；

其中，所述第一稳定模块或所述第二稳定模块用于将所述本级栅极驱动信号及所述本级传递信号通过第二参考低电压源拉低，且将第二开关元件的第二控制端及第四开关元件的第四控制端通过第一参考低电压源拉低。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述第一稳定模块包括：

第五开关元件，包括第九通路端、第十通路端及第五控制端，所述第九通路端及所述第五控制端接收第一时序信号；

第六开关元件，包括第十一通路端、第十二通路端及第六控制端，所述第十一通路端与第一参考低电压源相连，所述第六控制端与所述第一开关元件的所述第二通路端相连，所述第十二通路端与所述第五开关元件的第十通路端相连；

第七开关元件，包括第十三通路端，第十四通路端及第七控制端，所述第七控制端接收所述第一时序信号，所述第十三通路端与所述第一参考低电压源相连，所述第十四通路端与所述第二稳定模块相连；

第八开关元件，包括第十五通路端、第十六通路端和第八控制端，所述第十五通路端与所述第一开关元件的所述第二通路端相连，所述第十六通路端与所述第一参考低电压源相连，所述第八控制端与所述第五开关元件的所述第十通路端相连；

第九开关元件，包括第十七通路端、第十八通路端及第九控制端，所述第十七通路端与所述第二开关元件的所述第四通路端相连，所述第九控制端与所述第五开关元件的第十通路端相连，所述第十八通路端与第二参考低电压源相连；以及

第十开关元件，包括第十九通路端、第二十通路端及第十控制端，所述第十九通路端与所述第四开关元件的第八通路端相连，所述第十控制端与所述第五开关元件的所述第十通路端相连，所述第二十通路端接收与所述第二参考低电压源相连。

3.如权利要求2所述的栅极驱动电路，其特征在于，所述第二稳定模块包括：

第十一开关元件，包括第二十一通路端、第二十二通路端及第十一控制端，所述第二十一通路端与所述第七开关元件的所述第十四通路端相连，所述第十一控制端及所述第二十二通路端接收第二时序信号；

第十二开关元件，包括第二十三通路端、第二十四通路端及第十二控制端，所述第二十三通路端与所述第一参考低电压源相连，所述第十二控制端与所述第一开关元件的所述第二通路端相连，所述第二十四通路端与所述第十一开关元件的所述第二十一通路端相连；

第十三开关元件，包括第二十五通路端、第二十六通路端及第十三控制端，所述二十五通路端与所述第五开关元件的第十通路端相连，所述第二十六通路端与所述第一参考低电压源相连，所述第十三控制端接收所述第二时序信号；

第十四开关元件，包括第二十七通路端、第二十八通路端及第十四控制端，所述第二十七通路端与所述第一参考低电压源相连，所述第二十八通路端与所述第一开关元件的所述第二通路端相连，所述第十四控制端与所述第十一开关元件的所述第二十一通路端相连；

第十五开关元件，包括第二十九通路端、第三十通路端及第十五控制端，所述第二十九通路端与所述第二参考低电压源相连，所述第三十通路端与所述第二开关元件的所述第四通路端相连，所述第十五控制端与所述第十一开关元件的所述第二十一通路端相连；以及

第十六开关元件，包括第三十一通路端、第三十二通路端及第十六控制端，所述第二十九通路端与所述第二参考低电压源相连，所述第三十通路端与所述第四开关元件的所述第八通路端相连，所述第十六控制端与所述第十一开关元件的所述第二十一通路端相连。

4.如权利要求3所述的栅极驱动电路，其特征在于，所述第一时序信号与所述第二时序信号均为低频信号，且所述第一时序信号为高电平时，所述第二时序信号为低电平，所述第一时序信号为低电平时，所述第二时序信号为高电平。

5.如权利要求1所述的栅极驱动电路，其特征在于，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容。

6.如权利要求1所述的栅极驱动电路，其特征在于，所述第二开关元件的第二控制端与第四通路端之间设置有独立存储电容，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容与所述独立存储电容之和。

7.一种显示装置，其特征在于，包括如权利要求1～6任意一项所述的栅极驱动电路。