CN105096812B - 预充电电路、扫描驱动电路、阵列基板和显示装置 - Google Patents

Abstract

本发明提供了一种预充电电路、扫描驱动电路、阵列基板和显示装置，其中的预充电电路，包括输入端和输出端，还包括开关单元、第一上拉单元和第二上拉单元，其中：所述开关单元的第一端连接第一节点，第二端连接所述输入端，第三端连接第二节点，用于在第一端处为高电平时导通第二端与第三端；所述第一上拉单元的第一端连接所述输出端，第二端连接所述第一节点，用于在第一端处为高电平时上拉第二端处的电位；所述第二上拉单元的第一端连接所述第二节点，第二端连接所述输出端，用于在第一端处为高电平时上拉第二端处的电位。本发明可以解决大尺寸GOA产品中扫描驱动信号输出能力不足的问题，有利于产品性能的提升。

Description

预充电电路、扫描驱动电路、阵列基板和显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种预充电电路、扫描驱动电路、阵列基板和显示装置。

背景技术

阵列基板行驱动(Gate driver On Array，GOA)技术作为一种新型显示技术，通过将扫描驱动电路集成在阵列基板上，以去掉扫描驱动集成电路的部分，从而节省材料并减少工艺步骤，达到降低产品成本的目的。然而，目前的GOA产品大多应用于中小尺寸产品上，当产品尺寸较大时，会导致扫描驱动信号输出能力不足的问题，比如远端位置处由于电阻过大而扫描驱动信号的幅值过小，或者由于延迟过大而无法实现高频显示。为了改善该问题，现有技术通常会增大扫描驱动信号的最大幅值电压，从而整体上提高每一位置处扫描驱动信号的幅值，但是这种方式会增大扫描驱动电路的整体功耗，不利于产品性能的提升。

发明内容

针对现有技术中的缺陷，本发明提供一种预充电电路、扫描驱动电路、阵列基板和显示装置，可以解决大尺寸GOA产品中扫描驱动信号输出能力不足的问题。

第一方面，本发明提供了一种预充电电路，包括输入端和输出端，还包括开关单元、第一上拉单元和第二上拉单元，其中：

所述开关单元的第一端连接第一节点，第二端连接所述输入端，第三端连接第二节点，用于在第一端处为高电平时导通第二端与第三端；

所述第一上拉单元的第一端连接所述输出端，第二端连接所述第一节点，用于在第一端处为高电平时上拉第二端处的电位；

所述第二上拉单元的第一端连接所述第二节点，第二端连接所述输出端，用于在第一端处为高电平时上拉第二端处的电位。

可选地，所述开关单元包括第一晶体管，所述第一晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述输入端，另一个连接所述第二节点。

可选地，所述第一上拉单元包括第二晶体管，所述第二晶体管的栅极连接所述输出端，源极与漏极中的一个连接所述输出端，另一个连接所述第一节点。

可选地，所述第二上拉单元包括第三晶体管，所述第三晶体管的栅极连接所述第二节点，源极与漏极中的一个连接所述第二节点，另一个连接所述输出端。

可选地，所述预充电电路还包括复位模块；所述复位模块连接所述第一节点，用于在所述输入端处由高电平转为低电平之后将所述第一节点处置为低电平。

可选地，所述复位模块包括第四晶体管，所述第四晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述第一节点，另一个连接所述输入端。

可选地，所述复位模块包括第五晶体管，所述第五晶体管的栅极连接起始输入信号，源极与漏极中的一个连接所述第一节点，另一个连接低电平电压线。

可选地，所述复位模块还包括第六晶体管，所述第六晶体管的栅极连接所述起始输入信号，源极与漏极中的一个连接所述第二节点，另一个连接低电平电压线。

第二方面，本发明还提供了一种上述任意一种预充电电路的驱动方法，包括：

在第一阶段内，将所述输入端处的电位向高电平上拉，保持所述输出端处的低电平；

在第二阶段内，保持所述输入端的高电位，并将所述输出端处的电位向高电平上拉，以使：所述第一上拉单元上拉所述第一节点处的电位，所述开关单元将所述输入端与所述第二节点导通，所述第二上拉单元上拉所述输出端处的电位；

在第三阶段内，将所述输入端处置为低电平，并保持所述输出端的高电平，以使：所述第一上拉单元上拉所述第一节点处的电位，所述开关单元将所述输入端与所述第二节点导通；

在第四阶段内，保持所述输入端的低电平，并将所述输出端处置为低电平。

第三方面，本发明还提供了一种扫描驱动电路，包括多级移位寄存单元；相邻两级所述移位寄存单元的输出端之间设有上述任意一种的预充电电路。

可选地，所述扫描驱动电路具体包括：由第一时钟信号与第三时钟信号驱动的多级第一移位寄存单元，和，由第二时钟信号与第四时钟信号驱动的多级第二移位寄存单元；所述多级第一移位寄存单元的输入端与输出端依次串接；所述多级第二移位寄存单元的输入端与输出端依次串接；第i级的第一移位寄存器单元的输出端与第i级的第二移位寄存器单元的输出端之间，以及第i级的第二移位寄存器单元的输出端与第i+1级的第一移位寄存器单元的输出端之间，均设有上述任意一种的预充电电路；所述i为正整数。

可选地，在以所述第一时钟信号转为有效电平为始的一个时钟周期内，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号处于有效电平的时间段依次滞后预定时间；所述预定时间的长度小于二分之一的时钟周期。

第四方面，本发明还提供了一种阵列基板，包括上述任意一种的扫描驱动电路。

可选地，所述阵列基板上设有显示区；所述扫描驱动电路设置在所述显示区之外的至少一侧；所述预充电电路设置在所述显示区之内。

第五方面，本发明还提供了一种显示装置，包括上述任意一种的阵列基板。

由上述技术方案可知，本发明的预充电电路可以利用一级扫描驱动信号来对下一级扫描驱动信号进行预充电，从而可以基于电荷分享的原理提升扫描驱动信号的输出能力。与现有技术相比，由于本发明可以降低对扫描驱动信号的最大幅值电压的需求，因此可以在保障扫描驱动信号的输出能力的同时降低扫描驱动电路的功耗，有利于产品性能的提升。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一个实施例中一种预充电电路的结构框图；

图2是本发明一个实施例中一种预充电电路的电路结构图；

图3是本发明又一实施例中一种预充电电路的电路结构图；

图4是本发明另一实施例中一种预充电电路的电路结构图；

图5是本发明一个实施例中一种预充电电路的驱动方法的步骤流程示意图；

图6是本发明一个实施例中一种预充电电路的电路时序图；

图7是本发明一个实施例中一种扫描驱动电路的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明一个实施例中一种预充电电路的结构框图。参见图1，该预充电电路1包括输入端IN和输出端OUT，还包括开关单元11、第一上拉单元12和第二上拉单元13，其中：

上述开关单元11的第一端连接第一节点P1，第二端连接上述输入端IN，第三端连接第二节点P2，该开关单元11用于在第一端处为高电平时导通第二端与第三端；

上述第一上拉单元12的第一端连接上述输出端OUT，第二端连接第一节点P1，用于在第一端处为高电平时上拉第二端处的电位；

上述第二上拉单元13的第一端连接第二节点P2，第二端连接上述输出端OUT，用于在第一端处为高电平时上拉第二端处的电位。

需要说明的是，本文中的“高电平”和“低电平”分别指的是某一电路节点位置处由电位高度范围代表的两种逻辑状态。举例来说，第一节点P1和第二节点P2处的高电平可以具体指代高于公共端电压的电位，第一节点P1和第二节点P2处的低电平可以具体指代低于公共端电压的电位；而同时输入端IN和输出端OUT处的高电平可以具体指代高于公共端电压6V以上的电位，输出端输入端IN和OUT处的低电平可以具体指代低于公共端电压6V以上的电位。可以理解的是，具体的电位高度范围可以在具体应用场景下根据需要进行设置，本发明对此不做限制。

与之对应的，本文中的“上拉”指的是使相应的电路节点处的电平上升至高电平，本文中的“下拉”指的是使相应的电路节点处的电平下降至低电平。可以理解的是，上述“上拉”与“下拉”均可以通过电荷的定向移动实现，因此可以具体藉由具有相应功能的电子元器件或其组合实现，本发明对此不做限制。

为了更清楚地说明上述各单元的结构与功能，下面对上述预充电电路1的工作原理作一简述，参见图1：

一般状态下，输入端IN与输出端OUT均连接低电平，预充电电路1内部的第一节点P1和第二节点P2处均为低电平，从而上述开关单元11、第一上拉单元13、第二上拉单元13均不工作，各个节点处的电位保持不变。

此时，若输入端IN处的电位开始由低电平上升，那么在输入端IN处开始由低电平上升至高电平的过程中，由于上述开关单元11、第一上拉单元13、第二上拉单元13仍保持之前的工作状态，因此第一节点P1、第二节点P2以及输出端OUT处的电位仍保持不变。

而在输入端IN处已上升并保持为高电平、输出端开始由低电平上升高电平的过程中，第一上拉单元12可以在输出端OUT处的高电平作用下上拉第一节点P1处的电位，使得第一节点P1处的电位很快达到高电平(第一节点P1处的高电平低于输出端OUT处的高电平)。此时，开关单元11在第一节点P1的高电平作用下导通输入端IN与第二节点P2，使得输入端IN处的高电平对第二节点P2处的电位进行上拉。由此，在第二节点P2处的高电平作用下，第二上拉单元13可以反过来上拉输出端OUT处的电位，形成输出端OUT处电位上升的正反馈，加速输出端OUT处电位的上升。

此后，在输出端OUT处已上升并保持为高电平的期间内，第一节点P1会在第一上拉单元12的作用下保持为高电平，从而开关单元11保持输入端IN与第二节点P2之间的导通。此时若输入端IN处由高电平转为低电平，那么第二节点P2处的电位会随着输入端IN处电位的下降而下降，最终降至低电平。此后，若输出端OUT处的电位也由高电平转为低电平，从而可以在输入端IN处再次上升并保持为高电平时重复上述加速输出端OUT处电位的上升的流程。

可以看出，在将预充电电路1的输入端IN与输出端OUT分别连接高电平阶段有交叉的两个扫描驱动信号时，就可以利用一个扫描驱动信号来对另一个扫描驱动信号进行预充电，从而可以基于电荷分享的原理提升扫描驱动信号的输出能力。与现有技术相比，本发明实施例由于可以降低对扫描驱动信号的最大幅值电压的需求，因此可以在保障扫描驱动信号的输出能力的同时降低扫描驱动电路的功耗，有利于产品性能的提升。

作为一种更具体的示例，图2是本发明一个实施例中一种预充电电路的电路结构图，参见图2：

本发明实施例中，上述开关单元11包括第一晶体管T1，第一晶体管T1的栅极连接第一节点P1，源极与漏极中的一个连接输入端IN，另一个连接第二节点P2。具体地，图1中的第一晶体管T1为N型晶体管，因此与第二节点P2相连的一端为源极，与输入端IN相连的一端为漏极。可以看出，在第一节点P1处为高电平时，第一晶体管T1内部的源极与漏极之间可以导通电流，因此可以实现上述开关单元11的功能，并可以与现有的GOA工艺相集成从而减小制作成本。

本发明实施例中，上述第一上拉单元12包括第二晶体管T2，第二晶体管T2的栅极连接输出端OUT，源极与漏极中的一个连接输出端OUT，另一个连接第一节点P1。具体地，图1中的第二晶体管T2为N型晶体管，因此与第一节点P1相连的一端为源极，与输出端OUT相连的一端为漏极。可以看出，在输出端OUT处为高电平时，第二晶体管T2内部的源极与漏极之间可以导通电流并实现第一节点P1处电位的上拉，因此可以实现上述第一上拉单元12的功能，并可以与现有的GOA工艺相集成从而减小制作成本。

本发明实施例中，上述第二上拉单元13包括第三晶体管T3，第三晶体管T3的栅极连接第二节点P2，源极与漏极中的一个连接第二节点P2，另一个连接输出端OUT。具体地，图1中的第三晶体管T3为N型晶体管，因此与输出端OUT相连的一端为源极，与第二节点P2相连的一端为漏极。可以看出，在第二节点P2处为高电平时，第三晶体管T3内部的源极与漏极之间可以导通电流并实现输出端OUT处电位的上拉，因此可以实现上述第二上拉单元13的功能，并可以与现有的GOA工艺相集成从而减小制作成本。

然而在上述预充电电路中若第一节点处的耦合电容过大，那么在输出端处电位由低电平转为高电平，再由高电平转为低电平之后第一节点处的电位会在一段时间内被保持为高电平，使得预充电电路不能回复到一般状态，因而有可能会影响下一次(比如在一个显示帧之后的下一个显示帧内)的工作流程。

为解决这一问题，在上述任意一种预充电电路的基础上可以增设一与第一节点P1相连的复位模块，该复位模块用于在输入端OUT处由高电平转为低电平之后将第一节点P1处置为低电平。

举例来说，图3是本发明又一实施例中一种预充电电路的电路结构图。可以看出，图3所示的预充电电路在图2所示的电路结构的基础上增加了包括一第四晶体管T4的复位模块14，该第四晶体管T4的栅极连接第一节点P1，源极与漏极中的一个也连接第一节点P1，另一个连接输入端IN。从而，在第一节点P1处为高电平时，第四晶体管T4内部的源极与漏极之间可以导通电流，因而可以在输入端IN处为低电平时将第一节点P1处置为低电平，因此可以实现上述复位单元14的功能，并可以与现有的GOA工艺相集成从而减小制作成本。

作为另一种示例，图4是本发明另一实施例中一种预充电电路的电路结构图。可以看出，图4所示的预充电电路在图2所示的电路结构的基础上增加了包括第五晶体管T5和第六晶体管T6的复位模块14(图示的复位模块14由14a与14b两部分组成)。其中，第五晶体管T5的栅极连接起始输入信号STV(具体为在回到一般状态到输入端处电位开始上升之间的至少部分时间内为有效电平的控制信号，在应用至扫描驱动电路中时可以具体为第一级移位寄存器单元的输入信号)，源极与漏极中的一个连接所述第一节点P1，另一个连接低电平电压线Vss。从而，在起始输入信号STV为有效电平时，第五晶体管T5内部的源极与漏极之间可以导通电流，因而第一节点P1可以被低电平电压线Vss置为低电平，实现上述复位单元14的功能。

此外，第六晶体管T6的栅极连接上述起始输入信号STV，源极与漏极中的一个连接第二节点P2，另一个连接低电平电压线Vss。因而可以通过类似的过程将第二节点P2处的电位置为低电平，实现第二节点P2处电位的复位，提高预充电电路工作的稳定性。可以理解的是，本发明实施例中的任意一个晶体管在具有源极与漏极对称的结构时，其源极与漏极可以视为不作特别区分的两个电极。在具体实施时，晶体管的类型可以根据应用需求选取。

基于同样的发明构思，图5是本发明一个实施例中一种预充电电路的驱动方法的步骤流程示意图。参见图5，该方法包括：

步骤301：在第一阶段内，将输入端处的电位向高电平上拉，保持输出端处的低电平；

步骤302：在第二阶段内，保持输入端的高电位，并将输出端处的电位向高电平上拉，以使：第一上拉单元上拉第一节点处的电位，开关单元将输入端与第二节点导通，第二上拉单元上拉输出端处的电位；

步骤303：在第三阶段内，将输入端处置为低电平，并保持输出端的高电平，以使：第一上拉单元上拉第一节点处的电位，开关单元将输入端与第二节点导通；

步骤304：在第四阶段内，保持输入端的低电平，并将输出端处置为低电平。

与图5所示的步骤流程以及上文所述的预充电电路1的工作原理一致，图6是本发明一个实施例中一种预充电电路的电路时序图。以图2所示的预充电电路为例，下面对图5所示的步骤流程和图6所示的电路时序进行详细说明：

在第一阶段I内，在步骤301中将输入端IN处的电位向高电平上拉，同时保持输出端OUT处的低电平，从而第一晶体管T1、第二晶体管T2、第三晶体管T3均处于关闭状态，第一节点P1与第二节点P2处的电位均保持为低电平。

在第二阶段II内，在步骤302中保持输入端IN的高电位，并将输出端OUT处的电位向高电平上拉，从而第二晶体管T2在输出端OUT处的电位开始上升后打开，上拉第一节点P1处的电位；第一节点P1处的电位上升后，第一晶体管T1打开而输入端IN上拉第二节点P2处的电位；第二节点P2处的电位上升后，第三晶体管T3打开并上拉输出端OUT处的电位，形成正反馈并加速输出端OUT处的电位的上升。

在第三阶段III内，在步骤303中将输入端IN处置为低电平，并保持输出端OUT的高电平，从而输出端OUT处的高电位作用下第二晶体管T2保持开启，第一节点P1处保持为高电平；第二节点P2处的电位被开启的第一晶体管T1下拉，使得第三晶体管T3关闭。

在第四阶段IV内，在步骤304中保持输入端IN的低电平并将输出端OUT处置为低电平。包括第四阶段IV在内的之后的时间内，第二晶体管T2与第三晶体管T3保持关闭，而第一节点P1处的高电平会在耦合电容的作用下逐渐降为低电平，使得第一晶体管T1由开启转变为关闭(或者处于浮接状态)。然而在预充电电路包括上述任意一种的复位模块14时，第一节点P1处的电位可以回到一般状态下的低电平，从而在此后继续执行上述步骤301至步骤304时，该预充电电路又可以重复上述第一至第四阶段的工作流程。

基于同样的发明构思，本发明实施例提供一种扫描驱动电路，包括多级移位寄存单元；相邻两级所述移位寄存单元的输出端之间设有上述任意一种的预充电电路。可以看出，本发明实施例的预充电电路可以利用一级扫描驱动信号来对下一级扫描驱动信号进行预充电，从而可以基于电荷分享的原理提升扫描驱动信号的输出能力。与现有技术相比，由于本发明实施例可以降低对扫描驱动信号的最大幅值电压的需求，因此可以在保障扫描驱动信号的输出能力的同时降低扫描驱动电路的功耗，有利于产品性能的提升。

举例来说，上述输入端与输出端依次串接、并均包括复位端的多级移位寄存单元可以按照下述方式级联：除第一级移位寄存器单元之外，任一级移位寄存器单元的输入端均与上一级移位寄存器单元的输出端相连；除第一级移位寄存器单元之外，任一级移位寄存器单元的输出端均与上一级移位寄存器单元的复位端相连。

作为另一种示例，图7是本发明一个实施例中一种扫描驱动电路的结构示意图。参见图7，本发明实施例中的扫描驱动电路分别级数例如是2n+1、2n+3、2n+5、2n+7的奇数级的第一移位寄存单元GOA，以及级数例如是2(n+1)、2(n+2)、2(n+3)、2(n+4)的偶数级的第二移位寄存单元GOA，其中n为非负整数，例如0、1、2……等。从而，所有奇数级的第一移位寄存单元按照上述方式依次级联，都连接第一时钟信号CLKL与第三时钟信号CLKLB，并由这两个时钟信号驱动；所有偶数级的第二移位寄存单元按照上述方式依次级联，都连接第二时钟信号CLKR与第四时钟信号CLKRB，并由这两个时钟信号驱动。此外，第一个奇数级的第一移位寄存单元的输入端连接奇数级起始信号STV-L，第一个偶数级的第二移位寄存单元的输入端连接偶数级起始信号STV-R，而且所有的第一移位寄存单元与所有的第二移位寄存单元均连接相同的低电平偏置电压Vss。

对于任意的正整数i，第i级的第一移位寄存器单元的输出端与第i级的第二移位寄存器单元的输出端之间，以及第i级的第二移位寄存器单元的输出端与第i+1级的第一移位寄存器单元的输出端之间，均设有一个预充电单元PCU，而预充电单元PCU可以具有上述任意一种的预充电电路的结构。由此，在预充电单元PCU的作用下，除第一级之外的任一级移位寄存器单元的输出端都可以在电位逐渐上升的阶段内被上一级移位寄存器单元的输出端的高电平进行预充电，从而基于电荷分享的原理提升扫描驱动信号的输出能力。

可选地，在以所述第一时钟信号CLKL由无效电平转为有效电平的时刻为开始的一个时钟周期内，上述第一时钟信号CLKL、上述第二时钟信号CLKR、上述第三时钟信号CLKLB和上述第四时钟信号CLKRB处于有效电平的时间段依次滞后预定时间；所述预定时间的长度小于二分之一的时钟周期。基于此，任一预充电单元PCU的输入端与输出端均可以满足高电平的维持时间有至少部分重合的条件。

基于同样的发明构思，本发明实施例提供一种阵列基板，该阵列基板包括上述任意一种的扫描驱动电路，因而具有上述任意一种扫描驱动电路所具有的优点。其中，阵列基板上可以设有显示区，而且所述扫描驱动电路设置在所述显示区之外的至少一侧，以形成GOA结构下的阵列基板。进一步地，所述预充电电路可以设置在所述显示区之内，并与显示区的晶体管采用相同工艺制作形成。

基于同样的发明构思，本发明实施例提供了一种显示装置，该显示装置包括上述任意一种的阵列基板，因而具有上述任意一种阵列基板所具有的优点。需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

在本发明的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释呈反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (15)

1.一种预充电电路，其特征在于，包括输入端和输出端，还包括开关单元、第一上拉单元和第二上拉单元，其中：

所述开关单元的第一端连接第一节点，第二端连接所述输入端，第三端连接第二节点，用于在第一端处为高电平时导通第二端与第三端；

所述第一上拉单元的第一端连接所述输出端，第二端连接所述第一节点，用于在第一端处为高电平时上拉第二端处的电位；

所述第二上拉单元的第一端连接所述第二节点，第二端连接所述输出端，用于在第一端处为高电平时上拉第二端处的电位。

2.根据权利要求1所述的预充电电路，其特征在于，所述开关单元包括第一晶体管，所述第一晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述输入端，另一个连接所述第二节点。

3.根据权利要求1所述的预充电电路，其特征在于，所述第一上拉单元包括第二晶体管，所述第二晶体管的栅极连接所述输出端，源极与漏极中的一个连接所述输出端，另一个连接所述第一节点。

4.根据权利要求1所述的预充电电路，其特征在于，所述第二上拉单元包括第三晶体管，所述第三晶体管的栅极连接所述第二节点，源极与漏极中的一个连接所述第二节点，另一个连接所述输出端。

5.根据权利要求1至4中任意一项所述的预充电电路，其特征在于，还包括复位模块；所述复位模块连接所述第一节点，用于在所述输入端处由高电平转为低电平之后将所述第一节点处置为低电平。

6.根据权利要求5所述的预充电电路，其特征在于，所述复位模块包括第四晶体管，所述第四晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述第一节点，另一个连接所述输入端。

7.根据权利要求5所述的预充电电路，其特征在于，所述复位模块包括第五晶体管，所述第五晶体管的栅极连接起始输入信号，源极与漏极中的一个连接所述第一节点，另一个连接低电平电压线。

8.根据权利要求7所述的预充电电路，其特征在于，所述复位模块还包括第六晶体管，所述第六晶体管的栅极连接所述起始输入信号，源极与漏极中的一个连接所述第二节点，另一个连接低电平电压线。

9.一种如权利要求1至8中任意一项中所述的预充电电路的驱动方法，其特征在于，包括：

在第一阶段内，将所述输入端处的电位向高电平上拉，保持所述输出端处的低电平；

在第二阶段内，保持所述输入端的高电位，并将所述输出端处的电位向高电平上拉，以使：所述第一上拉单元上拉所述第一节点处的电位，所述开关单元将所述输入端与所述第二节点导通，所述第二上拉单元上拉所述输出端处的电位；

在第三阶段内，将所述输入端处置为低电平，并保持所述输出端的高电平，以使：所述第一上拉单元上拉所述第一节点处的电位，所述开关单元将所述输入端与所述第二节点导通；

在第四阶段内，保持所述输入端的低电平，并将所述输出端处置为低电平。

10.一种扫描驱动电路，其特征在于，包括多级移位寄存单元；相邻两级所述移位寄存单元的输出端之间设有如权利要求1至8中任一项所述的预充电电路。

11.根据权利要求10所述的扫描驱动电路，其特征在于，所述扫描驱动电路具体包括：由第一时钟信号与第三时钟信号驱动的多级第一移位寄存单元，和，由第二时钟信号与第四时钟信号驱动的多级第二移位寄存单元；所述多级第一移位寄存单元的输入端与输出端依次串接；所述多级第二移位寄存单元的输入端与输出端依次串接；第i级的第一移位寄存单元的输出端与第i级的第二移位寄存单元的输出端之间，以及第i级的第二移位寄存单元的输出端与第i+1级的第一移位寄存单元的输出端之间，均设有如权利要求1至8中任一项所述的预充电电路；所述i为正整数。

12.根据权利要求11所述的扫描驱动电路，其特征在于，在以所述第一时钟信号转为有效电平为始的一个时钟周期内，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号处于有效电平的时间段依次滞后预定时间；所述预定时间的长度小于二分之一的时钟周期。

13.一种阵列基板，其特征在于，包括如权利要求10至12中任一项所述的扫描驱动电路。

14.根据权利要求13所述的阵列基板，其特征在于，所述阵列基板上设有显示区；所述扫描驱动电路设置在所述显示区之外的至少一侧；所述预充电电路设置在所述显示区之内。

15.一种显示装置，其特征在于，包括如权利要求13或14所述的阵列基板。