CN110880285A - 一种移位寄存器、栅极驱动电路及显示面板 - Google Patents

Abstract

本发明实施例公开了一种移位寄存器、栅极驱动电路及显示面板，移位寄存器包括节点调节模块，节点调节模块用于根据传输至节点调节模块的触发信号和第一时钟信号调节节点调节模块输出的第一节点信号和第二节点信号；跟随控制模块，跟随控制模块用于根据传输至跟随控制模块的第一节点信号控制移位寄存器输出的移位信号是否跟随传输至跟随控制模块的第二时钟信号；上拉控制模块，上拉控制模块用于根据传输至上拉控制模块的第二节点信号控制移位寄存器输出的移位信号是否跟随传输至上拉控制模块的电源信号。通过本发明的技术方案，减少了显示面板非显示区中电源信号线的数量，有利于显示面板窄边框的实现。

Description

一种移位寄存器、栅极驱动电路及显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路及显示面板。

背景技术

随着有机发光显示技术的发展，有机发光显示面板由于其色域广、对比度高、健康护眼以及响应速度快等优点被广泛应用于手机、电脑、车载与可穿戴设备。诸如手机以及智能手表等设备，窄边框已经成为显示领域的主流发展趋势。

显示面板的非显示区设置有栅极驱动电路，与栅极驱动电路连接的信号线的数量直接影响显示面板边框的面积。目前，栅极驱动电路中的移位寄存器要实现逐级移位一般至少需至少两路电平不同的电源信号，即移位寄存器需连接至少两条电源信号线，不利于显示面板窄边框的实现。

发明内容

有鉴于此，本发明实施例提供了一种移位寄存器、栅极驱动电路及显示面板，减少了显示面板非显示区中电源信号线的数量，有利于显示面板窄边框的实现。

第一方面，本发明实施例提供了一种移位寄存器，包括：

节点调节模块，所述节点调节模块用于根据传输至所述节点调节模块的触发信号和第一时钟信号调节所述节点调节模块输出的第一节点信号和第二节点信号；

跟随控制模块，所述跟随控制模块用于根据传输至所述跟随控制模块的所述第一节点信号控制所述移位寄存器输出的移位信号是否跟随传输至所述跟随控制模块的第二时钟信号；

上拉控制模块，所述上拉控制模块用于根据传输至所述上拉控制模块的所述第二节点信号控制所述移位寄存器输出的移位信号是否跟随传输至所述上拉控制模块的电源信号。

进一步地，所述节点调节模块包括触发信号输入端、第一时钟信号输入端、第一节点信号输出端和第二节点信号输出端，所述触发信号输入端接入所述触发信号，所述第一时钟信号输入端接入所述第一时钟信号；

所述跟随控制模块包括第一节点信号输入端、第二节点信号输入端、第二时钟信号输入端、第一电源信号输入端和跟随控制端，所述第一节点信号输入端与所述第一节点信号输出端电连接，所述第二节点信号输入端与所述第二节点信号输出端电连接，所述第二时钟信号输入端接入所述第二时钟信号，所述第一电源信号输入端接入所述电源信号；

所述上拉控制模块包括第二节点信号控制端、第二电源信号输入端和上拉控制端，所述第二节点信号控制端与所述第二节点信号输出端电连接，所述第二电源信号输入端与所述第一电源信号输入端电连接，所述上拉控制端与所述跟随控制端电连接作为所述移位寄存器的移位信号输出端。

进一步地，所述节点调节模块包括第一开关和第二开关，所述第一开关的控制端、所述第二开关的控制端以及所述第二开关的第一端电连接作为所述第一时钟信号输入端，所述第一开关的第一端作为所述触发信号输入端，所述第一开关的第二端作为所述第一节点信号输出端，所述第二开关的第二端作为所述第二节点信号输出端；

所述跟随控制模块包括第三开关和第四开关，所述第三开关的控制端和所述第四开关的控制端电连接作为所述第一节点信号输入端，所述第三开关的第一端作为所述第二节点信号输入端，所述第三开关的第二端作为所述第一电源信号输入端，所述第四开关的第一端作为所述跟随控制端，所述第四开关的第二端作为所述第二时钟信号输入端；

所述上拉控制模块包括第五开关，所述第五开关的控制端作为所述第二节点信号控制端，所述第五开关的第一端作为所述第二电源信号输入端，所述第五开关的第二端作为所述上拉控制端。

进一步地，所述跟随控制模块还包括第一电位跟随单元，所述第一电位跟随单元的第一端与所述第三开关的控制端电连接，所述第一电位跟随单元的第二端与所述第四开关的第一端电连接；

所述上拉控制模块还包括第二电位跟随单元，所述第二电位跟随单元的第一端与所述第五开关的控制端电连接，所述第二电位跟随单元的第二端与所述第五开关的第一端电连接。

进一步地，所述第一开关至所述第五开关包括P型晶体管，所述第一电位跟随单元与所述第二电位跟随单元均包括电容。

第二方面，本发明实施例还提供了一种栅极驱动电路，包括多个级联的如第一方面所述的移位寄存器，前一级所述移位寄存器的移位信号输出端与后一级所述移位寄存器的触发信号端电连接。

进一步地，至少部分所述移位寄存器与同一第一时钟信号线电连接，至少部分所述移位寄存器与同一第二时钟信号线电连接。

第三方面，本发明实施例还提供了一种显示面板，包括至少一个如第二方面所述的栅极驱动电路。

进一步地，所述显示面板包括一个所述栅极驱动电路和多条栅极驱动信号线，所述栅极驱动电路位于显示区一侧的非显示区；

所述栅极驱动电路中所述移位寄存器的所述移位信号输出端与所述栅极驱动信号线一一对应电连接，所述移位寄存器通过所述移位信号输出端向对应的所述栅极驱动信号线输出栅极驱动信号。

进一步地，所述显示面板包括两个所述栅极驱动电路和多条栅极驱动信号线，所述栅极驱动电路分别位于所述显示区两侧相对设置的非显示区；

位于不同侧所述非显示区的两个所述移位寄存器的移位信号输出端与同一所述栅极驱动信号线电连接，与同一所述栅极驱动信号线电连接的所述移位寄存器通过所述移位信号输出端向该所述栅极驱动信号线同步输出栅极驱动信号。

本发明实施例提供了一种移位寄存器、栅极驱动电路及显示面板，设置移位寄存器包括节点调节模块、跟随控制模块和上拉控制模块，节点调节模块用于根据传输至节点调节模块的触发信号和第一时钟信号调节节点调节模块输出的第一节点信号和第二节点信号，跟随控制模块用于根据传输至跟随控制模块的第一节点信号控制移位寄存器输出的移位信号是否跟随传输至跟随控制模块的第二时钟信号，上拉控制模块用于根据传输至上拉控制模块的第二节点信号控制移位寄存器输出的移位信号是否跟随传输至上拉控制模块的电源信号，在实现了移位寄存器的移位输出功能的同时，移位寄存器仅需接入一路电源信号，即驱动移位寄存器工作仅需连接一条电源信号线，减少了显示面板非显示区中电源信号线的数量，有利于显示面板窄边框的实现。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种移位寄存器的结构示意图；

图2为本发明实施例提供的一种移位寄存器的具体电路结构示意图；

图3为图2所示结构移位寄存器的时序驱动图；

图4为本发明实施例提供的另一种移位寄存器的具体电路结构示意图；

图5为本发明实施例提供的一种栅极驱动电路的结构示意图；

图6为图5所示结构栅极驱动电路的时序驱动图；

图7为本发明实施例提供的一种显示面板的结构示意图；

图8为本发明实施例提供的另一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。贯穿本说明书中，相同或相似的附图标号代表相同或相似的结构、元件或流程。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本发明实施例提供了一种移位寄存器，移位寄存器包括节点调节模块、跟随控制模块和上拉控制模块，节点调节模块用于根据传输至节点调节模块的触发信号和第一时钟信号调节节点调节模块输出的第一节点信号和第二节点信号，跟随控制模块用于根据传输至跟随控制模块的第一节点信号控制移位寄存器输出的移位信号是否跟随传输至跟随控制模块的第二时钟信号，上拉控制模块用于根据传输至上拉控制模块的第二节点信号控制移位寄存器输出的移位信号是否跟随传输至上拉控制模块的电源信号。

显示面板的非显示区设置有栅极驱动电路，与栅极驱动电路连接的信号线的数量直接影响显示面板边框的面积。目前，栅极驱动电路中的移位寄存器要实现逐级移位一般需接入至少两路电平不同的电源信号，即移位寄存器需连接至少两条电源信号线，不利于显示面板窄边框的实现。

本发明实施例提供了一种移位寄存器、栅极驱动电路及显示面板，设置移位寄存器包括节点调节模块、跟随控制模块和上拉控制模块，节点调节模块用于根据传输至节点调节模块的触发信号和第一时钟信号调节节点调节模块输出的第一节点信号和第二节点信号，跟随控制模块用于根据传输至跟随控制模块的第一节点信号控制移位寄存器输出的移位信号是否跟随传输至跟随控制模块的第二时钟信号，上拉控制模块用于根据传输至上拉控制模块的第二节点信号控制移位寄存器输出的移位信号是否跟随传输至上拉控制模块的电源信号，在实现了移位寄存器的移位输出功能的同时，移位寄存器仅需接入一路电源信号，即驱动移位寄存器工作仅需连接一条电源信号线，减少了显示面板非显示区信号线的数量，有利于显示面板窄边框的实现。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的一种移位寄存器的结构示意图。如图1所示，移位寄存器包括节点调节模块1、跟随控制模块2和上拉控制模块3，节点调节模块1用于根据传输至节点调节模块1的触发信号STV和第一时钟信号CKV1调节节点调节模块1输出的第一节点信号和第二节点信号，跟随控制模块2用于根据传输至跟随控制模块2的第一节点信号控制移位寄存器输出的移位信号是否跟随传输至跟随控制模块2的第二时钟信号CKV2，上拉控制模块3用于根据传输至上拉控制模块3的第二节点信号控制移位寄存器输出的移位信号是否跟随传输至上拉控制模块3的电源信号VDD。

如图1所示，节点调节模块1包括触发信号输入端A1、第一时钟信号输入端A2、第一节点信号输出端A3和第二节点信号输出端A4，跟随控制模块2包括第一节点信号输入端B1、第二节点信号输入端B2、第二时钟信号输入端B3、第一电源信号输入端B4和跟随控制端B5，上拉控制模块3包括第二节点信号控制端D1、第二电源信号输入端D2和上拉控制端D3。

触发信号输入端A1接入触发信号STV，第一时钟信号输入端A2接入第一时钟信号CKV1，第一节点信号输入端B1与第一节点信号输出端A3电连接，第二节点信号输入端B2与第二节点信号输出端A4电连接，第二时钟信号输入端B3接入第二时钟信号CKV2，第一电源信号输入端B4接入电源信号VDD，第二节点信号控制端D1与第二节点信号输出端A4电连接，第二电源信号输入端D2与第一电源信号输入端B4电连接，上拉控制端D3与跟随控制端B5电连接作为移位寄存器的移位信号输出端OUT。

节点调节模块1根据触发信号输入端A1输入的触发信号STV以及第一时钟信号输入端A2输入的第一时钟信号CKV1调节第一节点信号输出端A3输出的第一节点信号以及第二节点信号输出端A4输出的第二节点信号，跟随控制模块2根据第一节点信号输入端B1输入的第一节点信号控制跟随控制端B5输出的信号是否跟随第二时钟信号输入端B3输入的第二时钟信号CKV2变化，上拉控制模块3根据第二节点信号控制端D1输入的第二节点信号控制1上拉控制端D3输出的信号是否跟随第二电源信号输入端D2输入的电源信号VDD变化。

图2为本发明实施例提供的一种移位寄存器的具体电路结构示意图。结合图1和图2，节点调节模块1包括第一开关M1和第二开关M2，第一开关M1的控制端b1、第二开关M2的控制端b1以及第二开关M2的第一端b2电连接作为第一时钟信号输入端A2，第一开关M1的第一端b2作为触发信号输入端A1，第一开关M1的第二端b3作为第一节点信号输出端A3，第二开关M2的第二端b3作为第二节点信号输出端A4。跟随控制模块2包括第三开关M3和第四开关M4，第三开关M3的控制端b1和第四开关M4的控制端b1电连接作为第一节点信号输入端B1，第三开关M3的第一端b2作为第二节点信号输入端B2，第三开关M3的第二端b3作为第一电源信号输入端B4，第四开关M4的第一端b2作为跟随控制端B5，第四开关M4的第二端b3作为第二时钟信号输入端B3。上拉控制模块3包括第五开关M5，第五开关M5的控制端b1作为第二节点信号控制端D1，第五开关M5的第一端b2作为第二电源信号输入端D2，第五开关M5的第二端b3作为上拉控制端D3。示例性的，第一开关M1至第五开关M5可以均包括P型晶体管。

图3为图2所示结构移位寄存器的时序驱动图。结合图1至图3，在t1时段，第一时钟信号CKV1为低电平，第一开关M1和第二开关M2打开，触发信号STV为高电平，第一节点n1为高电平，第三开关M3和第四开关M4关闭，第二节点n2为低电平，第五开关M5打开，移位信号输出端OUT输出的移位信号跟随电源信号VDD为高电平。

在t2时段，第一时钟信号CKV1为高电平，第一开关M1和第二开关M2关闭，第一节点n1为高电平，第三开关M3和第四开关M4保持关闭，第二节点n2为低电平，第五开关M5保持打开，移位信号输出端OUT输出的移位信号跟随电源信号VDD为高电平。

在t3时段，第一时钟信号CKV1为低电平，第一开关M1和第二开关M2开启，触发信号STV为低电平，第一节点n1为低电平，第三开关M3和第四开关M4开启，第二节点n2为低电平，第五开关M5打开，移位信号输出端OUT输出的移位信号跟随第二时钟信号CKV2为高电平。

在t4时段，第一时钟信号CKV1为高电平，第一开关M1和第二开关M2关闭，第一节点n1为低电平，第三开关M3和第四开关M4保持开启，第二节点n2为高电平，第五开关M5关闭，移位信号输出端OUT输出的移位信号跟随第二时钟信号CKV2的波形。至此，移位寄存器的移位信号输出端OUT输出的移位信号相较于触发信号输入端A1输入的触发信号STV实现移位。

目前常用的移位寄存器内部至少包括六个晶体管，较常见的移位寄存器一般包括六个晶体管或包括九个晶体管，且移位寄存器需连接至少两条电源信号线，本发明实施例提供的移位寄存器仅包括五个晶体管，且移位寄存器只需接入一路电源信号，即移位寄存器仅需连接一条电源信号线，本发明实施例提供的移位寄存器减少了移位寄存器内部晶体管的数量以及与移位寄存器电连接的电源信号线的数量，减小了移位寄存器占据的显示面板非显示区的面积，有利于显示面板窄边框的实现。

另外，第一时钟信号CKV1和第二时钟信号CKV2的电平跳变理论上可以完全同步，但实际上二者的电平跳变无法完全同步，为避免两时钟信号之间错位导致移位寄存器无法准确实现移位功能，图3设置驱动时序中第一时钟信号CKV1与第二时钟信号CKV2未完全同步，以提高移位寄存器实现移位功能的准确性。

需要说明的是，上述实施例只是以移位寄存器中的晶体管均为P型晶体管为例进行说明，也可以设置移位寄存器中的晶体管均为N型晶体管，驱动时序可参照图3所示驱动时序进行相应调整，本发明实施例对此不作限定。

图4为本发明实施例提供的另一种移位寄存器的具体电路结构示意图。在图2所示结构移位寄存器的基础上，图4所示结构的移位寄存器中的跟随控制模块2还可以包括第一电位跟随单元C1，第一电位跟随单元C1的第一端e1与第三开关M3的控制端b1电连接，第一电位跟随单元C1的第二端e2与第四开关M4的第一端b2电连接。上拉控制模块3还可以包括第二电位跟随单元C2，第二电位跟随单元C2的第一端e1与第五开关M5的控制端b1电连接，第二电位跟随单元C2的第二端e2与第五开关M5的第一端b2电连接。示例性的，第一电位跟随单元C1与第二电位跟随单元C2均可以包括电容。

结合图2至图4，从t1时段进入t2时段时，第一节点n1电位可以依靠晶体管栅极与源极之间的寄生电容维持上一时段的高电平，从t3时段进入t4时段时，第一节点n1电位同样可以依靠晶体管栅极与源极之间的寄生电容维持上一时段的低电平，设置第一电位跟随单元C1能够进一步确保第一节点n1电位准确维持上一时段的电位，避免第一节点n1的电位受到干扰产生电平跳变，也能解决由于制成原因导致的漏电情况，确保移位寄存器实现移位功能的准确性。从t1时段进入t2时段时，第二节点n2电位可以依靠晶体管栅极与源极之间的寄生电容维持上一时段的低电平，设置第二电位跟随单元C2能够同样能够进一步确保第二节点n2电位准确维持上一时段的电位，避免第二节点n2的电位受到干扰产生电平跳变，也能解决由于制成原因导致的漏电情况，确保移位寄存器实现移位功能的准确性。

本发明实施例还提供了一种栅极驱动电路，图5为本发明实施例提供的一种栅极驱动电路的结构示意图，结合图1至图5，栅极驱动电路包括多个级联的上述实施例所述的移位寄存器4，因此本发明实施例提供的栅极驱动电路同样能够减少与栅极驱动电路电连接的电源信号线的数量以及栅极驱动电路中的晶体管的数量，有利于显示面板窄边框的实现。

结合图1至图5，前一级移位寄存器4的移位信号输出端OUT与后一级移位寄存器4的触发信号端STV1电连接，可以设置栅极驱动电路中的至少部分移位寄存器4与同一第一时钟信号线CK11电连接，至少部分移位寄存器4与同一第二时钟信号线CK21电连接，图5示例性地设置栅极驱动电路中的奇数级的移位寄存器4的第一时钟信号端CK1均与第一时钟信号线CK11电连接，奇数级的移位寄存器4的第二时钟信号端CK2均与第二时钟信号线CK21电连接，偶数级的移位寄存器4的第一时钟信号端CK1均与第二时钟信号线CK21电连接，偶数级的移位寄存器4的第二时钟信号端CK2均与第一时钟信号线CK11电连接。第一时钟信号端CK1即对应节点调节模块1的第一时钟信号输入端A2的端口，第二时钟信号端CK2即对应跟随控制模块2的第二时钟信号输入端B3的端口。

图6为图5所示结构栅极驱动电路的时序驱动图。结合图3、图5以及图6，由于级联的移位寄存器4中前一级移位寄存器4的移位信号输出端OUT与后一级移位寄存器4的触发信号端STV1电连接，以第一级移位寄存器41和第二级移位寄存器42为例，第一级移位寄存器41的触发信号端STV1在t3时段接收到低电平触发信号，第一级移位寄存器41的移位信号输出端OUT1在t4时段输出低电平的移位信号，即栅极驱动信号，且第一级移位寄存器41的移位信号输出端OUT1输出的移位信号传输至第二级移位寄存器42的触发信号端STV1，第二级移位寄存器42的触发信号端STV1在接收到该低电平后，第二级移位寄存器42的移位信号输出端OUT2在t5时段输出低电平的移位信号，循环上述过程，栅极驱动电路实现逐级移位输出。

通过设置前一级移位寄存器4的移位信号输出端OUT与后一级移位寄存器4的触发信号端STV1电连接，且栅极驱动电路中的至少部分移位寄存器4与同一第一时钟信号线CK11电连接，至少部分移位寄存器4与同一第二时钟信号线CK21电连接，在实现栅极驱动电路逐级移位输出功能的同时，减少了与栅极驱动电路电连接的时钟信号线的数量，减小了时钟信号线占据显示面板非显示区的面积，有利于显示面板窄边框的实现。

本发明实施例还提供了一种显示面板，图7为本发明实施例提供的一种显示面板的结构示意图。如图7所示，显示面板包括上述实施例所述的栅极驱动电路5，因此本发明实施例提供的显示面板同样能够减少与栅极驱动电路电连接的电源信号线的数量以及栅极驱动电路中的晶体管的数量，有利于显示面板窄边框的实现。

如图7所示，显示面板可以包括一个栅极驱动电路5和多条栅极驱动信号线61，栅极驱动电路5位于显示区AA一侧的非显示区NAA。栅极驱动电5路中移位寄存器4的移位信号输出端OUT与栅极驱动信号线61一一对应电连接，移位寄存器4通过移位信号输出端OUT向对应的栅极驱动信号线61输出栅极驱动信号。具体的，显示面板还包括位于显示区的多个像素单元62以及数据信号线63，移位寄存器4通过移位信号输出端OUT向对应的栅极驱动信号线61输出栅极驱动信号，各级移位寄存器4依次向有显示面板中的栅极驱动信号线61输出逐级移位的栅极驱动信号，显示面板中的像素单元62逐行接收到对应的栅极驱动信号对应开启，数据信号线63传输数据信号至对应的像素单元62，显示面板实现显示功能。

图8为本发明实施例提供的另一种显示面板的结构示意图。如图8所示，显示面板可以包括两个栅极驱动电路5和多条栅极驱动信号线61，栅极驱动电路5分别位于显示区AA两侧相对设置的非显示区NAA。位于不同侧非显示区NAA的两个移位寄存器4的移位信号输出端OUT与同一栅极驱动信号线61电连接，与同一栅极驱动信号线61电连接的移位寄存器4通过移位信号输出端OUT向该栅极驱动信号线61同步输出栅极驱动信号。示例性的，如图8所示，可以设置位于不同侧非显示区NAA的两个栅极驱动电路5中的第一级移位寄存器41的触发信号端STV1连接同一触发信号线64，触发信号线64用于向两个栅极驱动电路5中的第一级移位寄存器4的触发信号端STV1传输触发信号，设置位于不同侧非显示区NAA的两移位寄存器4的移位信号输出端OUT通过一栅极驱动信号线61电连接，且与同一栅极驱动信号线61电连接的移位寄存器4通过移位信号输出端OUT向该栅极驱动信号线61同步输出栅极驱动信号，避免了栅极驱动信号线61上存在压降影响显示面板的显示效果。

示例性的，本发明实施例的显示面板可以是有机发光显示面板，显示面板可以应用于手机、电脑等电子显示设备。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种移位寄存器，其特征在于，包括：

节点调节模块，所述节点调节模块用于根据传输至所述节点调节模块的触发信号和第一时钟信号调节所述节点调节模块输出的第一节点信号和第二节点信号；

跟随控制模块，所述跟随控制模块用于根据传输至所述跟随控制模块的所述第一节点信号控制所述移位寄存器输出的移位信号是否跟随传输至所述跟随控制模块的第二时钟信号；

上拉控制模块，所述上拉控制模块用于根据传输至所述上拉控制模块的所述第二节点信号控制所述移位寄存器输出的移位信号是否跟随传输至所述上拉控制模块的电源信号。

2.根据权利要求1所述的移位寄存器，其特征在于，

所述节点调节模块包括触发信号输入端、第一时钟信号输入端、第一节点信号输出端和第二节点信号输出端，所述触发信号输入端接入所述触发信号，所述第一时钟信号输入端接入所述第一时钟信号；

所述跟随控制模块包括第一节点信号输入端、第二节点信号输入端、第二时钟信号输入端、第一电源信号输入端和跟随控制端，所述第一节点信号输入端与所述第一节点信号输出端电连接，所述第二节点信号输入端与所述第二节点信号输出端电连接，所述第二时钟信号输入端接入所述第二时钟信号，所述第一电源信号输入端接入所述电源信号；

所述上拉控制模块包括第二节点信号控制端、第二电源信号输入端和上拉控制端，所述第二节点信号控制端与所述第二节点信号输出端电连接，所述第二电源信号输入端与所述第一电源信号输入端电连接，所述上拉控制端与所述跟随控制端电连接作为所述移位寄存器的移位信号输出端。

3.根据权利要求2所述的移位寄存器，其特征在于，

所述节点调节模块包括第一开关和第二开关，所述第一开关的控制端、所述第二开关的控制端以及所述第二开关的第一端电连接作为所述第一时钟信号输入端，所述第一开关的第一端作为所述触发信号输入端，所述第一开关的第二端作为所述第一节点信号输出端，所述第二开关的第二端作为所述第二节点信号输出端；

所述跟随控制模块包括第三开关和第四开关，所述第三开关的控制端和所述第四开关的控制端电连接作为所述第一节点信号输入端，所述第三开关的第一端作为所述第二节点信号输入端，所述第三开关的第二端作为所述第一电源信号输入端，所述第四开关的第一端作为所述跟随控制端，所述第四开关的第二端作为所述第二时钟信号输入端；

所述上拉控制模块包括第五开关，所述第五开关的控制端作为所述第二节点信号控制端，所述第五开关的第一端作为所述第二电源信号输入端，所述第五开关的第二端作为所述上拉控制端。

4.根据权利要求3所述的移位寄存器，其特征在于，

所述跟随控制模块还包括第一电位跟随单元，所述第一电位跟随单元的第一端与所述第三开关的控制端电连接，所述第一电位跟随单元的第二端与所述第四开关的第一端电连接；

所述上拉控制模块还包括第二电位跟随单元，所述第二电位跟随单元的第一端与所述第五开关的控制端电连接，所述第二电位跟随单元的第二端与所述第五开关的第一端电连接。

5.根据权利要求3或4所述的移位寄存器，其特征在于，所述第一开关至所述第五开关包括P型晶体管，所述第一电位跟随单元与所述第二电位跟随单元均包括电容。

6.一种栅极驱动电路，其特征在于，包括多个级联的如权利要求1-5任一项所述的移位寄存器，前一级所述移位寄存器的移位信号输出端与后一级所述移位寄存器的触发信号端电连接。

7.根据权利要求6所述的栅极驱动电路，其特征在于，至少部分所述移位寄存器与同一第一时钟信号线电连接，至少部分所述移位寄存器与同一第二时钟信号线电连接。

8.一种显示面板，其特征在于，包括至少一个如权利要求6-7任一项所述的栅极驱动电路。

9.根据权利要求8所述的显示面板，其特征在于，包括一个所述栅极驱动电路和多条栅极驱动信号线，所述栅极驱动电路位于显示区一侧的非显示区；

所述栅极驱动电路中所述移位寄存器的所述移位信号输出端与所述栅极驱动信号线一一对应电连接，所述移位寄存器通过所述移位信号输出端向对应的所述栅极驱动信号线输出栅极驱动信号。

10.根据权利要求8所述的显示面板，其特征在于，包括两个所述栅极驱动电路和多条栅极驱动信号线，所述栅极驱动电路分别位于所述显示区两侧相对设置的非显示区；

位于不同侧所述非显示区的两个所述移位寄存器的移位信号输出端与同一所述栅极驱动信号线电连接，与同一所述栅极驱动信号线电连接的所述移位寄存器通过所述移位信号输出端向该所述栅极驱动信号线同步输出栅极驱动信号。

Images