CN109584821B - 移位暂存器和显示装置 - Google Patents

移位暂存器和显示装置 Download PDF

Info

Publication number
CN109584821B
CN109584821B CN201811554083.3A CN201811554083A CN109584821B CN 109584821 B CN109584821 B CN 109584821B CN 201811554083 A CN201811554083 A CN 201811554083A CN 109584821 B CN109584821 B CN 109584821B
Authority
CN
China
Prior art keywords
circuit
shift register
stage
pull
temporary storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811554083.3A
Other languages
English (en)
Other versions
CN109584821A (zh
Inventor
黄北洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201811554083.3A priority Critical patent/CN109584821B/zh
Publication of CN109584821A publication Critical patent/CN109584821A/zh
Priority to PCT/CN2019/123387 priority patent/WO2020125432A1/zh
Application granted granted Critical
Publication of CN109584821B publication Critical patent/CN109584821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本申请公开一种移位暂存器和显示装置。移位暂存器包括级联设置的多级移位暂存电路，所述移位暂存电路包括输出电路，所述输出电路包括第一开关器件，所述第一开关器件的栅极和漏极与本级移位暂存电路的上拉点相连，所述第一开关器件的源极与本级移位暂存电路的扫描信号输出端相连。本申请技术方案能够改善所产生的扫描信号的波形，增强输出能力。

Description

移位暂存器和显示装置
技术领域
本申请涉及显示技术领域，特别涉及一种移位暂存器和显示装置。
背景技术
在传统的显示装置中，行扫描信号是由外接集成电路实现的，随着显示装置的轻薄化、窄边框化以及低成本化的发展，目前通常采用阵列基板上栅驱动集成(Gate Driveon Array，GOA)实现行扫描信号的输出，具体通过将移位暂存器集成在显示装置的阵列基板上实现。然而，由于移位暂存器中开关器件等性能的限制，所产生的扫描信号中高电平较低，扫描信号的波形不够理想，导致移位暂存器的输出能力下降。
发明内容
本申请的主要目的是提出一种移位暂存器，旨在解决上述移位暂存器产生的扫描信号波形不理想的技术问题，改善移位暂存器的输出能力。
为实现上述目的，本申请提供的移位暂存器，包括级联设置的多级移位暂存电路，所述移位暂存电路包括输出电路，所述输出电路包括第一开关器件，所述第一开关器件的栅极和漏极与本级移位暂存电路的上拉点相连，所述第一开关器件的源极与本级移位暂存电路的扫描信号输出端相连。
可选地，所述输出电路包括第二开关器件，所述第二开关器件的栅极与本级移位暂存电路的上拉点相连，所述第二开关器件的漏极与本级时钟信号源相连，所述第二开关器件的源极与本级移位暂存电路的扫描信号输出端相连以输出本级扫描信号。
可选地，所述移位暂存电路包括复位电路，所述复位电路包括第三开关器件以及第四开关器件，所述第三开关器件的栅极与本级移位暂存电路的下拉点相连，所述第三开关器件的源极与低电平信号源相连，所述第三开关器件的漏极与本级移位暂存电路的扫描信号输出端相连；所述第四开关器件的栅极与本级移位暂存电路的下拉点相连，所述第四开关器件的源极与所述低电平信号源相连，所述第四开关器件的漏极与本级移位暂存电路的上拉点相连。
可选地，本级移位暂存电路的下拉点与后级移位暂存电路的扫描信号输出端相连，或本级移位暂存电路的下拉点与后级移位暂存电路的上拉点相连。
可选地，所述移位暂存电路包括充电电路，所述充电电路包括第五开关器件，所述第五开关器件的栅极和漏极与本级预充信号源相连，所述第五开关器件的源极与本级移位暂存电路的上拉点相连。
可选地，所述移位暂存电路包括稳压电路，所述稳压电路包括下拉子电路以及下拉控制子电路，所述下拉子电路的第一端与本级移位暂存电路的扫描信号输出端相连，所述下拉子电路的第二端与低电平信号源相连；所述下拉控制子电路的第一端与所述下拉子电路的第三端相连，所述下拉控制子电路的第二端与低电平信号源相连。
可选地，所述移位暂存电路还包括耦合电容，所述耦合电容连接于本级移位暂存电路的上拉点和扫描信号输出端之间。
可选地，当所述移位暂存器运行时，本级时钟信号的下降沿与后一级时钟信号的上升沿相同步。
为实现上述目的，本申请还提出一种移位暂存器，所述移位暂存器包括级联设置的多级移位暂存电路，所述移位暂存电路包括输出电路，所述输出电路包括第一开关器件以及第二开关器件，所述第一开关器件的栅极和漏极与本级移位暂存电路的上拉点相连，所述第一开关器件的源极与本级移位暂存电路的扫描信号输出端相连；所述第二开关器件的栅极与本级移位暂存电路的上拉点相连，所述第二开关器件的漏极与本级时钟信号源相连，所述第二开关器件的源极与本级移位暂存电路的扫描信号输出端相连以输出本级扫描信号；其中，当所述移位暂存器运行时，本级时钟信号的下降沿与后一级时钟信号的上升沿相同步。
为实现上述目的，本申请进一步提出一种显示装置，所述显示装置包括显示面板以及驱动组件，所述驱动组件包括移位暂存器，所述移位暂存器包括级联设置的多级移位暂存电路，所述移位暂存电路包括输出电路，所述输出电路包括第一开关器件，所述第一开关器件的栅极和漏极与本级移位暂存电路的上拉点相连，所述第一开关器件的源极与本级移位暂存电路的扫描信号输出端相连，且所述移位暂存器集成于所述显示面板的阵列基板上。
在本申请技术方案中，移位暂存器包括级联设置的多级移位暂存电路，移位暂存电路包括输出电路，输出电路包括第一开关器件，第一开关器件的栅极和漏极与本级移位暂存电路的上拉点相连，第一开关器件的源极与本级移位暂存电路的扫描信号输出端相连。通过在输出电路中增设第一开关器件，且第一开关器件的栅极和漏极与上拉点相连，源极与扫描信号输出端相连，那么，当本级移位暂存电路的上拉点处于被预充的状态时，第一开关器件的栅极处于高电平状态，因此第一开关器件导通，上拉点的上拉信号通过第一开关器件对本级移位暂存电路的扫描信号输出端充电，使扫描信号预先上升至次高电平状态。进一步的，在预充完成后，输出电路导通，在输出电路的寄生电容等的耦合作用下，第一开关器件和输出电路中的其它器件同时对扫描信号输出端充电，使扫描信号进一步上升至高电平状态，从而改善了所产生的扫描信号的波形，提升了移位暂存器的输出能力。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为一范例中移位暂存器的第n级移位暂存电路的结构示意图；
图2为一范例中4CK移位暂存器的时序示意图；
图3为本申请显示装置一实施例的结构示意图；
图4为本申请移位暂存器一实施例中第n级移位暂存电路的结构示意图；
图5为本申请移位暂存器一具体示例中4CK移位暂存器的时序示意图；
图6为本申请移位暂存器另一具体示例中第n级移位暂存电路的电路结构示意图。
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明，若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本申请实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
图1所示为一范例中移位暂存器的第n级移位暂存电路的结构示意图，包括充电电路111’、输出电路112’、复位电路113’和稳压电路114’。其中，输出电路112’与本级时钟信号源相连，以接收本级时钟信号CK(n)’，从而产生本级扫描信号。在图2所示的四时钟(4CK)移位暂存器的时序下，本级时钟信号的下降沿与后一级时钟信号的上升沿相同步，以第2级移位暂存电路产生第2级扫描信号的过程为例，充电电路111’连接于本级移位暂存电路的预充信号源，以接收预充信号ST(n)’，其中，预充信号ST(n)’可以是前级反馈信号F(n-i)’。在第2级时钟信号CK(2)’由低电平转换为高电平之前，第2级移位暂存电路的充电电路111’对第2级移位暂存电路的上拉点进行预充电，当第2级时钟信号CK(2)’转换为高电平状态时，输出电路112’导通，并在其寄生电容的作用下继续对上拉点充电，从而产生第2级扫描信号G(2)’。在一具体示例中，输出电路112’包括一开关器件，该开关器件的栅极与上拉点相连，漏极与时钟信号源相连，而源极与扫描信号输出端相连以输出扫描信号。此后，在复位电路113’和稳压电路114’的作用下，第2级扫描信号G(2)’被下拉至低电平状态，实现第2级扫描信号G(2)’的复位。
本申请提出一种移位暂存器，以改善扫描信号的波形，提升移位暂存器的输出能力。在本申请的一实施例中，如图3和图4所示，移位暂存器110包括级联设置的多级移位暂存电路，移位暂存电路包括输出电路112，输出电路112包括第一开关器件T1，第一开关器件T1的栅极和漏极与本级移位暂存电路的上拉点相连，第一开关器件T1的源极与本级移位暂存电路的扫描信号输出端相连。
后文中将以液晶显示装置为例，对本申请的具体方案进行详细阐述。如图3所示，显示装置包括显示面板，显示面板包括阵列基板100、滤色基板200和填充于阵列基板100与滤色基板200之间的液晶(图中未示出)。显示面板上设置有呈矩形阵列状排布的多个像素，每一像素通常包括若干子像素，阵列基板100上设置有与各个子像素对应的开关器件，滤色基板200上设置有与各个子像素对应的滤色区块。在阵列基板100上开关器件的控制下，各个子像素对应的区域中的液晶按照一定的角度偏转，以实现特定图像的显示。在GOA架构的显示装置中，阵列基板100上还设置有移位暂存器110，用以驱动各行子像素。通过微加工工艺将移位暂存器110直接集成在阵列基板100上，以省去外接的移位暂存器，有利于降低显示装置的材料成本和工艺成本，同时有利于显示装置的轻薄化和窄边框化设计。
移位暂存器110是在汤普森电路的基础上发展的，包括级联设置的多级移位暂存电路，其中，前级移位暂存电路输出的反馈信号F(n-i)可作为本级移位暂存电路的预充信号ST(n)，后级移位暂存电路输出的反馈信号F(n+j)可作为本级移位暂存电路的下拉信号PD(n)，其中，i和j分别为正整数，其具体取值与移位暂存器中的时序相关，在此不再赘述。同一级移位暂存电路的扫描信号和反馈信号通常是一致的，对于第一级移位暂存电路，可以将单独提供的起始信号作为其上拉信号，对于最后一级移位暂存电路，可以设置冗余的移位暂存电路为其提供下拉信号。
如图4所示，输出电路112增设有第一开关器件T1，第一开关器件T1的栅极和漏极连接于本级移位暂存电路的上拉点，第一开关器件T1的源极连接于本级移位暂存电路的扫描信号输出端。当预充信号ST(n)对上拉点进行预充点时，第一开关器件T1的栅极处于高电平状态，因此第一开关器件T1导通，上拉点的上拉信号PU(n)通过第一开关器件T1对本级移位暂存电路的扫描信号输出端充电，使扫描信号G(n)预先上升至次高电平状态。进一步的，在预充完成后，输出电路112导通，在输出电路112的寄生电容等的耦合作用下，第一开关器件T1和输出电路112中的其它器件同时对扫描信号输出端充电，使扫描信号G(n)进一步上升至高电平状态。以图5所示的4CK移位暂存器中第2级扫描信号G(2)的产生为例，当第2级移位暂存电路的上拉信号PU(2)处于高电平状态之前的次高电平状态时，第一开关器件T1导通，第2级扫描信号G(2)上升至次高电平状态，当第2级时钟信号处于高电平状态时，第2级扫描信号G(2)在次高电平状态的基础上进一步上升至高电平状态，相比范例中高电平升高了ΔU，从而改善了所产生的扫描信号的波形，提升了移位暂存器的输出能力。
当然，在每一级移位暂存电路中，还包括充电电路111、复位电路113和稳压电路114，且充电电路111、输出电路112、复位电路113和稳压电路114均存在多种设置方式。如图4所示，充电电路111的第一端接收预充信号ST(n)，充电电路111的第二端与输出电路112的第一端相连，且充电电路111和输出电路112之间为本级移位暂存电路的上拉点，上拉点对应的上拉信号以PU(n)表示。输出电路112的第二端接收时钟信号CK(n)，需要注意的是，在移位暂存器110中，同一时钟信号往往用以控制多级移位暂存电路，例如，对于TCK移位暂存器而言，第t级时钟信号将控制第t+Tm级移位暂存电路，其中，m为大于或等于零的整数，T为时钟信号源的总数。输出电路112的第三端输出扫描信号G(n)，第四端输出反馈信号F(n)(图中未示出)，其中，扫描信号G(n)用以驱动相应的子像素行，反馈信号F(n)通常与扫描信号G(n)一致，用以作为前级移位暂存电路的下拉信号。复位电路113的第一端连接于本级移位暂存电路的上拉点，复位电路113的第二端连接于输出电路112的第三端，复位电路113的第三端连接于低电平信号源，复位电路113的第四端接收本级移位暂存电路的下拉信号PD(n)。在下拉信号PD(n)的控制下，复位电路113将上拉点和扫描信号输出端下拉至低电平，以维持移位暂存器的正常运行，实现逐行扫描驱动。为了更好地消除移位暂存器中可能存在的计时杂讯，移位暂存电路还包括稳压电路114，稳压电路114的第一端连接于本级移位暂存电路的上拉点，稳压电路114的第二端连接于输出电路112的第三端，稳压电路114的第三端连接于低电平信号源，以消除上拉点和扫描信号输出端的计时杂讯。
在本实施例中，移位暂存器110包括级联设置的多级移位暂存电路，移位暂存电路包括输出电路112，输出电路112包括第一开关器件T1，第一开关器件T1的栅极和漏极与本级移位暂存电路的上拉点相连，第一开关器件T1的源极与本级移位暂存电路的扫描信号输出端相连。通过在输出电路112中增设第一开关器件T1，当本级移位暂存电路的上拉点处于被预充的状态时，第一开关器件T1导通，上拉点的上拉信号通过第一开关器件T1对本级移位暂存电路的扫描信号输出端充电，使扫描信号预先上升至次高电平状态。进一步的，在预充完成后，输出电路112导通，在输出电路112的寄生电容等的耦合作用下，第一开关器件T1和输出电路112中的其它器件同时对扫描信号输出端充电，使扫描信号进一步上升至高电平状态，从而改善了所产生的扫描信号的波形，提升了移位暂存器的输出能力。
进一步的，如图6所示，输出电路112包括第二开关器件T2，第二开关器件T2的栅极与本级移位暂存电路的上拉点相连，第二开关器件T2的漏极与本级时钟信号源相连，第二开关器件T2的源极与本级移位暂存电路的扫描信号输出端相连以输出本级扫描信号。
如图5所示，以第2级扫描信号G(2)的产生为例，当第二开关器件T2在上拉信号PU(2)的作用下导通时，第2级时钟信号CK(2)处于高电平，从而产生第2级扫描信号G(2)的高电平。
进一步的，在本级移位暂存电路的上拉点和扫描信号输出端之间还可以设置耦合电容C(图中未示出)，使时钟信号更好地与上拉点耦合，以产生扫描信号的高电平。当然，在输出电路112中还可以另行设置一连接方式与第二开关器件T2完全一致的开关器件，以输出本级移位暂存电路的反馈信号，实现与前级或后级移位暂存电路的级联，驱动移位暂存器的运行。
如图6所示，移位暂存电路包括复位电路113，复位电路113包括第三开关器件T3和第四开关器件T4，第三开关器件T3的栅极与本级移位暂存电路的下拉点相连，第三开关器件T3的源极与低电平信号源相连，第三开关器件T3的漏极与本级移位暂存电路的扫描信号输出端相连；第四开关器件T4的栅极与本级移位暂存电路的下拉点相连，第四开关器件T4的源极与低电平信号源相连，第四开关器件T4的漏极与本级移位暂存电路的上拉点相连。
复位电路113用以将产生的扫描信号下拉至低电平状态。具体的，如图5所示，以第2级扫描信号的产生为例，当下拉信号PD(2)处于高电平状态时，第三开关器件T3和第四开关器件T4导通，在低电平信号VSS的作用下将上拉点和扫描信号输出端拉低至低电平状态，实现逐行扫描。
其中，本级移位暂存电路的下拉点与后级移位暂存电路的扫描信号输出端相连，或与后级移位暂存电路的上拉点相连，将G(n+j)或PU(n+k)作为本级移位暂存电路的下拉信号PD(n)，j、k的具体取值与各信号时序相关，在此不再赘述。
如图6所示，移位暂存电路包括充电电路111，充电电路111包括第五开关器件T5，第五开关器件T5的栅极和漏极与本级预充信号源ST(n)相连，第五开关器件T5的源极与本级移位暂存电路的上拉点相连。
其中，预充信号ST(n)可以是前级反馈信号F(n-i)。在图5所示的4时钟(4CK)移位暂存器的时序下，本级时钟信号的下降沿与后一级时钟信号的上升沿相同步，在第n级移位暂存电路的充电电路111中，第五开关器件T5的栅极和漏极接收前一级反馈信号。以第2级移位暂存电路为例，充电电路接收第1级反馈信号F(1)(与第1级扫描信号G(1)一致)，当第1级反馈信号F(1)处于高电平状态时，对第2级移位暂存电路的上拉点充电，使得第2级移位暂存电路的上拉点电平PU(2)上升至次高电平。当第1级反馈信号F(1)由高电平状态转换为低电平状态时，第2级时钟信号CK(2)开始由低电平状态转换为高电平状态，此时，由于输出电路112中存在的寄生电容的耦合作用，第2级时钟信号CK(2)也会对上拉点充电，使上拉点电平PU(2)进一步上升至高电平，输出电路112在第2级时钟信号CK(2)的作用下产生第2级扫描信号G(2)的高电平。
如图6所示，移位暂存电路包括稳压电路114，稳压电路包括下拉子电路114a和下拉控制子电路114b，下拉子电路114a的第一端与本级移位暂存电路的扫描信号输出端相连，下拉子电路114a的第二端与低电平信号源相连；下拉控制子电路114b的第一端与下拉子电路114a的第三端相连，下拉控制子电路114b的第二端与低电平信号源相连。
具体的，下拉子电路114a用以维持本级移位暂存电路的上拉点在预设时刻处于低电平状态，从而消除计时杂讯，而下拉控制子电路114b用以控制下拉子电路114a的运行。
本申请还提出一种显示装置，如图3所示，该显示装置包括显示面板100以及驱动组件，驱动组件用以驱动显示面板的显示，驱动组件包括移位暂存器110，该移位暂存器110的具体结构参照上述实施例，由于本显示装置采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。其中，移位暂存器110为阵列基板上栅驱动集成电路，以降低材料成本和工艺成本。
以上所述仅为本申请的可选实施例，并非因此限制本申请的专利范围，凡是在本申请的申请构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims (10)

1.一种移位暂存器，其特征在于，所述移位暂存器包括级联设置的多级移位暂存电路，所述移位暂存电路包括输出电路，所述输出电路包括：
第一开关器件，所述第一开关器件的栅极和漏极与本级移位暂存电路的上拉点相连，所述第一开关器件的源极与本级移位暂存电路的扫描信号输出端相连。
2.如权利要求1所述的移位暂存器，其特征在于，所述输出电路包括：
第二开关器件，所述第二开关器件的栅极与本级移位暂存电路的上拉点相连，所述第二开关器件的漏极与本级时钟信号源相连，所述第二开关器件的源极与本级移位暂存电路的扫描信号输出端相连以输出本级扫描信号。
3.如权利要求1所述的移位暂存器，其特征在于，所述移位暂存电路包括复位电路，所述复位电路包括：
第三开关器件，所述第三开关器件的栅极与本级移位暂存电路的下拉点相连，所述第三开关器件的源极与低电平信号源相连，所述第三开关器件的漏极与本级移位暂存电路的扫描信号输出端相连；以及，
第四开关器件，所述第四开关器件的栅极与本级移位暂存电路的下拉点相连，所述第四开关器件的源极与所述低电平信号源相连，所述第四开关器件的漏极与本级移位暂存电路的上拉点相连。
4.如权利要求3所述的移位暂存器，其特征在于，本级移位暂存电路的下拉点与后级移位暂存电路的扫描信号输出端相连，或本级移位暂存电路的下拉点与后级移位暂存电路的上拉点相连。
5.如权利要求1所述的移位暂存器，其特征在于，所述移位暂存电路包括充电电路，所述充电电路包括：
第五开关器件，所述第五开关器件的栅极和漏极与本级预充信号源相连，所述第五开关器件的源极与本级移位暂存电路的上拉点相连。
6.如权利要求1所述的移位暂存器，其特征在于，所述移位暂存电路包括稳压电路，所述稳压电路包括：
下拉子电路，所述下拉子电路的第一端与本级移位暂存电路的扫描信号输出端相连，所述下拉子电路的第二端与低电平信号源相连；以及，
下拉控制子电路，所述下拉控制子电路的第一端与所述下拉子电路的第三端相连，所述下拉控制子电路的第二端与低电平信号源相连。
7.如权利要求1至6中任一项所述的移位暂存器，其特征在于，所述移位暂存电路还包括耦合电容，所述耦合电容连接于本级移位暂存电路的上拉点和扫描信号输出端之间。
8.如权利要求1、3、4、5、6中任一项所述的移位暂存器，其特征在于，当所述移位暂存器运行时，本级时钟信号的下降沿与后一级时钟信号的上升沿相同步。
9.一种移位暂存器，其特征在于，所述移位暂存器包括级联设置的多级移位暂存电路，所述移位暂存电路包括输出电路，所述输出电路包括：
第一开关器件，所述第一开关器件的栅极和漏极与本级移位暂存电路的上拉点相连，所述第一开关器件的源极与本级移位暂存电路的扫描信号输出端相连；以及，
第二开关器件，所述第二开关器件的栅极与本级移位暂存电路的上拉点相连，所述第二开关器件的漏极与本级时钟信号源相连，所述第二开关器件的源极与本级移位暂存电路的扫描信号输出端相连以输出本级扫描信号；
其中，当所述移位暂存器运行时，本级时钟信号的下降沿与后一级时钟信号的上升沿相同步。
10.一种显示装置，其特征在于，所述显示装置包括：
显示面板；以及，
驱动组件，所述驱动组件包括如权利要求1至9中任一项所述的移位暂存器，且所述移位暂存器集成于所述显示面板的阵列基板上。
CN201811554083.3A 2018-12-19 2018-12-19 移位暂存器和显示装置 Active CN109584821B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811554083.3A CN109584821B (zh) 2018-12-19 2018-12-19 移位暂存器和显示装置
PCT/CN2019/123387 WO2020125432A1 (zh) 2018-12-19 2019-12-05 移位暂存器和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811554083.3A CN109584821B (zh) 2018-12-19 2018-12-19 移位暂存器和显示装置

Publications (2)

Publication Number Publication Date
CN109584821A CN109584821A (zh) 2019-04-05
CN109584821B true CN109584821B (zh) 2020-10-09

Family

ID=65930966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811554083.3A Active CN109584821B (zh) 2018-12-19 2018-12-19 移位暂存器和显示装置

Country Status (2)

Country Link
CN (1) CN109584821B (zh)
WO (1) WO2020125432A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109584821B (zh) * 2018-12-19 2020-10-09 惠科股份有限公司 移位暂存器和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5436324B2 (ja) * 2010-05-10 2014-03-05 三菱電機株式会社 シフトレジスタ回路
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN104167192B (zh) * 2014-07-22 2017-01-18 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN104810058B (zh) * 2015-05-13 2018-04-06 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105096812B (zh) * 2015-09-24 2017-10-27 京东方科技集团股份有限公司 预充电电路、扫描驱动电路、阵列基板和显示装置
CN105405421B (zh) * 2015-11-09 2018-04-20 深圳市华星光电技术有限公司 液晶显示设备及goa电路
CN105845184B (zh) * 2016-03-21 2019-11-12 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法和驱动装置、栅极驱动电路
CN106683632B (zh) * 2017-03-08 2019-04-12 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN107909980B (zh) * 2017-12-27 2020-08-04 深圳市华星光电技术有限公司 Goa电路及具有该goa电路的液晶显示装置
CN108962121B (zh) * 2018-08-13 2021-04-16 惠科股份有限公司 移位暂存电路和显示装置
CN109584821B (zh) * 2018-12-19 2020-10-09 惠科股份有限公司 移位暂存器和显示装置

Also Published As

Publication number Publication date
CN109584821A (zh) 2019-04-05
WO2020125432A1 (zh) 2020-06-25

Similar Documents

Publication Publication Date Title
EP3611720B1 (en) Shift register unit, gate driving circuit, and driving method
US11127478B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
US10775925B2 (en) Shift register unit and method for driving the same, gate driving circuit and display apparatus
CN108986732B (zh) 移位暂存电路和显示装置
EP3361479B1 (en) Display device comprising a shift register and operation method therefor
US9679512B2 (en) Shift register and driving method thereof, gate driving circuit, display apparatus
US10540923B2 (en) Shift register, method for driving same, gate driving circuit
US10825413B2 (en) Shift register circuit, gate driving circuit and method for driving the same, and display apparatus
CN108520724B (zh) 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
US9530521B2 (en) Shift register unit, gate driving circuit, and display device
US10115335B2 (en) Shift register unit and driving method thereof, gate driving circuit and display device
KR20200080323A (ko) 시프트 레지스터 유닛, 게이트 구동 회로, 디스플레이 장치 및 구동 방법
EA034004B1 (ru) Схема goa двунаправленной развертки
US10998068B2 (en) Shift register circuit and driving method therefor, and gate drive circuit and display device
CN108389554B (zh) 栅极扫描驱动电路及液晶显示装置
US10102806B2 (en) Shift register, gate driving circuit, array substrate
US20190295674A1 (en) Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Device
US10872677B2 (en) Shift register unit, gate drive circuit and driving method thereof
US20230343264A1 (en) Shift Register, Gate Driving Circuit, Display Apparatus and Driving Method
US11348500B2 (en) Shift register unit, scan driving circuit, array substrate, display device, and driving method
CN108766335B (zh) Goa单元、goa电路、显示装置及栅极驱动方法
US20210366352A1 (en) Gate Driver Circuit, Display Device and Driving Method
US20190103067A1 (en) Gate driving circuit and display device using the same
US10872546B2 (en) Shift register unit and method for driving the same, gate driving circuit and display apparatus
CN110648621A (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant