CN104867472B - 一种移位寄存器单元、栅极驱动电路和显示装置 - Google Patents

一种移位寄存器单元、栅极驱动电路和显示装置 Download PDF

Info

Publication number
CN104867472B
CN104867472B CN201510332638.XA CN201510332638A CN104867472B CN 104867472 B CN104867472 B CN 104867472B CN 201510332638 A CN201510332638 A CN 201510332638A CN 104867472 B CN104867472 B CN 104867472B
Authority
CN
China
Prior art keywords
signal
output
control node
control
module
Prior art date
Application number
CN201510332638.XA
Other languages
English (en)
Other versions
CN104867472A (zh
Inventor
张晓洁
邵贤杰
Original Assignee
合肥京东方光电科技有限公司
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 合肥京东方光电科技有限公司, 京东方科技集团股份有限公司 filed Critical 合肥京东方光电科技有限公司
Priority to CN201510332638.XA priority Critical patent/CN104867472B/zh
Publication of CN104867472A publication Critical patent/CN104867472A/zh
Application granted granted Critical
Publication of CN104867472B publication Critical patent/CN104867472B/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287Organisation of a multiplicity of shift registers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/34Digital stores in which the information is moved stepwise, e.g. shift registers using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C19/36Digital stores in which the information is moved stepwise, e.g. shift registers using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using multistable semiconductor elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0289Details of voltage level shifters arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery

Abstract

本发明实施例提供一种移位寄存器单元、栅极驱动电路和显示装置,能够增强信号输出端的输出能力,缩短输出波形的下降时间。本发明实施例提供一种移位寄存器单元,包括第一输出模块与第二输出模块,在上拉控制节点的控制下,将时钟信号端的信号输出至信号输出端;输入模块,在信号输入端的信号控制下,将第一电源端的电压输出至上拉控制节点;下拉控制模块,在信号输入端的信号控制下,将下拉控制节点的信号下拉至第二电源端的电压;下拉模块,在下拉控制节点的控制下,将上拉控制节点与信号输出端的信号下拉至第二电源端的电压;复位模块,在复位信号端的控制下,将第一电源端的信号输出至下拉控制节点。本发明实施例用于显示面板的生产制造。

Description

一种移位寄存器单元、栅极驱动电路和显示装置
技术领域
[0001] 本发明涉及电气电子行业显示驱动电路技术领域,尤其涉及一种移位寄存器单 元、栅极驱动电路和显示装置。
背景技术
[0002] 液晶显示器(Liquid Crystal Display,简称LCD)由于具有低功耗、重量轻、厚度 薄、无电磁辐射以及无污染等优点,己广泛地应用于包括手机、平板电脑、电视机、显示器、 笔记本电脑、照相机、摄像机、数码相框、导航仪等在内的具有显示功能的产品或部件中。
[0003] 在现有的液晶显示器中,栅极驱动电路常采用GOA (Gate Driver on Array,阵列 基板行驱动)设计将TFT (Thin Film Transistor,薄膜场效应晶体管)栅极开关电路集成在 显示面板的阵列基板上以形成对显示面板的扫描驱动,并且采用栅线驱动电路给像素阵列 的栅极扫描线提供扫描信号,实现像素阵列的逐行扫描。
[0004] 然而,随着液晶显示器的分辨率越来越高,数据驱动电路的信号写入时间越来越 短,采用现有技术提供的栅极驱动电路,会使得所述栅极驱动电路输出波形的下降时间较 长而导致像素电压写入不足,影响液晶显示器的显示画面以及显示品质。
发明内容
[0005] 本发明的主要目的在于,提供一种移位寄存器单元、栅极驱动电路和显示装置,能 够增强信号输出端的输出能力,缩短信号输出端输出波形的下降时间。
[0006]为达到上述目的,本发明采用如下技术方案:
[0007]本发明的一实施例,提供一种移位寄存器单元,包括:
[0008]第一输出模块,分别连接上拉控制节点、时钟信号端以及第二输出模块,用于在所 述上拉控制节点的控制下,将所述时钟信号端的信号,输出至所述第二输出模块;
[0009]第二输出模块,分别连接信号输出端,所述时钟信号端以及所述第一输出模块,用 于在所述第一输出模块的控制下,将所述时钟信号端的信号输出至所述信号输出端;
[0010]输入模块,分别连接所述上拉控制节点、第一电源端、信号输入端,用于在所述信 号输入端的信号控制下,将所述第一电源端的电压输出至所述上拉控制节点;
[0011]下拉控制模块,分别连接所述信号输入端、下拉控制节点以及第二电源端,用于在 所述信号输入端的信号控制下,将所述下拉控制节点的信号下拉至所述第二电源端的电 压;
[0012]下拉模块,分别连接所述下拉控制节点、所述上拉控制节点、所述信号输出端以及 所述第二电源端,用于在所述下拉控制节点的控制下,将所述上拉控制节点与所述信号输 出端的信号下拉至第二电源端的电压;
[0013]复位模块,分别连接所述第一电源端、复位信号端以及所述下拉控制节点,用于在 所述复位信号端的控制下,将所述第一电源端的信号输出至所述下拉控制节点。
[0014]本发明的另一实施例,提供一种栅极驱动电路,包含至少两级如上述所述的移位 寄存器单兀;
[0015] 除第一级移位寄存器单元以外,下一级移位寄存器单元的信号输出端与上一级移 位寄存器单元的复位信号端相连接;
[0016] 除最后一级移位寄存器单元以外,上一级移位寄存器单元的信号输出端与下一级 移位寄存器单兀的信号输入端相连接;
[0017] 所述第一极移位寄存器的信号输入端输入帧起始信号;
[0018] 所述最后一极移位寄存器的复位信号端输入复位信号。
[0019] 本发明的再一实施例,提供一种显示装置,包括如上述所述的栅极驱动电路。
[0020] 本发明的又一实施例,提供一种用于驱动如上述所述的移位寄存器单元的驱动方 法,包括:
[0021] 第一阶段,时钟信号端、复位信号端输入低电平,信号输入端输入高电平;
[0022] 所述输入模块在所述信号输入端的信号控制下,将所述第一电压端的电压输出至 上拉控制节点,对所述上拉控制节点的电位进行上拉;所述下拉控制模块在所述信号输入 端的信号控制下,将所述下拉控制节点的信号下拉至所述第二电源端的电压;
[0023] 第二阶段,所述时钟信号端输入高电平,所述信号输入端、所述复位信号端输入低 电平;
[0024] 所述第一输出模块在所述上拉控制节点的控制下,将所述时钟信号端的信号输出 至所述第二输出模块;所述第二输出模块在所述第一输出模块的控制下,将所述时钟信号 端的信号输出至所述信号输出端;
[0025] 第三阶段,所述时钟信号端、所述信号输入端输入低电平,所述复位信号端输入高 电平;
[0026] 复位模块在所述复位信号端的信号控制下,将第一电源端的信号输出至所述下拉 控制节点,对所述下拉控制节点进行上拉,所述下拉模块在所述下拉控制节点的控制下,将 所述上拉控制节点的信号以及所述信号输出端的信号下拉至所述第二电源端的电压,实现 复位。
[0027] 由此可见,本发明实施例提供一种移位寄存器单元、栅极驱动电路和显示装置,所 述移位寄存器单元包括:第一输出模块,分别连接上拉控制节点、时钟信号端以及第二输出 模块,用于在所述上拉控制节点的控制下,将所述时钟信号端的信号,输出至所述第二输出 模块;第二输出模块,分别连接所述信号输出端,所述时钟信号端以及所述第一输出模块, 用于在所述第一输出模块的控制下,将所述时钟信号端的信号输出至所述信号输出端;输 入模块,分别连接上拉控制节点、第一电源端、信号输入端,用于在所述信号输入端的信号 控制下,将所述第一电源端的电压输出至所述上拉控制节点;下拉控制模块,分别连接所述 信号输入端、下拉控制节点以及第二电源端,用于在所述信号输入端的信号控制下,将所述 下拉控制节点的信号下拉至所述第二电源端的电压;下拉模块,分别连接所述下拉控制节 点、所述上拉控制节点、所述信号输出端以及所述第二电源端,用于在所述下拉控制节点的 控制下,将所述上拉控制节点与所述信号输出端的信号下拉至第二电源端的电压;复位模 块,分别连接所述第一电源端、复位信号端、所述下拉控制节点,用于在所述复位信号端的 控制下,将所述第一电源端的信号输出至所述下拉控制节点。
[0028] 这样一来,在充电阶段,下拉控制模块可以在信号输入端的信号控制下,将所述下 拉控制节点的电位进行下拉,以保证所述信号输出端的正常输出;在输出阶段,所述第一输 出模块在所述上拉控制节点的控制下,将所述时钟信号输出端的信号输出至所述信号输出 端,所述第二输出模块在所述第一输出模块的控制下,将所述时钟信号输出端的信号输出 至所述信号输出端,从而能够同时将所述时钟信号输出端的信号输出至所述信号输出端, 所述信号输出端的扫描信号输入至对应的栅线上;能够提升所述移位寄存器单元的输出能 力,在复位阶段,复位模块可以对下拉控制节点的电位进行上拉,并通过所述下拉模块将所 述上拉控制节点的电位以及所述信号输出端的电位进行下拉,提高复位效率。综上所述,通 过增加一个输出模块,能够在输出阶段大大增强所述移位寄存器单元的输出能力,以及在 复位阶段缩短输出波形的下降时间,进而提升栅极驱动电路的输出特性,防止由于输出特 性下降而造成的画面显示异常。
附图说明
[0029] 为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例描述 中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些 实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附 图获得其它的附图。
[0030] 图1为本发明实施例提供的一种移位寄存器单元的结构示意图;
[0031] 图2为本发明实施例提供的一种由图1所示的多个移位寄存器单元级联而构成的 栅极驱动电路的结构示意图;
[0032]图3为本发明实施例提供的一种基于图1所示的移位寄存器单元的具体结构示意 图;
[0033]图4为本发明实施例中图3所示的移位寄存器单元的控制信号时序图。
具体实施方式
[0034]下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完 整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于 本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例,都属于本发明保护的范围。
[0035]在本发明的描述中,需要理解的是,术语“中心”、“上”、“下”、“前”、“后”、“左”、 “右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的 方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或 元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。在 本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
[0036] 本发明实施例提供一种移位寄存器单元,如图1所示,可以包括:
[0037] 第一输出模块10,分别连接上拉控制节点PU、时钟信号端CLK以及第二输出模块 20,用于在所述上拉控制节点ro的控制下,将所述时钟信号端CLK的信号,输出至所述第二 输出模块20;
[0038] 第二输出模块20,分别连接信号输出端0UT、所述时钟信号端CLK以及所述第一输 出模块10,用于在所述第一输出模块10的控制下,将所述时钟信号端CLK的信号输出至所述 信号输出端OUT;
[0039] 输入模块30,分别连接所述上拉控制节点PU、第一电源端VDD、信号输入端IN,用于 在所述信号输入端IN的信号控制下,将所述第一电源端VDD的电压输出至所述上拉控制节 点取
[0040] 下拉控制模块40,分别连接所述信号输入端IN、下拉控制节点PD以及第二电源端 VSS,用于在所述信号输入端IN的信号控制下,将所述下拉控制节点PD的信号下拉至所述第 二电源端VSS的电压;
[0041] 下拉模块50,分别连接所述下拉控制节点ro、所述上拉控制节点ro、所述信号输出 端OUT以及所述第二电源端VSS,用于在所述下拉控制节点PD的控制下,将所述上拉控制节 点与所述信号输出端OUT的信号下拉至第二电源端VSS的电压;
[0042] 复位模块60,分别连接所述第一电源端VDD、复位信号端RESET以及所述下拉控制 节点PD,用于在所述复位信号端RESET的控制下,将所述第一电源端VDD的信号输出至所述 下拉控制节点PD。
[0043] 需要说明的是,第一、如图2所示,至少两级如上所述的移位寄存器单元(SR0、 SR1…SRn)能够构成一种栅极驱动电路,每一极移位寄存器单元向各行栅线逐行输入扫描 信号(G0、G1 …Gn)。
[0044] 其中,第一级移位寄存器单元SR0的信号输入端IN接收起始信号端STV输入的起始 信号。
[0045] 除第一级移位寄存器单元SR0外,其余每个移位寄存器单元的信号输入端IN与其 相邻的上一级移位寄存器单元的信号输出端OUT相连接。
[0046] 除最后一级移位寄存器单元SRn外,其余每个移位寄存器单元的复位信号端RESET 与其相邻的下一级移位寄存器单元的信号输出端OUT相连接。
[0047] 最后一级移位寄存器单元SRn的复位信号端RESET可以输入由复位信号端RST输入 的复位信号。
[0048] 上述栅极驱动电路具有前述实施例中的移位寄存器单元相同的有益效果,由于己 经对移位寄存器单元的结构和有益效果进行了描述,在此不再赘述。
[0049] 第二、本发明实施例中是以第一电压端VDD输入高电平,第二电压端VSS输入低电 平为例进行的说明。
[0050] 本发明实施例提供一种移位寄存器单元、栅极驱动电路和显示装置,所述移位寄 存器单元包括:第一输出模块10,分别连接上拉控制节点PU、时钟信号端CLK以及第二输出 模块,用于在所述上拉控制节点PU的控制下,将所述时钟信号端CLK的信号,输出至所述第 二输出模块20;第二输出模块20,分别连接信号输出端OUT、所述时钟信号端CLK以及所述第 一输出模块10,用于在所述第一输出模块1〇的控制下,将所述时钟信号端CLK的信号输出至 所述信号输出端OUT;输入模块30,分别连接上拉控制节点PU、第一电源端VDD、信号输入端 IN,用于在所述信号输入端IN的信号控制下,将所述第一电源端VDD的电压输出至所述上拉 控制节点PU;下拉控制模块40,分别连接所述信号输入端IN、所述下拉控制节点ro以及第二 电源端VSS,用于在所述信号输入端IN的信号控制下,将所述下拉控制节点PD的信号下拉至 所述第二电源端VSS的电压;下拉模块50,分别连接所述下拉控制节点PD、所述上拉控制节 点PU、所述信号输出端OUT以及所述第二电源端VSS,用于在所述下拉控制节点PD的控制下, 将所述上拉控制节点PU与所述信号输出端OUT的信号下拉至第二电源端VSS的电压;复位模 块60,分别连接所述第一电源端VDD、复位信号端RESET以及下拉控制节点H),用于在所述复 位信号端RESET的控制下,将所述第一电源端VDD的信号输出至所述下拉控制节点PD。
[0051] 这样一来,在充电阶段,所述输入模块30在所述信号输入端IN的信号控制下,将所 述第一电源端VDD的电压输出至所述上拉控制节点PU,将所述上拉控制节点升至高电平, 并对所述第一电容C1进行充电,同时,所述下拉控制模块40可以在所述信号输入端IN的信 号控制下,对所述下拉控制节点PD进行降噪处理,为所述第一电容C1的正常充电提供条件; 在输出阶段,所述第一输出模块10在所述上拉控制节点PU的控制下,将所述时钟信号输出 端CLK的信号输出至所述信号输出端0UT,所述第二输出模块20在所述第一输出模块10的控 制下,将所述时钟信号输出端CLK的信号输出至所述信号输出端OUT,从而能够同时将所述 时钟信号输出端CLK的信号输出至所述信号输出端OUT,所述信号输出端OUT的扫描信号输 入至对应的栅线上;能够提升所述移位寄存器单元的输出能力,同时,下拉控制模块40可以 在信号输入端IN的信号控制下,将所述下拉控制节点PD的电位进行下拉,以保证所述信号 输出端OUT的正常输出;在复位阶段,复位模块60可以对下拉控制节点ro的电位进行上拉, 并通过所述下拉模块50将所述上拉控制节点PU的电位以及所述信号输出端OUT的电位进行 下拉,提高复位效率。综上所述,通过再增加一个输出模块,能够在输出阶段大大增强所述 移位寄存器单元的输出能力,以及在复位阶段缩短输出波形的下降时间,进而提升栅极驱 动电路的输出特性,防止由于输出特性下降而造成的画面显示异常。
[0052]以下对如图3所示的移位寄存器单元的具体结构进行详细的举例说明。
[0053]所述第一输出模块10可以包含:
[0054]第一晶体管Ml,其栅极连接上拉控制节点叩,第一极连接所述时钟信号端CLK,第 二极连接所述第二输出模块20;
[0055] 第一电容C1,其一端连接所述上拉控制节点PU,另一端连接所述第二输出模块20。 [0056]具体的,在输出阶段,所述上拉控制节点PU为高电平,时钟信号端CLK的信号为高 电平,可将所述第一晶体管Ml导通,以通过所述第一晶体管Ml将时钟信号端CLK输入的高电 平信号输出至所述第二输出模块20,用于控制所述第二输出模块20输出高电平信号。
[0057] 所述第二输出模块20可以包含:
[0058]第二晶体管M2,其栅极连接所述第一输出模块10,第一极连接所述时钟信号端 CLK,第二极连接信号输出端〇UT。在本发明实施例中,所述第二晶体管M2的栅极连接所述第 一晶体管的第二极。
[0059]具体的,在输出阶段,在所述第一输出模块1〇的控制下,可以将所述第二晶体管M2 导通,以通过所述第二晶体管M2将时钟信号端CLK输入的高电平信号输出至所述信号输出 端OUT,以作为扫描信号(G〇、Gl‘..Gn)对于移位寄存器单元(SR0、SRl-.SRn)相对应的栅线进 行扫描。
[0060]在所述第一输出模块10与所述第二输出模块20的共同作用下,使得所述移位寄存 器单元的信号输出端的输出能力增强,从而提升整个栅极输出电路的输出特性。
[0061]所述输入模块30可以包含:
[0062]第三晶体管M3,其栅极连接信号输入端IN,第一极连接第一电源端VDD,第二极连 接上拉控制节点HJ。
[0063] 具体的,在充电阶段,在信号输入端IN的高电平信号控制下,可以将所述第三晶体 管M3导通使得所述上拉控制节点PU升为高电平,并通过所述上拉控制节点PU对所述第一电 容C1进行充电,以为移位寄存器单元输出扫描信号做准备。
[0064] 所述下拉控制模块40包含:
[0065] 第四晶体管M4,其栅极连接所述信号输入端IN,第一极连接所述下拉控制节点PD, 第二极连接所述第二电源端VSS;
[0066] 具体的,在充电阶段,在信号输入端IN的高电平信号控制下,可以将所述第四晶体 管M4的栅极打开,不断对所述下拉控制节点PD进行降噪处理,从而可以避免由于下拉控制 节点PD的电位升高,误将所述第一输出模块10与所述第二输出模块20导通,使得移位寄存 器单元的信号输出端OUT误输出。
[0067] 所述下拉模块50包含:
[0068]第五晶体管M5,其栅极连接所述下拉控制节点PD,第一极连接所述上拉控制节点 PU,第二极连接所述第二电源端VSS;
[0069] 第六晶体管M6,其栅极连接所述下拉控制节点PD,第一极连接所述信号输出端 0UT,第二极连接所述第二电源端VSS。
[0070]具体的,在充电阶段,在所述下拉控制节点PD的低电平信号控制下,所述第四晶体 管M4、所述第五晶体管M5与所述第六晶体管M6截止,能够对所述第一电容C1进行持续充电; 在输出阶段,在所述下拉控制节点PD的低电平信号控制下,所述第四晶体管M4、第四晶体管 M4、第五晶体管M5与第六晶体管M6处于截止状态,保证了所述信号输出端OUT的正常输出。 [0071]所述复位模块60可以包含:
[0072]第七晶体管M7,其栅极连接所述复位信号端RESET,第一极连接所述第一电源端 VDD,第二极连接所述下拉控制节点ro。
[0073]具体的,在复位阶段,在复位信号端RESET的高电平信号控制下,所述第七晶体管 M7导通,使得所述下拉控制节点PD升至高电平,此时,所述第五晶体管M5与第六晶体管M6导 通,所述第五晶体管M5与第六晶体管M6将所述上拉控制节点PU与所述信号输出端OUT的信 号进行下拉,迅速将所述上拉控制节点PU与所述信号输出端OUT的电压降为低电平,能够缩 短输出波形的下降时间,提高复位效率。
[0074]需要说明的是,本发明实施例中的所有晶体管均以N型晶体管为例进行的说明。其 中晶体管的第一极可以为源极,第二极可以为漏极,或者晶体管的第一极可以为漏极,第二 极可以为源极,本发明对此不作限制。
[0075]所述复位模块60与所述第二电源端VSS连接,所述复位模块60还包含:
[0076]第二电容C2,其一端连接所述下拉控制节点ro,另一端连接所述第二电源端vss。 [0077]具体的,通过设置所述第二电容C2,在充电阶段,由于所述第五晶体管M5与所述第 六晶体管Me截止,能够防止自身阈值电压的漂移以及对所述第二电容C2陆续充电而导致第 一电容C1充电不足;在复位阶段,在复位信号端RESET的高电平信号控制下,所述第七晶体 管M7导通,对所述第二电容a进行充电,在下一帧信号到来之前,随着时钟信号端CLK的信 号的周期性变化,由于所述第二电容C2的存在,所述下拉控制节点PD始终保持高电位,不断 对所述上拉控制节点PU和所述信号输出端〇UT进行降噪处理,保证信号输出端OUT输出的准 确性与稳定性。
[0078] 以下结合移位寄存器单元的时序图,如图4所示,对如图3所示的移位寄存器单元 的工作过程进行详细的描述。 (
[0079] 第一阶段1'1,0^ = 0刊=1;150 = 0;1^1;1^^丁 = 0。需要说明的是,以下实施例 中,“0”表示低电平;“1”表示高电平。
[0080] 所述输入信号端IN信号为高电平,第三晶体管M3导通,将上拉控制节点PU升至高 电平,并通过所述上拉控制节点PU对所述第一电容C1充电。
[0081] 与此同时,所述输入信号端IN信号为高电平,复位信号端RESET的信号为低电平, 所述第四晶体管M4的栅极打开,不断对所述下拉控制节点ro进行降噪处理,使所述第二电 容C2处于放电状态和所述第五晶体管M5与第六晶体管M6处于截止状态,所述下拉控制节点 为低电平,有效防止所述第五晶体管M5与第六晶体管M6由于自身阈值电压的漂移对所述 第二电容C2陆续充电而导致所述第一电容C1充电不足。
[0082] 在此阶段,所述上拉控制节点PU升至高电平,此时,所述第一晶体管M1栅极打开, 但是,由于所述时钟信号端CLK的信号为低电平,所述第一晶体管Ml并没有导通,所述第二 晶体管M2也处于截止状态,所述信号输出端OUT输出低电平。
[0083] 第二阶段 T2,CLK = 1;PU=1;PD = 0;IN=0;RESET = 0。
[0084] 所述时钟信号端CLK的信号为高电平,所述信号输入端IN的信号为低电平,所述第 晶体管Ml处于截止状态,由于所述上拉控制节点TO为高电平,所述第一晶体管Ml导通,并且 所述第二晶体管M2也导通,所述信号输出端OUT输出高电平,此时,由于所述第一晶体管Ml 与所述第二晶体管M2同时输出,增强了所述信号输出端的输出能力。
[0085] 在此阶段,由于所述信号输入端IN的信号为低电平,所述复位信号端RESET的信号 为低电平,所述第四晶体管M4、第五晶体管M5与第六晶体管M6均处于截止状态,PD点保持低 电位,保证了所述信号输出端OUT的正常输出。
[0086] 第三阶段 T3,CLK = 0;PU = 0;PD=1;IN=0;RESET = 1。
[0087] 所述复位信号端RESET的信号为高电平,所述第七晶体管M7导通,并对所述第二电 容C2进行充电,使所述下拉控制节点PD升至高电平,此时,所述第五晶体管M5与所述第六晶 体管M6导通,同时对所述第一电容C1放电,使所述上拉控制节点PU与所述信号输出端OUT的 信号迅速降为低电平,实现复位功能。
[0088] 在此阶段,当CLK信号从高电平转变为低电平后的短时间内,所述信号输出端OUT 的电压虽有下降但还处于高电平,所述第二晶体管M2的栅极和源极还是高电平,漏极为低 电平,所述第二晶体管M2还是处于导通状态,只是源漏极转换,迅速将所述信号输出端OUT 的电压由高电平下拉为低电平。这样就将输出波形的下降时间缩短,复位功能的效率大大 提升。
[0089]在下一帧信号到来之前,随着时钟信号端CLK的信号的周期性变化,由于所述第二 电容C2的存在,所述下拉控制节点PD始终保持高电位,不断对所述上拉控制节点PU和所述 信号输出端OUT进行降噪处理,保证信号输出端OUT输出的准确性与稳定性。
[0090] 综上所述,T1〜T3阶段可以称为移位寄存器单元的工作时间。信号输出端OUT只有 在第二阶段T2才输出高电平,因此第二阶段T2可以为移位寄存器单元的数据输出阶段。T1、 T3阶段为移位寄存器单元的非输出阶段,在此阶段内信号输出端〇UT输出低电平。
[0091] 此外,上述晶体管(Ml〜M7)也可以均为P型晶体管。当移位寄存器单元中的晶体 管,以及像素单元中与栅线相连的晶体管均为13型晶体管时。需要对驱动信号的时序,以及 电路的输入信号进行相应的调整。
[0092] 本发明实施例提供一种显示器件,包括如上所述的任意—种栅极驱动电路。具有 与本发明前述实施例提供的栅极驱动电路相同的有益效果,由于栅极驱动电路在前述实施 例中已经进行了详细说明,此处不再赘述。
[0093] 该显示器件具体可以为液晶显示器、液晶电视、数码相框、手机、平板电脑等任何 具有显示功能的液晶显示产品或者部件。 _
[0094] 本发明实施例提供一种用于驱动上述任意一种移位寄存器单元的驱动方法,可以 包括:
[0095] 第一阶段T1,CLK = 0; PU = 1; PD = 0; IN = 1; RESET = 0。
[0096] 所述输入模块30可以在所述信号输入端IN的信号控制下,将所述第一电压端的电 压输出至上拉控制节点PU,对所述上拉控制节点PU的电位进行上拉;所述下拉控制模块40 可以在所述信号输入端IN的信号控制下,将所述下拉控制节点PD的信号下拉至所述第二电 源端VSS的电压;从而实现对所述上拉控制节点PU持续充电,为所述移位寄存器单元输出扫 描信号做准备。
[0097] 第二阶段T2,CLK = 1 ;PU=1 ;PD = 0; IN=0;RESET二0。
[0098] 在上拉控制节点PU的控制下,所述第一输出模块10可以将所述时钟信号端CLK输 入的时钟信号CLK输出至第二输出模块20,所述第二输出模块2〇可以在所述第一输出模块 10的控制下,将所述时钟信号端CLK输入的时钟信号CLK输出至信号输出端0UT,从而使得所 述信号输出端OUT向与该移位寄存器单元相连接的栅线输入扫描信号。
[0099]在本阶段,通过增加一个输出模块,能够提升所述移位寄存器单元的输出能力。
[0100] 第三阶段 T3,CLK = 0;PU = 0;PD = 1;IN=0;RESET = 1。
[0101] 所述复位模块60可以在所述复位信号端RESET的信号控制下,将第一电源端VDD的 信号输出至所述下拉控制节点PD,对所述下拉控制节点PD进行上拉,所述下拉模块50在所 述下拉控制节点PD的控制下,将所述上拉控制节点PU的信号以及所述信号输出端OUT的信 号下拉至所述第二电源端VSS的电压,实现复位。
[0102]由于本阶段中,当所述时钟信号端CLK输入的时钟信号从高电平转变为低电平的 短时间内,信号输出端OUT的电压虽有所下降,但还处于高电平,所述第二输出模块20中的 第二晶体管M2还处于导通状态,这样,迅速将所述信号输出端OUT的电压由高电平下拉至低 电平,将输出波形的下降时间缩短,复位功能的效率大大提升。
[0103] 本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过 程序指令相关的硬件来完成,前述的程序可以存储于一计算机可读取存储介质中,该程序 在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光 盘等各种可以存储程序代码的介质。
[0104]以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵 盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1. 一种移位寄存器单元,其特征在于,包含: 第一输出模块,分别连接上拉控制节点、时钟信号端以及第二输出模块,用于在所述上 拉控制节点的控制下,将所述时钟信号端的信号,输出至所述第二输出模块; 第二输出模块,分别连接信号输出端、所述时钟信号端以及所述第一输出模块,用于在 所述第一输出模块的控制下,将所述时钟信号端的信号输出至所述信号输出端; 输入模块,分别连接所述上拉控制节点、第一电源端、信号输入端,用于在所述信号输 入端的信号控制下,将所述第一电源端的电压输出至所述上拉控制节点; 下拉控制模块,分别连接所述信号输入端、下拉控制节点以及第二电源端,用于在所述 信号输入端的信号控制下,将所述下拉控制节点的信号下拉至所述第二电源端的电压; 下拉模块,分别连接所述下拉控制节点、所述上拉控制节点、所述信号输出端以及所述 第二电源端,用于在所述下拉控制节点的控制下,将所述上拉控制节点与所述信号输出端 的信号下拉至第二电源端的电压; 复位模块,分别连接所述第一电源端、复位信号端以及所述下拉控制节点,用于在所述 复位信号端的控制下,将所述第一电源端的信号输出至所述下拉控制节点; 其中,所述第二输出模块包含: 第二晶体管,其栅极连接所述第一输出模块,第一极连接所述时钟信号端,第二极连接 所述信号输出端。
2. 根据权利要求1所述的移位寄存器单元,其特征在于,所述第一输出模块包含: 第一晶体管,其栅极连接所述上拉控制节点,第一极连接所述时钟信号端,第二极连接 所述第二输出模块; 第一电容,其一端连接所述上拉控制节点,另一端连接所述第二输出模块。
3. 根据权利要求1所述的移位寄存器单元,其特征在于,所述输入模块包含: 第三晶体管,其栅极连接所述信号输入端,第一极连接所述第一电源端,第二极连接所 述上拉控制节点。
4. 根据权利要求1所述的移位寄存器单元,其特征在于,所述下拉控制模块包含: 第四晶体管,其栅极连接所述信号输入端,第一极连接所述下拉控制节点,第二极连接 所述第二电源端。
5.根据权利要求1所述的移位寄存器单元,其特征在于,所述下拉模块包含: 第五晶体管,其栅极连接所述下拉控制节点,第一极连接所述上拉控制节点,第二极连 接所述第二电源端; 、 第六晶体管,其栅极连接所述下拉控制节点,第一极连接所述信号输出端,第二极连接 所述第二电源端。
6.根据权利要求1所述的移位寄存器单元,其特征在于,所述复位模块包含: 第七晶体管,其栅极连接所述复位信号端,第一极连接所述第一电源端,第二极连接所 述下拉控制节点。 >
7.根据权利要求6所述的移位寄存器单元,其特征在于,所述复位模块与所述第二电源 端连接,所述复位模块还包含: 第二电容,其一端连接所述下拉控制节点,另一端连接所述第二电源端。 i
8.—种栅极驱动电路,其特征在于,包含至少两级如权利要求卜7任一项所述的移位寄 存器单元; _ 除第一级移位寄存器单元以外,下一级移位寄存器单元的信号输出端与上一级移位寄 存器单元的复位信号端相连接; 除最后一级移位寄存器单元以外,上一级移位寄存器单元的信号输出端与下一级移位 寄存器单元的信号输入端相连接; 所述第一极移位寄存器的信号输入端输入帧起始信号; 所述最后一极移位寄存器的复位信号端输入复位信号。
9. 一种显示装置,其特征在于,包括如权利要求8所述的栅极驱动电路。
10. 一种用于驱动如权利要求1-7任一项所述的移位寄存器单元的驱动方法,其特征在 于,包括: 第一阶段,时钟信号端、复位信号端输入低电平,信号输入端输入高电平; 所述输入模块在所述信号输入端的信号控制下,将所述第一电源端的电压输出至上拉 控制节点,对所述上拉控制节点的电位进行上拉;所述下拉控制模块在所述信号输入端的 信号控制下,将所述下拉控制节点的信号下拉至所述第二电源端的电压; 第二阶段,所述时钟信号端输入高电平,所述信号输入端、所述复位信号端输入低电 平; 所述第一输出模块在所述上拉控制节点的控制下,将所述时钟信号端的信号输出至所 述第二输出模块;所述第二输出模块在所述第一输出模块的控制下,将所述时钟信号端的 信号输出至所述信号输出端; 第三阶段,所述时钟信号端、所述信号输入端输入低电平,所述复位信号端输入高电 平; 复位模块在所述复位信号端的信号控制下,将第一电源端的信号输出至所述下拉控制 节点,对所述下拉控制节点进行上拉,所述下拉模块在所述下拉控制节点的控制下,将所述 上拉控制节点的信号以及所述信号输出端的信号下拉至所述第二电源端的电压,实现复 位。
CN201510332638.XA 2015-06-15 2015-06-15 一种移位寄存器单元、栅极驱动电路和显示装置 CN104867472B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510332638.XA CN104867472B (zh) 2015-06-15 2015-06-15 一种移位寄存器单元、栅极驱动电路和显示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201510332638.XA CN104867472B (zh) 2015-06-15 2015-06-15 一种移位寄存器单元、栅极驱动电路和显示装置
PCT/CN2015/095991 WO2016201909A1 (zh) 2015-06-15 2015-11-30 移位寄存器单元、栅极驱动电路和显示装置
US15/100,572 US20170309240A1 (en) 2015-06-15 2015-11-30 Shift register unit, gate driving circuit and display apparatus
EP15891402.8A EP3309775A4 (en) 2015-06-15 2015-11-30 Shift register unit, gate drive circuit and display device

Publications (2)

Publication Number Publication Date
CN104867472A CN104867472A (zh) 2015-08-26
CN104867472B true CN104867472B (zh) 2017-10-17

Family

ID=53913266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510332638.XA CN104867472B (zh) 2015-06-15 2015-06-15 一种移位寄存器单元、栅极驱动电路和显示装置

Country Status (4)

Country Link
US (1) US20170309240A1 (zh)
EP (1) EP3309775A4 (zh)
CN (1) CN104867472B (zh)
WO (1) WO2016201909A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867472B (zh) * 2015-06-15 2017-10-17 合肥京东方光电科技有限公司 一种移位寄存器单元、栅极驱动电路和显示装置
CN105096811B (zh) * 2015-09-23 2017-12-08 京东方科技集团股份有限公司 Goa单元、栅极驱动电路及显示装置
CN105469766B (zh) * 2016-01-04 2019-04-30 武汉华星光电技术有限公司 Goa电路
CN105679248B (zh) * 2016-01-04 2017-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105609040A (zh) * 2016-03-22 2016-05-25 京东方科技集团股份有限公司 移位寄存单元、移位寄存器及方法、驱动电路、显示装置
CN105590612B (zh) * 2016-03-22 2018-01-16 京东方科技集团股份有限公司 一种移位寄存器及驱动方法、栅极驱动电路和显示装置
CN106814911B (zh) * 2017-01-18 2019-10-08 京东方科技集团股份有限公司 触控式电子设备、触控显示装置及阵列基板栅极驱动电路
CN106875913A (zh) * 2017-04-21 2017-06-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路
WO2018209519A1 (zh) * 2017-05-15 2018-11-22 深圳市柔宇科技有限公司 Goa电路、阵列基板和显示装置
CN107369407B (zh) 2017-09-22 2021-02-26 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示面板
US20190103067A1 (en) * 2017-10-03 2019-04-04 Lg Display Co., Ltd. Gate driving circuit and display device using the same
KR20190070037A (ko) * 2017-12-12 2019-06-20 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 표시장치
CN108564980B (zh) * 2018-01-29 2020-11-24 京东方科技集团股份有限公司 移位寄存单元及其驱动方法、栅极驱动电路和显示装置
CN108389545A (zh) * 2018-03-23 2018-08-10 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108447438B (zh) * 2018-04-10 2020-12-08 京东方科技集团股份有限公司 显示装置、栅极驱动电路、移位寄存器及其控制方法
CN108665846A (zh) * 2018-07-13 2018-10-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109036282B (zh) * 2018-08-24 2020-05-22 合肥鑫晟光电科技有限公司 栅极驱动输出级电路、栅极驱动单元及驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546607A (zh) * 2008-03-26 2009-09-30 北京京东方光电科技有限公司 移位寄存器及液晶显示器栅极驱动装置
CN102842278A (zh) * 2012-08-06 2012-12-26 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示器
CN102945657A (zh) * 2012-10-29 2013-02-27 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、阵列基板和显示装置
CN103646636A (zh) * 2013-12-18 2014-03-19 合肥京东方光电科技有限公司 移位寄存器、栅极驱动电路及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285168A (ja) * 2004-03-29 2005-10-13 Alps Electric Co Ltd シフトレジスタ及びそれを用いた液晶駆動回路
US7551030B2 (en) * 2007-02-08 2009-06-23 Samsung Electronics Co., Ltd. Two-stage operational amplifier with class AB output stage
CN101604551B (zh) * 2008-06-10 2012-05-30 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
KR101893189B1 (ko) * 2011-09-09 2018-08-30 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN103413531B (zh) * 2013-07-22 2015-12-09 北京京东方光电科技有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN104505044B (zh) * 2014-12-29 2017-07-28 上海天马微电子有限公司 一种栅极驱动电路、阵列基板、显示面板和显示装置
CN104700814B (zh) * 2015-04-09 2017-03-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置以及显示装置
CN104867472B (zh) * 2015-06-15 2017-10-17 合肥京东方光电科技有限公司 一种移位寄存器单元、栅极驱动电路和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546607A (zh) * 2008-03-26 2009-09-30 北京京东方光电科技有限公司 移位寄存器及液晶显示器栅极驱动装置
CN102842278A (zh) * 2012-08-06 2012-12-26 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示器
CN102945657A (zh) * 2012-10-29 2013-02-27 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、阵列基板和显示装置
CN103646636A (zh) * 2013-12-18 2014-03-19 合肥京东方光电科技有限公司 移位寄存器、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
US20170309240A1 (en) 2017-10-26
EP3309775A4 (en) 2018-11-14
WO2016201909A1 (zh) 2016-12-22
CN104867472A (zh) 2015-08-26
EP3309775A1 (en) 2018-04-18

Similar Documents

Publication Publication Date Title
CN105528985B (zh) 移位寄存器单元、驱动方法和显示装置
CN104299594B (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN105206237B (zh) 应用于In Cell型触控显示面板的GOA电路
CN104036738B (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN105489180B (zh) Goa电路
US9466254B2 (en) Shift register unit, gate driving circuit and display apparatus
CN104992661B (zh) 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
CN103943083B (zh) 一种栅极驱动电路及其驱动方法、显示装置
CN104318886B (zh) 一种goa单元及驱动方法,goa电路和显示装置
US10593284B2 (en) Shift register unit and method for driving same, shift register circuit and display apparatus
CN103943055B (zh) 一种栅极驱动电路及其驱动方法、显示装置
CN104715734B (zh) 移位寄存器、栅极驱动电路及显示装置
CN103928001B (zh) 一种栅极驱动电路和显示装置
CN104835476B (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板
CN104766584B (zh) 具有正反向扫描功能的goa电路
CN104361875B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103226981B (zh) 一种移位寄存器单元及栅极驱动电路
CN104575430B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US9177666B2 (en) Shift register unit and driving method thereof, shift register and display apparatus
CN105679262B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
WO2017059792A1 (zh) 移位寄存器单元、栅线驱动装置以及驱动方法
CN102956213B (zh) 一种移位寄存器单元及阵列基板栅极驱动装置
CN102842278B (zh) 栅极驱动电路单元、栅极驱动电路及显示器
CN104700799B (zh) 栅极驱动电路及显示装置
TWI400686B (zh) 液晶顯示器之移位暫存器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant