CN105118456B - 一种栅极驱动电路及具有该栅极驱动电路的显示装置 - Google Patents

Abstract

本发明提出一种栅极驱动电路，其包括多级栅极驱动单元，每级栅极驱动单元包括每级栅极驱动单元包括第一开关元件至第八开关元件、第一电容、第二电容。栅极驱动单元接收第一时钟信号至第四时钟信号、第一脉冲信号、第二脉冲信号及参考低电压。本发明还提供一种包含该驱动电路的显示装置。本发明的栅极驱动电路及包含该驱动电路的显示装置提高了栅极驱动电路的稳定性且功耗小。

Description

一种栅极驱动电路及具有该栅极驱动电路的显示装置

技术领域

本发明涉及一种驱动电路，特别涉及一种栅极驱动电路及具有该栅极驱动电路的显示装置。

背景技术

液晶显示装置(Liquid Crystal Display，LCD)具备轻薄、节能、无辐射等诸多优点，因此已经逐渐取代传统的阴极射线管(CRT)显示器。目前液晶显示器被广泛地应用于高清晰数字电视、台式计算机、个人数字助理(PDA)、笔记本电脑、移动电话、数码相机等电子设备中。

以薄膜晶体管(Thin FilT Transistor，TFT)液晶显示装置为例，其包括：液晶显示面板和驱动电路，其中，液晶显示面板包括多条栅极线与多条数据线，且相邻的两条栅极线与相邻的两条数据线交叉形成一个像素单元，每个像素单元至少包括一个薄膜晶体管。而驱动电路包括：栅极驱动电路(gate drive circuit)和源极驱动电路(source drivecircuit)。随着生产者对液晶显示装置的低成本化追求以及制造工艺的提高，原本设置于液晶显示面板以外的驱动电路集成芯片被设置于液晶显示面板的玻璃基板上成为了可能，例如，将栅极驱动集成电路设置于阵列基板(Gate IC in Array，GIA)上从而简化液晶显示装置的制造过程，并降低生产成本。

液晶显示面板与驱动电路的基本工作原理为：栅极驱动电路通过与栅极线电性连接的上拉晶体管向栅极线送出栅极驱动信号，依序将每一行的TFT打开，然后由源极驱动电路同时将一整行的像素单元充电到各自所需的电压，以显示不同的灰阶。即首先由第一行的栅极驱动电路通过其上拉晶体管将第一行的薄膜晶体管打开，然后由源极驱动电路对第一行的像素单元进行充电。第一行的像素单元充好电时，栅极驱动电路便将该行薄膜晶体管关闭，然后第二行的栅极驱动电路通过其上拉晶体管将第二行的薄膜晶体管打开，再由源极驱动电路对第二行的像素单元进行充放电。如此依序下去，当充好了最后一行的像素单元，便又重新从第一行开始充电。

现有的栅极驱动电路为了保证输出的栅极驱动信号的稳定性，一般采用包括TFT的降噪电路来降低噪声，但这样也会使得功耗变大、不利于电路窄边框的设计。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

本发明要解决的主要技术问题是提供一种栅极驱动电路，稳定性好且功耗较低。

本发明提供一种栅极驱动电路，一种栅极驱动电路，包括多级栅极驱动单元，每级栅极驱动单元用于分别驱动显示面板上的一条对应的栅极线，所述每级栅极驱动单元均包括第一开关元件、第二开关元件、第三开关元件、第四开关元件、第五开关元件、第六开关元件、第七开关元件及第八开关元件。所述第一开关元件包括第一通路端、第二通路端和第一控制端，所述第一通路端接收第一脉冲信号，所述第一控制端接收第一时钟信号。所述第二开关元件包括第三通路端、第四通路端和第二控制端，所述第三通路端接收第二时钟信号，所述第二控制端与所述第一开关元件的第二通路端相连，所述第四通路端通过第一电容与所述第二控制端相连，所述第四通路端输出本级栅极驱动信号。

所述第三开关元件包括第五通路端、第六通路端和第三控制端，所述第五通路端与所述第一开关元件的第二通路端相连，所述第三控制端接收第三时钟信号，所述第六通路端接收第二脉冲信号。所述第四开关元件包括第七通路端、第八通路端和第四控制端，所述第七通路端与所述第一开关元件的第二通路端相连，所述第四控制端接收第四时钟信号，所述第八通路端接收参考低电压。

所述第五开关元件包括第九通路端、第十通路端及第五控制端，所述第九通路端与所述第一开关元件的第二通路端相连，所述第十通路端接收所述参考低电压，所述第五控制端通过第二电容接收所述第二时钟信号。所述第六开关元件包括第十一通路端、第十二通路端及第六控制端，所述第十一通路端与所述第一开关元件的第二通路端相连，所述第六控制端与所述第五开关元件的第五控制端相连，所述第十二通路端接收所述参考低电压。所述第七开关元件包括第十三通路端，第十四通路端及第七控制端，所述第七控制端与所述第二开关元件的第四通路端相连，所述第十三通路端与所述第五开关元件的第五控制端相连，所述第十四通路端接收所述参考低电压。所述第八开关元件包括第十五通路端、第十六通路端和第八控制端，所述第十五通路端与所述第二开关元件的第四通路端相连，所述第十六通路端接收所述参考低电压，所述第八控制端接收所述第四时钟信号。

其中，除第一级栅极驱动单元外，所述第一脉冲信号为向上相差一级的栅极驱动单元输出的上一级栅极驱动信号，除倒数第一级栅极驱动单元外，所述第二脉冲信号为向下相差一级的栅极驱动单元输出的下一级栅极驱动信号，当所述第一脉冲信号为高电平时，所述第一时钟信号为高电平，当所述第二脉冲信号为高电平时，所述第三时钟信号为高电平。

本发明还提供一种使用上述栅极驱动电路的显示装置。

本发明的栅极驱动电路及显示装置利用第二电容、第四开关元件至第八开关元件稳定栅极驱动信号、稳定性好且功耗低。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

图1为本发明一实施例的的栅极驱动电路中的每一级栅极驱动单元的电路结构示意图。

图2为本发明一实施例的栅极驱动电路中的每一级栅极驱动单元的时序示意图。

图3为本发明的栅极驱动电路在100摄氏度、七十摄氏度及二十七摄氏度下分别输出的栅极驱动信号在稳定阶段的模拟结果示意图。

图4为图3中IV处的局部放大结果示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

尽管本发明使用第一、第二、第三等术语来描述不同的元件、信号、端口、组件或部分，但是这些元件、信号、端口、组件或部分并不受这些术语的限制。这些术语仅是用来将一个元件、信号、端口、组件或部分与另一个元件、信号、端口、组件或部分区分开来。在本发明中，一个元件、端口、组件或部分与另一个元件、端口、组件或部分“相连”、“连接”，可以理解为直接电性连接，或者也可以理解为存在中间元件的间接电性连接。除非另有定义，否则本发明所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思。

本发明的栅极驱动电路(也称为移位寄存器)包括多级栅极驱动单元(也称为移位寄存单元)，每一级的栅极驱动单元分别与显示面板上的每一行栅极线对应电性连接，从而将栅极驱动信号依序逐次施加到每行栅极线上，栅极驱动单元之间的连接关系将在下文中做详细阐述。

图1为本发明第一实施例的栅极驱动电路中的每一级栅极驱动单元的电路结构示意图。本实施例栅极驱动电路，包括多级如图1所示的栅极驱动单元，每级栅极驱动单元包括第一开关元件T1、第二开关元件T2、第三开关元件T3、第四开关元件T4、第五开关元件T5、第六开关元件T6、第七开关元件T7及第八开关元件T8。第一开关元件T1包括第一通路端、第二通路端和第一控制端，第一通路端接收第一脉冲信号STV1，第一控制端接收第一时钟信号CLK1。第二开关元件T2包括第三通路端、第四通路端和第二控制端，第三通路端接收第二时钟信号CLK2，第二控制端与第一开关元件T1的第二通路端相连，第二控制端与第三通路端之间存在寄生电容Cgs，第四通路端通过第一电容C1与第二控制端相连，第四通路端输出本级栅极驱动信号。

第三开关元件T3包括第五通路端、第六通路端和第三控制端，第五通路端与第一开关元件T1的第二通路端相连，第三控制端接收第三时钟信号CLK3，第六通路端接收第二脉冲信号STV2。第四开关元件T4包括第七通路端、第八通路端和第四控制端，第七通路端与第一开关元件T1的第二通路端相连，第四控制端接收第四时钟信号CLK4，第八通路端接收参考低电压。

第五开关元件T5包括第九通路端、第十通路端及第五控制端，第九通路端与第一开关元件T1的第二通路端相连，第十通路端接收参考低电压，第五控制端通过第二电容C2接收第二时钟信号CLK2。第六开关元件T6包括第十一通路端、第十二通路端及第六控制端，第十一通路端与第一开关元件T1的第二通路端相连，第六控制端与第五开关元件T5的第五控制端相连，第十二通路端接收参考低电压。第七开关元件T7包括第十三通路端，第十四通路端及第七控制端，第七控制端与第二开关元件T2的第四通路端相连，第十三通路端与第五开关元件T5的第五控制端相连，第十四通路端接收参考低电压。第八开关元件T8包括第十五通路端、第十六通路端和第八控制端，第十五通路端与第二开关元件T2的第四通路端相连，第十六通路端接收参考低电压，第八控制端接收第四时钟信号CLK4。

假设栅极驱动电路包括N级栅极驱动单元(N≥3)，本级栅极驱动单元是第n级栅极驱动单元，其中，N－1≥n≥1，本级栅极驱动单元输出栅极驱动信号为Gn，则向上相差一级的栅极驱动单元输出的上一级栅极驱动信号为Gn－1，向下相差一级的栅极驱动单元输出的下一级栅极驱动信号为Gn+1。

值得注意的是，由于第一级栅极驱动单元没有向上相差一级的栅极驱动单元，倒数第一级栅极驱动单元没有向下相差一级的栅极驱动单元，所以第一级栅极驱动单元的第一脉冲信号STV1，倒数第一级栅极驱动单元的第二脉冲信号STV2均要由外部信号电路提供。也就是说，除第一级栅极驱动单元外，第一脉冲信号STV1为向上相差一级的栅极驱动单元输出的上一级栅极驱动信号Gn－1，除倒数第一级栅极驱动单元外，第二脉冲信号STV2为向下相差一级的栅极驱动单元输出的下一级栅极驱动信号Gn+1。

其中，第一电容C1为第二开关元件T2的第四通路端与第二控制端之间的寄生电容。当然本领域的技术人员可以理解的是，为了提高电容的耦合效应，从而提高节点Q的电压的拉高效果，第二开关元件T2的第二控制端与第四通路端之间设置有独立存储电容，第一电容C1为第二开关元件T2的第四通路端与第二控制端之间的寄生电容与独立存储电容之和。

在本实施例中，优选地，第一开关元件至第八开关元件T1～T8为NPN型三极管。第一控制端至第八控制端为基极。第一开关元件T1的第一通路端、第二开关元件T2的第三通路端、第三开关元件T3的第五通路端、第四开关元件T4的第七通路端、第五开关元件T5的第九通路端、第六开关元件T6的第十一通路端、第七开关元件T7的第十三通路端、第八开关元件T8的第十五通路端均为集电极。第一开关元件T1的第二通路端、第二开关元件T2的第四通路端、第三开关元件T3的第六通路端、第四开关元件T4的第八通路端、第五开关元件T5的第十通路端、第六开关元件T6的第十二通路端、第七开关元件T7的第十四通路端、第八开关元件T8的第十六通路端均为发射极。

在其它实施方式中，第一开关元件至第八开关元件T1～T8也可以采用其它的开关元件而实现，例如N型场效应管。以下以第一开关元件T1至第八开关元件T8为NPN型三极管为例来具体地介绍本发明的具体实施方式及其工作原理。

请参见图2，其为第一实施例的栅极驱动单元的时序示意图，请同时参阅图1及如图2，当第一脉冲信号STV1为高电平时，第一时钟信号CLK1为高电平，当第二脉冲信号STV2为高电平时，第三时钟信号CLK3为高电平。

在本实施例中，第一时钟信号CLK1与第二时钟信号CLK2及第三时钟信号CLK3的周期均相同，第一时钟信号CLK1、第二时钟信号CLK2以及第三时钟信号CLK3的占空比均为百分之二十五。第一时钟信号CLK1至第三时钟信号CLK3依次从低电平转为高电平、且第一时钟信号至第三时钟信号CLK1～CLK3由低电平转为高电平的间隔时间为四分之一个周期。

每一级栅极驱动单元的工作过程分为预充电阶段、上拉阶段、下拉阶段、稳定阶段4个阶段：

预充电阶段：第一脉冲信号STV1由低电平变为高电平、且第一时钟信号CLK1由高电平变为低电平，第一开关元件T1导通，节点Q通过导通的第一开关元件T1被预充电。

上拉阶段：第二时钟信号CLK2的电平由低变高时，由于在预充电阶段节点Q已经被预充电，因此，第二开关元件T2导通，由于第二开关元件T2的导通，且由于第一电容C1的自举作用，节点Q处的电压被进一步拉高，且节点Q处电压的进一步拉高，使得第二开关元件T2导通地更加充分，从而使得本级栅极驱动单元输出的本级栅极驱动信号Gn通过导通的第二开关元件T2被第二时钟信号CLK2拉高。

值得注意的是，在本发明一实施方式中，可以直接采用第二开关元件T2的第四通路端与第二控制端之间的寄生电容作为第一电容C1,或者为了提升上拉效果，还可以在第二开关元件T2的第二控制端与第四通路端之间设置独立存储电容，其中，该独立存储电容与第二开关元件T2的寄生电容并联并共同作为第一电容C1，即第一电容C1等于第二开关元件T2的寄生电容与独立的存储电容之和。

下拉阶段：第三时钟信号CLK3的电平由高变低时，由于在上拉阶段第二开关元件T2导通且此时第二脉冲信号STV2为高电平，第三开关元件T3导通，因此，节点Q通过导通的第三开关元件T3被拉高，本级栅极驱动单元输出的本级栅极驱动信号Gn通过导通的第二开关元件T2被第二时钟信号CLK2拉低，从而使得本级栅极驱动单元输出的本级栅极驱动信号Gn被迅速的拉低。

稳定阶段：第四时钟信号CLK4由低电平变为高电平，第四开元件T4及第八开关元件T8均导通，节点Q及本级栅极驱动信号Gn分别通过导通的第四开关元件T4及第八开关元件T8被拉低。因此，在后续的时间内，即稳定阶段，需要使节本级栅极驱动单元输出的本级栅极驱动信号Gn维持在低电平，从而获得理想的波形。

但是，由于第二时钟信号CLK2为时钟信号，其在后续的时间内(即稳定阶段之后)还会不停地产生脉冲，将会对本级栅极驱动单元输出的本级栅极驱动信号Gn产生影响，为了消除这些影响，本发明实施例利用第二电容C2、第四开关元件至第八开关元件T4～T8进行改善。

具体地，在后续的时间内，当第二时钟信号CLK2由低变高时，由于第二开关元件T2的第二控制端与第三通路端之间的寄生电容Cgs的自举作用，节点Q会被寄生电容Cgs耦合而产生噪声，但当第二时序信号CLK2为高电平时，由于第二电容C2的自举作用，控制节点Qb被拉高，第开关元件T5及第六开关元件T6导通，节点Q通过导通的第五开关元件T5被拉低，本级栅极驱动单元输出的本级栅极驱动信号Gn通过导通的第六开关元件T6被拉低，此外在后续的时间内，第四时钟信号CLK4由低电平变高电平时，第四开关元件T4及第八开关元件T8均导通，节点Q通过导通的第四开关元件T4放电，本级栅极驱动信号Gn通过导通的第八开关元件T8被拉低。

因此，尽管受第二时钟信号CLK2高电平的影响，节点Q、本级栅极驱动单元输出的本级栅极驱动信号Gn会被拉高，但是，由于开关元件T4-T8及第二电容C2的作用，其可以使节点Q、本级栅极驱动单元输出的本级栅极驱动信号Gn维持在低电平。

图3为本发明的栅极驱动电路在100摄氏度、七十摄氏度及二十七摄氏度下分别输出的栅极驱动信号在稳定阶段的模拟结果示意图。图4为图3中IV处的局部放大结果示意图。请同时参考图3及图4，其中①表示在100摄氏度下输出的栅极驱动信号在稳定阶段的模拟结果示意图，②表示在七十摄氏度下输出的栅极驱动信号在稳定阶段的模拟结果示意图，③表示在二十七摄氏度下输出的栅极驱动信号在稳定阶段的模拟结果示意图，由图3及图4可以看出，本发明的栅极驱动电路在100摄氏度、七十摄氏度及二十七摄氏度下均能产生噪声低、稳定性好的栅极驱动信号。

本发明还提供一种显示装置，其包括多级如图1所示的栅极驱动单元，每级栅极驱动单元包括第一开关元件T1、第二开关元件T2、第三开关元件T3、第四开关元件T4、第五开关元件T5、第六开关元件T6、第七开关元件T7及第八开关元件T8。第一开关元件T1包括第一通路端、第二通路端和第一控制端，第一通路端接收第一脉冲信号STV1，第一控制端接收第一时钟信号CLK1。第二开关元件T2包括第三通路端、第四通路端和第二控制端，第三通路端接收第二时钟信号CLK2，第二控制端与第一开关元件T1的第二通路端相连，第二控制端与第三通路端之间存在寄生电容Cgs，第四通路端通过第一电容C1与第二控制端相连，第四通路端输出本级栅极驱动信号。

第三开关元件T3包括第五通路端、第六通路端和第三控制端，第五通路端与第一开关元件T1的第二通路端相连，第三控制端接收第三时钟信号CLK3，第六通路端接收第二脉冲信号STV2。第四开关元件T4包括第七通路端、第八通路端和第四控制端，第七通路端与第一开关元件T1的第二通路端相连，第四控制端接收第四时钟信号CLK4，第八通路端接收参考低电压。

第五开关元件T5包括第九通路端、第十通路端及第五控制端，第九通路端与第一开关元件T1的第二通路端相连，第十通路端接收参考低电压，第五控制端通过第二电容C2接收第二时钟信号CLK2。第六开关元件T6包括第十一通路端、第十二通路端及第六控制端，第十一通路端与第一开关元件T1的第二通路端相连，第六控制端与第五开关元件T5的第五控制端相连，第十二通路端接收参考低电压。第七开关元件T7包括第十三通路端，第十四通路端及第七控制端，第七控制端与第二开关元件T2的第四通路端相连，第十三通路端与第五开关元件T5的第五控制端相连，第十四通路端接收参考低电压。第八开关元件T8包括第十五通路端、第十六通路端和第八控制端，第十五通路端与第二开关元件T2的第四通路端相连，第十六通路端接收参考低电压，第八控制端接收第四时钟信号CLK4。

除第一级栅极驱动单元外，第一脉冲信号STV1为向上相差一级的栅极驱动单元输出的上一级栅极驱动信号Gn－1，除倒数第一级栅极驱动单元外，第二脉冲信号STV2为向下相差一级的栅极驱动单元输出的下一级栅极驱动信号Gn+1。

其中，当第一脉冲信号STV1为高电平时，第一时钟信号CLK1为高电平，当第二脉冲信号STV2为高电平时，第三时钟信号CLK3为高电平。

本发明的栅极驱动电路及显示装置利用第二电容、第四开关元件至第八开关元件稳定栅极驱动信号、稳定性好且功耗低。

本文中应用了具体个例对本发明的栅极驱动电路及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (8)

1.一种栅极驱动电路，包括多级栅极驱动单元，每级栅极驱动单元用于分别驱动显示面板上的一条对应的栅极线，其特征在于，所述每级栅极驱动单元均包括:

第一开关元件，包括第一通路端、第二通路端和第一控制端，所述第一通路端接收第一脉冲信号，所述第一控制端接收第一时钟信号；

第二开关元件，包括第三通路端、第四通路端和第二控制端，所述第三通路端接收第二时钟信号，所述第二控制端与所述第一开关元件的第二通路端相连，所述第四通路端通过第一电容与所述第二控制端相连，所述第四通路端输出本级栅极驱动信号；

第三开关元件，包括第五通路端、第六通路端和第三控制端，所述第五通路端与所述第一开关元件的第二通路端相连，所述第三控制端接收第三时钟信号，所述第六通路端接收第二脉冲信号；

第四开关元件，包括第七通路端、第八通路端和第四控制端，所述第七通路端与所述第一开关元件的第二通路端相连，所述第四控制端接收第四时钟信号，所述第八通路端接收参考低电压；

第五开关元件，包括第九通路端、第十通路端及第五控制端，所述第九通路端与所述第一开关元件的第二通路端相连，所述第十通路端接收所述参考低电压，所述第五控制端通过第二电容接收所述第二时钟信号；

第六开关元件，包括第十一通路端、第十二通路端及第六控制端，所述第十一通路端与所述第一开关元件的第二通路端相连，所述第六控制端与所述第五开关元件的第五控制端相连，所述第十二通路端接收所述参考低电压；

第七开关元件，包括第十三通路端，第十四通路端及第七控制端，所述第七控制端与所述第二开关元件的第四通路端相连，所述第十三通路端与所述第五开关元件的第五控制端相连，所述第十四通路端接收所述参考低电压；以及

第八开关元件，包括第十五通路端、第十六通路端和第八控制端，所述第十五通路端与所述第二开关元件的第四通路端相连，所述第十六通路端接收所述参考低电压，所述第八控制端接收所述第四时钟信号；

其中，除第一级栅极驱动单元外，所述第一脉冲信号为向上相差一级的栅极驱动单元输出的上一级栅极驱动信号，除倒数第一级栅极驱动单元外，所述第二脉冲信号为向下相差一级的栅极驱动单元输出的下一级栅极驱动信号，当所述第一脉冲信号为高电平时，所述第一时钟信号为高电平，当所述第二脉冲信号为高电平时，所述第三时钟信号为高电平。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容。

3.如权利要求1所述的栅极驱动电路，其特征在于，所述第二开关元件的第二控制端与第四通路端之间设置有独立存储电容，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容与所述独立存储电容之和。

4.如权利要求1所述的栅极驱动电路，其特征在于，所述第一时钟信号与所述第二时钟信号及所述第三时钟信号的周期均相同，所述第一时钟信号、所述第二时钟信号以及所述第三时钟信号的占空比均为百分之二十五。

5.如权利要求4所述的栅极驱动电路，其特征在于，所述第一时钟信号至所述第三时钟信号依次从低电平转为高电平、且所述第一时钟信号至所述第三时钟信号由低电平转为高电平的间隔时间为四分之一个周期。

6.如权利要求1所述的栅极驱动电路，其特征在于，所述第一开关元件至所述第八开关元件均为NPN型三极管。

7.如权利要求6所述的栅极驱动电路，其特征在于，所述第一开关元件的第一控制端、所述第二开关元件的第二控制端、所述第三开关元件的第三控制端、所述第四开关元件的第四控制端、所述第五开关元件的第五控制端、所述第六开关元件的第六控制端、所述第七开关元件的第七控制端以及所述第八开关元件的第八控制端均为基极。

8.一种显示装置，其特征在于，包括如权利要求1～7任意一项所述的栅极驱动电路。