CN102831867A - 栅极驱动单元电路及其栅极驱动电路和一种显示器 - Google Patents

Abstract

本申请公开了一种栅极驱动单元电路及其栅极驱动电路和一种显示器。栅极驱动单元电路包括：栅极扫描信号输出端、第一模块、第二模块、驱动模块和低电平维持模块。本申请通过对各控制信号的设计，使第一模块用于正向扫描模式下的充电和反向扫描模式下的放电，第二模块用于正向扫描模式下的放电和反向扫描模式下的充电，通过第一模块、第二模块、驱动模块和低电平维持模块的复用从而使得栅极驱动电路采用一套电路即可实现正向或者反向扫描，并且使用器件数量少、结构简单。

Description

栅极驱动单元电路及其栅极驱动电路和一种显示器

技术领域

本申请涉及电子领域，具体涉及一种显示器及其栅极驱动电路和栅极驱动单元电路。

背景技术

薄膜晶体管（Thin Film Transistor,TFT）平板显示（Flat Panel Display，FPD）是当今显示技术的主流。集成栅极驱动电路是TFT FPD产业蓬勃发展中涌现的新技术。这种将栅极驱动电路集成于显示基板（如玻璃）上的新技术能够带来的优点包括：减少了外围驱动芯片的数量及其压封工序，从而有利于实现面板的窄边框化、提高显示器的美观度；简化了显示模组、增强了显示器的机械和电学可靠性；而且有可能简化源极驱动电路，提高显示面板的分辨率，以及增加实现柔性面板的可能性。

尤其，具备双向扫描特征的集成栅极驱动电路设计近年来引起了TFT FPD产业界的关注。所谓双向扫描模式，是指在外围时钟信号配合下，栅极驱动器不仅能够顺次地从小序号数的栅极线依次扫描到大序号数的栅极线，而且能够从大序号数的栅极线扫描到小序号数的栅极线。增加了双向扫描特征之后，TFTFPD获得如下好处：（1）当FPD在正向、反向扫描模式之间进行切换时，可以在垂直于栅线方向实现显示图像的镜像。这增强了FPD的操作性、趣味性和使用者的好感度。（2）显示面板的配置更加灵活，更方便地满足不同设计者的需求。

迄今，实现双向集成栅极驱动电路一般有两种方法：其一为设计两套扫描电路，分别用于实现正向、反向扫描；其二为增加控制扫描方向的电信号。采用这两种方法来实现栅极驱动电路的效果均不理想。这是因为，第一种方法需采用复杂的电路结构，用到的TFT数量几乎为单向扫描栅极驱动电路中TFT数量的两倍。在任意工作时段，第一种栅极驱动电路中，几乎总是有一半的器件处于闲置状态。上述第二种方法能够减少TFT的数量，但是控制信号的数量却增加了，而且这些新增加的控制信号会增加栅极驱动电路中TFT的电压偏置时间，缩短了栅极驱动电路的使用寿命。

发明内容

本申请提供一种栅极驱动单元电路及栅极驱动电路和一种显示器。

根据本申请的第一方面，本申请提供一种栅极驱动单元电路，包括：

栅极扫描信号输出端，用于输出栅极扫描信号；

第一模块，其包括用于输入第五控制信号的第五控制信号输入端、用于输入第四控制信号的第四控制信号输入端和输出端，其输出端连接到控制节点，所述第四控制信号和第五控制信号在一帧的时间内具有一个高电平交叠期，在正向扫描模式下第一模块响应第四控制信号和第五控制信号的高电平交叠期信号，通过其输出端对控制节点进行充电，在反向扫描模式下第一模块在第四控制信号和第五控制信号分别为低电平和高电平时，对控制节点进行放电；

第二模块，其包括用于输入第六控制信号的第六控制信号输入端、用于输入第二控制信号的第二控制信号输入端和输出端，其输出端连接到控制节点，所述第二控制信号和第六控制信号在一帧的时间内具有一个高电平交叠期，在正向扫描模式下第二模块在第二控制信号和第六控制信号分别为低电平和高电平时，对控制节点进行放电，在反向扫描模式下第二模块响应第二控制信号和第六控制信号的高电平交叠期信号，通过其输出端对控制节点进行充电；

驱动模块，其包括耦合到控制节点的控制端、用于输入第一控制信号的第一控制信号输入端，其输出端耦合到栅极扫描信号输出端，所述驱动模块在控制节点高电平的控制下，将第一控制信号的电平施加到驱动模块的输出端；所述第一控制信号位于第四控制信号、第五控制信号的高电平交叠期与第二控制信号、第六控制信号的高电平交叠期之间；

低电平维持模块，其包括用于输入第三控制信号的第三控制信号输入端，所述低电平维持模块耦合到第一控制信号输入端，用于输入第一控制信号，所述第三控制信号与第一控制信号为互补信号，所述低电平维持模块在第一控制信号和第三控制信号的控制下，当第一模块或第二模块对控制节点进行放电后将控制节点耦合到低电平直到下次控制节点被充电。

根据本申请的第二方面，本申请提供一种栅极驱动电路,包括N个级联的上述栅极驱动单元电路，所述N为大于1的整数。

根据本申请的第三方面，本申请提供一种显示器，包括：

显示面板，所述显示面板上制作有第一方向的栅极线和第二方向的数据线；

上述栅极驱动电路，栅极驱动电路中栅极驱动单元电路的栅极扫描信号输出端耦合到与其对应的栅极线；

时序产生电路，用于产生栅极驱动电路所需的各种控制信号。

所述时序产生电路检测到关机信号时输出高电平的控制信号，将显示面板内的像素都打开。

所述时序产生电路检测到待机信号时输出低电平的控制信号，使得显示面板内的像素都关闭，保持像素内的电荷。

本申请的有益效果是：本申请提供的栅极驱动单元电路中，通过设置具有一定关系的控制信号，使得在正向扫描时，第一模块给控制节点充电，第二模块给控制节点放电；在反向扫描时，第二模块给控制节点充电，第一模块给控制节点放电，在正向或者反向扫描时对驱动模块与低电平维持模块进行复用，从而采用一套电路即可实现栅极驱动电路的正向或者反向扫描，不需要为正向和反向扫描各设计一套电路。因此本申请提供的栅极驱动单元电路及其栅极驱动电路器件数量少、结构更加简单。

附图说明

图1为本申请实施例一中栅极驱动单元电路的电路图；

图2为本申请实施例一中栅极驱动单元电路在正向扫描模式下的时序图；

图3为本申请实施例一中栅极驱动单元电路在反向扫描模式下的时序图；

图4为本申请实施例二中栅极驱动单元电路的电路图；

图5为本申请实施例三中栅极驱动电路的级联框图；

图6为本申请实施例三中空级栅极驱动单元电路的电路图；

图7为本申请实施例三中栅极驱动电路在正向扫描模式下第1-8级栅极驱动单元电路输出的栅极扫描信号图；

图8为本申请实施例三中栅极驱动电路在反向扫描模式下第1-8级栅极驱动单元电路输出的栅极扫描信号图；

图9为本申请实施例四中栅极驱动单元电路的电路图；

图10为本申请实施例五中栅极驱动单元电路的电路图；

图11为本申请实施例六中栅极驱动电路的级联框图；

图12为本申请实施例六中占空比为25%时栅极驱动电路在正向扫描模式下的时序图；

图13为本申请实施例六中占空比为25%时栅极驱动电路在反向扫描模式下的时序图；

图14为本申请实施例六中占空比为12.5%时栅极驱动电路在正向扫描模式下的时序图；

图15为本申请实施例六中占空比为12.5%时栅极驱动电路在反向扫描模式下的时序图；

图16为本申请实施例六中占空比为50%时栅极驱动电路在正向扫描模式下的时序图；

图17为本申请实施例六中占空比为50%时栅极驱动电路在反向扫描模式下的时序图；

图18为本申请实施例六中一种栅极驱动单元电路的电路图；

图19为本申请实施例六中另一种栅极驱动单元电路的电路图；

图20为本申请实施例七中显示器的集成栅极驱动电路框图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

对TFT FPD而言，无论是液晶显示器（Liquid Crystal Display，LCD）还是有机发光二极管（Organic Light Emitting Diode,OLED）显示器都需要栅极驱动电路和源极驱动电路分别对像素阵列进行寻址以及编程。以LCD面板为例，其由二维像素矩阵、以及与每个像素阵列相连的第一方向的多条数据线和第二方向的多条栅极线构成。LCD面板的驱动电路包括栅极驱动电路和源极驱动电路。栅极驱动电路产生多个扫描脉冲信号，这些扫描脉冲信号依次从小序号数的栅极线施加至大序号数的栅极线，称为栅极驱动电路的正向扫描；这些扫描脉冲信号从大序号数的栅极线施加至小序号数的栅极线，称为栅极驱动电路的反向扫描。栅极驱动电路在控制电路的控制下可以选择进行正向扫描或者反向扫描，称为栅极驱动电路的双向扫描。源极驱动电路用于在栅极扫描信号施加至栅极线的同时将源极信号施加至数据线，以实现LCD面板上图像的显示。

本申请实施例实现双向扫描栅极驱动电路的发明构思是：调整输入信号和时钟信号的相位的先后关系，对充电和放电模块进行复用，从而实现栅极驱动电路的正向或者反向扫描；延缓放电模块对第一控制节点的放电，从而控制驱动模块既实现栅线上的负载的上拉，又实现栅线上的负载的下拉，从而节省器件的数量。因此可通过对模块的复用，达到简化电路、节省器件的效果。

下面对照说明书附图，说明该设计思路的具体实施方法。

实施例一：

请参考图1，本实施例中的栅极驱动单元电路包括：栅极扫描信号输出端V_O、第一模块11、第二模块12、驱动模块13和低电平维持模块14。

栅极扫描信号输出端V_O用于输出栅极扫描信号V_G ^I，每个栅极驱动单元电路耦合到与其对应的一条栅极线，该栅极驱动单元输出的栅极扫描信号被施加到栅极线。

第一模块11包括用于输入第五控制信号的第五控制信号输入端111、用于输入第四控制信号的第四控制信号输入端112和输出端113，其输出端113连接到控制节点Q。第四控制信号和第五控制信号在一帧的时间内具有一个高电平交叠期，在正向扫描模式下第一模块11响应第四控制信号和第五控制信号的高电平交叠期信号，通过其输出端113对控制节点Q进行充电，在反向扫描模式下第一模块11在第四控制信号和第五控制信号分别为低电平和高电平时，对控制节点Q进行放电；高电平交叠期是指在两个或多个时序信号的时序图中，都为高电平的时段。

第二模块12包括用于输入第六控制信号的第六控制信号输入端121、用于输入第二控制信号的第二控制信号输入端122和输出端123，其输出端123连接到控制节点Q，所述第二控制信号和第六控制信号在一帧的时间内具有一个高电平交叠期，在正向扫描模式下第二模块12在第二控制信号和第六控制信号分别为低电平和高电平时，对控制节点Q进行放电，在反向扫描模式下第二模块12响应第二控制信号和第六控制信号的高电平交叠期信号，通过其输出端123对控制节点Q进行充电。

驱动模块13包括耦合到控制节点Q的控制端133、用于输入第一控制信号的第一控制信号输入端131，驱动模块13的输出端132耦合到栅极扫描信号输出端V_O，驱动模块13在控制节点Q高电平的控制下，将第一控制信号的电平施加到驱动模块13的输出端132；所述第一控制信号位于第四控制信号、第五控制信号的高电平交叠期与第二控制信号、第六控制信号的高电平交叠期之间。

低电平维持模块14包括用于输入第三控制信号的第三控制信号输入端141，所述低电平维持模块14和耦合到第一控制信号输入端131，用于输入第一控制信号，所述第三控制信号与第一控制信号为互补信号，所述低电平维持模块14在第一控制信号和第三控制信号的控制下，当第一模块11或第二模块12对控制节点Q进行放电后将控制节点Q耦合到低电平直到下次控制节点Q被充电。

在一帧的时间内每个栅极线被扫描一次，因此在一帧的时间内，每个栅极驱动单元电路只输出一次栅极扫描信号，这要求在一帧的时间内对控制节点Q进行一次充电和一次放电，因此要求第四控制信号和第五控制信号在每一帧的时间内都具有一个高电平交叠期，当该高电平交叠期到来时，第一模块11对控制节点Q进行充电。同时要求第二控制信号和第六控制信号在每一帧的时间内也具有一个高电平交叠期，在一帧的时间内，控制节点Q保持为高电平，从而驱动模块也具备下拉功能；而第六控制信号、第二控制信号分别为高电平和低电平时，第二模块12对控制节点Q进行放电。为使第一模块11和第二模块12在正向扫描和反向扫描时复用，可通过对控制信号的时序设计，使第一控制信号位于第四控制信号、第五控制信号的高电平交叠期与第二控制信号、第六控制信号的高电平交叠期之间，第三控制信号在触发控制节点Q放电的高电平交叠期之后，从而使在正向扫描模式下，第一模块11在第四控制信号、第五控制信号的高电平交叠期到来时对控制节点Q进行充电，第二模块12在第二控制信号、第六控制信号分别为低电平和高电平时对控制节点Q进行放电；而在反向扫描模式下，第二模块12在第二控制信号、第六控制信号的高电平交叠期到来时对控制节点Q进行充电，第一模块11在第四控制信号、第五控制信号分别为低电平和高电平时时对控制节点Q进行放电。

本实施例中，第一控制信号为第一时钟信号V_A，第二控制信号为第二时钟信号V_B，第三控制信号为第三时钟信号V_C，第四控制信号为第四时钟信号V_D；在正向扫描模式下，第二时钟信号V_B比第一时钟信号V_A晚一个相位，第三时钟信号V_C比第一时钟信号V_A晚两个相位，第四时钟信号V_D比第一时钟信号V_A晚三个相位；在反向扫描模式下，第二时钟信号V_B比第一时钟信号V_A早一个相位，第三时钟信号V_C比第一时钟信号V_A早两个相位，第四时钟信号V_D比第一时钟信号早三个相位；按照正向扫描方向，假设当前栅极驱动单元电路为第I级栅极驱动单元电路，则第五控制信号为该第I级栅极驱动单元电路所对应栅极线的前两条栅极线的栅极扫描信号V_G ^I-2，第六控制信号为该第I级栅极驱动单元电路所对应栅极线的后两条栅极线的栅极扫描信号V_G ^I+2，相邻两条栅极线的栅极扫描信号相差一个相位，则栅极扫描信号V_G ^I-2和栅极扫描信号V_G ^I+2相差两个相位，一个相位为T/4，T为时钟信号的周期。

本实施例中，第一模块11包括第一晶体管T1，第一晶体管T1的栅极用于输入第五控制信号即栅极扫描信号V_G ^I-2，第一端用于输入第四时钟信号V_D，第二端连接到控制节点Q。第二模块12包括第三晶体管T3，第三晶体管T3的栅极用于输入第六控制信号即栅极扫描信号V_G ^I+2，第一端连接到控制节点Q，第二端用于输入第二时钟信号V_B。驱动模块13包括第二晶体管T2，第二晶体管T2的栅极耦合到控制节点Q，第一端用于输入第一时钟信号V_A，第二端耦合到栅极扫描信号输出端V_O。低电平维持模块14包括第五晶体管T5和第七晶体管T7；第五晶体管T5的栅极用于输入第三时钟信号V_C，第五晶体管T5的第一端耦合到栅极扫描信号输出端V_O，第二端耦合到低电平提供装置V_L；第七晶体管T7的栅极耦合到第一控制信号输入端131，用于输入第一时钟信号V_A，第一端耦合到栅极扫描信号输出端V_O，第二端耦合到低电平提供装置V_L。

上述晶体管的第一端可以是晶体管的源极或漏极，对应的，第二端为晶体管的漏极或源极。

以下请参考图2、3说明本实施例中栅极驱动单元电路的正向扫描工作过程和反向扫描的工作过程。请参考图2，为本实施例中栅极驱动单元电路在正向扫描模式下的时序图。

正向扫描时，第二时钟信号V_B晚于第一时钟信号V_A一个相位，第三时钟信号V_C晚于第一时钟V_A信号两个相位，第四时钟信号V_D晚于第一时钟信号V_A三个相位。此时，控制节点Q(即驱动模块13的使能端)响应第五控制信号V_G ^I-2被拉到高电平，驱动模块13因此被使能，其响应第一时钟信号V_A将栅极扫描信号V_G ^I上拉到高电平或者下拉到低电平，控制节点Q响应第六控制信号V_G ^I+2被下拉到低电平。临近的三个栅极扫描信号V_G ^I-2，V_G ^I，和V_G ^I+2的相位先后关系是：V_G ^I-2早于V_G ^I两个相位，V_G ^I早于V_G ^I+2两个相位。

在一帧的时间内，栅极驱动单元电路包括四个阶段，即预充电阶段t1、上拉阶段t2、放电阶段t3和低电平维持阶段t4。

预充电阶段t1：

在预充电阶段，第一模块11给控制节点Q提供高电平电压，因此驱动模块13在自举动作触发之前被预先打开。此时，预充电阶段t1必须提供足够高的开启电压给驱动模块13，避免因驱动模块13的驱动能力不足，使后续的上拉/下拉过程中出现较严重的拖尾现象。

在正向扫描时，在预充电阶段t1到来之前，V_G ^I-2先于V_D的高电平到来而成为高电平。在预充电阶段t1，V_G ^I-2和V_D同时为高电平，且V_G ^I+2、V_A、V_C均为低电平。因此，与控制节点Q相连第一晶体管处于闭合导通状态，而第三晶体管T3处于断开状态。从而，控制节点Q上的节点电容被充电，控制节点Q的电位被抬高。

在预充电阶段t1的结束阶段，控制节点Q被充电到高电平V_H-V_T（V_H为时钟信号的高电平电压，V_T为晶体管的阈值电压）。由于第二晶体管T2的栅极-源极电压V_GS2>V_T，第二晶体管T2被打开。在预充电阶段t1，由于第三时钟信号V_C亦为高电平，第五晶体管T5也被打开。由于T2和T5均处于闭合导通状态，第I级栅极扫描信号V_G ^I被连接到第一低电平电压V_L。

经过预充电阶段t1，第二晶体管T2已经被打开，这为接下来的上拉阶段做好了准备。T2被打开的程度越充分、接下来的上拉/下拉阶段中，第二晶体管T2的驱动能力越强。

上拉阶段t2：

继预充电阶段t1之后是上拉阶段t2。在上拉阶段t2，在第一时钟信号V_A的作用下，通过自举原理，驱动模块13以较强的驱动能力将第I级栅极扫描信号V_G ^I上拉到高电平。因为在正向扫描过程中，平板显示阵列中的开关器件的开启程度与扫描脉冲的幅度以及有效扫描脉冲时间密切相关；所以上拉阶段时，驱动模块13的响应速度必须足够快。

在正向扫描时，上拉阶段t2中，第I-2级栅极驱动单元电路输出的栅极扫描信号V_G ^I-2为低电平，第I+2级栅极驱动单元电路输出的栅极扫描信号V_G ^I+2也为低电平。因此，栅极耦合到第I-2级栅极驱动单元电路输出的栅极扫描信号V_G ^I-2的第一晶体管T1和栅极耦合到第I+2级栅极驱动单元电路输出的栅极扫描信号V_G ^I+2的第三晶体管T3均变成断开状态。因此，在正向扫描阶段，上拉阶段t2，与控制节点Q相连的第一晶体管T1、第三晶体管T3均处于断开状态。也就是说，在上拉阶段t2，控制节点Q是一种悬浮的状态。

在上拉阶段t2，由于第二晶体管T2已经在预充电阶段t1被开启而处于闭合导通状态，而且控制节点Q几乎是悬浮的，故第二晶体管T2在上拉阶段保持为闭合状态。由于第二晶体管T2已经在预充电阶段t1被开启而处于闭合状态，第二晶体管T2的栅极-漏极电容C_GD2等于其栅极-源极电容C_GS2，且均为栅极介质层电容的一半。且第二晶体管T2的漏极耦合的第一时钟信号V_A变成高电平，此情况带来了下面两种变化：(1)第二晶体管T2的栅极-漏极电容C_GD2将第一时钟信号V_A的高电平耦合到控制节点Q，控制节点Q上的电位因为耦合而迅速地抬高。因此，第二晶体管T2的栅极-源极电压差增加，第二晶体管T2的上拉驱动能力增强。(2)较强的电流从处于高电平状态的第一时钟信号V_A通过保持闭合的第二晶体管T2流到第I级栅极驱动单元电路的栅极扫描信号输出端V_O。因此与栅极扫描信号输出端V_O耦合的负载电容C_L上因为正电荷的积累，其上的电平被抬高。且悬浮节点Q上的电位也随着第I级栅极扫描信号V_G ^I的电平抬高而上升。最终，栅极扫描信号V_G ^I被无电压损失地上拉到第一高电平电压V_H。上述过程即为电压自举效应。

下拉阶段t3：

继上拉阶段t2之后的是下拉阶段t3。在下拉阶段t3，首先是栅极扫描信号V_G ^I被下拉到低电平V_L；然后是控制节点Q被下拉到低电平电压V_L。在下拉结束阶段，由于控制节点Q被下拉到低电平，驱动模块13不再响应第一时钟信号V_A。在接下来的低电平维持阶段，即使第一时钟信号从低电平V_L跳变到高电平V_H，栅极扫描信号V_G ^I也应将保持低电平电压V_L不变。

在下拉阶段t3的前半段，第I+2级栅极驱动单元电路的栅极扫描信号V_G ^I+2变为高电平，但是第二时钟信号V_B仍然保持为高电平电压，因此第三晶体管T3仍然保持为断开状态。且与控制节点Q相连的晶体管T1也变为断开状态。从而控制节点Q在下拉前半段阶段仍然保持为悬浮状态。所以在下拉阶段t3的前半段，第二晶体管T2仍然保持为开启。而第一时钟信号V_A已经变成为低电平V_L，从而栅极驱动单元电路的栅极扫描信号输出端V_O被下拉到低电平电压V_L。

在下拉阶段t3的后半阶段，第I+2级栅极驱动单元电路的栅极扫描信号V_G ^I+2保持为高电平状态，而第二时钟信号V_B变成低电平。因此，第三晶体管T3变成为闭合状态；控制节点Q的电压通过第三晶体管T3被下拉到低电平电压V_L。此后，第I+2级栅极驱动单元电路的栅极扫描信号V_G ^I+2保持为低电平，第三晶体管T3也不再开启。

低电平维持阶段t4：

继下拉阶段t3之后，栅极驱动单元电路进入低电平维持阶段t4。在低电平维持阶段t4，栅极扫描信号V_G ^I应该保持为低电平电压V_L。只有当栅极驱动单元电路的栅极扫描信号V_G ^I保持为低电平电压V_L，才能保证：(1)与栅极驱动单元电路的栅极扫描信号V_G ^I耦合的栅极扫描线上的像素中开关薄膜晶体管保持为关闭状态，相应的像素中编程得到的像素电荷不会严重地泄露。(2)与本级栅极驱动单元电路相连的前后各级栅极驱动单元电路不会受到影响，相邻各级的控制节点不会受到本级栅极扫描信号的影响而导致错误地充电或者放电动作。

因此，本申请中用到两路互补的时钟信号：第一时钟信号V_A和第三时钟信号V_C来交替地给栅极扫描信号输出端V_O放电，保证栅极扫描信号V_G ^I总是保持为低电平电压V_L。其中，第一时钟信号V_A耦合到第七晶体管T7的栅极；第三时钟信号V_C耦合到第五晶体管T5的栅极。从而在第一时钟信号V_A从低电平电压跳变到高电平电压时，第七晶体管T7的栅极获得高电平电压，从而第七晶体管T7闭合，栅极扫描信号V_G ^I被耦合到低电平电压V_L。当第三时钟信号V_C从低电平电压跳变到高电平电压时，第五晶体管T5变为闭合，栅极扫描信号V_G ^I通过第五晶体管T5被耦合到低电平电压V_L。

注意到栅极扫描信号输出端V_O被耦合到较大的负载电容C_L，因此寄生电容C_GD2与控制节点Q上电容的比率被极大地减少。这样能够较好地稳定控制节点Q上的电位。

请参考图3，为本实施例中栅极驱动单元电路在反向扫描模式下的时序图。

反向扫描时，第二时钟信号V_B早于第一时钟信号V_A一个相位，第三时钟信号V_C早于第一时钟信号V_A两个相位，第四时钟信号V_D早于第一时钟信号V_A三个相位。此时，控制节点Q(即驱动模块13的使能端)响应第六控制信号V_G ^I+2被拉到高电平，驱动模块13因此被使能，其响应第一时钟信号V_A将栅极扫描信号V_G ^I上拉到高电平或者下拉到低电平，控制节点Q响应第五控制信号V_G ^I-2被下拉到低电平。因此，临近的三个栅极扫描信号V_G ^I-2，V_G ^I，和V_G ^I+2的相位先后关系是：V_G ^I+2早于V_G ^I，V_G ^I早于V_G ^I-2。

相比于正向扫描，第一模块11和第二模块12交换了功能。时钟信号V_A、V_B、V_C、V_D的相位的先后顺序也与正向扫描时相反，而栅极扫描信号的前后级扫描信号的相位先后顺序也相应地反过来。由于第一模块11和第二模块12为对称的设计，在正向和反向扫描的时，只需要将这两个模块的功能对调即可。而其他的两个模块：驱动模块13和低电平维持模块14的工作方式则保持不变。

本实施例中，通过调整第五控制信号V_G ^I-2、第六控制信号V_G ^I+2、和第一时钟信号V_A、第二时钟信号V_B、第三时钟信号V_C、第四时钟信号V_D的相位先后关系，从而改变栅极驱动单元电路的信号流向，实现栅极驱动单元电路的双向扫描功能，即正向扫描和反向扫描。通过延缓放电模块对控制节点Q的放电，从而控制驱动模块13完成对栅极线上负载电容电位的上拉和下拉，从而减少电路中器件的数量。通过调整时钟信号的相位先后关系，复用第一模块11、第二模块12，从而简化电路。本实施例中的栅极驱动单元电路中，所有器件均处于脉冲偏置的状态，避免了直流偏压带来的严重特性漂移，延长了电路的使用寿命。

本实施例中的电路基于预充电-自举原理，相比于一般的移位寄存器所基于的反相器-锁存原理，其驱动管（第二晶体管T2）的工作不受阈值电压损失等影响。因此，其电路具有较强的驱动能力，速度快、延迟时间小。

实施例二：

请参考图4，为本实施例栅极驱动单元电路的电路图。

本实施例与实施例一的区别在于，所述栅极驱动单元电路的低电平维持模块14还包括：第四晶体管T4、第六晶体管T6、第一电容C1和第二电容C2，第一电容C1连接在控制节点Q和栅极扫描信号输出端V_O之间，第二电容C2连接在第七晶体管T7的栅极和第一控制信号输入端131之间；第四晶体管T4的栅极耦合到第一控制信号输入端131，用于输入第一时钟信号V_A，第一端耦合到控制节点Q，第二端耦合到栅极扫描信号输出端V_O；第六晶体管T6的栅极耦合到栅极扫描信号输出端V_O，第一端耦合到低电平提供装置V_L，第二端耦合到第二电容C2的一端。

本实施例中栅极驱动单元电路工作在低电平维持阶段时，由于第七晶体管T7的栅极是通过第二电容C2耦合到第一时钟信号V_A的，因此当第一时钟信号V_A跳变为高电平时，第七晶体管T7的栅极电压也是跳变到一个较高电压值V_DH，使第七晶体管T7闭合导通；而当第一时钟信号V_A跳变为低电平时，第七晶体管T7的栅极电压仍然跳变回低电平电压V_L。跳变电压V_DH的值，由第二电容C2与第七晶体管T7的栅极节点上其他的寄生电容的比率决定。

此外，第四晶体管T4和第一电容C1也是起到维持控制节点Q为低电平电压的作用。由于控制节点Q上的电压跳变主要是由第二晶体管T2的栅极-漏极寄生电容C_GD2引起的。而控制节点Q上电压跳变的量主要是由第二晶体管T2的栅极-漏极寄生电容C_GD2与包括第一电容C1在内的控制节点Q上的其他电容的比率而决定的。增加第一电容C1的值，能够有效地抑制由于第一时钟信号V_A的跳变而引起的控制节点Q的电压跳变。

由于自举效应的缘故，第四晶体管T4在上拉阶段t2被断开，而不会影响到上拉过程；此外，第六晶体管T6的栅极耦合到高电平的栅极扫描信号输出端V_O，因此第六晶体管T6的漏极被下拉到低电平电压V_L，而第七晶体管T7由于栅极耦合到第六晶体管T6的漏极，从而第七晶体管T7处于关断状态。在低电平维持阶段t4，由于控制节点Q以及栅极扫描信号V_G ^I均保持为低电平电压，故当第一时钟信号V_A变为高电平时，第四晶体管T4被开启。因此控制节点Q被耦合到栅极扫描信号输出端V_O。

本实施例新增的第四晶体管T4,第一电容C1，第二电容C2和第七晶体管T7具有抑制时钟馈通效应、增强低电平维持能力的作用。第四晶体管T4在第一时钟信号V_A为变为高电平时，短接控制节点Q和输出节点V_O，释放寄生电容C_GD因时钟馈通而耦合到的电荷。第二电容C2增加控制节点Q上的电容量，减小寄生电容C_GD的分压。第二电容C2和第七晶体管T7释放输出节点V_O上因时钟馈通等效应而累积的电荷。

实施例三：

请参考图5，本实施例提供了一种栅极驱动电路，包括N个级联的如实施例一或实施例二所述的栅极驱动单元电路，所述N为大于1的整数。栅极驱动单元电路布置于显示面板（例如AM TFT面板）的两侧A-A和B-B。

四路时钟信号线（CLK1、CLK2、CLK3、CLK4），在正向扫描模式下，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4的时钟依次晚一个相位；在反向扫描模式下，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4的时钟依次早一个相位。第一级栅极驱动单元电路401的第一控制信号输入端V_A、第二控制信号输入端V_B、第三控制信号输入端V_C和第四控制信号输入端V_D分别连接到第三时钟信号线CKL3、第四时钟信号线CLK4、第一时钟信号线CLK1和第二时钟信号线CLK2；按照正向扫描方向，在正向扫描模式下，第I+1级栅极驱动单元电路输入的时钟信号比第I级栅极驱动单元电路输入的时钟信号晚一个相位，在反向扫描模式下，第I+1级栅极驱动单元电路输入的时钟信号比第I级栅极驱动单元电路输入的时钟信号早一个相位；第I级栅极驱动单元电路的第五控制信号输入端V_G ^I-2耦合到第I-2级栅极驱动单元电路的栅极扫描信号输出端V_O ^I-2，第六控制信号输入端V_G ^I+2耦合到第I+2级栅极驱动单元电路输出的栅极扫描信号输出端V_O ^I+2；在正向扫描模式下，第I-2级栅极驱动单元电路输出的栅极扫描信号V_G ^I-2比第I级输出的栅极扫描信号V_G ^I早两个相位，第I+2级栅极驱动单元电路输出的栅极扫描信号V_G ^I+2比第I级栅极驱动单元电路输出的栅极扫描信号V_G ^I晚两个相位；在反向扫描模式下，第I-2级栅极驱动单元电路输出的栅极扫描信号V_G ^I-2比第I级栅极驱动单元电路输出的栅极扫描信号V_G ^I晚两个相位，第I+2级栅极驱动单元电路输出的栅极扫描信号V_G ^I+2比第I级栅极驱动单元电路输出的栅极扫描信号V_G ^I早两个相位；I为大于或等于1且小于或等于N的整数，一个相位为T/4，所述T为时钟信号的周期。

四个用于产生额外脉冲信号的空级栅极驱动单元电路(Dummy Stage)，第一、第二空级栅极驱动单元电路（301、302）输入正向扫描帧同步信号STVF，第一空级栅极驱动单元电路301的信号输出端耦合到第一级栅极驱动单元电路305，第二空级栅极驱动单元电路302的信号输出端耦合到第二级栅极驱动单元电路306；第三、第四空级栅极驱动单元电路（303、304）输入反向扫描帧同步信号STVB，第三空级栅极驱动单元电路303的信号输出端耦合到第N-1级栅极驱动单元电路307，第四空级栅极驱动单元电路304的信号输出端耦合到第N级栅极驱动单元电路308。

所述栅极驱动电路总共要用到的外部信号源包括：四路时钟信号(CLK1、CLK2、CLK3、CLK4)，正向扫描起始信号STVF，负向扫描起始信号STVB，低电平电压信号VL。四路时钟信号分别与各级栅极驱动单元电路的时钟信号接口相连。

请参考图6，为本实施例栅极驱动电路中空级栅极驱动单元电路的电路图。所述空级栅极驱动单元电路与所述栅极驱动电路中的栅极驱动单元电路的工作过程相似。区别在于，在栅极驱动单元电路的基础上增加了第八晶体管T8，以保证第二晶体管T2对栅极扫描信号V_G ^I的下拉。第一晶体管T1与第八晶体管T8的栅极耦合到正向扫描帧同步信号STVF和反向扫描帧同步信号STVB。

本实施例使用了四个用于产生额外脉冲信号的空级栅极驱动单元电路，只需要用到正向扫描帧同步信号STVF和反向扫描帧同步信号STVB，而不用增加更多的正向或者反向扫描帧同步信号。由空级栅极驱动单元电路产生的额外脉冲信号配合第一级到第N级栅极驱动单元电路的时序即可实现双向扫描功能。

请参考图7、图8，为本实施例模拟得到的双向扫描栅极驱动电路在正向和反向扫描模式下，第1-8级栅极驱动单元电路输出的栅极扫描信号图。与两两重叠的时钟信号对应，相邻的栅极驱动电路的输出信号两两重叠。正向扫描时，输出信号的相位先后关系依次是：V_G ¹、V_G ²……V_G ⁸。反向扫描时，输出信号的相位先后关系依次是：V_G ⁸、V_G ⁷……V_G ²、V_G ¹。其中位于面板一侧的奇数行信号V_G ¹、V_G ³、V_G ⁵、V_G ⁷是不交叠的；位于面板另一侧的偶数行信号V_G ²、V_G ⁴、V_G ⁶、V_G ⁸也是不交叠的。其余栅极驱动单元电路输出的栅极扫描信号亦可通过类似方法分析得出。

本实施例提供的栅极驱动电路具有双向扫描功能，采用前面所述实施例提供的栅极驱动单元电路，减少了电路中的器件数量，简化电路，同时延长了栅极驱动电路的使用寿命。

本实施例中的电路基于预充电-自举原理，相比于一般的移位寄存器所基于的反相器-锁存原理，其栅极驱动单元电路中驱动模块的工作不受阈值电压损失等影响。因此，其电路具有较强的驱动能力，速度快、延迟时间小。

实施例四：

请参考图9，为本实施例中栅极驱动单元电路的电路图。

本实施例与实施例二的区别在于控制信号不同。

本实施例中，第一控制信号为第一时钟信号V_A，第三控制信号为第三时钟信号V_C，在正向扫描模式下，第三时钟信号V_C比第一时钟信号V_A晚两个相位，在反向扫描模式下，第三时钟信号V_C比第一时钟信号V_A早两个相位；按照正向扫描方向，第四控制信号为第I级栅极驱动单元电路所对应栅极线的前一条栅极线的栅极扫描信号V_G ^I-1，第五控制信号为第I级栅极驱动单元电路所对应栅极线的前两条栅极线的栅极扫描信号V_G ^I-2，第二控制信号为第I级栅极驱动单元电路所对应栅极线的后一条栅极线的栅极扫描信号V_G ^I+1，第六控制信号为第I级栅极驱动单元电路所对应栅极线的后两条栅极线的栅极扫描信号V_G ^I+2，相邻两条栅极线的栅极扫描信号相差一个相位，一个相位为T/4，所述T为时钟信号的周期。

在实施例二的栅极驱动单元电路中，第一晶体管T1和第三晶体管T3的漏极和源极分别耦合到第四时钟信号V_D和第二时钟信号V_B。虽然相比于直流偏置，这种偏置方法所造成的器件特性漂移已经能够较大地减少。但是，由于第一晶体管T1和第三晶体管T3的栅极长时间处于低电平偏置，且第一晶体管T1的源极和第三晶体管T3的漏极也是长时间处于低电平偏置，因此第一晶体管T1和第三晶体管T3等效于工作在微弱负电平偏置状态下，其阈值电压可能会发生负向的漂移，容易造成噪声电压在相邻的栅极驱动单元电路之间传递，最终影响栅极驱动单元电路输出的栅极扫描信号的负电平的稳定性。

本实施例中的栅极驱动单元电路在实施例二的基础上为提高第一晶体管T1和第三晶体管T3的稳定度而做了改进。本实施例中的栅极驱动单元电路的第一晶体管T1的漏极耦合到第I-1级的栅极驱动单元电路的输出电压V_G ^I-1，第三晶体管T3的源极耦合到第I+1级栅极驱动单元电路的输出端电压V_G ^I+1。其中V_G ^I-1和V_G ^I+1的高电平到来时段分别对应实施例二中的第二时钟信号V_B和第四时钟信号V_D。

本实施例中的栅极驱动单元电路与实施例二的工作原理相似，其优点在于：第一模块11和第二模块12中的晶体管的偏置时间进一步地减少，从而其稳定性更强。这对延长栅极驱动单元电路的使用寿命具有益处。

实施例五：

请参考图10，为本实施例中栅极驱动单元电路的电路图。

本实施例与实施例四的区别在于控制信号不同。

本实施例中，第一控制信号为第一时钟信号V_A，第六控制信号为第二时钟信号V_B，第三控制信号为第三时钟信号V_C，第五控制信号为第四时钟信号V_D；在正向扫描模式下，第二时钟信号V_B比第一时钟信号V_A晚一个相位，第三时钟信号V_C比第一时钟信号V_A晚两个相位，第四时钟信号V_D比第一时钟信号V_A晚三个相位；在反向扫描模式下，第二时钟信号V_B比第一时钟信号V_A早一个相位，第三时钟信号V_C比第一时钟信号V_A早两个相位，第四时钟信号V_D比第一时钟信号V_A早三个相位；按照正向扫描方向，第四控制信号为第I级栅极驱动单元电路所对应栅极线的前一条栅极线的栅极扫描信号V_G ^I-1，第二控制信号为第I级栅极驱动单元电路所对应栅极线的后一条栅极线的栅极扫描信号V_G ^I+1，相邻两条栅极线的栅极扫描信号相差一个相位，一个相位为T/4，T为时钟信号的周期。

本实施例提供的栅极驱动单元电路中，第一晶体管T1的栅极耦合到第四时钟信号V_D，漏极耦合到第I-1级栅极扫描信号V_G ^I-1，源极耦合到控制节点Q。第一模块11在正向扫描时，提供预充电正电压，使得控制节点Q的电压为高；在负向扫描时，给控制节点Q放电。第三晶体管T3的栅极耦合到第二时钟信号V_B，漏极耦合到控制节点Q，源极耦合到第I+1级的栅极扫描信号V_G ^I+1。第二模块12在正向扫描时，给控制节点Q放电；在反向扫描时，给控制节点Q充电，提供预充电正电压。

本实施例中的栅极驱动单元电路与实施例四的工作原理相似，其优点在于：进一步简化了栅极驱动单元电路的结构，增强了栅极驱动单元电路的灵活性。

实施例六：

请参考图11，本实施例提供了一种栅极驱动电路，包括N个级联的如实施例五所述的栅极驱动单元电路，其中N为大于1的整数。栅极驱动单元电路布置于显示面板的一侧。

四路时钟信号线（CLK1、CLK2、CLK3、CLK4），在正向扫描模式下，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4的时钟依次晚一个相位；在反向扫描模式下，第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4的时钟依次早一个相位；

第一级栅极驱动单元电路的第一控制信号输入端V_A、第六控制信号输入端V_B、第三控制信号输入端V_C和第五控制信号输入端V_D分别连接到第一时钟信号线CLK1、第二时钟信号线CLK2、第三时钟信号线CLK3和第四时钟信号线CLK4；按照正向扫描方向，在正向扫描模式下，第I+1级栅极驱动单元电路输入的时钟信号比第I级栅极驱动单元电路输入的时钟信号晚一个相位，在反向扫描模式下，第I+1级栅极驱动单元电路输入的时钟信号比第I级栅极驱动单元电路输入的时钟信号早一个相位；第I+1级栅极驱动单元电路的第四控制信号输入端V_G ^I-1耦合到第I级栅极驱动单元电路的栅极扫描信号输出端V_O ^I，第I+1级栅极驱动单元电路的第二控制信号输入端V_G ^I+1耦合到第I+2级栅极驱动单元电路的栅极扫描信号输出端V_O ^I+2；I为大于或等于1且小于或等于N-2的整数，第一级栅极驱动单元电路的第四控制信号输入端输入正向扫描帧同步信号STVF，第二控制信号输入端耦合到第二级栅极驱动单元电路的栅极扫描信号输出端；第N级栅极驱动单元电路的第四控制信号输入端输入耦合到第N-1级栅极驱动单元电路的栅极扫描信号输出端，第二控制信号输入端输入反向扫描帧同步信号STVB。所述一个相位为T/4，T为时钟信号的周期。

本实施例中的栅极驱动电路与实施例三的区别在于：(1)第I级单元电路的输入信号分别来自于第I-1级和第I+1栅极驱动单元电路，而不是第I-2级和I+2级。(2)各级栅极驱动单元电路结构相同，不需要再设计用于产生额外脉冲信号的空极栅极驱动单元电路。(3)栅极驱动单元电路可以布置于AM TFT面板的一侧或者两侧。本实施例示例了布置于AM TFT面板一侧的栅极驱动电路。

对比实施例三，本实施例中的栅极驱动电路的优点在于：灵活性更强，能够通过调节时序信号的占空比、周期、相位，实现不同脉冲宽度的双向扫描栅极驱动信号。

请参考图12，为本实施例中占空比25%时栅极驱动电路在正向扫描模式下的时序图。正向扫描时，单元电路要用到V_A、V_B、V_C和V_D这四路时钟信号，且每一路时钟信号占空比为25%(即时钟信号周期的1/4为高电平，时钟信号周期的3/4为低电平)。时钟信号相位的先后关系依次是：V_A、V_B、V_C和V_D。相邻的三路栅极扫描信号V_G ^I-1、V_G ^I、V_G ^I+1的相位先后关系依次是：V_G ^I-1、V_G ^I、V_G ^I+1。

请参考图13，为本实施例中占空比为25%时栅极驱动电路在反向扫描模式下的时序图。反向扫描时，单元电路要用到V_A、V_B、V_C和V_D这四路时钟信号，且每一路时钟信号占空比为25%(即时钟信号周期的1/4为高电平，时钟信号周期的3/4为低电平)。时钟信号相位的先后关系依次是：V_D、V_C、V_B和V_A。相邻的三路栅极驱动信号V_G ^I-1、V_G ^I、V_G ^I+1的相位先后关系依次是：V_G ^I+1、V_G ^I、V_G ^I-1。在采用占空比25%的时钟信号时，栅极驱动电路共要用到四路时钟信号。

请参考图14，为本实施例中占空比为12.5%时栅极驱动电路在正向扫描模式下的时序图。正向扫描时，单元电路要用到V_A、V_B、V_C和V_D这四路时钟信号，且每一路时钟信号占空比为12.5%(即时钟信号周期的1/8为高电平，时钟信号周期的7/8为低电平)。时钟信号相位的先后关系依次是：V_A、V_B、V_C和V_D。相邻的三路栅极驱动信号V_G ^I-1、V_G ^I、V_G ^I+1的相位先后关系依次是：V_G ^I-1、V_G ^I、V_G ^I+1。

请参考图15，为本实施例中占空比为12.5%时栅极驱动电路在反向扫描模式下的时序图。反向扫描时，单元电路要用到V_A、V_B、V_C和V_D这四路时钟信号，且每一路时钟信号占空比为12.5%(即时钟信号周期的1/8为高电平，时钟信号周期的7/8为低电平)。时钟信号相位的先后关系依次是：V_D、V_C、V_B和V_A。相邻的三路栅极驱动信号V_G ^I-1、V_G ^I、V_G ^I+1的相位先后关系依次是：V_G ^I+1、V_G ^I、V_G ^I-1。在采用占空比12.5%的时钟信号时，栅极驱动电路共要用到八路时钟信号。

请参考图16，为本实施例中占空比为50%时栅极驱动电路在正向扫描模式下的时序图。正向扫描时，单元电路要用到V_A、V_B、V_C和V_D这四路时钟信号，且每一路时钟信号占空比为50%(即时钟信号周期的1/2为高电平，时钟信号周期的1/2为低电平)。时钟信号相位的先后关系依次是：V_A、V_B、V_C和V_D。相邻的三路栅极驱动信号V_G ^I-1、V_G ^I、V_G ^I+1的相位先后关系依次是V_G ^I-1、V_G ^I、V_G ^I+1。

请参考图17，为本实施例中占空比为50%时栅极驱动电路在反向扫描模式下的时序图。反向扫描时，单元电路要用到V_A、V_B、V_C和V_D这四路时钟信号，且每一路时钟信号占空比为50%(即时钟信号周期的1/2为高电平，时钟信号周期的1/2为低电平)。时钟信号相位的先后关系依次是：V_D、V_C、V_B和V_A。相邻的三路栅极驱动信号V_G ^I-1、V_G ^I、V_G ^I+1的相位先后关系依次是：V_G ^I+1、V_G ^I、V_G ^I-1。在采用占空比50%的时钟信号时，栅极驱动电路共要用到四路时钟信号。

上述实施例中，第一模块、第二模块、驱动模块和低电平维持模块还可以采用现有技术中的其它的电路结构，例如，驱动模块还可以包括连接在第二晶体管的栅极和源极或漏极之间的电容；低电平维持模块还可以采用栅极-漏极短接的晶体管耦合得到控制节点Q的反相信号。请参考图18和图19，栅极驱动单元电路的低电平维持模块中，晶体管T7的栅极信号(节点D)由栅极-漏极短接的晶体管T8提供。晶体管T9对节点D实施下拉，防止晶体管T7长时间处于直流偏压状态。

实施例七：

请参考图20，为本申请公开的一种显示器，包括显示面板71、上述的栅极驱动电路72和时序产生电路73。显示面板71上制作有第一方向的栅极线和第二方向的数据线，栅极驱动电路72中栅极驱动单元电路的栅极扫描信号输出端耦合到与其对应的栅极线，时序产生电路73用于产生栅极驱动电路所需的各种控制信号，例如时钟信号、正向扫描帧同步信号STVF、反向扫描帧同步信号STVB以及其它信号。

在一种具体实例中，当时序产生电路73检测到关机信号时，将控制信号置为高电平。即将栅极驱动电路的所有控制信号都拉到高电位，则所有栅极扫描信号都为高电平，从而将显示面板71上所有的TFT打开，使液晶显示内的像素放电，从而实现关机残影消除功能。

在另一种具体实例中，当时序产生电路73检测到待机信号时，将控制信号置为低电平。即在显示帧时间间隔内将栅极驱动电路的所有控制信号都拉到低电平（例如TFT关断电压）后保持，这种情况下栅极驱动电路停止扫描，所有栅极对应的TFT将都关闭，使液晶显示内的像素保持电荷，则显示画面即可保持直到下一次画面刷新，从而实现待机省电功能。

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换。

Claims (15)

1.一种栅极驱动单元电路,其特征在于包括：

栅极扫描信号输出端（V_O），用于输出栅极扫描信号；

第一模块（11），其包括用于输入第五控制信号的第五控制信号输入端（111）、用于输入第四控制信号的第四控制信号输入端（112）和输出端（113），其输出端（113）连接到控制节点（Q），所述第四控制信号和第五控制信号在一帧的时间内具有一个高电平交叠期，在正向扫描模式下第一模块（11）响应第四控制信号和第五控制信号的高电平交叠期信号，通过其输出端（113）对控制节点（Q）进行充电，在反向扫描模式下第一模块（11）在第四控制信号和第五控制信号分别为低电平和高电平时，对控制节点（Q）进行放电；

第二模块（12），其包括用于输入第六控制信号的第六控制信号输入端（121）、用于输入第二控制信号的第二控制信号输入端（122）和输出端（123），其输出端（123）连接到控制节点（Q），所述第二控制信号和第六控制信号在一帧的时间内具有一个高电平交叠期，在正向扫描模式下第二模块（12）在第二控制信号和第六控制信号分别为低电平和高电平时，对控制节点（Q）进行放电，在反向扫描模式下第二模块（12）响应第二控制信号和第六控制信号的高电平交叠期信号，通过其输出端对控制节点（Q）进行充电；

驱动模块（13），其包括耦合到控制节点（Q）的控制端（133）、用于输入第一控制信号的第一控制信号输入端（131），其输出端（132）耦合到栅极扫描信号输出端（V_O），所述驱动模块（13）在控制节点（Q）高电平的控制下，将第一控制信号的电平施加到驱动模块（13）的输出端（132）；所述第一控制信号位于第四控制信号、第五控制信号的高电平交叠期与第二控制信号、第六控制信号的高电平交叠期之间；

低电平维持模块（14），其包括用于输入第三控制信号的第三控制信号输入端（141），所述低电平维持模块（14）耦合到第一控制信号输入端（131），用于输入第一控制信号，所述第三控制信号与第一控制信号为互补信号，所述低电平维持模块（14）在第一控制信号和第三控制信号的控制下，当第一模块（11）或第二模块（12）对控制节点（Q）进行放电后将控制节点（Q）耦合到低电平直到下次控制节点（Q）被充电。

2.如权利要求1所述的栅极驱动单元电路，其特征在于，所述第一控制信号为第一时钟信号，第二控制信号为第二时钟信号，所述第三控制信号为第三时钟信号，第四控制信号为第四时钟信号；在正向扫描模式下，第二时钟信号比第一时钟信号晚一个相位，第三时钟信号比第一时钟信号晚两个相位，第四时钟信号比第一时钟信号晚三个相位；在反向扫描模式下，第二时钟信号比第一时钟信号早一个相位，第三时钟信号比第一时钟信号早两个相位，第四时钟信号比第一时钟信号早三个相位；按照正向扫描方向，所述第五控制信号为所述栅极驱动单元电路所对应栅极线的前两条栅极线的栅极扫描信号，所述第六控制信号为所述栅极驱动单元电路所对应栅极线的后两条栅极线的栅极扫描信号，相邻两条栅极线的栅极扫描信号相差一个相位，所述一个相位为T/4，所述T为时钟信号的周期。

3.如权利要求1所述的栅极驱动单元电路，其特征在于，所述第一控制信号为第一时钟信号，所述第三控制信号为第三时钟信号，在正向扫描模式下，第三时钟信号比第一时钟信号晚两个相位，在反向扫描模式下，第三时钟信号比第一时钟信号早两个相位；按照正向扫描方向，所述第四控制信号为所述栅极驱动单元电路所对应栅极线的前一条栅极线的栅极扫描信号，所述第五控制信号为所述栅极驱动单元电路所对应栅极线的前两条栅极线的栅极扫描信号，所述第二控制信号为所述栅极驱动单元电路所对应栅极线的后一条栅极线的栅极扫描信号，所述第六控制信号为所述栅极驱动单元电路所对应栅极线的后两条栅极线的栅极扫描信号，相邻两条栅极线的栅极扫描信号相差一个相位，所述一个相位为T/4，所述T为时钟信号的周期。

4.如权利要求1所述的栅极驱动单元电路，其特征在于，所述第一控制信号为第一时钟信号，第六控制信号为第二时钟信号，所述第三控制信号为第三时钟信号，第五控制信号为第四时钟信号；在正向扫描模式下，第二时钟信号比第一时钟信号晚一个相位，第三时钟信号比第一时钟信号晚两个相位，第四时钟信号比第一时钟信号晚三个相位；在反向扫描模式下，第二时钟信号比第一时钟信号早一个相位，第三时钟信号比第一时钟信号早两个相位，第四时钟信号比第一时钟信号早三个相位；按照正向扫描方向，所述第四控制信号为所述栅极驱动单元电路所对应栅极线的前一条栅极线的栅极扫描信号，所述第二控制信号为所述栅极驱动单元电路所对应栅极线的后一条栅极线的栅极扫描信号，相邻两条栅极线的栅极扫描信号相差一个相位，所述一个相位为T/4，所述T为时钟信号的周期。

5.如权利要求1-4中任一项所述的栅极驱动单元电路，其特征在于，所述低电平维持模块（14）包括第五晶体管（T5）和第七晶体管（T7）；第五晶体管（T5）的栅极用于输入第三控制信号，第一端耦合到低电平提供装置（V_L），第二端耦合到栅极扫描信号输出端（V_O）；第七晶体管（T7）的栅极耦合到第一控制信号输入端（131），第一端耦合到低电平提供装置（V_L），第二端耦合到栅极扫描信号输出端（V_O）。

6.如权利要求5所述的栅极驱动单元电路，其特征在于，所述低电平维持模块（14）还包括第四晶体管（T4）、第六晶体管（T6）、第一电容（C1）和第二电容（C2），第一电容（C1）连接在控制节点（Q）和栅极扫描信号输出端（V_O）之间，第二电容（C2）连接在第七晶体管（T7）的栅极和第一控制信号输入端（131）之间；第四晶体管（T4）的栅极用于输入第一控制信号，第一端耦合到控制节点（Q），第二端耦合到栅极扫描信号输出端（V_O）；第六晶体管（T6）的栅极耦合到栅极扫描信号输出端（V_O），第一端耦合到低电平提供装置（V_L），第二端耦合到第二电容（C2）的一端。

7.如权利要求1-4中任一项所述的栅极驱动单元电路，其特征在于，所述第一模块（11）包括第一晶体管（T1），所述第一晶体管（T1）的栅极用于输入第五控制信号，第一端用于输入第四控制信号，第二端连接到控制节点（Q）；所述第二模块（12）包括第三晶体管（T3），所述第三晶体管（T3）的栅极用于输入第六控制信号，第一端连接到控制节点（Q），第二端用于输入第二控制信号。

8.如权利要求1-4中任一项所述的栅极驱动单元电路，其特征在于，所述驱动模块（13）包括第二晶体管（T2），所述第二晶体管（T2）的栅极耦合到控制节点（Q），第一端用于输入第一控制信号，第二端耦合到栅极扫描信号输出端（V_O）。

9.一种栅极驱动电路,其特征在于包括：N个级联的如权利要求1所述的栅极驱动单元电路，所述N为大于1的整数。

10.如权利要求9所述的栅极驱动电路，其特征在于还包括：

四路时钟信号线（CLK1、CLK2、CLK3、CLK4），在正向扫描模式下，第一时钟信号线（CLK1）、第二时钟信号线（CLK2）、第三时钟信号线（CLK3）和第四时钟信号线（CLK4）的时钟依次晚一个相位；在反向扫描模式下，第一时钟信号线（CLK1）、第二时钟信号线（CLK2）、第三时钟信号线（CLK3）和第四时钟信号线（CLK4）的时钟依次早一个相位；

第一级栅极驱动单元电路（305）的第一控制信号输入端（V_A）、第二控制信号输入端（V_B）、第三控制信号输入端（V_C）和第四控制信号输入端（V_D）分别连接到第三时钟信号线（CLK3）、第四时钟信号线（CLK4）、第一时钟信号线（CLK1）和第二时钟信号线（CLK2）；按照正向扫描方向，在正向扫描模式下，第I+1级栅极驱动单元电路输入的时钟信号比第I级栅极驱动单元电路输入的时钟信号晚一个相位，在反向扫描模式下，第I+1级栅极驱动单元电路输入的时钟信号比第I级栅极驱动单元电路输入的时钟信号早一个相位；第I级栅极驱动单元电路的第五控制信号输入端（V_G ^I-2）耦合到第I-2级栅极驱动单元电路的栅极扫描信号输出端（V_O ^I-2），第六控制信号输入端（V_G ^I+2）耦合到第I+2级栅极驱动单元电路输出的栅极扫描信号输出端（V_O ^I+2）；在正向扫描模式下，第I-2级栅极驱动单元电路输出的栅极扫描信号比第I级输出的栅极扫描信号早两个相位，第I+2级栅极驱动单元电路输出的栅极扫描信号比第I级栅极驱动单元电路输出的栅极扫描信号晚两个相位；在反向扫描模式下，第I-2级栅极驱动单元电路输出的栅极扫描信号比第I级栅极驱动单元电路输出的栅极扫描信号晚两个相位，第I+2级栅极驱动单元电路输出的栅极扫描信号比第I级栅极驱动单元电路输出的栅极扫描信号早两个相位；I为大于或等于1且小于或等于N的整数，一个相位为T/4，所述T为时钟信号的周期。

11.如权利要求10所述的栅极驱动电路，其特征在于，还包括四个用于产生额外脉冲信号的空级栅极驱动单元电路，第一、第二空级栅极驱动单元电路（301、302）输入正向扫描帧同步信号（STVF），第一空级栅极驱动单元电路（301）的信号输出端耦合到第一级栅极驱动单元电路（305），第二空级栅极驱动单元电路（302）的信号输出端耦合到第二级栅极驱动单元电路（306）；第三、第四空级栅极驱动单元电路（303、304）输入反向扫描帧同步信号（STVB），第三空级栅极驱动单元电路（303）的信号输出端耦合到第N-1级栅极驱动单元电路（307），第四空级栅极驱动单元电路（304）的信号输出端耦合到第N级栅极驱动单元电路（308）。

12.如权利要求9所述的栅极驱动电路，其特征在于还包括：

四路时钟信号线（CLK1、CLK2、CLK3、CLK4），在正向扫描模式下，第一时钟信号线（CLK1）、第二时钟信号线（CLK2）、第三时钟信号线（CLK3）和第四时钟信号线（CLK4）的时钟依次晚一个相位；在反向扫描模式下，第一时钟信号线（CLK1）、第二时钟信号线（CLK2）、第三时钟信号线（CLK3）和第四时钟信号线（CLK4）的时钟依次早一个相位；

第一级栅极驱动单元电路的第一控制信号输入端（V_A）、第六控制信号输入端（V_B）、第三控制信号输入端（V_C）和第五控制信号输入端（V_D）分别连接到第一时钟信号线（CLK1）、第二时钟信号线（CLK2）、第三时钟信号线（CLK3）和第四时钟信号线（CLK4）；按照正向扫描方向，在正向扫描模式下，第I+1级栅极驱动单元电路输入的时钟信号比第I级栅极驱动单元电路输入的时钟信号晚一个相位，在反向扫描模式下，第I+1级栅极驱动单元电路输入的时钟信号比第I级栅极驱动单元电路输入的时钟信号早一个相位；第I+1级栅极驱动单元电路的第四控制信号输入端耦合到第I级栅极驱动单元电路的栅极扫描信号输出端，第I+1级栅极驱动单元电路的第二控制信号输入端耦合到第I+2级栅极驱动单元电路的栅极扫描信号输出端；I为大于或等于1且小于或等于N-2的整数，第一级栅极驱动单元电路的第四控制信号输入端输入正向扫描帧同步信号（STVF），第二控制信号输入端耦合到第二级栅极驱动单元电路的栅极扫描信号输出端；第N级栅极驱动单元电路的第四控制信号输入端输入耦合到第N-1级栅极驱动单元电路的栅极扫描信号输出端，第二控制信号输入端输入反向扫描帧同步信号（STVB）；一个相位为T/4，所述T为时钟信号的周期。

13.一种显示器，其特征在于包括：

显示面板（71），所述显示面板上制作有第一方向的栅极线和第二方向的数据线；

如权利要求9-12中任一项所述的栅极驱动电路（72），栅极驱动电路（72）中栅极驱动单元电路的栅极扫描信号输出端耦合到与其对应的栅极线；

时序产生电路（73），用于产生栅极驱动电路所需的各种控制信号。

14.如权利要求13所述的显示器，其特征在于，所述时序产生电路（73）检测到关机信号时输出高电平的控制信号，将显示面板内的像素都打开。

15.如权利要求13所述的显示器，其特征在于，所述时序产生电路（73）检测到待机信号时输出低电平的控制信号，使得显示面板内的像素都关闭，保持像素内的电荷。

Images