CN105427825A - 一种移位寄存器、其驱动方法及栅极驱动电路 - Google Patents

一种移位寄存器、其驱动方法及栅极驱动电路 Download PDF

Info

Publication number
CN105427825A
CN105427825A CN201610006958.0A CN201610006958A CN105427825A CN 105427825 A CN105427825 A CN 105427825A CN 201610006958 A CN201610006958 A CN 201610006958A CN 105427825 A CN105427825 A CN 105427825A
Authority
CN
China
Prior art keywords
signal
clock signal
node
supplied
switching transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610006958.0A
Other languages
English (en)
Other versions
CN105427825B (zh
Inventor
胡理科
青海刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610006958.0A priority Critical patent/CN105427825B/zh
Publication of CN105427825A publication Critical patent/CN105427825A/zh
Priority to US15/508,921 priority patent/US10262615B2/en
Priority to PCT/CN2016/082902 priority patent/WO2017117895A1/en
Priority to EP16834168.3A priority patent/EP3400593A4/en
Application granted granted Critical
Publication of CN105427825B publication Critical patent/CN105427825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Abstract

本发明公开了一种移位寄存器、其驱动方法及栅极驱动电路，第一输入单元在第一时钟信号端和第一输入信号端的控制下控制第一节点；第二输入单元在第三时钟信号端和第二输入信号端的控制下控制第一节点；驱动控制单元控制第一节点与第二节点的电位；第一输出单元在第一节点的控制下控制扫描信号输出端；第二输出单元在第二节点、第一时钟信号端或第三时钟信号端的控制下控制扫描信号输出端。由于第一输入单元与第二输入单元为对称设计，可以通过输入信号端与时钟信号端的信号的时序匹配实现功能互换，因此本发明实施例提供的上述移位寄存器可以实现双向扫描。与现有技术相比不需要设置单独的扫描方向的控制信号，因此有利于窄边框的设计。

Description

一种移位寄存器、其驱动方法及栅极驱动电路
技术领域
本发明涉及显示技术领域，尤指一种移位寄存器、其驱动方法及栅极驱动电路。
背景技术
在科技发展日新月异的现今时代中，液晶显示器已经广泛地应用在电子显示产品上，如电视机、计算机、手机及个人数字助理装置等。液晶显示器包括数据驱动装置(SourceDriver)、栅极驱动装置(GateDriver)及液晶显示面板等。其中，液晶显示面板中具有像素阵列，而栅极驱动装置用以依序开启像素阵列中对应的像素行，以将数据驱动器输出的像素数据传输至像素，进而显示待显图像。
目前，栅极驱动装置一般通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(GateDriveronArray,GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到液晶面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(IC，IntegratedCircuit)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，从而可以实现窄边框的设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。
现有的栅极驱动装置通常由多个级联的移位寄存器构成，实现对显示面板上的栅线进行逐行扫描。但是现有的移位寄存器一般仅能实现单向扫描，虽然目前也有能实现双向扫描的移位寄存器，但是需要有专门的控制扫描方向的控制信号，这就需要增加走线来提供控制信号，因此不利于显示面板的窄边框设计。
发明内容
本发明实施例提供一种移位寄存器、其驱动方法及栅极驱动电路，不需要专门的控制扫描方向的控制信号，仅需要通过输入信号与时钟信号的匹配就可以实现双向扫描功能，从而有利于窄边框的设计。
本发明实施例提供的一种移位寄存器，包括：第一输入单元、第二输入单元、驱动控制单元、第一输出单元和第二输出单元；其中，
所述第一输入单元的第一端与第一输入信号端相连，第二端与第一时钟信号端相连，第三端与第一节点相连；所述第一输入单元用于在所述第一时钟信号端的控制下将所述第一输入信号端的信号提供给所述第一节点；
所述第二输入单元的第一端与第二输入信号端相连，第二端与第三时钟信号端相连，第三端与第一节点相连；所述第二输入单元用于在所述第三时钟信号端的控制下将所述第二输入信号端的信号提供给所述第一节点；
所述驱动控制单元的第一端与所述第一节点相连，第二端与第二节点相连，第三端与参考信号端相连，第四端与第二时钟信号端相连；所述驱动控制单元用于在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点，在所述第二节点的控制下将所述参考信号端的信号提供给所述第一节点，以及在所述第二节点处于浮接状态时保持所述第二时钟信号端与所述第二节点之间的电压差稳定；
所述第一输出单元的第一端与所述第一节点相连，第二端与所述第二时钟信号端相连，第三端与所述移位寄存器的扫描信号输出端相连；所述第一输出单元用于在所述第一节点处于浮接状态时保持所述第一节点与所述扫描信号输出端之间的电压差稳定，以及在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
所述第二输出单元的第一端与所述第二节点相连，第二端与所述第一时钟信号端相连，第三端与所述第三时钟信号端相连，第四端与所述参考信号端相连，第五端与所述扫描信号输出端相连；所述第二输出单元用于在所述第二节点、所述第一时钟信号端或所述第三时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端。
在具体实施时，在本发明实施例提供的上述移位寄存器中，第二输出单元具体包括：第一子单元、第二子单元和第三子单元；其中，
第一子单元的控制端与所述第二节点相连，输入端与所述参考信号端相连，输出端与所述扫描信号输出端相连；所述第一子单元用于在所述第二节点的控制下将所述参考信号端的信号提供给所述扫描信号输出端；
第二子单元的控制端与所述第一时钟信号端相连，输入端与所述参考信号端相连，输出端与所述扫描信号输出端相连；所述第二子单元用于在所述第一时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端；
第三子单元的控制端与所述第三时钟信号端相连，输入端与所述参考信号端相连，输出端与所述扫描信号输出端相连；所述第三子单元用于在所述第三时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一子单元包括第一开关晶体管，其中所述第一开关晶体管的栅极与所述第二节点相连，源极与所述参考信号端相连，漏极与所述扫描信号输出端相连；和/或
所述第二子单元包括第二开关晶体管，其中所述第二开关晶体管的栅极与所述第一时钟信号端相连，源极与所述参考信号端相连，漏极与所述扫描信号输出端相连；和/或
所述第三子单元包括第三开关晶体管，其中所述第三开关晶体管的栅极与所述第三时钟信号端相连，源极与所述参考信号端相连，漏极与所述扫描信号输出端相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输出单元包括：第四开关晶体管；其中，
所述第四开关晶体管的栅极与所述第一节点相连，源极与所述第二时钟信号端相连，漏极与所述扫描信号输出端相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输出单元还包括连接于所述第四开关晶体管的栅极与漏极之间的第一电容。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一开关晶体管、第二开关晶体管和第三开关晶体管的尺寸小于所述第四开关晶体管的尺寸。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输入单元包括：第五开关晶体管；其中，
所述第五开关晶体管的栅极与所述第一时钟信号端相连，源极与所述第一输入信号端相连，漏极与所述第一节点相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二输入单元包括：第六开关晶体管；其中，
所述第六开关晶体管的栅极与所述第三时钟信号端相连，源极与所述第二输入信号端相连，漏极与所述第一节点相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述驱动控制单元包括：第七开关晶体管和第八开关晶体管；其中，
所述第七开关晶体管的栅极与所述第一节点相连，源极与所述参考信号端相连，漏极与所述第二节点相连；
所述第八开关晶体管的栅极与所述第二节点相连，源极与所述参考信号端相连，漏极与所述第一节点相连。
在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述驱动控制单元还包括连接于所述所述第二节点与所述第二时钟信号端之间的第二电容。
相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述移位寄存器；其中，
除最后一级移位寄存器之外，其余各级移位寄存器的扫描信号输出端均和与其连接的下一级移位寄存器的第一输入信号端相连；
除第一级移位寄存器之外，其余各级移位寄存器的扫描信号输出端均和与其连接的上一级移位寄存器的第二输入信号端相连；
第一级移位寄存器的第一输入信号端和最后一级移位寄存器的第二输入信号端均与帧起始信号端相连。
较佳地，在本发明实施例提供的上述栅极驱动电路中，第3m+1级移位寄存器的第一时钟信号端、第3m+2级移位寄存器的第二时钟信号端、第3m+3级移位寄存器的第三时钟信号端均与第一时钟端相连用于接收第一时钟信号；第3m+1级移位寄存器的第二时钟信号端、第3m+2级移位寄存器的第三时钟信号端、第3m+3级移位寄存器的第一时钟信号端均与第二时钟端相连用于接收第二时钟信号；第3m+1级移位寄存器的第三时钟信号端、第3m+2级移位寄存器的第一时钟信号端、第3m+3级移位寄存器的第二时钟信号端均与第三时钟端相连用于接收第三时钟信号；其中m为0～(N/3-1)的整数，N为所述栅极驱动电路中移位寄存器的总数量；
所述第一时钟信号、第二时钟信号和第三时钟信号的时钟周期宽度相同且有效占空比均为1/3，且当正向扫描时所述第一时钟信号、所述第二时钟信号和所述第三时钟信号依次延迟1/3个时钟周期宽度；当反相扫描时，所述第三时钟信号、所述第二时钟信号和所述第一时钟信号依次延迟1/3个时钟周期宽度。
相应地，本发明实施例还提供了一种上述任一种移位寄存器的驱动方法，包括：输入阶段、输出阶段、复位阶段和保持阶段；其中，
输入阶段，所述第一输入单元在所述第一时钟信号端的控制下将所述第一输入信号端的信号提供给所述第一节点；所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点，所述第一输出单元在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
输出阶段，所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点；所述第一节点处于浮接状态，所述第一输出单元保持所述第一节点与所述扫描信号输出端之间的电压差稳定，并在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
复位阶段，所述第二输入单元在所述第三时钟信号端的控制下将所述第二输入信号端的信号提供给所述第一节点；所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点；所述第一输出单元在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
保持阶段，所述第二输出单元在所述第一时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端；或所述第二节点处于浮接状态，所述驱动控制单元保持所述第二时钟信号端与所述第二节点之间的电压差稳定；所述第二输出单元在所述第二节点的控制下将所述参考信号端的信号提供给所述扫描信号输出端；或所述第二输出单元在所述第三时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端。
相应地，本发明实施例还提供了一种上述任一种移位寄存器的驱动方法，包括：输入阶段、输出阶段、复位阶段和保持阶段；其中，
输入阶段，所述第二输入单元在所述第三时钟信号端的控制下将所述第二输入信号端的信号提供给所述第一节点；所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点，所述第一输出单元在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
输出阶段，所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点；所述第一节点处于浮接状态，所述第一输出单元保持所述第一节点与所述扫描信号输出端之间的电压差稳定，并在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
复位阶段，所述第一输入单元在所述第一时钟信号端的控制下将所述第一输入信号端的信号提供给所述第一节点；所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点；所述第一输出单元在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
保持阶段，所述第二输出单元在所述第三时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端；或所述第二节点处于浮接状态，所述驱动控制单元保持所述第二时钟信号端与所述第二节点之间的电压差稳定；所述第二输出单元在所述第二节点的控制下将所述参考信号端的信号提供给所述扫描信号输出端；或所述第二输出单元在所述第一时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端。
本发明实施例提供的上述移位寄存器、其驱动方法及栅极驱动电路，包括第一输入单元、第二输入单元、驱动控制单元、第一输出单元和第二输出单元；其中，第一输入单元用于在第一时钟信号端和第一输入信号端的控制下控制第一节点的电位；第二输入单元用于在第三时钟信号端和第二输入信号端的控制下控制第一节点的电位；驱动控制单元用于控制第一节点与第二节点的电位；第一输出单元用于在第一节点的控制下控制扫描信号输出端的电位；第二输出单元用于在第二节点、第一时钟信号端或第三时钟信号端的控制下控制扫描信号输出端的电位。上述移位寄存器由于第一输入单元与第二输入单元为对称设计，可以通过输入信号端与时钟信号端的信号的时序匹配实现功能互换，因此本发明实施例提供的上述移位寄存器可以实现双向扫描。与现有技术相比不需要设置单独的扫描方向的控制信号，因此有利于窄边框的设计。
附图说明
图1为本发明实施例提供的移位寄存器的结构示意图之一；
图2为本发明实施例提供的移位寄存器的结构示意图之二；
图3为本发明实施例提供的包括N型开关晶体管的移位寄存器的具体结构示意图；
图4为本发明实施例提供的包括P型开关晶体管的移位寄存器的具体结构示意图；
图5为图3所示移位寄存器对应正向扫描的电路时序图；
图6为图4所示移位寄存器对应正向扫描的电路时序图；
图7为本发明实施例提供的栅极驱动电路的结构示意图；
图8a为本发明实施例提供的栅极驱动电路正向扫描时的电路时序图；
图8b为本发明实施例提供的栅极驱动电路反向扫描时的电路时序图。
具体实施方式
下面结合附图，对本发明实施例提供的移位寄存器、其驱动方法及栅极驱动电路的具体实施方式进行详细地说明。
本发明实施例提供的一种移位寄存器，如图1所示，包括：第一输入单元1、第二输入单元2、驱动控制单元3、第一输出单元4和第二输出单元5；其中，
第一输入单元1的第一端与第一输入信号端Input1相连，第二端与第一时钟信号端CK1相连，第三端与第一节点A相连；第一输入单元1用于在第一时钟信号端CK1的控制下将第一输入信号端Input1的信号提供给第一节点A；
第二输入单元2的第一端与第二输入信号端Input2相连，第二端与第三时钟信号端CK3相连，第三端与第一节点A相连；第二输入单元2用于在第三时钟信号端CK3的控制下将第二输入信号端Input2的信号提供给第一节点A；驱动控制单元3的第一端与第一节点A相连，第二端与第二节点B相连，第三端与参考信号端Vref相连，第四端与第二时钟信号端CK2相连；驱动控制单元3用于在第一节点A的控制下将参考信号端Vref的信号提供给第二节点B，在第二节点B的控制下将参考信号端Vref的信号提供给第一节点A，以及在第二节点B处于浮接状态时保持第二时钟信号端CK2与第二节点B之间的电压差稳定；
第一输出单元4的第一端与第一节点A相连，第二端与第二时钟信号端CK2相连，第三端与移位寄存器的扫描信号输出端Out相连；第一输出单元4用于在第一节点A处于浮接状态时保持第一节点A与扫描信号输出端Out之间的电压差稳定，以及在第一节点A的控制下将第二时钟信号端CK2的信号提供给扫描信号输出端Out；
第二输出单元5的第一端与第二节点B相连，第二端与第一时钟信号端CK1相连，第三端与第三时钟信号端CK3相连，第四端与参考信号端Vref相连，第五端与扫描信号输出端Out相连；第二输出单元5用于在第二节点B、第一时钟信号端CK1或第三时钟信号端CK3的控制下将参考信号端Vref的信号提供给扫描信号输出端Out。
本发明实施例提供的上述移位寄存器，包括第一输入单元、第二输入单元、驱动控制单元、第一输出单元和第二输出单元；其中，第一输入单元用于在第一时钟信号端和第一输入信号端的控制下控制第一节点的电位；第二输入单元用于在第三时钟信号端和第二输入信号端的控制下控制第一节点的电位；驱动控制单元用于控制第一节点与第二节点的电位；第一输出单元用于在第一节点的控制下控制扫描信号输出端的电位；第二输出单元用于在第二节点、第一时钟信号端或第三时钟信号端的控制下控制扫描信号输出端的电位。上述移位寄存器由于第一输入单元与第二输入单元为对称设计，可以通过输入信号端与时钟信号端的信号的时序匹配实现功能互换，因此本发明实施例提供的上述移位寄存器可以实现双向扫描。与现有技术相比不需要设置单独的用于控制扫描方向的控制信号，因此有利于窄边框的设计。
需要说明的时，本发明实施例提供的上述移位寄存器中，当第一输入信号端和第二输入信号端的有效脉冲信号均为高电位信号时，参考信号端的电位为低电位；当第一输入信号端和第二输入信号端的有效脉冲信号均为低电位信号时，参考信号端的电位为高电位。
进一步地，在本发明实施例提供的上述以为移位寄存器中，第一时钟信号端、第二时钟信号端以及第三时钟信号端的时钟信号的时钟周期宽度相同，且占空比均为1/3；第一输入信号端和第二输入信号端的有效脉冲信号宽度均等于时钟信号的1/3时钟周期宽度。
在具体实施时，当第一输入信号端和第二输入信号端的有效脉冲信号均为高电位信号时：第一输入信号端为高电位时第一时钟信号端为高电位，扫描信号输出端为高电位时第二时钟信号端为高电位，第二输入信号端为高电位时第三时钟信号端为高电位。当第一输入信号端和第二输入信号端的有效脉冲信号均为低电位信号时：第一输入信号端为低电位时第一时钟信号端为低电位，扫描信号输出端为低电位时第二时钟信号端为低电位，第二输入信号端为低电位时第三时钟信号端为低电位。
进一步地，在具体实施时，在本发明实施例提供的上述移位寄存器中，第一输入单元与第二输入单元为对称设计，可以实现功能互换，因此本发明实施例提供的上述移位寄存器可以实现双向扫描。在正向扫描时，第一输入单元作为输入用，第二输入单元作为复位用。因此第二输入信号端的有效脉冲信号延迟第一输入信号端的有效脉冲信号2/3个时钟周期。在反向扫描时，将移位寄存器的第一输入单元与第二输入单元的功能进行互换，即第二输入单元作为输入用，第一输入单元作为复位用。因此第一输入信号端的有效脉冲信号延迟第二输入信号端的有效脉冲信号2/3个时钟周期。
在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2所示，第二输出单元5具体包括：第一子单元51、第二子单元52和第三子单元53；其中，
第一子单元51的控制端与第二节点B相连，输入端与参考信号端Vref相连，输出端与扫描信号输出端Out相连；第一子单元51用于在第二节点B的控制下将参考信号端Vref的信号提供给扫描信号输出端Out；
第二子单元52的控制端与第一时钟信号端CK1相连，输入端与参考信号端Vref相连，输出端与扫描信号输出端Out相连；第二子单元52用于在第一时钟信号端CK1的控制下将参考信号端Vref的信号提供给扫描信号输出端Out；
第三子单元53的控制端与第三时钟信号端CK3相连，输入端与参考信号端Vref相连，输出端与扫描信号输出端Out相连；第三子单元53用于在第三时钟信号端CK3的控制下将参考信号端Vref的信号提供给扫描信号输出端Out。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
较佳地，在本发明实施例提供的上述移位寄存器中，如图3至图4所示第一子单元51包括第一开关晶体管M1，其中第一开关晶体管M1的栅极与第二节点B相连，源极与参考信号端Vref相连，漏极与扫描信号输出端Out相连。这样，当第二节点B控制第一开关晶体管M1处于导通状态时，导通的第一开关晶体管M1将参考信号端Vref的信号提供给扫描信号输出端Out。
在具体实施时，当第一输入信号端和第二输入信号端的有效脉冲信号均为高电位信号时，如图3所示，第一开关晶体管M1为N型晶体管；当第一输入信号端和第二输入信号端的有效脉冲信号均为低电位信号时，如图4所示，第一开关晶体管M1为P型晶体管。
以上仅是举例说明第一子单元的具体结构，在具体实施时，第一子单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，在本发明实施例提供的上述移位寄存器中，如图3至图4所示，第二子单元52包括第二开关晶体管M2，其中第二开关晶体管M2的栅极与第一时钟信号端CK1相连，源极与参考信号端Vref相连，漏极与扫描信号输出端Out相连。这样，当第一时钟信号端CK1控制第二开关晶体管M2处于导通状态时，导通的第二开关晶体管M2将参考信号端Vref的信号提供给扫描信号输出端Out。
在具体实施时，当第一输入信号端和第二输入信号端的有效脉冲信号均为高电位信号时，如图3所示，第二开关晶体管M2为N型晶体管；当第一输入信号端和第二输入信号端的有效脉冲信号均为低电位信号时，如图4所示，第二开关晶体管M2为P型晶体管。
以上仅是举例说明第二子单元的具体结构，在具体实施时，第二子单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，在本发明实施例提供的上述移位寄存器中，如图3至图4所示，第三子单元53包括第三开关晶体管M3，其中第三开关晶体管M3的栅极与第三时钟信号端CK3相连，源极与参考信号端Vref相连，漏极与扫描信号输出端Out相连。这样，当第三时钟信号端CK3控制第三开关晶体管M3处于导通状态时，导通的第三开关晶体管M3将参考信号端Vref的信号提供给扫描信号输出端Out。
在具体实施时，当第一输入信号端和第二输入信号端的有效脉冲信号均为高电位信号时，如图3所示，第三开关晶体管M3为N型晶体管；当第一输入信号端和第二输入信号端的有效脉冲信号均为低电位信号时，如图4所示，第三开关晶体管M3为P型晶体管。
以上仅是举例说明第三子单元的具体结构，在具体实施时，第三子单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
本发明实施例通过上述第一开关晶体管、第二开关晶体管和第三开关晶体管交替将参考信号端的信号提供给扫描信号输出端，从而使得在一帧时间内上述三个开关晶体管各自的工作占空比降低，有利于抑制开关晶体管的阈值电压的漂移，进而可避免由于开关晶体管阈值电压漂移导致的电路不稳定性，实现移位寄存器长期工作的可靠性。
较佳地，在本发明实施例提供的上述移位寄存器中，如图3至图4所示，第一输出单元4包括：第四开关晶体管M4；其中，
第四开关晶体管M4的栅极与第一节点A相连，源极与第二时钟信号端CK2相连，漏极与扫描信号输出端Out相连。当第一节点A控制第四开关晶体管M4处于导通状态时，导通的第四开关晶体管M4将第二时钟信号端CK2的信号提供给扫描信号输出端Out；当第一节点A处于浮接状态时，第四开关晶体管M4的栅极与漏极之间的寄生电容由于自举作用可以使第一节点A与扫描信号输出端Out之间的电压差保持稳定。
较佳地，本发明实施例提供的上述移位寄存器中，如图3至图4所示，第一输出单元4还包括连接于第四开关晶体管M4的栅极与漏极之间的第一电容C1。这样当第一节点A处于浮接状态时，通过第一电容C1的自举作用使第一节点A与扫描信号输出端Out之间的电压差保持稳定。
在具体实施时，当第一输入信号端和第二输入信号端的有效脉冲信号均为高电位信号时，如图3所示，第四开关晶体管M4为N型晶体管；当第一输入信号端和第二输入信号端的有效脉冲信号均为低电位信号时，如图4所示，第四开关晶体管M4为P型晶体管。
以上仅是举例说明第一输出单元的具体结构，在具体实施时，第一输出单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
进一步地，在本发明实施例提供的上述移位寄存器中，在扫描信号输出端输出有效扫描信号之后，由于第二输入单元控制第四开关晶体管导通，而第四开关晶体管一般为移位寄存器中尺寸最大的晶体管，因此其下拉(或上拉)很迅速，可以使扫描信号延迟最小，因此可以适当减小第一开关晶体管、第二开关晶体管和第三开关晶体管的尺寸，这不仅有利于窄边框的设计，而且由于开关晶体管的稳定性和尺寸有一定的关联，一般来说，尺寸越大，应力下阈值漂移越大，开关晶体管稳定性越差。因此适当减小第一开关晶体管、第二开关晶体管和第三开关晶体管的尺寸有利于移位寄存器的稳定性。
因此，较佳地，在本发明实施例提供的上述移位寄存器中，第一开关晶体管、第二开关晶体管和第三开关晶体管的尺寸均小于第四开关晶体管的尺寸。
较佳地，本发明实施例提供的上述移位寄存器中，如图3至图4所示，第一输入单元1包括：第五开关晶体管M5；其中，
第五开关晶体管M5的栅极与第一时钟信号端CK1相连，源极与第一输入信号端Input1相连，漏极与第一节点A相连。这样，当第一时钟信号端CK1控制第五开关晶体管M5处于导通状态时，导通的第五开关晶体管M5将第一输入信号端Input1的信号提供给扫描信号输出端Out。
在具体实施时，当第一输入信号端和第二输入信号端的有效脉冲信号均为高电位信号时，如图3所示，第五开关晶体管M5为N型晶体管；当第一输入信号端和第二输入信号端的有效脉冲信号均为低电位信号时，如图4所示，第五开关晶体管M5为P型晶体管。
以上仅是举例说明第一输入单元的具体结构，在具体实施时，第一输入单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，本发明实施例提供的上述移位寄存器中，如图3至图4所示，第二输入单元2包括：第六开关晶体管M6；其中，
第六开关晶体管M6的栅极与第三时钟信号端CK3相连，源极与第二输入信号端Input2相连，漏极与第一节点A相连。这样，当第三时钟信号端CK3控制第六开关晶体管M6处于导通状态时，导通的第六开关晶体管M6将第二输入信号端Input2的信号提供给扫描信号输出端Out。
在具体实施时，当第一输入信号端和第二输入信号端的有效脉冲信号均为高电位信号时，如图3所示，第六开关晶体管M6为N型晶体管；当第一输入信号端和第二输入信号端的有效脉冲信号均为低电位信号时，如图4所示，第六开关晶体管M6为P型晶体管。
以上仅是举例说明第二输入单元的具体结构，在具体实施时，第二输入单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，本发明实施例提供的上述移位寄存器中，如图3至图4所示，驱动控制单元3包括：第七开关晶体管M7和第八开关晶体管M8；其中，
第七开关晶体管M7的栅极与第一节点A相连，源极与参考信号端Vref相连，漏极与第二节点B相连；第八开关晶体管M8的栅极与第二节点B相连，源极与参考信号端Vref相连，漏极与第一节点A相连。这样，当第一节点A控制第七开关晶体管M7处于导通状态时，导通的第七开关晶体管M7将参考信号端Vref的信号提供给扫描信号输出端Out，当第二节点B控制第八开关晶体管M8处于导通状态时，导通的第八开关晶体管M8将参考信号端Vref的信号提供给扫描信号输出端Out，当第二节点B处于浮接状态时，移位寄存器中的开关晶体管的寄生电容的由于自举作用使第二节点B与第二时钟信号端CK2之间的电压差保持稳定。
较佳地，本发明实施例提供的上述移位寄存器中，如图3至图4所示，驱动控制单元3还包括连接于第二节点B与第二时钟信号端CK2之间的第二电容C2。这样当第二节点处于浮接状态时，通过第二电容的自举作用使第二节点B与第二时钟信号端CK2之间的电压差保持稳定。
在具体实施时，当第一输入信号端和第二输入信号端的有效脉冲信号均为高电位信号时，如图3所示，第七开关晶体管M7和第八开关晶体管M8为N型晶体管；当第一输入信号端和第二输入信号端的有效脉冲信号均为低电位信号时，如图4所示，第七开关晶体管M7和第八开关晶体管M8为P型晶体管。
以上仅是举例说明驱动控制单元的具体结构，在具体实施时，驱动控制单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，在本发明实施例提供的上述移位寄存器中，为了简化制作工艺难度，开关晶体管一般均采用相同材质的晶体管。因此，在具体实施时，上述所有开关晶体管均采用N型晶体管或P型晶体管。各N型晶体管在低电位作用下截止，在高电位作用下导通；各P型晶体管在高电位作用下截止，在低电位作用下导通。
需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，ThinFilmTransistor)，也可以是金属氧化物半导体场效应管(MOS，MetalOxideScmiconductor)，在此不做限定。在具体实施中，这些开关晶体管的源极和漏极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。
下面以正向扫描为例，且以图3和图4所示的移位寄存器为例对本发明实施例移位寄存器的工作过程作以描述。下述描述中以1表示高电位信号，0表示低电位信号。
实例一：
以图5所示的输入输出时序图为例对图3所示的移位寄存器的工作过程作以描述，具体地，选取如图5所示的输入输出时序图中的T1～T6六个阶段。
在T1阶段，Input1＝1，Input2＝0，CK1＝1，CK2＝0，CK3＝0。
由于CK1＝1，第二开关晶体管M2和第五开关晶体管M5导通，导通的第五开关晶体管M5将第一输入信号端Input1的高电位信号提供给第一节点A，因此第一节点A的电位为高电位，第四开关晶体管M4和第七开关晶体管M7导通，导通的第七开关晶体管M7将参考信号端Vref的低电位信号提供给第二节点B，第二节点B的电位为低电位，导通的第四开关晶体管M4将第二时钟信号端CK2的低电位信号提供给扫描信号输出端Out，同时导通的第二开关晶体管M2将参考信号端Vref的低电位信号提供给扫描信号输出端Out，因此扫描信号输出端Out的电位为低电位，第一电容C1开始充电。在此阶段中，第一开关晶体管M1、第三开关晶体管M3、第六开关晶体管M6和第八开关晶体管M8截止。
在T2阶段，Input1＝0，Input2＝0，CK1＝0，CK2＝1，CK3＝0。
第一节点A处于浮接状态，第一节点A的电位仍为高电位，第四开关晶体管M4和第七开关晶体管M7导通，导通的第七开关晶体管M7将参考信号端Vref的低电位信号提供给第二节点B，第二节点B的电位为低电位，导通的第四开关晶体管M4将第二时钟信号端CK2的高电位信号提供给扫描信号输出端Out，扫描信号输出端Out的电位被拉高为高电位，由于第一电容C1的自举作用，第一节点A的电位在T1阶段的基础上被进一步拉高，从而可以保证第二时钟信号端CK2的高电位信号完全输出到扫描信号输出端Out而不受第四开关晶体管M4的阈值电压的影响。在此阶段中，第一开关晶体管M1、第二开关晶体管M2、第三开关晶体管M3、第五开关晶体管M5、第六开关晶体管M6和第八开关晶体管M8截止。
在T3阶段，Input1＝0，Input2＝1，CK1＝0，CK2＝0，CK3＝1。
由于CK3＝1，第三开关晶体管M3和第六开关晶体管M6导通，导通的第六开关晶体管M6将第二输入信号端Input2的高电位信号提供给第一节点A，因此第一节点A的电位为高电位，第四开关晶体管M4和第七开关晶体管M7导通，导通的第七开关晶体管M7将参考信号端Vref的低电位信号提供给第二节点B，第二节点B的电位为低电位，导通的第四开关晶体管M4将第二时钟信号端CK2的低电位信号提供给扫描信号输出端Out，同时导通的第三开关晶体管M3将参考信号端Vref的低电位信号提供给扫描信号输出端Out，因此扫描信号输出端Out的电位被迅速拉低为低电位，并且由于第四开关晶体管M4为移位寄存器中尺寸最大的晶体管，因此其下拉很迅速，可以使扫描信号输出端Out的下拉延迟最小，同时适当减小第一开关晶体管M1、第二开关晶体管M2和第三开关晶体管M3的尺寸，可以提高电路的稳定性。在此阶段中，第一开关晶体管M1、第二开关晶体管M2、第五开关晶体管M5和第八开关晶体管M8截止。
在T4阶段，Input1＝0，Input2＝0，CK1＝1，CK2＝0，CK3＝0。
由于CK1＝1，第二开关晶体管M2和第五开关晶体管M5导通，导通的第五开关晶体管M5将第一输入信号端Input1的低电位信号提供给第一节点A，第一节点A的电位被下拉为低电位，导通的第二开关晶体管M2将参考信号端Vref的低电位信号提供给扫描信号输出端Out，因此扫描信号输出端Out的电位为低电位，由于第二节点B处于浮接状态，CK2＝0，第二节点B的电位仍保持为T3阶段的低电位。在此阶段中，第一开关晶体管M1、第三开关晶体管M3、第四开关晶体管M4、第六开关晶体管M6、第七开关晶体管M7和第八开关晶体管M8截止。
在T5阶段，Input1＝0，Input2＝0，CK1＝0，CK2＝1，CK3＝0。
第二节点B处于浮接状态，由于第二电容C2的自举作用，当CK2由上一阶段的0变为此阶段的1时，第二节点B一起变为高电位；第一开关晶体管M1和第八开关晶体管M8导通，导通的第八开关晶体管M8将参考信号端Vref的低电位信号提供给第一节点A，第一节点A的电位变为低电位，导通的第一开关晶体管M1将参考信号端Vref的低电位信号提供给扫描信号输出端Out，扫描信号输出端Out的电位仍为低电位。此阶段中，第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5、第六开关晶体管M6和第七开关晶体管M7截止。
在T6阶段，Input1＝0，Input2＝1，CK1＝0，CK2＝0，CK3＝1。
由于CK3＝1，第三开关晶体管M3和第六开关晶体管M6导通，导通的第六开关晶体管M6将第二输入信号端Input2的低电位信号提供给第一节点A，第一节点A的电位仍为低电位，由于CK2＝0，处于浮接状态的第二节点B的电位变为低电位，导通的第三开关晶体管M3将参考信号端Vref的低电位信号提供给扫描信号输出端Out，扫描信号输出端Out的电位仍为低电位。在此阶段中，第一开关晶体管M1、第二开关晶体管M2、第四开关晶体管M4、第五开关晶体管M5、第七开关晶体管M7和第八开关晶体管M8均截止。
之后第二开关晶体管、第一开关晶体管、第三开关晶体管交替将参考信号端的低电位信号提供给扫描信号输出端，使得扫描信号输出端没有不确定状态，输出波形更加稳定。并且，由于第二开关晶体管、第一开关晶体管和第三开关晶体管交替地将扫描信号输出端拉低，因此可以使这三个开关晶体管的工作占空比降低，有利于抑制开关晶体管的阈值电压的漂移，进而可避免由于开关晶体管阈值电压漂移导致的电路不稳定性，进而实现移位寄存器长期工作的可靠性。
实例二：
以图6所示的输入输出时序图为例对图4所示的移位寄存器的工作过程作以描述，具体地，选取如图6所示的输入输出时序图中的T1～T6六个阶段。
在T1阶段，Input1＝0，Input2＝1，CK1＝0，CK2＝1，CK3＝1。
由于CK1＝1，第二开关晶体管M2和第五开关晶体管M5导通，导通的第五开关晶体管M5将第一输入信号端Input1的低电位信号提供给第一节点A，因此第一节点A的电位为低电位，第四开关晶体管M4和第七开关晶体管M7导通，导通的第七开关晶体管M7将参考信号端Vref的高电位信号提供给第二节点B，第二节点B的电位为高电位，导通的第四开关晶体管M4将第二时钟信号端CK2的高电位信号提供给扫描信号输出端Out，同时导通的第二开关晶体管M2将参考信号端Vref的高电位信号提供给扫描信号输出端Out，因此扫描信号输出端Out的电位为高电位，第一电容C1开始充电。在此阶段中，第一开关晶体管M1、第三开关晶体管M3、第六开关晶体管M6和第八开关晶体管M8截止。
在T2阶段，Input1＝1，Input2＝1，CK1＝1，CK2＝0，CK3＝1。
第一节点A处于浮接状态，第一节点A的电位仍为低电位，第四开关晶体管M4和第七开关晶体管M7导通，导通的第七开关晶体管M7将参考信号端Vref的高电位信号提供给第二节点B，第二节点B的电位为高电位，导通的第四开关晶体管M4将第二时钟信号端CK2的低电位信号提供给扫描信号输出端Out，扫描信号输出端Out的电位被拉低为低电位，由于第一电容C1的自举作用，第一节点A的电位在T1阶段的基础上被进一步拉低，从而可以保证第二时钟信号端CK2的低电位信号完全输出到扫描信号输出端Out而不受第四开关晶体管M4的阈值电压的影响。在此阶段中，第一开关晶体管M1、第二开关晶体管M2、第三开关晶体管M3、第五开关晶体管M5、第六开关晶体管M6和第八开关晶体管M8截止。
在T3阶段，Input1＝1，Input2＝0，CK1＝1，CK2＝1，CK3＝0。
由于CK3＝1，第三开关晶体管M3和第六开关晶体管M6导通，导通的第六开关晶体管M6将第二输入信号端Input2的低电位信号提供给第一节点A，因此第一节点A的电位为低电位，第四开关晶体管M4和第七开关晶体管M7导通，导通的第七开关晶体管M7将参考信号端Vref的高电位信号提供给第二节点B，第二节点B的电位为高电位，导通的第四开关晶体管M4将第二时钟信号端CK2的高电位信号提供给扫描信号输出端Out，同时导通的第三开关晶体管M3将参考信号端Vref的高电位信号提供给扫描信号输出端Out，因此扫描信号输出端Out的电位被迅速拉高为高电位，并且由于第四开关晶体管M4为移位寄存器中尺寸最大的晶体管，因此其下拉很迅速，可以使扫描信号输出端Out的下拉延迟最小，同时适当减小第一开关晶体管M1、第二开关晶体管M2和第三开关晶体管M3的尺寸，可以提高电路的稳定性。在此阶段中，第一开关晶体管M1、第二开关晶体管M2、第五开关晶体管M5和第八开关晶体管M8截止。
在T4阶段，Input1＝1，Input2＝1，CK1＝0，CK2＝1，CK3＝1。
由于CK1＝1，第二开关晶体管M2和第五开关晶体管M5导通，导通的第五开关晶体管M5将第一输入信号端Input1的高电位信号提供给第一节点A，第一节点A的电位被下拉为高电位，导通的第二开关晶体管M2将参考信号端Vref的高电位信号提供给扫描信号输出端Out，因此扫描信号输出端Out的电位为高电位，由于第二节点B处于浮接状态，CK2＝1，第二节点B的电位仍保持为T3阶段的高电位。在此阶段中，第一开关晶体管M1、第三开关晶体管M3、第四开关晶体管M4、第六开关晶体管M6、第七开关晶体管M7和第八开关晶体管M8截止。
在T5阶段，Input1＝1，Input2＝1，CK1＝1，CK2＝0，CK3＝1。
第二节点B处于浮接状态，由于第二电容C2的自举作用，当CK2由上一阶段的1变为此阶段的0时，第二节点B一起变为低电位；第一开关晶体管M1和第八开关晶体管M8导通，导通的第八开关晶体管M8将参考信号端Vref的高电位信号提供给第一节点A，第一节点A的电位变为高电位，导通的第一开关晶体管M1将参考信号端Vref的高电位信号提供给扫描信号输出端Out，扫描信号输出端Out的电位仍为高电位。此阶段中，第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5、第六开关晶体管M6和第七开关晶体管M7截止。
在T6阶段，Input1＝1，Input2＝0，CK1＝1，CK2＝1，CK3＝0。
由于CK3＝1，第三开关晶体管M3和第六开关晶体管M6导通，导通的第六开关晶体管M6将第二输入信号端Input2的高电位信号提供给第一节点A，第一节点A的电位仍为高电位，由于CK2＝1，处于浮接状态的第二节点B的电位变为高电位，导通的第三开关晶体管M3将参考信号端Vref的高电位信号提供给扫描信号输出端Out，扫描信号输出端Out的电位仍为高电位。在此阶段中，第一开关晶体管M1、第二开关晶体管M2、第四开关晶体管M4、第五开关晶体管M5、第七开关晶体管M7和第八开关晶体管M8均截止。
之后第二开关晶体管、第一开关晶体管、第三开关晶体管交替将参考信号端的高电位信号提供给扫描信号输出端，使得扫描信号输出端没有不确定状态，输出波形更加稳定。并且，由于第二开关晶体管、第一开关晶体管和第三开关晶体管交替地将扫描信号输出端拉高，因此可以使这三个开关晶体管的工作占空比降低，有利于抑制开关晶体管的阈值电压的漂移，进而可避免由于开关晶体管阈值电压漂移导致的电路不稳定性，进而实现移位寄存器长期工作的可靠性。
基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，如图7所示，包括级联的多个移位寄存器：SR(1)、SR(2)…SR(n)…SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N)，除最后一级移位寄存器SR(N)之外，其余各级移位寄存器SR(n)的扫描信号输出端Out_n均和与其连接的下一级移位寄存器SR(n+1)的第一输入信号端Input1_n+1相连；除第一级移位寄存器SR(1)之外，其余各级移位寄存器SR(n)的扫描信号输出端均Out_n和与其连接的上一级移位寄存器SR(n-1)的第二输入信号端Input2_n-1相连；第一级移位寄存器SR(1)的第一输入信号端Input1_1和最后一级移位寄存器SR(N)的第二输入信号端Input2_N均与帧起始信号端STV相连。
具体地，上述栅极驱动电路中的每个移位寄存器的具体结构与本发明上述移位寄存器在功能和结构上均相同，重复之处不再赘述。
在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图7所示，第3m+1级移位寄存器SR(m)的第一时钟信号端CK1、第3m+2级移位寄存器SR(m)的第二时钟信号端CK2、第3m+3级移位寄存器SR(m)的第三时钟信号端CK3均与第一时钟端CLK1相连用于接收第一时钟信号；第3m+1级移位寄存器SR(m)的第二时钟信号端CK2、第3m+2级移位寄存器SR(m)的第三时钟信号端CK3、第3m+3级移位寄存器SR(m)的第一时钟信号端CK1均与第二时钟端CLK2相连用于接收第二时钟信号；第3m+1级移位寄存器SR(m)的第三时钟信号端CK3、第3m+2级移位寄存器SR(m)的第一时钟信号端CK1、第3m+3级移位寄存器SR(m)的第二时钟信号端CK2均与第三时钟端CLK3相连用于接收第三时钟信号；其中m为0～(N/3-1)的正整数，N为栅极驱动电路中移位寄存器的总数量；
第一时钟信号、第二时钟信号和第三时钟信号的时钟周期宽度相同且有效占空比均为1/3，且当正向扫描时第一时钟信号、第二时钟信号和第三时钟信号依次延迟1/3个时钟周期宽度；当反相扫描时，第三时钟信号、第二时钟信号和第一时钟信号依次延迟1/3个时钟周期宽度。
进一步地，在具体实施时，各级移位寄存器的参考信号端均连接同一电源源，在此不作限定。
当正向扫描时，本发明实施例提供的上述栅极驱动电路的输入输出时序图如图8a所示，第一时钟端CLK1、第二时钟端CLK2和第三时钟端CLK3交替输出有效脉冲信号，从帧起始信号端STV向第一级移位寄存器的第一信号输入端Input1_1输入有效脉冲信号之后，第1级至第N级移位寄存器的扫描信号输出端Out_n(n＝1、2、3、…、N)依次输出扫描信号。
当反向扫描时，本发明实施例提供的上述栅极驱动电路的输入输出时序图如图8b所示，第三时钟端CLK3、第二时钟端CLK2和第一时钟端CLK1交替输出有效脉冲信号，从帧起始信号端STV向第N级移位寄存器的第二信号输入端Input2_N输入有效脉冲信号之后，第N级至第1级移位寄存器的扫描信号输出端Out_n(n＝N、N-1、…、3、2、1)依次输出扫描信号。
基于同一发明构思，本发明实施例还提供了一种上述任一种移位寄存器的驱动方法，包括：输入阶段、输出阶段、复位阶段和保持阶段；其中，
输入阶段，第一输入单元在第一时钟信号端和第一输入信号端的控制下控制第一节点的电位；驱动控制单元在第一节点的控制下将参考信号端的信号提供给第二节点，第一输出单元在第一节点的控制下将第二时钟信号端的信号提供给扫描信号输出端；
输出阶段，驱动控制单元在第一节点的控制下将参考信号端的信号提供给第二节点；第一节点处于浮接状态，第一输出单元保持第一节点与扫描信号输出端之间的电压差稳定，并在第一节点的控制下将第二时钟信号端的信号提供给扫描信号输出端；
复位阶段，第二输入单元在第三时钟信号端和第二输入信号端的控制下控制第一节点的电位；驱动控制单元在第一节点的控制下将参考信号端的信号提供给第二节点；第一输出单元在第一节点的控制下将第二时钟信号端的信号提供给扫描信号输出端；
保持阶段，第二输出单元在第一时钟信号端的控制下将参考信号端的信号提供给扫描信号输出端；或第二节点处于浮接状态，驱动控制单元保持第二时钟信号端与第二节点之间的电压差稳定；第二输出单元在第二节点的控制下将参考信号端的信号提供给扫描信号输出端；或第二输出单元在第三时钟信号端的控制下将参考信号端的信号提供给扫描信号输出端。
基于同一发明构思，本发明实施例还提供了一种上述任一种移位寄存器的驱动方法，输入阶段、输出阶段、复位阶段和保持阶段；其中，
输入阶段，第一输入单元在第一时钟信号端的控制下将第一输入信号端的信号提供给第一节点；驱动控制单元在第一节点的控制下将参考信号端的信号提供给第二节点，第一输出单元在第一节点的控制下将第二时钟信号端的信号提供给扫描信号输出端；
输出阶段，驱动控制单元在第一节点的控制下将参考信号端的信号提供给第二节点；第一节点处于浮接状态，第一输出单元保持第一节点与扫描信号输出端之间的电压差稳定，并在第一节点的控制下将第二时钟信号端的信号提供给扫描信号输出端；
复位阶段，第二输入单元在第三时钟信号端的控制下将第二输入信号端的信号提供给第一节点；驱动控制单元在第一节点的控制下将参考信号端的信号提供给第二节点；第一输出单元在第一节点的控制下将第二时钟信号端的信号提供给扫描信号输出端；
保持阶段，第二输出单元在第一时钟信号端的控制下将参考信号端的信号提供给扫描信号输出端；或第二节点处于浮接状态，驱动控制单元保持第二时钟信号端与第二节点之间的电压差稳定；第二输出单元在第二节点的控制下将参考信号端的信号提供给扫描信号输出端；或第二输出单元在第三时钟信号端的控制下将参考信号端的信号提供给扫描信号输出端。
具体地，本发明实施例提供的上述驱动方法，输入阶段对应实例一和实例二中的T1阶段，输出阶段对应实例一和实例二中的T2阶段，复位阶段对应实例一和实例二中的T3阶段，保持阶段对应实例一和实例二中的T4阶段、T5阶段和T6阶段。
基于同一发明构思，本发明实施例还提供了一种上述任一种移位寄存器的驱动方法，包括：输入阶段、输出阶段、复位阶段和保持阶段；其中，
输入阶段，第二输入单元在第三时钟信号端的控制下将第二输入信号端的信号提供给第一节点；驱动控制单元在第一节点的控制下将参考信号端的信号提供给第二节点，第一输出单元在第一节点的控制下将第二时钟信号端的信号提供给扫描信号输出端；
输出阶段，驱动控制单元在第一节点的控制下将参考信号端的信号提供给第二节点；第一节点处于浮接状态，第一输出单元保持第一节点与扫描信号输出端之间的电压差稳定，并在第一节点的控制下将第二时钟信号端的信号提供给扫描信号输出端；
复位阶段，第一输入单元在第一时钟信号端的控制下将第一输入信号端的信号提供给第一节点；驱动控制单元在第一节点的控制下将参考信号端的信号提供给第二节点；第一输出单元在第一节点的控制下将第二时钟信号端的信号提供给扫描信号输出端；
保持阶段，第二输出单元在第三时钟信号端的控制下将参考信号端的信号提供给扫描信号输出端；或第二节点处于浮接状态，驱动控制单元保持第二时钟信号端与第二节点之间的电压差稳定；第二输出单元在第二节点的控制下将参考信号端的信号提供给扫描信号输出端；或第二输出单元在第一时钟信号端的控制下将参考信号端的信号提供给扫描信号输出端。
本发明实施例提供的一种移位寄存器、其驱动方法及栅极驱动电路，包括第一输入单元、第二输入单元、驱动控制单元、第一输出单元和第二输出单元；其中，第一输入单元用于在第一时钟信号端和第一输入信号端的控制下控制第一节点的电位；第二输入单元用于在第三时钟信号端和第二输入信号端的控制下控制第一节点的电位；驱动控制单元用于控制第一节点与第二节点的电位；第一输出单元用于在第一节点的控制下控制扫描信号输出端的电位；第二输出单元用于在第二节点、第一时钟信号端或第三时钟信号端的控制下控制扫描信号输出端的电位。上述移位寄存器由于第一输入单元与第二输入单元为对称设计，可以通过输入信号端与时钟信号端的信号的时序匹配实现功能互换，因此本发明实施例提供的上述移位寄存器可以实现双向扫描。与现有技术相比不需要设置单独的扫描方向的控制信号，因此有利于窄边框的设计。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种移位寄存器，其特征在于，包括：第一输入单元、第二输入单元、驱动控制单元、第一输出单元和第二输出单元；其中，
所述第一输入单元的第一端与第一输入信号端相连，第二端与第一时钟信号端相连，第三端与第一节点相连；所述第一输入单元用于在所述第一时钟信号端的控制下将所述第一输入信号端的信号提供给所述第一节点；
所述第二输入单元的第一端与第二输入信号端相连，第二端与第三时钟信号端相连，第三端与第一节点相连；所述第二输入单元用于在所述第三时钟信号端的控制下将所述第二输入信号端的信号提供给所述第一节点；
所述驱动控制单元的第一端与所述第一节点相连，第二端与第二节点相连，第三端与参考信号端相连，第四端与第二时钟信号端相连；所述驱动控制单元用于在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点，在所述第二节点的控制下将所述参考信号端的信号提供给所述第一节点，以及在所述第二节点处于浮接状态时保持所述第二时钟信号端与所述第二节点之间的电压差稳定；
所述第一输出单元的第一端与所述第一节点相连，第二端与所述第二时钟信号端相连，第三端与所述移位寄存器的扫描信号输出端相连；所述第一输出单元用于在所述第一节点处于浮接状态时保持所述第一节点与所述扫描信号输出端之间的电压差稳定，以及在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
所述第二输出单元的第一端与所述第二节点相连，第二端与所述第一时钟信号端相连，第三端与所述第三时钟信号端相连，第四端与所述参考信号端相连，第五端与所述扫描信号输出端相连；所述第二输出单元用于在所述第二节点、所述第一时钟信号端或所述第三时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端。
2.如权利要求1所述的移位寄存器，其特征在于，第二输出单元具体包括：第一子单元、第二子单元和第三子单元；其中，
第一子单元的控制端与所述第二节点相连，输入端与所述参考信号端相连，输出端与所述扫描信号输出端相连；所述第一子单元用于在所述第二节点的控制下将所述参考信号端的信号提供给所述扫描信号输出端；
第二子单元的控制端与所述第一时钟信号端相连，输入端与所述参考信号端相连，输出端与所述扫描信号输出端相连；所述第二子单元用于在所述第一时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端；
第三子单元的控制端与所述第三时钟信号端相连，输入端与所述参考信号端相连，输出端与所述扫描信号输出端相连；所述第三子单元用于在所述第三时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端。
3.如权利要求2所述的移位寄存器，其特征在于，所述第一子单元包括第一开关晶体管，其中所述第一开关晶体管的栅极与所述第二节点相连，源极与所述参考信号端相连，漏极与所述扫描信号输出端相连；和/或
所述第二子单元包括第二开关晶体管，其中所述第二开关晶体管的栅极与所述第一时钟信号端相连，源极与所述参考信号端相连，漏极与所述扫描信号输出端相连；和/或
所述第三子单元包括第三开关晶体管，其中所述第三开关晶体管的栅极与所述第三时钟信号端相连，源极与所述参考信号端相连，漏极与所述扫描信号输出端相连。
4.如权利要求3所述的移位寄存器，其特征在于，所述第一输出单元包括：第四开关晶体管；其中，
所述第四开关晶体管的栅极与所述第一节点相连，源极与所述第二时钟信号端相连，漏极与所述扫描信号输出端相连。
5.如权利要求4所述的移位寄存器，其特征在于，所述第一输出单元还包括连接于所述第四开关晶体管的栅极与漏极之间的第一电容。
6.如权利要求4所述的移位寄存器，其特征在于，所述第一开关晶体管、第二开关晶体管和第三开关晶体管的尺寸小于所述第四开关晶体管的尺寸。
7.如权利要求1-6任一项所述的移位寄存器，其特征在于，所述第一输入单元包括：第五开关晶体管；其中，
所述第五开关晶体管的栅极与所述第一时钟信号端相连，源极与所述第一输入信号端相连，漏极与所述第一节点相连。
8.如权利要求1-6任一项所述的移位寄存器，其特征在于，所述第二输入单元包括：第六开关晶体管；其中，
所述第六开关晶体管的栅极与所述第三时钟信号端相连，源极与所述第二输入信号端相连，漏极与所述第一节点相连。
9.如权利要求1-6任一项所述的移位寄存器，其特征在于，所述驱动控制单元包括：第七开关晶体管和第八开关晶体管；其中，
所述第七开关晶体管的栅极与所述第一节点相连，源极与所述参考信号端相连，漏极与所述第二节点相连；
所述第八开关晶体管的栅极与所述第二节点相连，源极与所述参考信号端相连，漏极与所述第一节点相连。
10.如权利要求8所述的移位寄存器，其特征在于，所述驱动控制单元还包括连接于所述所述第二节点与所述第二时钟信号端之间的第二电容。
11.一种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-10任一项所述的移位寄存器；其中，
除最后一级移位寄存器之外，其余各级移位寄存器的扫描信号输出端均和与其连接的下一级移位寄存器的第一输入信号端相连；
除第一级移位寄存器之外，其余各级移位寄存器的扫描信号输出端均和与其连接的上一级移位寄存器的第二输入信号端相连；
第一级移位寄存器的第一输入信号端和最后一级移位寄存器的第二输入信号端均与帧起始信号端相连。
12.如权利要求11所述的栅极驱动电路，其特征在于，第3m+1级移位寄存器的第一时钟信号端、第3m+2级移位寄存器的第二时钟信号端、第3m+3级移位寄存器的第三时钟信号端均与第一时钟端相连用于接收第一时钟信号；第3m+1级移位寄存器的第二时钟信号端、第3m+2级移位寄存器的第三时钟信号端、第3m+3级移位寄存器的第一时钟信号端均与第二时钟端相连用于接收第二时钟信号；第3m+1级移位寄存器的第三时钟信号端、第3m+2级移位寄存器的第一时钟信号端、第3m+3级移位寄存器的第二时钟信号端均与第三时钟端相连用于接收第三时钟信号；其中m为0～(N/3-1)的整数，N为所述栅极驱动电路中移位寄存器的总数量；
所述第一时钟信号、第二时钟信号和第三时钟信号的时钟周期宽度相同且有效占空比均为1/3，且当正向扫描时所述第一时钟信号、所述第二时钟信号和所述第三时钟信号依次延迟1/3个时钟周期宽度；当反相扫描时，所述第三时钟信号、所述第二时钟信号和所述第一时钟信号依次延迟1/3个时钟周期宽度。
13.一种如权利要求1-10任一项所述的移位寄存器的驱动方法，其特征在于，包括：输入阶段、输出阶段、复位阶段和保持阶段；其中，
输入阶段，所述第一输入单元在所述第一时钟信号端的控制下将所述第一输入信号端的信号提供给所述第一节点；所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点，所述第一输出单元在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
输出阶段，所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点；所述第一节点处于浮接状态，所述第一输出单元保持所述第一节点与所述扫描信号输出端之间的电压差稳定，并在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
复位阶段，所述第二输入单元在所述第三时钟信号端的控制下将所述第二输入信号端的信号提供给所述第一节点；所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点；所述第一输出单元在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
保持阶段，所述第二输出单元在所述第一时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端；或所述第二节点处于浮接状态，所述驱动控制单元保持所述第二时钟信号端与所述第二节点之间的电压差稳定；所述第二输出单元在所述第二节点的控制下将所述参考信号端的信号提供给所述扫描信号输出端；或所述第二输出单元在所述第三时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端。
14.一种如权利要求1-10任一项所述的移位寄存器的驱动方法，其特征在于，包括：输入阶段、输出阶段、复位阶段和保持阶段；其中，
输入阶段，所述第二输入单元在所述第三时钟信号端的控制下将所述第二输入信号端的信号提供给所述第一节点；所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点，所述第一输出单元在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
输出阶段，所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点；所述第一节点处于浮接状态，所述第一输出单元保持所述第一节点与所述扫描信号输出端之间的电压差稳定，并在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
复位阶段，所述第一输入单元在所述第一时钟信号端的控制下将所述第一输入信号端的信号提供给所述第一节点；所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点；所述第一输出单元在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
保持阶段，所述第二输出单元在所述第三时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端；或所述第二节点处于浮接状态，所述驱动控制单元保持所述第二时钟信号端与所述第二节点之间的电压差稳定；所述第二输出单元在所述第二节点的控制下将所述参考信号端的信号提供给所述扫描信号输出端；或所述第二输出单元在所述第一时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端。
CN201610006958.0A 2016-01-05 2016-01-05 一种移位寄存器、其驱动方法及栅极驱动电路 Active CN105427825B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610006958.0A CN105427825B (zh) 2016-01-05 2016-01-05 一种移位寄存器、其驱动方法及栅极驱动电路
US15/508,921 US10262615B2 (en) 2016-01-05 2016-05-20 Shift register, driving method, and gate electrode drive circuit
PCT/CN2016/082902 WO2017117895A1 (en) 2016-01-05 2016-05-20 Shift register, driving method, and gate electrode drive circuit
EP16834168.3A EP3400593A4 (en) 2016-01-05 2016-05-20 SHIFT REGISTER, CONTROL METHOD AND GATE ELECTRODE DRIVER SWITCHING

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610006958.0A CN105427825B (zh) 2016-01-05 2016-01-05 一种移位寄存器、其驱动方法及栅极驱动电路

Publications (2)

Publication Number Publication Date
CN105427825A true CN105427825A (zh) 2016-03-23
CN105427825B CN105427825B (zh) 2018-02-16

Family

ID=55505982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610006958.0A Active CN105427825B (zh) 2016-01-05 2016-01-05 一种移位寄存器、其驱动方法及栅极驱动电路

Country Status (4)

Country Link
US (1) US10262615B2 (zh)
EP (1) EP3400593A4 (zh)
CN (1) CN105427825B (zh)
WO (1) WO2017117895A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128348A (zh) * 2016-08-24 2016-11-16 武汉华星光电技术有限公司 扫描驱动电路
CN106910450A (zh) * 2017-04-10 2017-06-30 昆山龙腾光电有限公司 栅极驱动电路和显示装置
WO2017117895A1 (en) * 2016-01-05 2017-07-13 Boe Technology Group Co., Ltd. Shift register, driving method, and gate electrode drive circuit
CN107818749A (zh) * 2016-09-13 2018-03-20 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN108492763A (zh) * 2018-04-10 2018-09-04 上海天马有机发光显示技术有限公司 一种移位寄存器、驱动电路及驱动方法、显示装置
CN108962175A (zh) * 2018-08-06 2018-12-07 深圳市华星光电技术有限公司 Goa电路
CN109147635A (zh) * 2017-06-27 2019-01-04 上海天马有机发光显示技术有限公司 一种移位寄存器、其驱动方法及显示装置
CN109935198A (zh) * 2018-05-31 2019-06-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
WO2019157863A1 (zh) * 2018-02-14 2019-08-22 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置以及驱动方法
CN110197637A (zh) * 2019-06-29 2019-09-03 上海天马微电子有限公司 一种扫描电路、显示面板和显示面板的驱动方法
US20200135287A1 (en) * 2018-10-26 2020-04-30 Boe Technology Group Co., Ltd. Shift register unit and method for driving the same, gate driving circuit, and display apparatus
WO2021136496A1 (zh) * 2020-01-02 2021-07-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US11170707B2 (en) 2018-02-14 2021-11-09 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register unit, gate driving circuit, display device and driving method
US11450252B2 (en) 2018-02-14 2022-09-20 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, gate driving circuit, display apparatus and driving method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106875886B (zh) * 2017-03-02 2019-11-12 京东方科技集团股份有限公司 起始信号生成电路、驱动方法和显示装置
CN106898322B (zh) * 2017-03-29 2020-01-21 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
CN107507567B (zh) * 2017-10-18 2019-06-07 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法及显示装置
CN108877723B (zh) * 2018-07-27 2021-05-28 深圳市华星光电半导体显示技术有限公司 Goa电路及具有该goa电路的液晶显示装置
US10977978B1 (en) * 2020-02-26 2021-04-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit and TFT substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060164376A1 (en) * 2002-09-05 2006-07-27 Samsung Electronics Co., Ltd. Shift resister and liquid crystal display having the same
CN102467891A (zh) * 2010-10-29 2012-05-23 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置及液晶显示器
CN104252853A (zh) * 2014-09-04 2014-12-31 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示器件
CN105096808A (zh) * 2015-09-18 2015-11-25 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105096791A (zh) * 2014-05-08 2015-11-25 上海和辉光电有限公司 多路复用驱动器以及显示装置
CN105096865A (zh) * 2015-08-06 2015-11-25 京东方科技集团股份有限公司 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置
CN105185290A (zh) * 2015-09-06 2015-12-23 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895538B2 (ja) * 2004-06-30 2012-03-14 三星電子株式会社 シフトレジスタ、それを有する表示装置、及び、そのシフトレジスタの駆動方法
TWI387801B (zh) * 2008-07-01 2013-03-01 Chunghwa Picture Tubes Ltd 移位暫存裝置及其方法
KR101022092B1 (ko) * 2009-01-12 2011-03-17 삼성모바일디스플레이주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
CN101783124B (zh) * 2010-02-08 2013-05-08 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示装置
CN102237029B (zh) * 2010-04-23 2013-05-29 北京京东方光电科技有限公司 移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置
CN102467890B (zh) * 2010-10-29 2014-05-07 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置及液晶显示器
JP5758825B2 (ja) * 2012-03-15 2015-08-05 株式会社ジャパンディスプレイ 表示装置、表示方法、および電子機器
CN102867475A (zh) * 2012-09-13 2013-01-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
WO2014054518A1 (ja) 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ
CN102930814A (zh) * 2012-10-29 2013-02-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN102945651B (zh) * 2012-10-31 2015-02-25 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路和显示装置
CN102956186A (zh) * 2012-11-02 2013-03-06 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路与液晶显示器
CN102982777B (zh) * 2012-12-07 2015-10-07 京东方科技集团股份有限公司 显示装置的栅极驱动电路
CN103137061B (zh) * 2013-02-18 2015-12-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN104575436B (zh) * 2015-02-06 2017-04-05 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN105427825B (zh) * 2016-01-05 2018-02-16 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法及栅极驱动电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060164376A1 (en) * 2002-09-05 2006-07-27 Samsung Electronics Co., Ltd. Shift resister and liquid crystal display having the same
CN102467891A (zh) * 2010-10-29 2012-05-23 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置及液晶显示器
CN105096791A (zh) * 2014-05-08 2015-11-25 上海和辉光电有限公司 多路复用驱动器以及显示装置
CN104252853A (zh) * 2014-09-04 2014-12-31 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示器件
CN105096865A (zh) * 2015-08-06 2015-11-25 京东方科技集团股份有限公司 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置
CN105185290A (zh) * 2015-09-06 2015-12-23 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105096808A (zh) * 2015-09-18 2015-11-25 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017117895A1 (en) * 2016-01-05 2017-07-13 Boe Technology Group Co., Ltd. Shift register, driving method, and gate electrode drive circuit
CN106128348B (zh) * 2016-08-24 2018-03-13 武汉华星光电技术有限公司 扫描驱动电路
CN106128348A (zh) * 2016-08-24 2016-11-16 武汉华星光电技术有限公司 扫描驱动电路
CN107818749A (zh) * 2016-09-13 2018-03-20 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN106910450A (zh) * 2017-04-10 2017-06-30 昆山龙腾光电有限公司 栅极驱动电路和显示装置
CN109147635A (zh) * 2017-06-27 2019-01-04 上海天马有机发光显示技术有限公司 一种移位寄存器、其驱动方法及显示装置
CN109147635B (zh) * 2017-06-27 2021-04-16 上海天马有机发光显示技术有限公司 一种移位寄存器、其驱动方法及显示装置
US11735086B2 (en) 2018-02-14 2023-08-22 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, gate driving circuit, display apparatus and driving method
US11688326B2 (en) 2018-02-14 2023-06-27 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, gate driving circuit, display apparatus and driving method
WO2019157863A1 (zh) * 2018-02-14 2019-08-22 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置以及驱动方法
US11475824B2 (en) 2018-02-14 2022-10-18 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, gate driving circuit, display apparatus and driving method
US11450252B2 (en) 2018-02-14 2022-09-20 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, gate driving circuit, display apparatus and driving method
US11170707B2 (en) 2018-02-14 2021-11-09 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register unit, gate driving circuit, display device and driving method
CN108492763A (zh) * 2018-04-10 2018-09-04 上海天马有机发光显示技术有限公司 一种移位寄存器、驱动电路及驱动方法、显示装置
CN109935198A (zh) * 2018-05-31 2019-06-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN108962175A (zh) * 2018-08-06 2018-12-07 深圳市华星光电技术有限公司 Goa电路
US10902931B2 (en) * 2018-10-26 2021-01-26 Boe Technology Group Co., Ltd. Shift register unit and method for driving the same, gate driving circuit, and display apparatus
US20200135287A1 (en) * 2018-10-26 2020-04-30 Boe Technology Group Co., Ltd. Shift register unit and method for driving the same, gate driving circuit, and display apparatus
CN110197637A (zh) * 2019-06-29 2019-09-03 上海天马微电子有限公司 一种扫描电路、显示面板和显示面板的驱动方法
CN110197637B (zh) * 2019-06-29 2022-11-22 上海天马微电子有限公司 一种扫描电路、显示面板和显示面板的驱动方法
WO2021136496A1 (zh) * 2020-01-02 2021-07-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US11741902B2 (en) 2020-01-02 2023-08-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Shift register and driving method thereof, gate driver circuit and display apparatus

Also Published As

Publication number Publication date
EP3400593A1 (en) 2018-11-14
US20180301101A1 (en) 2018-10-18
WO2017117895A1 (en) 2017-07-13
EP3400593A4 (en) 2019-07-10
CN105427825B (zh) 2018-02-16
US10262615B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
CN105427825A (zh) 一种移位寄存器、其驱动方法及栅极驱动电路
CN105185349B (zh) 一种移位寄存器、栅极集成驱动电路及显示装置
CN104134430B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN104700803B (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN105096902A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104700805A (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN105185287A (zh) 一种移位寄存器、栅极驱动电路和相关显示装置
CN105185290A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104700806A (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN104952406B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104978943A (zh) 一种移位寄存器、显示面板的驱动方法及相关装置
CN104966506A (zh) 一种移位寄存器、显示面板的驱动方法及相关装置
CN105047228A (zh) 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN104766586A (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN105096889A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN103000155B (zh) 移位寄存器单元、阵列基板栅极驱动装置及显示设备
CN205069087U (zh) 一种移位寄存器、栅极集成驱动电路及显示装置
CN105118417A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104700769B (zh) 移位寄存器单元、栅极驱动装置以及显示装置
CN105047172A (zh) 移位寄存器、栅极驱动电路、显示屏及其驱动方法
CN102930814A (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN104299590A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN102982777A (zh) 显示装置的栅极驱动电路、开关控制电路及移位寄存器
CN105139798B (zh) 一种用于触摸屏的驱动电路、内嵌式触摸屏及显示装置
CN104778928A (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant