CN106128348A - 扫描驱动电路 - Google Patents
扫描驱动电路 Download PDFInfo
- Publication number
- CN106128348A CN106128348A CN201610718554.4A CN201610718554A CN106128348A CN 106128348 A CN106128348 A CN 106128348A CN 201610718554 A CN201610718554 A CN 201610718554A CN 106128348 A CN106128348 A CN 106128348A
- Authority
- CN
- China
- Prior art keywords
- gate
- controlled switch
- control
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Shift Register Type Memory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种扫描驱动电路,包括级联的多个扫描驱动单元,每一扫描驱动单元包括正反扫电路控制正向或者反向扫描;第一输入电路输出第一输入信号;第二输入电路输出第二输入信号;下拉电路输出第一下拉信号及对第一下拉控制信号点进行下拉或充电,或者输出第二下拉信号及对第二下拉控制信号点进行下拉或充电;第一控制电路对第一上拉控制信号点进行充电或下拉;第二控制电路对第二上拉控制信号点进行充电或下拉;第一输出电路产生第一扫描驱动信号输出给第一扫描线来驱动像素单元;第二输出电路产生第二扫描驱动信号输出给第二扫描线来驱动像素单元,以此实现降低时钟信号的负载及功耗。
Description
技术领域
本发明涉及显示技术领域,特别是涉及一种扫描驱动电路。
背景技术
目前的平面显示装置中采用扫描驱动电路,也就是利用现有薄膜晶体管平面显示器阵列制程将扫描驱动电路制作在阵列基板上,实现对逐行扫描的驱动方式。现有的平面显示装置中每一扫描驱动单元仅驱动一条扫描线,而每一扫描驱动单元均需要设置一个下拉模块来实现对下拉控制信号点的控制,一般平面显示装置中设置诸多条扫描线,这将需要设计诸多扫描驱动单元,也就势必要设置诸多下拉模块,这将造成时钟信号的负载和功耗较大。
发明内容
本发明主要解决的技术问题是提供一种扫描驱动电路,以降低时钟信号的负载和功耗。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种扫描驱动电路,所述扫描驱动电路包括级联的多个扫描驱动单元,每一所述扫描驱动单元包括:
正反扫电路,用于接收第一扫描控制电压、第二扫描控制电压、驱动信号、第一时钟信号、第二时钟信号、第一扫描驱动信号、第二扫描驱动信号及下级扫描驱动信号并输出正反向控制信号以控制所述扫描驱动电路进行正向扫描或者反向扫描;
第一输入电路,用于接收第三时钟信号及从所述正反扫电路接收所述正反向控制信号并输出第一输入信号;
第二输入电路,用于接收第四时钟信号及从所述正反扫电路接收所述正反向控制信号并输出第二输入信号;
下拉电路,用于接收所述正反向控制信号及所述第一输入信号并输出第一下拉信号及对第一下拉控制信号点进行下拉或充电,或者接收所述正反向控制信号及所述第二输入信号并输出第二下拉信号及对第二下拉控制信号点进行下拉或充电;
第一控制电路,用于从所述第一输入电路接收所述第一输入信号并根据所述第一输入信号对第一上拉控制信号点进行充电,或者从所述下拉电路接收所述第一下拉信号并根据所述第一下拉信号对所述第一上拉控制信号点进行下拉;
第二控制电路,用于从所述第二输入电路接收所述第二输入信号并根据所述第二输入信号对第二上拉控制信号点进行充电,或者从所述下拉电路接收所述第二下拉信号并根据所述第二下拉信号对所述第二上拉控制信号点进行下拉;
第一输出电路,用于接收第四时钟信号并根据所述第四时钟信号产生第一扫描驱动信号输出给第一扫描线来驱动像素单元;及
第二输出电路,用于接收第三时钟信号并根据所述第三时钟信号产生第二扫描驱动信号输出给第二扫描线来驱动像素单元。
其中,所述正反扫电路包括第一至第六可控开关,所述第一可控开关的控制端接收所述第一扫描控制电压,所述第一可控开关的第一端接收驱动信号,所述第一可控开关的第二端连接所述第二可控开关的第二端及所述第一输入电路,所述第二可控开关的第一端连接所述第二扫描线用于接收所述第二扫描驱动信号,所述第二可控开关的控制端连接所述第三可控开关的控制端并接收所述第二扫描控制电压,所述第三可控开关的第一端接收所述第一时钟信号,所述第三可控开关的第二端连接所述第四可控开关的第二端及所述下拉电路,所述第四可控开关的第一端接收所述第二时钟信号,所述第四可控开关的控制端连接所述第五可控卡开关的控制端并接收所述第一扫描控制电压,所述第五可控开关的第一端连接所述第一扫描线用以接收所述第一扫描驱动信号,所述第五可控开关的第二端连接所述第六可控开关的第二端及所述第二输入电路,所述第六可控开关的第一端连接下级扫描线用以接收下级扫描驱动信号,所述第六可控开关的控制端接收所述第二扫描控制电压。
其中,所述第一输入电路包括第七可控开关,所述第七可控开关的控制端接收所述第三时钟信号,所述第七可控开关的第一端连接所述第一及第二可控开关的第二端,所述第七可控开关的第二端连接所述下拉电路及所述第一控制电路。
其中,所述下拉电路包括第八至第十五可控开关及第一及第二电容,所述第八可控开关的控制端连接所述第七可控开关的第二端、所述第九可控开关的第一端及所述第一控制电路,所述第八可控开关的第一端接收关闭电压端信号,所述第八可控开关的第二端连接所述第九可控开关的控制端、所述第十可控开关的控制端、所述第十四可控开关的控制端、所述第十五可控开关的控制端、所述第十三可控开关的第一端、所述第十一可控开关的第二端及所述第十二可控开关的第一端,所述第九可控开关的第二端连接所述第十可控开关的第一端、所述第十四可控开关的第二端及所述第十五可控开关的第一端并接收所述关闭电压端信号,所述第十可控开关的第二端连接所述第十三可控开关的控制端、所述第二输入电路及所述第二控制电路,所述第十一可控开关的第一端接收开启电压端信号,所述第十一可控开关的控制端连接所述第十二可控开关的控制端、所述第三及第四可控开关的第二端,所述第十二可控开关的第二端接收所述开启电压端信号,所述第十三可控开关的控制端连接所述第二输入电路、第二控制电路及所述第十可控开关的第二端,所述第十三可控开关的第二端接收所述关闭电压端信号,所述第十四可控开关的第一端连接所述第一输出电路,所述第十五可控开关的第二端连接所述第二输出电路,所述第一电容连接在所述第十一可控开关的第一端与第二端之间,所述第二电容连接在所述第十二可控开关的第一端与第二端之间。
其中,所述第一控制电路包括第十六可控开关,所述第十六可控开关的控制端接收所述开启电压端信号,所述第十六可控开关的第一端连接所述第七可控开关的第二端、所述第八可控开关的控制端及所述第九可控开关的第一端,所述第十六可控开关的第二端连接所述第一输出电路。
其中,所述第一输出电路包括第十七可控开关及第三电容,所述第十七可控开关的控制端连接所述第十六可控开关的第二端,所述第十七可控开关的第一端接收所述第四时钟信号,所述第十七可控开关的第二端连接所述第一扫描线及所述第十四可控开关的第一端,所述第三电容连接在所述第十七可控开关的控制端与第二端之间。
其中,所述第二输入电路包括第十八可控开关,所述第十八可控开关的控制端接收所述第四时钟信号,所述第十八可控开关的第一端连接所述第五及第六可控开关的第二端,所述第十八可控开关的第二端连接所述第十三可控开关的控制端、所述第十可控开关的第二端及所述第二控制电路。
其中,所述第二控制电路包括第十九可控开关,所述第十九可控开关的控制端接收所述开启电压端信号,所述第十九可控开关的第一端连接所述第十可控开关的第二端、所述第十三可控开关的控制端及所述第十八可控开关的第二端,所述第十九可控开关的第二端连接所述第二输出电路。
其中,所述第二输出电路包括第二十可控开关及第四电容,所述第二十可控开关的控制端连接所述第十九可控开关的第二端,所述第二十可控开关的第一端连接所述第二扫描线及所述第十五可控开关的第二端,所述第二十可控开关的第二端接收所述第三时钟信号,所述第四电容连接在所述第二十可控开关的控制端与第一端之间。
其中,所述第一至第二十可控开关为N型薄膜晶体管,所述第一至第二十可控开关的控制端、第一端及第二端分别对应所述N型薄膜晶体管的栅极、漏极及源极;或者所述第一至第二十可控开关为P型薄膜晶体管,所述第一至第二十可控开关的控制端、第一端及第二端分别对应所述P型薄膜晶体管的栅极、漏极及源极。
本发明的有益效果是:区别于现有技术的情况,本发明的扫描驱动电路通过正反扫电路控制扫描驱动电路进行正向或反向扫描,通过第一及第二输入电路及第一及第二控制电路来对第一及第二上拉控制信号点进行充电,并通过设置一个下拉电路来实现对第一及第二下拉控制信号点的下拉控制,通过第一及第二输出电路输出第一及第二扫描驱动信号分别提供给第一及第二扫描线来驱动对应的像素单元,以此降低时钟信号的负载及功耗。
附图说明
图1是现有技术中扫描驱动电路的一个扫描驱动单元的电路图;
图2是现有技术中扫描驱动单元的工作时序图;
图3是本发明的扫描驱动电路的一个扫描驱动单元的第一实施例的电路图;
图4是图3的扫描驱动单元的正向扫描工作时序图;
图5是图3的扫描驱动单元的反向扫描工作时序图;
图6是图3的扫描驱动单元的第一软件仿真结果图;
图7是图3的扫描驱动单元的第二软件仿真结果图;
图8是本发明的扫描驱动电路的一个扫描驱动单元的第二实施例的
电路图。
具体实施方式
请参阅图1,现有技术中平面显示装置中设置有若干条扫描线,也就需要对应这些扫描线设置相应的扫描驱动单元,而现有的每一扫描驱动单元仅驱动一条扫描线,每一扫描驱动单元包括正反扫电路10、输入电路20、下拉电路30、控制电路40及输出电路50,其中,每一扫描驱动单元均包括一个下拉电路用以对下拉控制信号点P1进行控制,这将使得时钟信号CK2及CK4的负载和功耗较大。请继续参阅图2,图2为现有技术中扫描驱动单元的工作时序图。其中,当第一扫描控制电压U2D为高电平且第二扫描控制电压D2U为低电平时,晶体管T1和T3导通,扫描驱动电路处于正向扫描状态,当时钟信号CK1的高电平来临时,驱动信号STV通过晶体管T1、T5和T9对上拉控制信号点Q1进行充电,上拉控制信号点Q1被充至高电平,电容C1维持高电平;同时,晶体管T7导通,实现对下拉控制信号点P1的下拉控制,电容C2维持低电平;此时,晶体管T6和T11处于截止状态。当时钟信号CK3的高电平来临时,扫描线Gate1输出高电平信号,即产生了本级的扫描驱动信号。当时钟信号CK3变成低电平后,时钟信号CK4的高电平信号来临,晶体管T8导通,下拉控制信号点P1被充至高电平,电容C2维持高电平,之后,晶体管T6和T11导通,上拉控制信号点Q1被下拉至低电平,扫描线Gate1的输出信号被下拉至低电平,整个电路处于稳定状态。
当第一扫描控制电压U2D为低电平且第二扫描控制电压D2U为高电平时,晶体管T2和T4导通,扫描驱动电路处于反向扫描状态,当时钟信号CK1的高电平来临时,扫描驱动信号Gate3通过晶体管T2、T5和T9对上拉控制信号点Q1进行充电,上拉控制信号点Q1被充至高电平,电容C1维持高电平;同时,晶体管T7导通,实现对下拉控制信号点P1的下拉控制,电容C2维持低电平;此时,晶体管T6和T11处于截止状态。当时钟信号CK3的高电平来临时,扫描线Gate1输出高电平信号,即产生了本级的扫描驱动信号。当时钟信号CK3变成低电平后,时钟信号CK2的高电平信号来临,此时,晶体管T8导通,下拉控制信号点P1被充至高电平,电容C2维持高电平,之后,晶体管T6和T11导通,上拉控制信号点Q1被下拉至低电平,扫描线Gate1的输出信号被下拉至低电平,整个电路处于稳定状态。其余扫描驱动电路的工作原理与上述相同,在此不再赘述。
请参阅图3,是本发明的扫描驱动电路的一个扫描驱动单元的第一实施例的电路图。在本实施方式中,仅以一个扫描驱动单元(如第一级扫描驱动单元)为例进行说明。如图3所示,本发明的扫描驱动电路包括级联的多个扫描驱动单元,每一所述扫描驱动单元包括:
正反扫电路100,用于接收第一扫描控制电压、第二扫描控制电压、驱动信号、第一时钟信号、第二时钟信号、第一扫描驱动信号、第二扫描驱动信号及下级扫描驱动信号并输出正反向控制信号以控制所述扫描驱动电路进行正向扫描或者反向扫描;
第一输入电路200,用于接收第三时钟信号及从所述正反扫电路100接收所述正反向控制信号并输出第一输入信号;
第二输入电路600,用于接收第四时钟信号及从所述正反扫电路100接收所述正反向控制信号并输出第二输入信号;
下拉电路300,用于接收所述正反向控制信号及所述第一输入信号并输出第一下拉信号及对第一下拉控制信号点进行下拉或充电,或者接收所述正反向控制信号及所述第二输入信号并输出第二下拉信号及对第二下拉控制信号点进行下拉或充电;
第一控制电路400,用于从所述第一输入电路200接收所述第一输入信号并根据所述第一输入信号对第一上拉控制信号点进行充电,或者从所述下拉电路300接收所述第一下拉信号并根据所述第一下拉信号对所述第一上拉控制信号点进行下拉;
第二控制电路700,用于从所述第二输入电路600接收所述第二输入信号并根据所述第二输入信号对第二上拉控制信号点进行充电,或者从所述下拉电路300接收所述第二下拉信号并根据所述第二下拉信号对所述第二上拉控制信号点进行下拉;
第一输出电路500,用于接收第四时钟信号并根据所述第四时钟信号产生第一扫描驱动信号输出给第一扫描线来驱动像素单元;及
第二输出电路800,用于接收第三时钟信号并根据所述第三时钟信号产生第二扫描驱动信号输出给第二扫描线来驱动像素单元。
具体地,所述正反扫电路100包括第一至第六可控开关T1-T6,所述第一可控开关T1的控制端接收所述第一扫描控制电压U2D,所述第一可控开关T1的第一端接收驱动信号STV,所述第一可控开关T1的第二端连接所述第二可控开关T2的第二端及所述第一输入电路200,所述第二可控开关T2的第一端连接所述第二扫描线用以接收所述第二扫描驱动信号,所述第二可控开关T2的控制端连接所述第三可控开关T3的控制端并接收所述第二扫描控制电压D2U,所述第三可控开关T3的第一端接收所述第一时钟信号,所述第三可控开关T3的第二端连接所述第四可控开关T4的第二端及所述下拉电路300,所述第四可控开关T4的第一端接收所述第二时钟信号,所述第四可控开关T4的控制端连接所述第五可控开关T5的控制端并接收所述第一扫描控制电压U2D,所述第五可控开关T5的第一端连接所述第一扫描线用以接收所述第一扫描驱动信号,所述第五可控开关T5的第二端连接所述第六可控开关T6的第二端及所述第二输入电路600,所述第六可控开关T6的第一端连接所述下级扫描线用以接收下级扫描驱动信号,所述第六可控开关T6的控制端接收所述第二扫描控制电压D2U。
所述第一输入电路200包括第七可控开关T7,所述第七可控开关T7的控制端接收所述第三时钟信号,所述第七可控开关T7的第一端连接所述第一可控开关T1的第二端及第二可控开关T2的第二端,所述第七可控开关T7的第二端连接所述下拉电路300及所述第一控制电路400。
所述下拉电路300包括第八至第十五可控开关T8-T15及第一及第二电容C1-C2,所述第八可控开关T8的控制端连接所述第七可控开关T7的第二端、所述第九可控开关T9的第一端及所述第一控制电路400,所述第八可控开关T8的第一端接收关闭电压端信号VGL,所述第八可控开关T8的第二端连接所述第九可控开关T9的控制端、所述第十可控开关T10的控制端、所述第十四可控开关T14的控制端、所述第十五可控开关T15的控制端、所述第十三可控开关T13的第一端、所述第十一可控开关T11的第二端及所述第十二可控开关T12的第一端,所述第九可控开关T9的第二端连接所述第十可控开关T10的第一端、所述第十四可控开关T14的第二端及所述第十五可控开关T15的第一端并接收所述关闭电压端信号VGL,所述第十可控开关T10的第二端连接所述第十三可控开关T13的控制端、所述第二输入电路600及所述第二控制电路700,所述第十一可控开关T11的第一端接收开启电压端信号VGH,所述第十一可控开关T11的控制端连接所述第十二可控开关T12的控制端、所述第三可控开关T3的第二端及第四可控开关T4的第二端,所述第十二可控开关T12的第二端接收所述开启电压端信号VGH,所述第十三可控开关T13的控制端连接所述第二输入电路600、第二控制电路700及所述第十可控开关T10的第二端,所述第十三可控开关T13的第二端接收所述关闭电压端信号VGL,所述第十四可控开关T14的第一端连接所述第一输出电路500,所述第十五可控开关T15的第二端连接所述第二输出电路800,所述第一电容C1连接在所述第十一可控开关T11的第一端与第二端之间,所述第二电容C2连接在所述第十二可控开关T12的第一端与第二端之间。
所述第一控制电路400包括第十六可控开关T16,所述第十六可控开关T16的控制端接收所述开启电压端信号VGH,所述第十六可控开关T16的第一端连接所述第七可控开关T7的第二端、所述第八可控开关T8的控制端及所述第九可控开关T9的第一端,所述第十六可控开关T16的第二端连接所述第一输出电路500。
所述第一输出电路500包括第十七可控开关T17及第三电容C3,所述第十七可控开关T17的控制端连接所述第十六可控开关T16的第二端,所述第十七可控开关T17的第一端接收所述第四时钟信号,所述第十七可控开关T17的第二端连接所述第一扫描线及所述第十四可控开关T14的第一端,所述第三电容C3连接在所述第十七可控开关T17的控制端与第二端之间。
所述第二输入电路600包括第十八可控开关T18,所述第十八可控开关T18的控制端接收所述第四时钟信号,所述第十八可控开关T18的第一端连接所述第五可控开关T5的第二端及第六可控开关T6的第二端,所述第十八可控开关T18的第二端连接所述第十三可控开关T13的控制端、所述第十可控开关T10的第二端及所述第二控制电路700。
所述第二控制电路700包括第十九可控开关T19,所述第十九可控开关T19的控制端接收所述开启电压端信号VGH,所述第十九可控开关T19的第一端连接所述第十可控开关T10的第二端、所述第十三可控开关T13的控制端及所述第十八可控开关T18的第二端,所述第十九可控开关T19的第二端连接所述第二输出电路800。
所述第二输出电路800包括第二十可控开关T20及第四电容C4,所述第二十可控开关T20的控制端连接所述第十九可控开关T19的第二端,所述第二十可控开关T20的第一端连接所述第二扫描线及所述第十五可控开关T15的第二端,所述第二十可控开关T20的第二端接收所述第三时钟信号,所述第四电容C4连接在所述第二十可控开关T20的控制端与第一端之间。
在本实施例中,所述第一至第二十可控开关T1-T20为N型薄膜晶体管,所述第一至第二十可控开关T1-T20的控制端、第一端及第二端分别对应所述N型薄膜晶体管的栅极、漏极及源极。在其他实施例中,所述第一至第二十可控开关也可为其他类型的开关,只要能实现本发明的目的即可。
具体地,所述第一时钟信号为第一时钟信号CK4,所述第二时钟信号为第二时钟信号CK2,所述第三时钟信号为第三时钟信号CK1,所述第四时钟信号为第四时钟信号CK3,所述第一上拉控制信号点为上拉控制信号点Q1,所述第二上拉控制信号点为上拉控制信号点Q3,所述第一下拉控制信号点为第一下拉控制信号点P1,所述第二下拉控制信号点为第二下拉控制信号点P3,所述驱动信号为驱动信号STV,所述第一扫描线为第一扫描线Gate1,所述第二扫描线为第二扫描线Gate3,所述下级扫描线为下级扫描线Gate5。
在所述扫描驱动电路驱动架构设计时,每一级扫描驱动单元的接收的第三时钟信号CK1及第四时钟信号CK3顺序不改变,而接收的第二时钟信号CK2及第一时钟信号CK4要每一级进行互换一次。如第一级扫描驱动单元的第三可控开关T3的第一端接收第一时钟信号CK4,第四可控开关T4的第一端接收第二时钟信号CK2,那么在第二级扫描驱动单元中,则第三可控开关T3的第一端接收第二时钟信号CK2,第四可控开关T4的第一端接收第一时钟信号CK4。
请参阅图4至图7,是本发明扫描驱动电路的工作时序图及软件仿真图。根据图4至图7可以得到所述扫描驱动电路的工作原理如下:下面以一个扫描驱动单元(第一级扫描驱动单元)为例进行说明。当所述第一扫描控制电压U2D为高电平且所述第二扫描驱动电压D2U为低电平时,所述第一可控开关T1、所述第四可控开关T4和所述第五可控开关T5导通,所述扫描驱动电路处于正向扫描状态,当第三时钟信号CK1的高电平来临时,驱动信号STV通过第一可控开关T1、第七可控开关T7和第十六可控开关T16对第一上拉控制信号点Q1进行充电,第一上拉控制信号点Q1被充至高电平,第三电容C3维持高电平;同时,第八可控开关T8导通,实现对第一下拉控制信号点P1的下拉控制,第一电容C1维持低电平;此时,第九可控开关T9和第十四可控开关T14处于截止状态。当第四时钟信号CK3的高电平来临时,第一扫描线Gate1输出高电平信号,即产生了第一扫描驱动信号。同时,由于第四时钟信号CK3为高电平,故第十八可控开关T18导通,第一扫描线Gate1输出的第一扫描驱动信号通过第五可控开关T5、第十八可控开关T18和第十九可控开关T19对第二上拉控制信号点Q3进行充电,第二上拉控制信号点Q3被充至高电平,第四电容C4维持高电平;同时,第十三可控开关T13导通,实现对第二下拉控制信号点P3的下拉控制,第二电容C2维持低电平;此时,第十可控开关T10和第十五可控开关T15处于截止状态。当下一个周期的第三时钟信号CK1的高电平来临时,第二扫描线Gate3输出高电平信号,即产生了第二扫描驱动信号。当第二个周期的第三时钟信号CK1变成低电平后,第二时钟信号CK2的高电平信号来临,第十一可控开关T11和第十二可控开关T12导通,第一下拉控制信号点P1和第二下拉控制信号点P3被充至高电平,第一电容C1和第二电容C2维持高电平;之后,第九可控开关T9、第十四可控开关T14、第十可控开关T10和第十五可控开关T15均导通,第一上拉控制信号点Q1及第二上拉控制信号点Q3均被下拉至低电平,第一扫描线Gate1和第二扫描线Gate3的输出信号被下拉至低电平,整个电路处于稳定状态。
当所述第一扫描控制电压U2D为低电平且所述第二扫描驱动电压D2U为高电平时,所述第二可控开关T1、所述第三可控开关T3和所述第六可控开关T6导通,所述扫描驱动电路处于反向扫描状态,当第四时钟信号CK3的高电平来临时,下级扫描驱动信号Gate5通过第六可控开关T6、第十八可控开关T18和第十九可控开关T19对第二上拉控制信号点Q3进行充电,第二上拉控制信号点Q3被充至高电平,第四电容C4维持高电平;同时,第十三可控开关T13导通,实现对第二下拉控制信号点P3的下拉控制,第二电容C2维持低电平;此时,第十可控开关T10和第十五可控开关T15处于截止状态。当第三时钟信号CK1的高电平来临时,第二扫描线Gate3输出高电平信号,即产生了第二扫描驱动信号。同时,由于第三时钟信号CK1为高电平,故第七可控开关T7导通,第二扫描线Gate3输出的第二扫描驱动信号通过第二可控开关T2、第七可控开关T7和第十六可控开关T16对第一上拉控制信号点Q1进行充电,第一上拉控制信号点Q1被充至高电平,第三电容C3维持高电平;同时,第八可控开关T8导通,实现对第一下拉控制信号点P1的下拉控制,第一电容C1维持低电平;此时,第九可控开关T9和第十四可控开关T14处于截止状态。当下一个周期的第四时钟信号CK3的高电平来临时,第一扫描线Gate1输出高电平信号,即产生了第一扫描驱动信号。当第二个周期的第四时钟信号CK3变成低电平后,第一时钟信号CK4的高电平信号来临,第十一可控开关T11及第十二可控开关T12导通,第一下拉控制信号点P1和第二下拉控制信号点P3被充至高电平,第一电容C1和第二电容C2维持高电平;之后,第九可控开关T9、第十四可控开关T14、第十可控开关T10和第十五可控开关T15均导通,第一上拉控制信号点Q1及第二上拉控制信号点Q3均被下拉至低电平,第一扫描线Gate1和第二扫描线Gate3的输出信号被下拉至低电平,整个电路处于稳定状态。其余扫描驱动单元的工作原理与上述相同,在此不再赘述。
请参阅图8,是本发明的扫描驱动电路的一个扫描驱动单元的第二实施例的电路图。所述扫描驱动单元的第二实施例与上述扫描驱动单元的第一实施例的区别之处在于:所述第一至第二十可控开关T1-T20为P型薄膜晶体管,所述第一至第二十可控开关T1-T20的控制端、第一端及第二端分别对应所述P型薄膜晶体管的栅极、漏极及源极。在其他实施例中,所述第一至第十三可控开关也可为其他类型的开关,只要能实现本发明的目的即可。
本发明的扫描驱动电路通过正反扫电路控制扫描驱动电路进行正向或反向扫描,通过第一及第二输入电路及第一及第二控制电路来对第一及第二上拉控制信号点进行充电,并通过设置一个下拉电路来实现对第一及第二下拉控制信号点的下拉控制,通过第一及第二输出电路输出第一及第二扫描驱动信号分别提供给第一及第二扫描线来驱动对应的像素单元,以此降低时钟信号的负载及功耗。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种扫描驱动电路,其特征在于,所述扫描驱动电路包括级联的多个扫描驱动单元,每一所述扫描驱动单元包括:
正反扫电路,用于接收第一扫描控制电压、第二扫描控制电压、驱动信号、第一时钟信号、第二时钟信号、第一扫描驱动信号、第二扫描驱动信号及下级扫描驱动信号并输出正反向控制信号以控制所述扫描驱动电路进行正向扫描或者反向扫描;
第一输入电路,用于接收第三时钟信号及从所述正反扫电路接收所述正反向控制信号并输出第一输入信号;
第二输入电路,用于接收第四时钟信号及从所述正反扫电路接收所述正反向控制信号并输出第二输入信号;
下拉电路,用于接收所述正反向控制信号及所述第一输入信号并输出第一下拉信号及对第一下拉控制信号点进行下拉或充电,或者接收所述正反向控制信号及所述第二输入信号并输出第二下拉信号及对第二下拉控制信号点进行下拉或充电;
第一控制电路,用于从所述第一输入电路接收所述第一输入信号并根据所述第一输入信号对第一上拉控制信号点进行充电,或者从所述下拉电路接收所述第一下拉信号并根据所述第一下拉信号对所述第一上拉控制信号点进行下拉;
第二控制电路,用于从所述第二输入电路接收所述第二输入信号并根据所述第二输入信号对第二上拉控制信号点进行充电,或者从所述下拉电路接收所述第二下拉信号并根据所述第二下拉信号对所述第二上拉控制信号点进行下拉;
第一输出电路,用于接收第四时钟信号并根据所述第四时钟信号产生第一扫描驱动信号输出给第一扫描线来驱动像素单元;及
第二输出电路,用于接收第三时钟信号并根据所述第三时钟信号产生第二扫描驱动信号输出给第二扫描线来驱动像素单元。
2.根据权利要求1所述的扫描驱动电路,其特征在于,所述正反扫电路包括第一至第六可控开关,所述第一可控开关的控制端接收所述第一扫描控制电压,所述第一可控开关的第一端接收驱动信号,所述第一可控开关的第二端连接所述第二可控开关的第二端及所述第一输入电路,所述第二可控开关的第一端连接所述第二扫描线用于接收所述第二扫描驱动信号,所述第二可控开关的控制端连接所述第三可控开关的控制端并接收所述第二扫描控制电压,所述第三可控开关的第一端接收所述第一时钟信号,所述第三可控开关的第二端连接所述第四可控开关的第二端及所述下拉电路,所述第四可控开关的第一端接收所述第二时钟信号,所述第四可控开关的控制端连接所述第五可控卡开关的控制端并接收所述第一扫描控制电压,所述第五可控开关的第一端连接所述第一扫描线用以接收所述第一扫描驱动信号,所述第五可控开关的第二端连接所述第六可控开关的第二端及所述第二输入电路,所述第六可控开关的第一端连接下级扫描线用以接收下级扫描驱动信号,所述第六可控开关的控制端接收所述第二扫描控制电压。
3.根据权利要求2所述的扫描驱动电路,其特征在于,所述第一输入电路包括第七可控开关,所述第七可控开关的控制端接收所述第三时钟信号,所述第七可控开关的第一端连接所述第一及第二可控开关的第二端,所述第七可控开关的第二端连接所述下拉电路及所述第一控制电路。
4.根据权利要求3所述的扫描驱动电路,其特征在于,所述下拉电路包括第八至第十五可控开关及第一及第二电容,所述第八可控开关的控制端连接所述第七可控开关的第二端、所述第九可控开关的第一端及所述第一控制电路,所述第八可控开关的第一端接收关闭电压端信号,所述第八可控开关的第二端连接所述第九可控开关的控制端、所述第十可控开关的控制端、所述第十四可控开关的控制端、所述第十五可控开关的控制端、所述第十三可控开关的第一端、所述第十一可控开关的第二端及所述第十二可控开关的第一端,所述第九可控开关的第二端连接所述第十可控开关的第一端、所述第十四可控开关的第二端及所述第十五可控开关的第一端并接收所述关闭电压端信号,所述第十可控开关的第二端连接所述第十三可控开关的控制端、所述第二输入电路及所述第二控制电路,所述第十一可控开关的第一端接收开启电压端信号,所述第十一可控开关的控制端连接所述第十二可控开关的控制端、所述第三及第四可控开关的第二端,所述第十二可控开关的第二端接收所述开启电压端信号,所述第十三可控开关的控制端连接所述第二输入电路、第二控制电路及所述第十可控开关的第二端,所述第十三可控开关的第二端接收所述关闭电压端信号,所述第十四可控开关的第一端连接所述第一输出电路,所述第十五可控开关的第二端连接所述第二输出电路,所述第一电容连接在所述第十一可控开关的第一端与第二端之间,所述第二电容连接在所述第十二可控开关的第一端与第二端之间。
5.根据权利要求4所述的扫描驱动电路,其特征在于,所述第一控制电路包括第十六可控开关,所述第十六可控开关的控制端接收所述开启电压端信号,所述第十六可控开关的第一端连接所述第七可控开关的第二端、所述第八可控开关的控制端及所述第九可控开关的第一端,所述第十六可控开关的第二端连接所述第一输出电路。
6.根据权利要求5所述的扫描驱动电路,其特征在于,所述第一输出电路包括第十七可控开关及第三电容,所述第十七可控开关的控制端连接所述第十六可控开关的第二端,所述第十七可控开关的第一端接收所述第四时钟信号,所述第十七可控开关的第二端连接所述第一扫描线及所述第十四可控开关的第一端,所述第三电容连接在所述第十七可控开关的控制端与第二端之间。
7.根据权利要求6所述的扫描驱动电路,其特征在于,所述第二输入电路包括第十八可控开关,所述第十八可控开关的控制端接收所述第四时钟信号,所述第十八可控开关的第一端连接所述第五及第六可控开关的第二端,所述第十八可控开关的第二端连接所述第十三可控开关的控制端、所述第十可控开关的第二端及所述第二控制电路。
8.根据权利要求7所述的扫描驱动电路,其特征在于,所述第二控制电路包括第十九可控开关,所述第十九可控开关的控制端接收所述开启电压端信号,所述第十九可控开关的第一端连接所述第十可控开关的第二端、所述第十三可控开关的控制端及所述第十八可控开关的第二端,所述第十九可控开关的第二端连接所述第二输出电路。
9.根据权利要求8所述的扫描驱动电路,其特征在于,所述第二输出电路包括第二十可控开关及第四电容,所述第二十可控开关的控制端连接所述第十九可控开关的第二端,所述第二十可控开关的第一端连接所述第二扫描线及所述第十五可控开关的第二端,所述第二十可控开关的第二端接收所述第三时钟信号,所述第四电容连接在所述第二十可控开关的控制端与第一端之间。
10.根据权利要求9所述的扫描驱动电路,其特征在于,所述第一至第二十可控开关为N型薄膜晶体管,所述第一至第二十可控开关的控制端、第一端及第二端分别对应所述N型薄膜晶体管的栅极、漏极及源极;或者所述第一至第二十可控开关为P型薄膜晶体管,所述第一至第二十可控开关的控制端、第一端及第二端分别对应所述P型薄膜晶体管的栅极、漏极及源极。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610718554.4A CN106128348B (zh) | 2016-08-24 | 2016-08-24 | 扫描驱动电路 |
US15/316,158 US10089919B2 (en) | 2016-08-24 | 2016-11-16 | Scanning driving circuits |
PCT/CN2016/106042 WO2018035995A1 (zh) | 2016-08-24 | 2016-11-16 | 扫描驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610718554.4A CN106128348B (zh) | 2016-08-24 | 2016-08-24 | 扫描驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106128348A true CN106128348A (zh) | 2016-11-16 |
CN106128348B CN106128348B (zh) | 2018-03-13 |
Family
ID=57275066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610718554.4A Active CN106128348B (zh) | 2016-08-24 | 2016-08-24 | 扫描驱动电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10089919B2 (zh) |
CN (1) | CN106128348B (zh) |
WO (1) | WO2018035995A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107274832A (zh) * | 2017-08-15 | 2017-10-20 | 深圳市华星光电半导体显示技术有限公司 | 驱动电路及显示装置 |
US10991310B2 (en) | 2018-01-31 | 2021-04-27 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Driving circuit and display device |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106128403B (zh) * | 2016-09-05 | 2018-10-23 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极扫描电路 |
CN108346395B (zh) * | 2017-01-24 | 2020-04-21 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
KR20180096843A (ko) * | 2017-02-20 | 2018-08-30 | 삼성디스플레이 주식회사 | 스테이지 회로 및 이를 이용한 주사 구동부 |
US10991331B2 (en) * | 2018-10-31 | 2021-04-27 | HKC Corporation Limited | Driving circuit and driving method for display panel and display device |
CN111128084A (zh) * | 2018-10-31 | 2020-05-08 | 惠科股份有限公司 | 一种显示面板的驱动电路、驱动方法及显示装置 |
CN111081183B (zh) * | 2019-12-19 | 2023-07-25 | 武汉华星光电技术有限公司 | Goa器件及显示面板 |
KR20220016350A (ko) * | 2020-07-30 | 2022-02-09 | 삼성디스플레이 주식회사 | 스캔 드라이버 및 표시 장치 |
CN112735320B (zh) * | 2021-01-12 | 2024-01-16 | 福建华佳彩有限公司 | 一种提高输出波形稳定性的gip电路及驱动方法 |
KR20220137209A (ko) * | 2021-04-01 | 2022-10-12 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110228894A1 (en) * | 2010-03-19 | 2011-09-22 | Au Optronics Corp. | Shift register circuit and gate driving circuit |
CN102237031A (zh) * | 2010-05-07 | 2011-11-09 | 乐金显示有限公司 | 选通移位寄存器和使用该选通移位寄存器的显示装置 |
CN103310755A (zh) * | 2013-07-03 | 2013-09-18 | 深圳市华星光电技术有限公司 | 阵列基板行驱动电路 |
CN104835476A (zh) * | 2015-06-08 | 2015-08-12 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板 |
CN105047174A (zh) * | 2015-09-16 | 2015-11-11 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置 |
CN105427825A (zh) * | 2016-01-05 | 2016-03-23 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法及栅极驱动电路 |
CN105761663A (zh) * | 2016-05-19 | 2016-07-13 | 上海中航光电子有限公司 | 移位寄存器单元、栅极驱动电路及显示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100599386B1 (ko) * | 2004-02-11 | 2006-07-12 | 엘지전자 주식회사 | 서로 상이한 인터페이스간 호환성을 가지는 tft-lcd구동시스템 |
JP4437464B2 (ja) * | 2005-06-01 | 2010-03-24 | 株式会社ルネサステクノロジ | 半導体装置及びデータ処理システム |
-
2016
- 2016-08-24 CN CN201610718554.4A patent/CN106128348B/zh active Active
- 2016-11-16 US US15/316,158 patent/US10089919B2/en active Active
- 2016-11-16 WO PCT/CN2016/106042 patent/WO2018035995A1/zh active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110228894A1 (en) * | 2010-03-19 | 2011-09-22 | Au Optronics Corp. | Shift register circuit and gate driving circuit |
CN102237031A (zh) * | 2010-05-07 | 2011-11-09 | 乐金显示有限公司 | 选通移位寄存器和使用该选通移位寄存器的显示装置 |
CN103310755A (zh) * | 2013-07-03 | 2013-09-18 | 深圳市华星光电技术有限公司 | 阵列基板行驱动电路 |
CN104835476A (zh) * | 2015-06-08 | 2015-08-12 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板 |
CN105047174A (zh) * | 2015-09-16 | 2015-11-11 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置 |
CN105427825A (zh) * | 2016-01-05 | 2016-03-23 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法及栅极驱动电路 |
CN105761663A (zh) * | 2016-05-19 | 2016-07-13 | 上海中航光电子有限公司 | 移位寄存器单元、栅极驱动电路及显示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107274832A (zh) * | 2017-08-15 | 2017-10-20 | 深圳市华星光电半导体显示技术有限公司 | 驱动电路及显示装置 |
US10991310B2 (en) | 2018-01-31 | 2021-04-27 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Driving circuit and display device |
Also Published As
Publication number | Publication date |
---|---|
CN106128348B (zh) | 2018-03-13 |
WO2018035995A1 (zh) | 2018-03-01 |
US20180190181A1 (en) | 2018-07-05 |
US10089919B2 (en) | 2018-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106128348B (zh) | 扫描驱动电路 | |
CN106023936B (zh) | 扫描驱动电路及具有该电路的平面显示装置 | |
CN104505049B (zh) | 一种栅极驱动电路 | |
CN106057131B (zh) | 扫描驱动电路及具有该电路的平面显示装置 | |
CN105118419B (zh) | 一种显示装置、tft基板及goa驱动电路 | |
CN104299583B (zh) | 一种移位寄存器及其驱动方法、驱动电路和显示装置 | |
CN103345941B (zh) | 移位寄存器单元及驱动方法、移位寄存器电路及显示装置 | |
CN104392686B (zh) | 移位寄存单元及驱动电路及显示装置 | |
CN105047174B (zh) | 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置 | |
CN106297636B (zh) | 平面显示装置及其扫描驱动电路 | |
CN106098016B (zh) | 扫描驱动电路及具有该电路的平面显示装置 | |
CN106098002B (zh) | 扫描驱动电路及具有该电路的平面显示装置 | |
CN104952406B (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
CN106297630B (zh) | 扫描驱动电路及具有该电路的平面显示装置 | |
CN110136653A (zh) | 移位寄存器、栅极驱动电路及显示装置 | |
CN103761944A (zh) | 一种栅极驱动电路、显示装置及驱动方法 | |
CN104732904B (zh) | 显示器及其栅极驱动电路和栅极驱动单元电路 | |
CN105139816A (zh) | 栅极驱动电路 | |
CN107123391A (zh) | 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置 | |
CN105976751A (zh) | 扫描驱动电路及具有该电路的平面显示装置 | |
CN107016971A (zh) | 一种扫描电路单元、栅极驱动电路及扫描信号控制方法 | |
CN105761663A (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
CN104637430B (zh) | 栅极驱动电路及显示装置 | |
CN107221299A (zh) | 一种goa电路及液晶显示器 | |
CN105931601A (zh) | 一种驱动电路单元及其驱动方法及行栅极驱动集成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |