CN106128403B - 移位寄存器单元、栅极扫描电路 - Google Patents

移位寄存器单元、栅极扫描电路 Download PDF

Info

Publication number
CN106128403B
CN106128403B CN201610802114.7A CN201610802114A CN106128403B CN 106128403 B CN106128403 B CN 106128403B CN 201610802114 A CN201610802114 A CN 201610802114A CN 106128403 B CN106128403 B CN 106128403B
Authority
CN
China
Prior art keywords
node
connection
direct current
pressure side
scanning pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610802114.7A
Other languages
English (en)
Other versions
CN106128403A (zh
Inventor
王继国
李付强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610802114.7A priority Critical patent/CN106128403B/zh
Publication of CN106128403A publication Critical patent/CN106128403A/zh
Priority to PCT/CN2017/093354 priority patent/WO2018040768A1/zh
Priority to US15/749,361 priority patent/US20190013083A1/en
Application granted granted Critical
Publication of CN106128403B publication Critical patent/CN106128403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供了一种移位寄存器单元、栅极扫描电路。该移位寄存器单元中，在第一扫描脉冲输入端为第一电平时，通过第一直流电压端拉高第一节点的电压，实现正向扫描；在第二扫描脉冲输入端为第一电平时，通过第二直流电压端拉高第一节点的电压，实现反向扫描，从而使得本发明提供的移位寄存器能够支持对栅线的双向扫描。此外，每一级移位寄存器单元还具有两个扫描脉冲输出端，在第一扫描脉冲输出端向第N级像素单元输出栅极驱动信号的下一个时间阶段，第二扫描脉冲输出端可以向第N+1行像素单元输出栅极电压，从而可以同一级移位寄存器控制两行像素的开启，有效提高显示的灵活性，满足各种不同状态的显示需求。

Description

移位寄存器单元、栅极扫描电路
技术领域
本发明涉及显示技术领域，尤其是涉及一种移位寄存器单元、栅极扫描电路。
背景技术
GOA(Gate Driver On Array，栅极驱动电路集成到阵列基板上)是实现显示装置窄边化的一种重要手段。一般的，集成到阵列基板上的栅极驱动电路由多级的移位寄存器单元组成，每一级移位寄存器单元依次移位输出一个扫描脉冲到各行像素单元中的薄膜晶体管的栅极上，使得对应的薄膜晶体管导通，从而实现对各行像素单元的驱动过程。
现有技术中常见的栅极驱动电路中的移位寄存器单元主要由薄膜晶体管和电容器件构成.对于每一级移位寄存器单元来说，其本次输出扫描脉冲output(n)作为下一级移位寄存器单元的输入input(n+1)，为下一级移位寄存器单元提供初始电压，也就是说现有的栅极驱动电路只能实现对栅线的正向扫描，即从G(1)到G(N)方向的扫描。
然而，在实际应用过程中，经常对栅线进行正向扫描可能会使得前几级的移位寄存器单元中的器件损耗，降低显示面板的使用寿命。此外，栅极驱动电路在对栅线进行扫描时可依次点亮TFT面板中每一行液晶单元的显示点，且每次只有一行液晶单元的显示点亮，其他行不点亮，直到TFT面板中最后一行液晶单元的显示点被点亮，再重新从TFT面板中第一行液晶单元的显示点开始重复执行，这种显示方式相对单一，显示的灵活性差，无法满足各种不同状态的显示需求。
发明内容
本发明的一个目的在于提供一种新型的移位寄存器单元，用以解决现有的包含移位寄存器单元的栅极驱动电路在对栅线进行扫描采用正向逐行扫描的方式，使得显示方式相对单一、灵活性差，无法满足各种不同状态的显示需求的问题。
为解决上述问题，本发明提供了一种移位寄存器单元、栅极扫描电路。
第一方面，本发明提供了一种移位寄存器单元，包括：
输入模块，连接第一直流电压端、第二直流电压端、第三直流电压端、第一扫描脉冲输入端、第二扫描脉冲输入端和第一节点；用于在第一扫描脉冲输入端为第一电平时，将第一节点与第一直流电压端导通；在第二扫描脉冲输入端为第一电平时，将第一节点与第二直流电压端导通；
第一储能模块，连接第一节点，用于在第一节点悬浮时，维持第一节点的电荷；
第二储能模块，连接第三节点，用于在第三节点悬浮时，维持第三节点的电荷；
第一输出模块，连接第一节点、第一时钟信号端和第一扫描脉冲输出端，用于在第一节点为第一电平时，将第一扫描脉冲输出端与第一时钟信号端导通；
第二输出模块，连接第一节点、第二时钟信号端和第二扫描脉冲输出端，用于在第一节点为第一电平时，将第二扫描脉冲输出端与第二时钟信号端导通；
复位模块，连接第一节点、第三节点、第四直流电压端、第一扫描脉冲输出端、第二扫描脉冲输出端；用于在第三节点为第一电平时，将第一节点、第一扫描脉冲输出端、第二扫描脉冲输出端与第四直流电压端导通；
第三节点电平控制模块，连接第三直流电压端、第四直流电压端、第一节点、第三节点、第四节点；用于在第四节点为第一电平时，将第三节点与第三直流电压端导通，在第一节点为第一电平时，将第三节点与第四直流电压端导通；
第四节点电平控制模块，连接第一直流电压端、第二直流电压端、第三时钟信号端、第四节点；用于在第一直流电压端为第一电平时，将第四节点与第三时钟信号端导通；在第二直流电压端为第一电平时，将第四节点与第三时钟信号端导通。
可选地，还包括：
重置模块，连接第三节点、重置使能控制端、第三直流电压端、第四直流电压端、第一扫描脉冲输出端和第二扫描脉冲输出端；用于在重置使能控制端为第一电平时，将第三节点与第四直流电压端导通，将第一扫描脉冲输出端和第二扫描脉冲输出端与第三直流电压端导通。
可选地，所述重置模块包括第一晶体管、第二晶体管和第三晶体管；
所述第一晶体管的栅极连接重置使能控制端，源极和漏极中的一个连接第四直流电压端，另一个连接第三节点；
所述第二晶体管的栅极连接重置使能控制端，源极和漏极中的一个连接第三直流电压端，另一个连接第一扫描脉冲输出端；
所述第三晶体管的栅极连接重置使能控制端，源极和漏极中的一个连接第三直流电压端，另一个连接第二扫描脉冲输出端。
可选地，所述输入模块包括第四晶体管、第五晶体管和传输模块；所述第四晶体管的栅极连接第一扫描脉冲输入端、源极和漏极中的一个连接第一直流电压端，另一个连接第一节点；
所述第五晶体管的栅极连接第二扫描脉冲输入端、源极和漏极中的一个连接第二直流电压端，另一个连接第一节点；
所述传输模块包括：第六晶体管，所述第六晶体管的栅极连接第三直流电压端、源极和漏极中的一个连接第二节点，另一个连接第一节点。
可选地，第一储能模块包括第一电容，所述第一电容的一端连接第一节点，另一端连接第四直流电压端；和/或
第二储能模块，包括第二电容，所述第二电容的一端连接第三节点，另一端连接第四直流电压端。
可选地，所述第一输出模块包括第七晶体管；所述第七晶体管的栅极连接第一节点，源极和漏极中的一个连接第一扫描脉冲输出端，另一个连接第一时钟信号端；和/或，
所述第二输出模块包括第八晶体管；所述第八晶体管的栅极连接第一节点，源极和漏极中的一个连接第二扫描脉冲输出端，另一个连接第二时钟信号端。
可选地，所述复位模块包括：
第九晶体管、第十晶体管和第十一晶体管；
所述第九晶体管的栅极连接第三节点，源极和漏极中的一个连接第一节点，另一个连接第四直流电压端；
所述第十晶体管的栅极连接第三节点，源极和漏极中的一个连接第一扫描脉冲输出端，另一个连接第四直流电压端；
所述第十一晶体管的栅极连接第三节点，源极和漏极中的一个连接第二扫描脉冲输出端，另一个连接第四直流电压端。
可选地，所述第三节点电平控制模块，包括：第十四晶体管和第十五晶体管；其中，
第十四晶体管的栅极连接第四节点，源极和漏极中的一个连接第三直流电压端，另一个连接第三节点；
第十五晶体管的栅极连接第一节点，源极和漏极中的一个连接第四直流电压端，另一个连接第三节点。
可选地，所述第四节点电平控制模块，包括：第十二晶体管和第十三晶体管；其中，
第十二晶体管的栅极连接第一直流电压端，源极和漏极中的一个连接第三时钟信号端，另一个连接第四节点；
第十三晶体管的栅极连接第二直流电压端，源极和漏极中的一个连接第三时钟信号端，另一个连接第四节点。
可选地，所述第一电平为高电平。
第二方面，本发明提供了一种栅极驱动电路，包括多个级联的移位寄存器单元和多条时钟信号线；所述移位寄存器单元为如上述所述的移位寄存器单元；
相邻两级的移位寄存器单元中，上一级移位寄存器单元的第二扫描脉冲输出端连接下一级移位寄存器单元的第一扫描脉冲输入端；下一级移位寄存器单元的第一扫描脉冲输出端连接上一级移位寄存器单元的第二扫描脉冲输入端；奇数级移位寄存器单元的第一时钟信号端连接第一时钟信号线，第二时钟信号端连接第二时钟信号线，第三时钟信号端连接第三时钟信号线；偶数级移位寄存器单元的第一时钟信号端连接第三时钟信号线，第二时钟信号端连接第四时钟信号线，第三时钟信号端连接第一时钟信号线。
本发明提供的移位寄存器单元中，在第一扫描脉冲输入端INPUT为第一电平时，将第一节点N1与第一直流电压端CN导通，通过第一直流电压端CN拉高第一节点N1的电压，实现正向扫描；在第二扫描脉冲输入端RESET为第一电平时，将第一节点N1与第二直流电压端CNB导通，通过第二直流电压端CNB拉高第一节点N1的电压，实现反向扫描，从而使得本发明提供的移位寄存器能够支持对栅线的双向扫描。此外，本发明提供的每一级移位寄存器单元还具有两个扫描脉冲输出端，在第N级移位寄存器单元的第一扫描脉冲输出端OUTPUT1向第N级像素单元输出栅极驱动信号使得第N行像素单元开启之后的下一个时间阶段，第N级移位寄存器单元的第二扫描脉冲输出端OUTPUT1可以向第N+1行像素单元输出栅极电压，从而可以通过一级移位寄存器单元控制两行像素的开启，有效提高显示的灵活性，使得包含该移位寄存器的栅极驱动电路驱动的显示面板能够满足各种不同状态的显示需求。
附图说明
通过参考附图会更加清楚的理解本发明的特征信息和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1为本发明提供的一种移位寄存器单元模块结构示意图；
图2为本发明提供的栅极驱动电路结构示意图；
图3为对包含图1中移位寄存器单元的栅极驱动电路的驱动方法中部分信号和节点的电位图；
图4为本发明提供的又一种移位寄存器单元模块结构示意图；
图5a和图5b均为图1中一种移位寄存器单元的电路示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
第一方面，本发明提供了一种移位寄存器单元，参见图1，包括：
输入模块100，连接第一直流电压端CN、第二直流电压端CNB、第三直流电压端VGH、第一扫描脉冲输入端INPUT、第二扫描脉冲输入端RESET和第一节点N1；用于在第一扫描脉冲输入端INPUT为第一电平时，将第一节点N1与第一直流电压端CN导通；在第二扫描脉冲输入端RESET为第一电平时，将第一节点N1与第二直流电压端CNB导通；
第一储能模块200，连接第一节点N1，用于在第一节点N1悬浮时，维持第一节点N1的电荷；
第二储能模块300，连接第三节点N3，用于在第三节点N3悬浮时，维持第三节点N3的电荷；
第一输出模块400，连接第一节点N1、第一时钟信号端CK1和第一扫描脉冲输出端OUTPUT1，用于在第一节点N1为第一电平时，将第一扫描脉冲输出端OUTPUT1与第一时钟信号端CK1导通；
第二输出模块500，连接第一节点N1、第二时钟信号端CK2和第二扫描脉冲输出端OUTPUT2，用于在第一节点N1为第一电平时，将第二扫描脉冲输出端OUTPUT2与第二时钟信号端CK2导通；
复位模块600，连接第一节点N1、第三节点N3、第四直流电压端VGL、第一扫描脉冲输出端OUTPUT1、第二扫描脉冲输出端OUTPUT2；用于在第三节点N3为第一电平时，将第一节点N1、第一扫描脉冲输出端OUTPUT1、第二扫描脉冲输入端OUTPUT2与第四直流电压端VGL导通；
第三节点电平控制模块700，连接第三直流电压端VGH、第四直流电压端VGL、第一节点N1、第三节点N3、第四节点N4；用于在第四节点N4为第一电平时，将第三节点N3与第三直流电压端导通VGH，在第一节点N1为第一电平时，将第三节点N3与第四直流电压端VGL导通；
第四节点电平控制模块800，连接第一直流电压端CN、第二直流电压端CNB、第三时钟信号端CLK3、第四节点N4；用于在第一直流电压端CN为第一电平时，将第四节点N4与第三时钟信号端CLK3导通；在第二直流电压端CNB为第一电平时，将第四节点N4与第三时钟信号端CLK3导通。
包含图1中的移位寄存器单元的栅极驱动电路GOA可以参考图2，包括多个级联的移位寄存器单元和多条时钟信号线；移位寄存器单元为第一方面所述的移位寄存器单元；
相邻两级的移位寄存器单元中，上一级移位寄存器单元SR(N)的第二扫描脉冲输出端OUTPUT2(N)连接下一级移位寄存器单元SR(N+1)的第一扫描脉冲输入端INPUT(N+1)；下一级移位寄存器单元SR(N+1)的第一扫描脉冲输出端OUTPUT2(N+1)连接上一级移位寄存器单元的第二扫描脉冲输入端RESET(N)；奇数级移位寄存器单元SR(2N+1)的第一时钟信号端CK1连接第一时钟信号线CLKA，第二时钟信号端CK2连接第二时钟信号线CLKB，第三时钟信号端CK3连接第三时钟信号线CLKC；偶数级移位寄存器单元SR(2N)的第一时钟信号端CK1连接第三时钟信号线CLKC，第二时钟信号端CK2连接第四时钟信号线CLKD，第三时钟信号端CK3连接第一时钟信号线CLKA。
本发明提供的移位寄存器单元以及栅极驱动电路中，在第一扫描脉冲输入端INPUT为第一电平时，将第一节点N1与第一直流电压端CN导通，通过第一直流电压端CN拉高第一节点N1的电压，实现正向扫描；在第二扫描脉冲输入端RESET为第一电平时，将第一节点N1与第二直流电压端CNB导通，通过第二直流电压端CNB拉高第一节点N1的电压，实现反向扫描，从而使得本发明提供的移位寄存器能够支持对栅线的双向扫描。此外，本发明提供的每一级移位寄存器单元还具有两个扫描脉冲输出端，在第N级移位寄存器单元的第一扫描脉冲输出端OUTPUT1向第N级像素单元输出栅极驱动信号使得第N行像素单元开启之后的下一个时间阶段，第N级移位寄存器单元的第二扫描脉冲输出端OUTPUT1可以向第N+1行像素单元输出栅极电压，从而可以通过一级移位寄存器单元控制两行像素的开启，有效提高显示的灵活性，使得包含该移位寄存器的栅极驱动电路驱动的显示面板能够满足各种不同状态的显示需求。
下面结合图3对图2示出的栅极驱动电路的其中一种驱动方法以及其实现其功能的原理进行说明。参见图3，假设这里的第一电平为高电平，则相应的第二电平为低电平。该方法可以具体包括：
在各个移位寄存器单元的第三直流电压端VGH输入第一电平直流电压；
在各个移位寄存器单元的第四直流电压端VGL输入第二电平直流电压；
在栅极驱动电路进行正向扫描时，在各个移位寄存器单元的第一直流电压端CN输入第一电平直流电压，在各个移位寄存器单元的第二直流电压端CNB输入第二电平直流电压；
在栅极驱动电路进行反向扫描时，在各个移位寄存器单元的第一直流电压端CN输入第二电平直流电压，在各个移位寄存器单元的第二直流电压端CNB输入第一电平直流电压；
在第一时钟信号线CLKA输入第一时钟信号CLKA(为了便于描述，将在每一驱动线上输入的时钟信号与该驱动线采用相同的符号表示)，在第二时钟信号线CLKB输入第二时钟信号CLKB；在第三时钟信号线CLKC输入第三时钟信号CLKC，在第四时钟信号线CLKD输入第四时钟信号CLKD；
在第一级移位寄存器单元SR(1)的扫描脉冲输入端INPUT输入起始扫描脉冲STV；所述起始扫描脉冲STV的电平为第一电平；
其中，第一时钟信号CLKA、第二时钟信号CLKB、第三时钟信号CLKC和第四时钟信号CLKD的时钟周期相同；其中，第一时钟信号CLKA、第二时钟信号CLK2、和第三时钟信号CLKB和第四时钟信号CLK4的占空比均为1/4，并依次相差1/4个周期；
起始扫描脉冲STV的起始时刻与第一时钟信号CLKD中的一个第一电平的起始时刻相同，结束时刻与该第一电平的结束时刻相同。
当栅极驱动电路进行正向扫描时，第一直流电压端CN为第一电平，第二直流电压端CNB为第二电平。
参见图3，对于第一级移位寄存器单元SR(1)，在第一阶段S1，CLKA、CLKB、CLKC以及CLKD均为第二电平，起始扫描脉冲STV为第一电平(起始扫描脉冲STV的信号可以参考图3中的N-1级输出信号，对于第N级移位寄存器单元SR(n)来说，第N-1级移位寄存器单元SR(n-1)输出的信号就相当于起始信号)，则此时输入模块100将第一节点N1与第一直流电压端CN导通，第一节点N1被置为第一电平。从而第一输出模块400将第一扫描脉冲输出端OUTPUT1与第一时钟信号端CK1导通，第二输出模块500将第二扫描脉冲输出端OUTPUT2与第二时钟信号端CK2导通。由于此时第一时钟信号端CK1所连接的第一时钟信号线CLKA和以及第二时钟信号端CK2所连接的第一时钟信号线CLKB均为第二电平，则第一扫描脉冲输入端OUTPUT1和第二扫描脉冲输出端OUTPUT2均为第二电平；另外由于第一级移位寄存器单元SR(1)的第二扫描脉冲输入端RESET连接的第二级移位寄存器单元SR(2)的第一扫描脉冲输出端OUTPUT1为第二电平，则此时第一级移位寄存器单元SR(1)的第二扫描脉冲输入端RESET也为第二电平；另外，对于第一级移位寄存器单元SR(1)，由于当前处于正扫阶段，因此第一直流电压端CN为第一电平，此时，第四节点电平控制模块800将第四节点N4与第三时钟信号端CK3导通，该阶段内，第三时钟信号线CLKC为第二电平，因此，第四节点N4也为第二电平，第四节点N4在此阶段内不影响第三节点控制模块700；此时第三节点控制模块700只受到第一节点N1的影响，由于第一节点N1为第一电平，则第三节点控制模块700将第三节点N3与第四直流电压端VGL导通，将第三节点N3置为第二电平；由于第三节点N3为第二电平，此时，复位模块不将第一节点N1、第一扫描脉冲输出端OUTPUT1、第二扫描脉冲输出端与第四直流电压端VGL导通；在该阶段，第一储能模块200连接第一节点N1的一端被写入电压。
同样参见图3，对于第一级移位寄存器单元SR(1)，在第二阶段S2，第一节点N1在第一储能模块200的支持下继续维持为第一电平；第一时钟信号端CK1与第一扫描脉冲输出端OUTPUT1继续导通，第二时钟信号端CK2与第二扫描脉冲输出端OUTPUT2继续导通；第一时钟信号线CLKA为第一电平，第二时钟信号线CLKB为第二电平，相应的第一时钟信号端CK1为第一电平，第二时钟信号端CK2为第二电平；从而使得第一扫描脉冲输出端OUTPUT1开始向第一行像素单元G(1)输出第一电平的扫描脉冲，第二扫描脉冲输出端OUTPUT2不输出；另外，第一级移位寄存器单元SR(1)中，第二扫描脉冲输入端RESET继续维持为第二电平，第三节点N3也维持为第二电平，第四节点N4也维持为第二电平。
在第二阶段S2，对于第二级移位寄存器单元SR(2)，且各个端子(包括两个时钟信号端CK1和CK2、扫描脉冲输入端INPUT和第二扫描脉冲输入端RESET)与第一级移位寄存器单元SR(1)在第一阶段S1所被输入的信号的情况一致，因此第二级移位寄存器单元SR(2)中各个节点以及扫描脉冲输出端的电位情况与第一级移位寄存器单元SR(1)在第一阶段S1的电位情况完全一致，在此不再详细说明。
在第三阶段S3，对于第一级移位寄存器单元SR(1)，其第二扫描脉冲输入端RESET所连接的第二级移位寄存器单元SR(2)的第一扫描脉冲输出端OUTPUT1(也即向第3行像素单元输出的信号)为第二电平。此时，第一扫描脉冲输入端INPUT也为第二电平，因此，第一节点N1与第一直流电压端CN以及第二直流电压端CNB均不导通，第一节点N1将在第一储能单元200的支持下继续维持第一电平。此时，第一输出模块400将第一扫描脉冲输出端OUTPUT1与第一时钟信号端CK1导通，第二输出模块500将第二扫描脉冲输出端OUTPUT2与第二时钟信号端CK2导通；然而该阶段内第一时钟信号线CLKA为第二电平，第二时钟信号线CLKB为第一电平，相应的第一时钟信号端CK1为第二电平，第二时钟信号端CK2为第一电平。因此，此时第一扫描脉冲输出端OUTPUT1不输出，第二扫描脉冲输出端OUTPUT2向第二行像素单元G(2)输出第一电平的脉冲信号。另外，对于第一级移位寄存器单元SR(1)，由于在该阶段内第一节点N1为第一电平，因此第三节点电平控制模块700将第三节点N3与第四直流电压端VGL导通，第三节点N3将被置为第二电平；此时，第四节点N4与第三时钟信号端CK3导通，该阶段内第三时钟信号线CLKC为第二电平，相应的第三时钟信号端CK3也为第二电平，因此第四节点N4也被置为第二电平。
在第三阶段S3，对于第二级移位寄存器单元SR(2)，且各个端子(包括两个时钟信号端CK1和CK2、扫描脉冲输入端INPUT和第二扫描脉冲输入端RESET)与第一级移位寄存器单元SR(1)在第二阶段S2所被输入的信号的情况一致，也即通过第二级移位寄存器单元SR(2)的第一扫描脉冲输出端OUTPUT1向第三行像素单元G(3)输出扫描脉冲，第二级移位寄存器单元SR(2)的第二扫描脉冲输出端OUTPUT2在该阶段内不输出。第二级移位寄存器单元SR(2)中其他节点以及扫描脉冲输出端的电位情况与第一级移位寄存器单元SR(1)在第二阶段S2的电位情况完全一致，在此不再详细说明。
在第四阶段S4，对于第一级移位寄存器单元SR(1)，其第二扫描脉冲输入端RESET所连接的第二级移位寄存器单元SR(2)的第一扫描脉冲输出端OUTPUT1(也即向第3行G(3)像素单元输出的信号)为第一电平，因此，第二扫描脉冲输入端RESET为第一电平；此时，输入模块100将第一节点N1与第二直流电压端CNB导通，由于此时为正向扫描，第二直流电压端CNB为第二电平，因此第一节点N1将被置为第一电平；则第一时钟信号端CK1与第一扫描脉冲输出端OUTPUT1不导通，第二时钟信号端CK2与第二扫描脉冲输出端OUTPUT2不导通，第一扫描脉冲输出端OUTPUT1与第二扫描脉冲输出端OUTPUT2不输出；另外，对于第一级移位寄存器单元SR(1)，由于第一直流电压端为高电平，因此第四节点与第三时钟信号端CK3导通；在该阶段，第三时钟信号端CK3连接的第三时钟信号线CLKC为第一电平，因此第四节点被置为第一电平；进而第三节点电平控制模块700将第三节点N3与第三直流电压端VGH导通，第三节点N3被置为第一电平；因此，复位模块600将第一节点N1、第一扫描脉冲输出端OUTPUT1、第二扫描脉冲输出端OUTPUT2与第四直流电压端VGL导通，将第一节点N1、第一扫描脉冲输出端OUTPUT1、第二扫描脉冲输出端OUTPUT2均置为第二电平从而实现复位。
在第四阶段S4，对于第二级移位寄存器单元SR(2)，且各个端子(包括两个时钟信号端CK1和CK2、扫描脉冲输入端INPUT和第二扫描脉冲输入端RESET)与第一级移位寄存器单元SR(1)在第三阶段S3所被输入的信号的情况一致，也即通过第二级移位寄存器单元SR(2)的第二扫描脉冲输出端OUTPUT2向第四行像素单元G(4)输出扫描脉冲，第二级移位寄存器单元SR(2)的第一扫描脉冲输出端OUTPUT1在该阶段内不输出。第二级移位寄存器单元SR(2)中其他节点以及扫描脉冲输出端的电位情况与第一级移位寄存器单元SR(1)在第三阶段S3的电位情况完全一致，在此不再详细说明。
从上述的驱动过程不难看出，对于相邻两级的移位寄存器单元来说，后一级移位寄存器单元的各个端子在当前阶段所接收到的信号的状态与上一级移位寄存器单元的各个端子在上一阶段所接收到的信号的电位状态完全一致，这样按照上述的描述可以得知，各级移位寄存器单元会依次输出多个扫描脉冲。
需要说明的是，上述扫描过程为正向扫描过程，也即第一扫描脉冲输入端INPUT作为每一级移位寄存器单元的输入端，第二扫描脉冲输入端RESET作为每一级移位寄存器单元的复位端；不难理解的是，在反扫的过程中这两个端子的功能与正扫的过程正好相反，也即第一扫描脉冲输入端INPUT作为每一级移位寄存器单元的复位端，第二扫描脉冲输入端RESET作为每一级移位寄存器单元的输入端。其余端子的功能原理以及在各个阶段的电位和输出情况与正扫时相同，在此不再详细说明。
还需要说明的是，上述所述的驱动方法仅是图2中提供的栅极驱动电路的一种可能的驱动方法，在实际应用中，相应的驱动方法不限于图3中示出的形式。
在具体实施时，除了图1中示出的移位寄存器单元所示出的基本结构之外，本发明提供的移位寄存器单元还可以包含其他结构，以进一步提升性能，参见图4，为另一实施例提供的移位寄存器单元的结构示意图；除了图1中示出的各个模块之外，还包括重置模块900。
其中，重置模块900连接第三节点N3、重置使能控制端EN、第三直流电压端VGH、第四直流电压端VGL、第一扫描脉冲输出端OUTPUT1和第二扫描脉冲输出端OUTPUT2；用于在重置使能控制端EN为第一电平时，将第三节点N3与第四直流电压端导通VGL，将第一扫描脉冲输出端OUTPUT1和第二扫描脉冲输出端OUTPUT2与第三直流电压端VGH导通。
下面结合对包含图4的栅极驱动电路的一种驱动方法以及其工作原理进行说明。同样假设第一电平为高电平，第二电平为低电平。可以理解的是，包含本实施例提供的移位寄存器单元的栅极驱动电路在进行正向或反向扫描的过程与上一实施例中的过程相同。不同的是，还包括，在各个移位寄存器单元的重置使能控制端EN输入重置使能信号EN，重置使能信号EN在栅极驱动电路每一帧扫描过程中保持第二电平，在每一帧扫描结束时变为第一电平。因此，在每一帧扫描结束后，重置使能信号端EN为第一电平，重置模块900将第三节点N3与第四直流电压端导通VGL，使第三节点N3置为第二电平，从而复位模块对各个扫描脉冲输出端没有影响；同时重置模块900将第一扫描脉冲输出端OUTPUT1和第二扫描脉冲输出端OUTPUT2与第三直流电压端VGH导通，将第一扫描脉冲输出端OUTPUT1和第二扫描脉冲输出端OUTPUT2置为第一电平，从而将第一扫描脉冲输出端OUTPUT1和第二扫描脉冲输出端OUTPUT2的信号进行了擦除重置。
本实施例提供的移位寄存器中由于每一级移位寄存器的重置模块900均连接重置使能控制端EN，因此在每一帧扫描结束之后，在重置使能控制端EN的控制下，所有级的移位寄存器中的第一扫描脉冲输出端OUTPUT1和第二扫描脉冲输出端OUTPUT2都与VGH导通，从而能够一次将所有的移位寄存器的输出状态进行擦除重置，便于下一帧的扫描。
从上述的描述可以得知，在能够实现对应的功能的前提下，各个功能模块具体如何设计不会影响本发明的保护范围。下面对各个功能模块的一些可选的方式进行进一步的说明。
在具体实施时，参见图5a，输入模块100，包括第四晶体管M4、第五晶体管M5和传输模块。其中，第四晶体管M4的栅极连接第一扫描脉冲输入端INPUT、源极和漏极中的一个连接第一直流电压端CN，另一个连接第一节点N1；第五晶体管M5的栅极连接第二扫描脉冲输入端CNB，源极和漏极中的一个连接第二直流电压端CNB，另一个连接第一节点N1。此外，输入模块100中的传输模块包括第六晶体管M6。其中，第六晶体管M6的栅极连接第三直流电压端VGH、源极和漏极中的一个连接第二节点N2，另一个连接第一节点N1。
输入模块100的工作原理具体如下：由于传输模块中的第六晶体管M6的栅极连接第三直流电压端VGH，因此第六晶体管M6长期保持导通状态，第六晶体管M6能够避免第一节点漏电，保证第一节点的电荷不流失。当进行正向扫描时，第一直流电压端CN为第一电平，第二扫描脉冲输入端CNB为第二电平；当第一扫描脉冲输入端INPUT为第一电平时，第四晶体管M4导通。此时，第一节点通过第六晶体管M6、第四晶体管M4与第一直流电压端CN导通，从而被置为第一电平，实现了上述的输入模块100的功能；当进行反向扫描时，第一直流电压端CN为第二电平，第二扫描脉冲输入端CNB为第一电平；当第二扫描脉冲输入端RESET为第一电平时，第五晶体管M5导通。此时，第一节点通过第六晶体管M6、第五晶体管M5与第二直流电压端CNB导通，从而被置为第一电平，实现了上述的输入模块100的功能。
在具体实施时，参见图5a，第一输出模块400，包括第七晶体管M7。其中，第七晶体管M7的栅极连接第一节点N1，源极和漏极中的一个连接第一扫描脉冲输出端OUTPUT1，另一个连接第一时钟信号端CK1；和/或，第二输出模块500，包括第八晶体管M8。其中，第八晶体管M8的栅极连接第一节点N1，源极和漏极中的一个连接第二扫描脉冲输出端OUTPUT2，另一个连接第二时钟信号端CK2。
第一输出模块400的工作原理具体如下：当第一节点为第一电平时，第七晶体管M7开启，从而将第一扫描脉冲输出端OUTPUT1与第一时钟信号端CK1导通，使得第一扫描脉冲输出端OUTPUT1输出与第一时钟信号端CK1相同波形的扫描脉冲。第二输出模块500的工作原理具体如下：当第一节点为第一电平时，第八晶体管M8开启，从而将第二扫描脉冲输出端OUTPUT2与第二时钟信号端CK2导通，使得第二扫描脉冲输出端OUTPUT2输出与第二时钟信号端CK2相同波形的扫描脉冲。通过上述方式，实现了第一输出模块400以及第二输出模块500的功能。
在具体实施时，参见图5a，第一储能模块200包括第一电容C1，第一电容C1的一端连接第一节点N1，另一端连接第四直流电压端VGL；和/或，第二储能模块300，包括第二电容C0，第二电容C0的一端连接第三节点N3，另一端连接第四直流电压端VGL。
第一储能模块200与第二储能模块300的功能相同，均用于在第一节点N1或第三节点N3悬浮时为第一节点N1或第三节点N3提供电荷支持，使第一节点N1或第三节点N3维持当前的电平状态。
在具体实施时，参见图5a，复位模块600包括：第九晶体管M9、第十晶体管M10和第十一晶体管M11。其中，第九晶体管M9的栅极连接第三节点N3，源极和漏极中的一个连接第一节点N1，另一个连接第四直流电压端VGL；第十晶体管M10的栅极连接第三节点N3，源极和漏极中的一个连接第一扫描脉冲输出端OUTPUT1，另一个连接第四直流电压端VGL；第十一晶体管M11的栅极连接第三节点N3，源极和漏极中的一个连接第二扫描脉冲输出端OUTPUT2，另一个连接第四直流电压端VGL。
复位模块600的工作原理具体如下：当第三节点N3为第一电平时，第九晶体管M9、第十晶体管M10和第十一晶体管M11均开启。此时，第一节点N1通过第九晶体管M9与第四直流电压端VGL导通从而被置为第二电平；第一扫描脉冲输出端OUTPUT1通过第十晶体管M10与第四直流电压端VGL导通从而被置为第二电平；第二扫描脉冲输出端OUTPUT2通过第十一晶体管M11与第四直流电压端VGL导通从而被置为第二电平。进而实现对第一节点N1、第一扫描脉冲输出端OUTPUT1以及第二扫描脉冲输出端OUTPUT2复位的功能。
在具体实施时，参见图5b，第三节点电平控制模块700包括：第十四晶体管M14和第十五晶体管M15。其中，第十四晶体管M14的栅极连接第四节点N4，源极和漏极中的一个连接第三直流电压端VGH，另一个连接第三节点N3；第十五晶体管M15的栅极连接第一节点N1，源极和漏极中的一个连接第四直流电压端VGL，另一个连接第三节点N3。
第三节点电平控制模块700的工作原理具体如下：在第四节点为第一电平时，第十四晶体管M14开启，第三节点N3通过第十四晶体管M14与第三直流电压端VGH导通从而被置为第一电平；在第一节点为第一电平时，第十五晶体管M15开启，第三节点N3通过第十五晶体管M15与第四直流电压端VGL导通从而被置为第二电平；进而实现了对第三节点N3的电平控制，实现了第三节点电平控制模块700的功能。
在具体实施时，参见图5b，第四节点电平控制模块800包括：第十二晶体管M12和第十三晶体管M13。其中，第十二晶体管M12的栅极连接第一直流电压端CN，源极和漏极中的一个连接第三时钟信号端CK3，另一个连接第四节点N4；第十三晶体管M13的栅极连接第二直流电压端CNB，源极和漏极中的一个连接第三时钟信号端CK3，另一个连接第四节点N4。
第四节点电平控制模块800的工作原理具体如下：当栅极驱动电路对栅线进行正扫时，第一直流电压端CN为第一电平，第二直流电压端CNB为第二电平，此时，第十二晶体管M12开启，将第四节点N4与第三时钟信号端CK3导通，从而输出与第三时钟信号端CK3的相同的脉冲信号；当栅极驱动电路对栅线进行反扫时，第一直流电压端CN为第二电平，第二直流电压端CNB为第一电平，此时，第十三晶体管M13开启，将第四节点N4与第三时钟信号端CK3导通，从而输出与第三时钟信号端CK3的相同的脉冲信号，从而实现第四节点电平控制模块800的功能。
在具体实施时，参见图5b，重置模块900包括：第一晶体管M1、第二晶体管M2和第三晶体管M3。其中，第一晶体管M1的栅极连接重置使能控制端EN，源极和漏极中的一个连接第四直流电压端VGL，另一个连接第三节点N3；第二晶体管M2的栅极连接重置使能控制端EN，源极和漏极中的一个连接第三直流电压端VGH，另一个连接第一扫描脉冲输出端OUTPUT1；第三晶体管M3的栅极连接重置使能控制端EN，源极和漏极中的一个连接第三直流电压端VGH，另一个连接第二扫描脉冲输出端OUTPUT2。
重置模块800的工作原理具体如下：当重置使能控制端EN为第一电平时，第一晶体管M1、第二晶体管M2和第三晶体管M3均导通，此时，第三节点通过第一晶体管M1与第四直流电压端VGL导通从而被置为第二电平，使得第三节点N3不再影响第一扫描脉冲输出端OUTPUT1以及第二扫描脉冲输出端OUTPUT2的信号状态；第一扫描脉冲输出端OUTPUT1通过第二晶体管M2与第三直流电压端VGH导通从而被置为第一电平，同样地，第二扫描脉冲输出端OUTPUT2通过第三晶体管M3与第三直流电压端VGH导通从而被置为第一电平，从而将第一扫描脉冲输出端OUTPUT1以及第二扫描脉冲输出端OUTPUT2进行重置，为下一帧扫描输出做准备。
在上述所列举的各个模块的具体实施方式中，各个模块所包含的晶体管均为导通电是第一电平的晶体管，这里的第一电平可以为高电平，这样可以通过相同的工艺制作，能够降低制作难度。
综合上述的分析可以得知，对于本发明提供的移位寄存器单元以及栅极驱动电路来说，在每一级移位寄存器单元中的各个模块能够实现相应的功能的前提下，各个模块如何实现并不会影响本发明的实施，相应的技术方案也均应该落入本发明的保护范围。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种移位寄存器单元，其特征在于，包括：
输入模块，连接第一直流电压端、第二直流电压端、第三直流电压端、第一扫描脉冲输入端、第二扫描脉冲输入端和第一节点；用于在第一扫描脉冲输入端为第一电平时，将第一节点与第一直流电压端导通；在第二扫描脉冲输入端为第一电平时，将第一节点与第二直流电压端导通；
第一储能模块，连接第一节点，用于在第一节点悬浮时，维持第一节点的电荷；
第二储能模块，连接第三节点，用于在第三节点悬浮时，维持第三节点的电荷；
第一输出模块，连接第一节点、第一时钟信号端和第一扫描脉冲输出端，用于在第一节点为第一电平时，将第一扫描脉冲输出端与第一时钟信号端导通；
第二输出模块，连接第一节点、第二时钟信号端和第二扫描脉冲输出端，用于在第一节点为第一电平时，将第二扫描脉冲输出端与第二时钟信号端导通；
复位模块，连接第一节点、第三节点、第四直流电压端、第一扫描脉冲输出端、第二扫描脉冲输出端；用于在第三节点为第一电平时，将第一节点、第一扫描脉冲输出端、第二扫描脉冲输出端与第四直流电压端导通；
第三节点电平控制模块，连接第三直流电压端、第四直流电压端、第一节点、第三节点、第四节点；用于在第四节点为第一电平时，将第三节点与第三直流电压端导通，在第一节点为第一电平时，将第三节点与第四直流电压端导通；
第四节点电平控制模块，连接第一直流电压端、第二直流电压端、第三时钟信号端、第四节点；用于在第一直流电压端为第一电平时，将第四节点与第三时钟信号端导通；在第二直流电压端为第一电平时，将第四节点与第三时钟信号端导通；
还包括：
重置模块，连接第三节点、重置使能控制端、第三直流电压端、第四直流电压端、第一扫描脉冲输出端和第二扫描脉冲输出端；用于在重置使能控制端为第一电平时，将第三节点与第四直流电压端导通，将第一扫描脉冲输出端和第二扫描脉冲输出端与第三直流电压端导通。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述重置模块包括第一晶体管、第二晶体管和第三晶体管；
所述第一晶体管的栅极连接重置使能控制端，源极和漏极中的一个连接第四直流电压端，另一个连接第三节点；
所述第二晶体管的栅极连接重置使能控制端，源极和漏极中的一个连接第三直流电压端，另一个连接第一扫描脉冲输出端；
所述第三晶体管的栅极连接重置使能控制端，源极和漏极中的一个连接第三直流电压端，另一个连接第二扫描脉冲输出端。
3.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述输入模块包括第四晶体管、第五晶体管和传输模块；所述第四晶体管的栅极连接第一扫描脉冲输入端、源极和漏极中的一个连接第一直流电压端，另一个连接第一节点；
所述第五晶体管的栅极连接第二扫描脉冲输入端、源极和漏极中的一个连接第二直流电压端，另一个连接第一节点；
所述传输模块包括：第六晶体管，所述第六晶体管的栅极连接第三直流电压端、源极和漏极中的一个连接第二节点，另一个连接第一节点。
4.根据权利要求1或2所述的移位寄存器单元，其特征在于，第一储能模块包括第一电容，所述第一电容的一端连接第一节点，另一端连接第四直流电压端；和/或
第二储能模块，包括第二电容，所述第二电容的一端连接第三节点，另一端连接第四直流电压端。
5.根据权利要求1或2所述的移位寄存器单元，其特征在于，
所述第一输出模块包括第七晶体管；所述第七晶体管的栅极连接第一节点，源极和漏极中的一个连接第一扫描脉冲输出端，另一个连接第一时钟信号端；和/或，
所述第二输出模块包括第八晶体管；所述第八晶体管的栅极连接第一节点，源极和漏极中的一个连接第二扫描脉冲输出端，另一个连接第二时钟信号端。
6.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述复位模块包括：
第九晶体管、第十晶体管和第十一晶体管；
所述第九晶体管的栅极连接第三节点，源极和漏极中的一个连接第一节点，另一个连接第四直流电压端；
所述第十晶体管的栅极连接第三节点，源极和漏极中的一个连接第一扫描脉冲输出端，另一个连接第四直流电压端；
所述第十一晶体管的栅极连接第三节点，源极和漏极中的一个连接第二扫描脉冲输出端，另一个连接第四直流电压端。
7.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述第三节点电平控制模块，包括：第十四晶体管和第十五晶体管；其中，
第十四晶体管的栅极连接第四节点，源极和漏极中的一个连接第三直流电压端，另一个连接第三节点；
第十五晶体管的栅极连接第一节点，源极和漏极中的一个连接第四直流电压端，另一个连接第三节点。
8.根据权利要求1所述的移位寄存器单元，其特征在于，所述第四节点电平控制模块，包括：第十二晶体管和第十三晶体管；其中，
第十二晶体管的栅极连接第一直流电压端，源极和漏极中的一个连接第三时钟信号端，另一个连接第四节点；
第十三晶体管的栅极连接第二直流电压端，源极和漏极中的一个连接第三时钟信号端，另一个连接第四节点。
9.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一电平为高电平。
10.一种栅极驱动电路，其特征在于，包括多个级联的移位寄存器单元和多条时钟信号线；所述移位寄存器单元为如权利要求1-9任一项所述的移位寄存器单元；
相邻两级的移位寄存器单元中，上一级移位寄存器单元的第二扫描脉冲输出端连接下一级移位寄存器单元的第一扫描脉冲输入端；下一级移位寄存器单元的第一扫描脉冲输出端连接上一级移位寄存器单元的第二扫描脉冲输入端；奇数级移位寄存器单元的第一时钟信号端连接第一时钟信号线，第二时钟信号端连接第二时钟信号线，第三时钟信号端连接第三时钟信号线；偶数级移位寄存器单元的第一时钟信号端连接第三时钟信号线，第二时钟信号端连接第四时钟信号线，第三时钟信号端连接第一时钟信号线。
CN201610802114.7A 2016-09-05 2016-09-05 移位寄存器单元、栅极扫描电路 Active CN106128403B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610802114.7A CN106128403B (zh) 2016-09-05 2016-09-05 移位寄存器单元、栅极扫描电路
PCT/CN2017/093354 WO2018040768A1 (zh) 2016-09-05 2017-07-18 移位寄存器单元、栅极扫描电路
US15/749,361 US20190013083A1 (en) 2016-09-05 2017-07-18 Shift register unit and gate scanning circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610802114.7A CN106128403B (zh) 2016-09-05 2016-09-05 移位寄存器单元、栅极扫描电路

Publications (2)

Publication Number Publication Date
CN106128403A CN106128403A (zh) 2016-11-16
CN106128403B true CN106128403B (zh) 2018-10-23

Family

ID=57271569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610802114.7A Active CN106128403B (zh) 2016-09-05 2016-09-05 移位寄存器单元、栅极扫描电路

Country Status (3)

Country Link
US (1) US20190013083A1 (zh)
CN (1) CN106128403B (zh)
WO (1) WO2018040768A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128403B (zh) * 2016-09-05 2018-10-23 京东方科技集团股份有限公司 移位寄存器单元、栅极扫描电路
CN106710544B (zh) * 2016-12-12 2019-12-31 武汉华星光电技术有限公司 移位寄存器电路、栅极驱动电路及显示装置
CN106782374A (zh) * 2016-12-27 2017-05-31 武汉华星光电技术有限公司 Goa电路
CN108346395B (zh) * 2017-01-24 2020-04-21 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN109427310B (zh) * 2017-08-31 2020-07-28 京东方科技集团股份有限公司 移位寄存器单元、驱动装置、显示装置以及驱动方法
CN107507598A (zh) * 2017-09-28 2017-12-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN107481659B (zh) * 2017-10-16 2020-02-11 京东方科技集团股份有限公司 栅极驱动电路、移位寄存器及其驱动控制方法
CN107993620B (zh) * 2017-11-17 2020-01-10 武汉华星光电技术有限公司 一种goa电路
JP2019191327A (ja) * 2018-04-24 2019-10-31 シャープ株式会社 表示装置およびその駆動方法
CN108288460B (zh) * 2018-04-26 2021-01-26 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN108682398B (zh) 2018-08-08 2020-05-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN108877636B (zh) * 2018-08-29 2021-05-14 合肥鑫晟光电科技有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US10769982B2 (en) * 2018-08-31 2020-09-08 Apple Inc. Alternate-logic head-to-head gate driver on array
CN110264939A (zh) * 2019-06-27 2019-09-20 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示控制方法
KR20210114603A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 스테이지 회로 및 이를 포함하는 스캔 구동부
CN113192454B (zh) * 2021-05-14 2023-08-01 武汉天马微电子有限公司 扫描驱动电路、方法、显示面板和显示装置
CN113393792B (zh) * 2021-06-10 2023-01-24 京东方科技集团股份有限公司 驱动电路、驱动方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188095A (zh) * 2007-12-20 2008-05-28 友达光电股份有限公司 液晶显示装置及可衰减其残影的方法
CN103985363A (zh) * 2013-12-05 2014-08-13 上海中航光电子有限公司 栅极驱动电路、ttf阵列基板、显示面板及显示装置
CN105047228A (zh) * 2015-09-09 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN105096803A (zh) * 2015-08-26 2015-11-25 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598114A (en) * 1995-09-27 1997-01-28 Intel Corporation High speed reduced area multiplexer
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
KR101023726B1 (ko) * 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
TWI421881B (zh) * 2009-08-21 2014-01-01 Au Optronics Corp 移位暫存器
CN101996684B (zh) * 2010-11-10 2013-07-24 友达光电股份有限公司 移位寄存器及触控装置
US20160240159A1 (en) * 2013-10-08 2016-08-18 Sharp Kabushiki Kaisha Shift register and display device
CN103714792B (zh) * 2013-12-20 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104299583B (zh) * 2014-09-26 2016-08-17 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN104318886B (zh) * 2014-10-31 2017-04-05 京东方科技集团股份有限公司 一种goa单元及驱动方法，goa电路和显示装置
CN104575430B (zh) * 2015-02-02 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105096865B (zh) * 2015-08-06 2018-09-07 京东方科技集团股份有限公司 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置
CN105139816B (zh) * 2015-09-24 2017-12-19 深圳市华星光电技术有限公司 栅极驱动电路
CN105118418B (zh) * 2015-09-25 2017-08-11 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105118417B (zh) * 2015-09-25 2017-07-25 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105206246B (zh) * 2015-10-31 2018-05-11 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105405406B (zh) * 2015-12-29 2017-12-22 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的显示器
CN205282054U (zh) * 2016-01-05 2016-06-01 北京京东方显示技术有限公司 一种移位寄存器单元、栅极驱动电路及显示面板
CN106128348B (zh) * 2016-08-24 2018-03-13 武汉华星光电技术有限公司 扫描驱动电路
CN106128392A (zh) * 2016-08-29 2016-11-16 武汉华星光电技术有限公司 Goa驱动电路和嵌入式触控显示面板
CN106128403B (zh) * 2016-09-05 2018-10-23 京东方科技集团股份有限公司 移位寄存器单元、栅极扫描电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188095A (zh) * 2007-12-20 2008-05-28 友达光电股份有限公司 液晶显示装置及可衰减其残影的方法
CN103985363A (zh) * 2013-12-05 2014-08-13 上海中航光电子有限公司 栅极驱动电路、ttf阵列基板、显示面板及显示装置
CN105096803A (zh) * 2015-08-26 2015-11-25 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN105047228A (zh) * 2015-09-09 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置

Also Published As

Publication number Publication date
US20190013083A1 (en) 2019-01-10
WO2018040768A1 (zh) 2018-03-08
CN106128403A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
CN106128403B (zh) 移位寄存器单元、栅极扫描电路
CN106057147B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106601190B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN102982777B (zh) 显示装置的栅极驱动电路
CN106898319B (zh) 一种goa电路及液晶显示面板
CN105702295B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN104332181B (zh) 一种移位寄存器及栅极驱动装置
CN105427825B (zh) 一种移位寄存器、其驱动方法及栅极驱动电路
CN103258494B (zh) 一种移位寄存器、栅极驱动装置和液晶显示装置
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
CN104575409B (zh) 液晶显示器及其双向移位暂存装置
CN105223746B (zh) 一种goa单元电路及goa电路
CN108389539A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105118463B (zh) 一种goa电路及液晶显示器
CN103198867A (zh) 移位寄存器、栅极驱动电路及显示装置
CN104835466B (zh) 扫描驱动电路、阵列基板、显示装置及驱动方法
CN105741741B (zh) 栅极驱动电路及其驱动方法、显示基板和显示装置
CN105957470B (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示器件
CN107025872A (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN105047174A (zh) 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置
CN108777129A (zh) 移位寄存器电路及显示装置
CN107464519A (zh) 移位寄存单元、移位寄存器、驱动方法、显示面板和装置
CN205564251U (zh) 移位寄存器、栅极驱动电路、阵列基板
CN108231034A (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN106531112A (zh) 移位寄存器单元及其驱动方法、移位寄存器以及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant