CN107464519A - 移位寄存单元、移位寄存器、驱动方法、显示面板和装置 - Google Patents

Abstract

本申请实施例公开了移位寄存单元、栅极移位寄存器及其驱动方法、显示面板和显示装置，移位寄存单元包括：第一节点控制单元，用于在启动信号端、关闭信号端、第一控制端以及第二节点的电位信号的控制下将第一电平信号端或第二电平信号端的信号传输至第一节点；第二节点控制单元，用于在第一节点的电位信号的控制下将第二电平信号端或第二时钟信号端的信号传输至第二节点；重置单元，用于在重置信号端的控制下重置第一节点和输出端的信号；输出单元，用于在第一时钟信号端、第一节点以及第二节点的控制下将第一电平信号端、第二电平信号端或第二时钟信号端的信号传输至输出端。该栅极移位寄存单元有能够使显示区内薄膜晶体管的特性漂移得到改善。

Description

移位寄存单元、移位寄存器、驱动方法、显示面板和装置

技术领域

本申请涉及显示技术领域，具体涉及显示面板的驱动技术领域，尤其涉及移位寄存单元、移位寄存器、驱动方法、显示面板和装置。

背景技术

在显示面板的常规设计中，显示面板上可以设置有像素阵列、薄膜晶体管阵列、多条栅线、与多条栅线绝缘相交的数据线，像素阵列中的每个像素通过一个薄膜晶体管连接至数据线，并由栅线控制进行数据信号的写入。

通常在一帧画面数据写入像素阵列后，在下一帧画面显示之前，显示面板进入画面保持阶段，在画面保持阶段各薄膜晶体管保持关闭状态直至下一帧画面显示时栅线输出选通信号时导通。薄膜晶体管长期处于关闭状态下不利用保持其灵敏性，尤其在低功耗的降频扫描模式中(例如电子纸的扫描中)，画面保持阶段持续的时间较长，则薄膜晶体管长期处于关闭状态容易发生特性偏移，导致数据写入时无法及时打开或关闭，进而使得数据信号无法被准确传输，显示画面可能出现偏差。

发明内容

为了解决上述背景技术部分提到的一个或多个技术问题，本申请实施例提供了移位寄存单元、移位寄存器、驱动方法、显示面板和装置。

第一方面，本申请实施例提供了一种栅极移位寄存单元，包括启动信号端、关闭信号端、重置信号端、第一电平信号端、第二电平信号端、第一控制端、第一时钟信号端、第二时钟信号端、输出端、第一节点、第二节点、第一节点控制单元、第二节点控制单元、重置单元以及输出单元；第一节点控制单元与第一控制端、启动信号端、第一电平信号端、第二电平信号端、关闭信号端、第一节点以及第二节点电连接，第一节点控制单元用于在启动信号端、关闭信号端、第一控制端以及第二节点的电位信号的控制下将第一电平信号端或第二电平信号端的信号传输至第一节点；第二节点控制单元与第二电平信号端、第二时钟信号端、第一节点以及第二节点电连接，第二节点控制单元用于在第一节点的电位信号的控制下将第二电平信号端或第二时钟信号端的信号传输至第二节点；重置单元与重置信号端、第二电平信号端、第一节点以及输出端电连接，重置单元用于在重置信号端的控制下重置第一节点和输出端的信号；输出单元与第一时钟信号端、第二时钟信号端、第二电平信号端、第一节点、第二节点以及输出端电连接，输出单元用于在第一时钟信号端、第一节点以及第二节点的控制下将第一电平信号端、第二电平信号端或第二时钟信号端的信号传输至输出端。

第二方面，本申请实施例提供了一种应用于上述栅极移位寄存单元的驱动方法，该栅极移位寄存单元的工作时序包括数据写入阶段和画面保持阶段，该驱动方法包括：在数据写入阶段，向启动信号端提供单脉冲触发信号，向第一时钟信号端提供第一时钟信号，向第二时钟信号端提供第二时钟信号，向第一电平信号端提供第一电平信号，向第二电平信号端提供第二电平信号，向第一控制端提供第二电平信号，栅极移位寄存单元的输出端输出扫描驱动信号，其中第一时钟信号和第二时钟信号之间具有半个第一时钟信号周期的延时；在画面保持阶段，向第一控制端提供脉冲信号，向第一时钟信号端和第二时钟信号端依次提供脉冲信号，向第一电平信号端提供第一电平信号，向第二电平信号端提供第二电平信号，栅极移位寄存单元的输出端出单脉冲信号。

第三方面，本申请实施例提供了一种栅极移位寄存器，包括第一级至第N级如第二方面的栅极移位寄存单元，各级栅极移位寄存单元依次级联，N为正整数且N＞1。

第四方面，本申请实施例提供了一种应用于上述栅极移位寄存器的驱动方法，该栅极移位寄存器的工作时序包括数据写入阶段和画面保持阶段，该驱动方法包括：在数据写入阶段，向触发信号线提供单脉冲触发信号，向第一时钟信号线提供第三时钟信号，向第二时钟信号线提供第四时钟信号，向第一电平信号线提供第一电平信号，向第二电平信号线提供第二电平信号，各级栅极移位寄存单元依次输出单脉冲扫描驱动信号，其中第三时钟信号和第四时钟信号之间具有半个第三时钟信号周期的延时；在画面保持阶段，向第一重置信号线和第二重置信号线依次提供单脉冲重置信号，向第一电平信号线提供第一电平信号，向第二电平信号线提供第二电平信号，向控制信号线提供时钟信号，向第一时钟信号线和第二时钟信号线依次提供单脉冲时钟信号，第奇数级栅极移位寄存单元和第偶数级栅极移位寄存单元依次输出单脉冲驱动信号。

第五方面，本申请实施例提供了一种显示面板，包括多条扫描信号线和上述栅极移位寄存器；各扫描信号线与各栅极移位寄存单元的输出端一一对应电连接。

第六方面，本申请实施例提供了一种显示装置，包括上述显示面板。

本申请提供的栅极移位寄存单元、栅极移位寄存器及其驱动方法、显示面板和显示装置，通过在栅极移位寄存单元中设置第一控制端控制第一节点的电位，进而由第一节点控制输出单元输出导通信号，可以在画面保持阶段控制扫描信号线向薄膜晶体管输出导通信号，从而改善了画面保持阶段薄膜晶体管长期保持关闭状态而发生特性漂移的问题。

附图说明

通过阅读参照以下附图所作的对非限制性实施例详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1是根据本申请一个实施例的栅极移位寄存单元的总体结构示意图；

图2是根据本申请一个实施例的栅极移位寄存单元中的第一节点控制单元的一个结构示意图；

图3是根据本申请一个实施例的栅极移位寄存单元的电路结构示意图；

图4是图3所示栅极移位寄存单元的一个工作时序示意图；

图5是根据本申请一个实施例的栅极移位寄存器的结构示意图；

图6是图5所示栅极移位寄存器的一个工作时序示意图；

图7是根据本申请一个实施例的显示面板的结构示意图；

图8a是根据本申请另一个实施例的显示面板的结构示意图；

图8b是图8a所示显示面板的一个工作时序示意图；

图9是根据本申请一个实施例的电泳显示面板的剖视结构示意图；

图10是本申请实施例的显示装置的一个示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

请参考图1，其示出了根据本申请一个实施例的栅极移位寄存单元的总体结构示意图。

如图1所示，栅极移位寄存单元100包括启动信号端STV1、关闭信号端STV2、重置信号端RST、第一电平信号端V1、第二电平信号端V2、第一控制端CTR、第一时钟信号端CK、第二时钟信号端CKB、输出端Gout、第一节点N1、第二节点N2、第一节点控制单元101、第二节点控制单元102、重置单元103以及输出单元104。

其中，第一节点控制单元101与第一控制端CTR、启动信号端STV1、第一电平信号端V1、第二电平信号端V2、关闭信号端STV2、第一节点N1以及第二节点N2电连接，第一节点控制单元101用于在启动信号端STV1、关闭信号端STV2、第一控制端CTR1以及第二节点N2的电位信号的控制下将第一电平信号端V1或第二电平信号端V2的信号传输至第一节点N1。在这里，启动信号端STV1用于控制栅极移位寄存单元启动信号移位功能，关闭信号端STV2用于控制栅极移位寄存单元关闭信号移位功能。

具体地，在启动栅极移位寄存单元的移位功能时，第一节点控制单元101可以在启动信号端STV1的控制下将第一电平信号端V1的信号传输至第一节点N1；在关闭栅极移位寄存单元的移位功能时，第一节点控制单元101可以在关闭信号端STV2的控制下将第二电平信号端V2的信号传输至第一节点N1。第一节点控制单元101还可以接收第一控制端CTR的控制，将第一电平信号端V1的信号传输至第一节点N1，以控制栅极移位寄存单元输出导通信号。

第二节点控制单元102与第二电平信号端V2、第二时钟信号端CKB、第一节点N1以及第二节点N2电连接，第二节点控制单元102可以用于在第一节点N1的电位信号的控制下将第二电平信号端V2或第二时钟信号端CKB的信号传输至第二节点N2。

重置单元103与重置信号端RST、第二电平信号端V2、第一节点N1以及输出端Gout电连接，重置单元103可以用于在重置信号端RST的控制下重置第一节点N1和输出端Gout的信号。

输出单元104与第一时钟信号端CK、第二时钟信号端CKB、第二电平信号端V2、第一节点N1、第二节点N2以及输出端Gout电连接，输出单元104用于在第一时钟信号端CK、第一节点N1以及第二节点N2的控制下将第一电平信号端V1、第二电平信号端V2或第二时钟信号端CKB的信号传输至输出端Gout。

上述实施例中，输出单元104可以在第一节点N1和第二节点N2的电位信号的控制下分别向输出端Gout输出第二时钟信号端CKB的信号和第二电平端V2的信号。因此可以通过第一节点N1和第二节点N2控制输出单元104输出交流信号。而第一节点N1的电位信号除了可以由启动信号端STV1和关闭信号端STV2控制外，还可以由第一控制端CTR控制。这样，输出单元104可以由第一控制端CTR控制输出交流信号。

具体来说，在驱动上述栅极移位寄存单元时，数据写入阶段启动信号端STV1和关闭信号端STV2可以分别对第一节点N1的电位信号进行控制；在画面保持阶段，通常为了避免显示数据线上的干扰信号对显示画面质量造成影响以及降低功耗，启动信号端STV1和关闭信号端STV2不对第一节点的电位进行控制，这时可以由第一控制端CTR控制第一节点N1的电位信号进行控制进而使输出单元104输出交流信号，从而使得与移位寄存单元100电连接的扫描信号线输出的可导通薄膜晶体管阵列的信号，避免薄膜晶体管阵列在画面保持阶段持续关闭而造成特性漂移。

可以看出，上述栅极移位寄存单元可以利用第一控制端控制第一节点的电位，在实现现有移位寄存单元信号移位的功能的基础上实现了画面保持阶段输出交流信号，并且具体的实现方式可以为在现有移位寄存单元的基础上增加第一控制端和由第一控制端控制并向第一节点传输电位信号的结构，还可以简化IC的控制逻辑，降低功耗。

请参考图2，其示出了根据本申请一个实施例的栅极移位寄存单元中的第一节点控制单元的一个结构示意图。

如图2所示，在一些具体的实现方式中，第一节点控制单元可以包括写入控制单元201和画面保持控制单元202。其中，写入控制单元201与启动信号端STV1、关闭信号端STV2、第一电平信号端V1、第二电平信号端V2、第二节点N2以及第一节点N1电连接。写入控制单元201可以用于在数据写入阶段根据启动信号端STV1的控制将第一电平信号端V1的信号传输至第一节点N1，根据关闭信号端STV2和第二节点N2的控制将第二电平信号端V2的信号传输至第一节点N1。

画面保持控制单元202可以与第一电平信号端V1、第一控制端CTR1以及第一节点N1电连接，画面保持控制单元202用于在画面保持阶段根据第一控制端CTR的控制将第一电平信号端V1的信号传输至第一节点N1。

进一步地，上述写入控制单元201在画面保持阶段可以根据关闭信号端STV2的控制将第一电平信号端V1与第一节点N1断开。上述画面保持控制单元202在数据写入阶段可以根据第一控制端CTR的控制断开与第一节点N1的电连接。这样，在数据写入阶段和画面保持阶段写入控制单元201和画面保持控制单元202分别实现对第一节点N1的电位信号的控制，进而可以使第一节点N1在画面保持阶段输出与数据写入阶段相同的电位信号，以控制输出单元输出导通信号。

在这里，上述写入控制单元201可以采用已有的移位寄存单元中用于在数据写入阶段控制第一节点N1电位的单元模块的电路结构，画面保持控制单元202可以采用可由第一控制端CTR控制而导通或断开的电路结构。

从图2可以看出，本实施例的栅极移位寄存单元通过在第一节点控制单元中增加用于在画面保持阶段控制第一节点电位信号的画面保持控制单元，通过简单的电路结构实现了画面保持阶段输出单元的输出控制，能够在画面保持阶段输出使与移位寄存单元电连接的薄膜晶体管导通的信号，能够避免画面保持阶段薄膜晶体管长期处于断开状态导致特性漂移而影响薄膜晶体管的使用寿命。

继续参考图3，其示出了根据本申请一个实施例的栅极移位寄存单元的电路结构示意图。

如图3所示，在一些实施例中，上述写入控制单元201可以包括第一晶体管M1、第二晶体管M2以及第三晶体管M3。第一晶体管M1的栅极与启动信号端STV1电连接，第一晶体管M2的第一极与第一电平信号端V1电连接，第一晶体管M1的第二极与第一节点N1电连接。第二晶体管M2的栅极与第二节点N2电连接，第二晶体管M2的第一极与第二电平信号端V2电连接，第二晶体管M2的第二极与第一节点N1电连接。第三晶体管M3的栅极与关闭信号端STV2电连接，第三晶体管M3的第一极与第二电平信号端V2电连接，第三晶体管M3的第二极与第一节点N1电连接。

可以看出，第一晶体管M1、第二晶体管M2和第三晶体管M3分别由启动信号端STV1、第二节点N2和关闭信号端STV2控制而导通或截止。其中第一晶体管M1用于传输第一电平信号端V1的信号，第二晶体管M2和第三晶体管M3用于传输第二电平信号端V2的信号。第一电平信号端V1和第二电平信号端V2输入极性相反的信号，这样，可以通过第一晶体管M1、第二晶体管M2、第三晶体管M3控制第一节点输出交流信号。

上述画面保持控制单元202包括第四晶体管M4，第四晶体管M4的栅极与第一控制端CTR电连接，第四晶体管M4的第一极与第一电平信号端CTR电连接，第四晶体管M4的第二极与第一节点N1电连接。在这里，第四晶体管M4可以由第一控制端CTR控制而导通或断开，第四晶体管M4导通时将第一电平信号端V1的信号传输至第一节点N1。

进一步地，上述第二节点控制单元102可以包括第五晶体管M5和第一电容C1。第五晶体管M5的栅极与第一节点N1电连接，第五晶体管M5的第一极与第二电平信号端V2电连接，第五晶体管M5的第二极与第二节点N2电连接。第一电容C1包括第一极板1和第二极板2，第一极板1与第二时钟信号端CKB电连接，第二极板2与第二节点N2电连接。

可以看出，第五晶体管M5由第一节点N1的电位信号控制，在第一节点N1接收到第一电平信号端V1的电位信号从而控制第五晶体管M5导通时，第二电平信号端V2的电位信号传输至第二节点N2，使第一节点N1和第二节点N2的电位信号的极性相反。第一电容C1用于在第二节点N2处于悬空状态时，将与第一电平信号端V1的信号极性相同的第二时钟信号端CKB的信号耦合至第二节点N2，从而实现第二节点N2节点的不同电位信号的控制。

进一步地，上述重置单元103可以包括第六晶体管M6和第七晶体管M7。第六晶体管M6的栅极与重置信号端RST电连接，第六晶体管M6的第一极与第二电平信号端V2电连接，第六晶体管M6的第二极与输出端Gout电连接。第七晶体管M7的栅极与重置信号端RST电连接，第七晶体管M7的第一极与第二电平信号端V2电连接，第七晶体管M7的第二极与第一节点N1电连接。

重置单元103可以用于重置输出端Gout和第一节点N1的信号，具体用于将第一节点N1和输出端Gout的信号终止为第二电平信号端V2的信号。

进一步地，上述输出单元104可以包括第八晶体管M8、第九晶体管M9、第十晶体管M10和第二电容C2。第八晶体管M8的栅极与第一节点N1电连接，第八晶体管M8的第一极与第二时钟信号端CKB电连接，第八晶体管M8的第二极与输出端Gout电连接。第九晶体管M9的栅极与第二节点N2电连接，第九晶体管M9的第一极与第二电平信号端V2电连接，第九晶体管M9的第二极与输出端电连接。第十晶体管M10的栅极与第一时钟信号端CK电连接，第十晶体管M10的第一极与第二电平信号端V2电连接，第十晶体管M10的第二极与输出端Gout电连接。第二电容C2包括第三极板3和第四极板4，第三极板3与第一节点N1电连接，第四极板4与输出端Gout电连接。

在这里，第八晶体管M8和第九晶体管M9分别由第一节点N1和第二节点N2的电位信号控制，分别用于向输出端Gout传输第二时钟信号端CKB的信号和第二电平信号端V2的信号。第二电容C2用于存储第一节点N1的电位，第十晶体管M10用于在第一时钟信号端CK的控制下将输出端Gout的信号复位。

进一步地，上述第二晶体管M2和第五晶体管M5、第八晶体管M8、第九晶体管M9的沟道类型可以相同，例如可以均为N型晶体管或均为P型晶体管。这样，可以保证第一节点N1和第二节点N2不会同时输出导通第八晶体管M8和第九晶体管M9的信号，从而防止第八晶体管M8的第二极和第九晶体管M9的第二极存在电位竞争而导致输出端Gout输出的信号不准确且不稳定。

在一些可选的实现方式中，上述第六晶体管M6和第七晶体管M7的沟道类型可以相同，例如可以均为N型晶体管或均为P型晶体管。以保证重置信号端RST可以同时重置第一节点N1和输出端Gout的电位信号。

在其他的实现方式中，第六晶体管M6和第七晶体管M7的沟道类型也可以不相同，则此时重置信号端可以分时地重置第一节点N1和输出端Gout的电位信号。

进一步可选地，上述第一至第十晶体管的沟道类型相同，例如图3所示，第一至第十晶体管可以均为N型晶体管。

可以看出，图3所示移位寄存单元的电路结构中，第四晶体管M4由第一控制端CTR控制，其第一极和第二极分别连接第一电平信号端V1和第一节点N1。第一节点N1在数据写入阶段结束时(即输出端Gout输出移位信号后)一般会维持在第二电平信号端V2的电位，在画面保持阶段第四晶体管M4能够在第一控制端CTR的控制下将第一电平信号端V1的信号传输至第一节点N1，使第一节点N1的电位发生变化，进而使得输出单元在画面保持阶段可以输出交流信号，从而可以有效避免薄膜晶体管发生特性漂移。尤其在降频、低功耗扫描、画面保持阶段相对较长的显示模组(例如电泳显示面板)或应用场景中可以保证薄膜晶体管的性能稳定，从而提升显示质量。

本申请实施例提供了一种应用于上述移位寄存单元的驱动方法，在这里，移位寄存单元的工作时序包括数据写入阶段和画面保持阶段，该驱动方法包括：

在数据写入阶段，向启动信号端STV提供单脉冲触发信号，向第一时钟信号端CK提供第一时钟信号，向第二时钟信号端CKB提供第二时钟信号，向第一电平信号端V1提供第一电平信号，向第二电平信号端V2提供第二电平信号，栅极移位寄存单元的输出端输出扫描驱动信号，其中第一时钟信号和第二时钟信号之间具有半个第一时钟信号周期的延时，第一电平信号和第二电平信号的电位不相同，第一电平信号可以为导通栅极移位寄存单元中的薄膜晶体管的信号，第二电平信号可以为关断栅极移位寄存单元中的薄膜晶体管的信号；或者第二电平信号可以为导通栅极移位寄存单元中的薄膜晶体管的信号，第一电平信号可以为关断栅极移位寄存单元中的薄膜晶体管的信号。第一电平信号和第二电平信号可以分别为高电平信号和低电平信号。需要说明的是，在这里，高电平信号和低电平信号仅表示电平信号的相对关系，并不构成对本申请保护范围的限定。

在画面保持阶段，向第一控制端提供脉冲信号，向第一时钟信号端和第二时钟信号端依次提供脉冲信号，向第一电平信号端提供第一电平信号，向第二电平信号端提供第二电平信号，栅极移位寄存单元的输出端出单脉冲信号。

图4示出了图3所示栅极移位寄存单元的一个工作时序示意图，其中CK1、CKB1、STV11、CTR1、OUT分别表示第一时钟信号端CK、第二时钟信号端CKB、启动信号端STV1、第一控制端CTR、输出端Gout的信号。以下结合图4，进一步描述图3所示栅极移位寄存单元在上述驱动方法驱动下工作的原理。这里以各晶体管为N型晶体管，第一电平信号为高电平信号、即导通晶体管的信号，第二电平信号为低电平信号、即关断晶体管的信号为例。

如图4所示，在数据写入阶段T1，向启动信号端STV提供单脉冲触发信号(STV11)，向第一时钟信号端CK提供第一时钟信号(CK11)，向第二时钟信号端CKB提供第二时钟信号CK22，向第一电平信号端V1提供电压值恒定的第一电平信号(图4未示出)，向第二电平信号端V2提供电压值恒定的第二电平信号(图4未示出)。

数据写入阶段T1可以包括第一写入阶段T11、第二写入阶段T12、第三写入阶段T13、第四写入阶段T14以及第五写入阶段T15。

具体地，在第一写入阶段T11，向第一时钟信号端CK提供高电平信号(CK1为高电平)，向第二时钟信号端CKB、启动信号端STV11和第一控制端CTR提供低电平信号(CKB1、STV11、CTR1为低电平)，第十晶体管M10导通，将第二电平信号端V2的低电平信号传输至输出端Gout，输出端Gout输出低电平信号(OUT为低电平)。

在第二写入阶段，向第一时钟信号端CK、启动信号端STV1和第一控制端CTR提供低电平信号(CK1、STV11、CTR1为低电平)、向第二时钟信号端CKB提供高电平信号(CKB1为高电平)，这时第二节点N2在第一电容C1的耦合作用下电位升高，使得第二晶体管M2和第九晶体管M9导通，将第二电平信号端V2的低电平信号传输至第一节点N1和输出端Gout，第一节点N1为低电位、输出端Gout输出低电平信号(OUT为低电平)。

在第三写入阶段T13，向第一时钟信号端CK和启动信号端STV1提供高电平信号(CK1和STV11为高电平)，向第二时钟信号端CKB和第一控制端CTR提供低电平信号(CKB1和CTR1为高电平)，第一晶体管M1导通，将第一电平信号端V1的高电平信号传输至第一节点N1，进而使第五晶体管M5导通，将第二电平信号端V2的低电平信号传输至第二节点N2。第八晶体管M8导通，将第二时钟信号端的低电平信号传输至输出端Gout，这时，第二电容C2的第三极板3为高电位，第二电容C2的第四极板4为低电位，第二电容C2存储电荷，保持第一节点N1和输出端Gout之间的电位差。

在第四写入阶段T14，向第一时钟信号端CK、启动信号端STV1和第一控制端CTR提供低电平信号(CK1、STV11和CTR为低电平)，向第二时钟信号端CKB提供高电平信号(CKB1为高电平)。这时第一节点N1悬空，第二电容C2放电使第一节点N1的电位进一步升高，第八晶体管M8保持导通状态，将第二时钟信号端CKB的高电平信号传输至输出端Gout，输出端Gout输出高电平信号(OUT为高电平)。

在第五写入阶段T15，向第一时钟信号端提供高电平信号(CK1为高电平)，向第二时钟信号端CKB、启动信号端STV1、第一控制端CTR提供低电平信号(CKB1、STV11、CTR1为低电平)，这时，第十晶体管M10导通，将第二电平信号端V2的低电平信号传输至输出端Gout，输出端Gout输出低电平信号(OUT为低电平)。

画面保持阶段T2可以包括第一保持阶段T21、第二保持阶段T22和第三保持阶段T23。

具体地，在第一保持阶段T21，向第一时钟信号端CK、第二时钟信号端CKB和启动信号端STV1提供低电平信号(CK1、CKB1和STV11为低电平)，向第一控制端CTR提供高电平信号(CTR1为高电平)，第四晶体管M4导通，将第一电平信号端V1的高电平信号传输至第一节点N1，第五晶体管M5导通，将第二电平信号端V2的低电平信号传输至第二节点N2，第八晶体管M8导通，将第二时钟信号端CKB的低电平信号传输至输出端Gout，第一节点N1和输出端Gout之间的电位差由第二电容C2保持，输出端Gout输出低电平信号(OUT为低电平)。

在第二保持阶段T22，向第一时钟信号端CK提供高电平信号(CK1为高电平)，向第二时钟信号端CKB、启动信号端STV1和第一控制端CTR提供低电平信号(CKB1、STV1和CTR1为低电平)，第十晶体管M10导通，将第二电平信号端V2的低电平信号传输至输出端Gout，第二电容C2放电使第一节点N1的电位进一步升高，第八晶体管M8导通，将第二时钟信号端CKB的低电平信号传输至输出端Gout，输出端Gout输出低电平信号(OUT为低电平)。

在第三保持阶段T23，向第二时钟信号端CKB和第一控制端CTR提供高电平信号(CKB1和CTR1为高电平)，向第一时钟信号端CK和启动信号端STV1提供低电平信号(CK1和STV11为低电平)，第一节点N1保持高电位，第八晶体管M8导通，将第二时钟信号端CKB的高电平信号传输至输出端Gout，输出端Gout输出高电平信号(OUT为高电平)。

画面保持阶段T2还可以包括其他阶段(例如T24、T25等)，在这些阶段，可以向第一时钟信号端CK、第二时钟信号端CKB、启动信号端STV1以及第一控制端CTR提供低电平信号(CK1、CKB1、STV11、CTR1均为低电平)，输出端Gout保持输出低电平信号(OUT为低电平)。

从图4可以看出，在画面保持阶段，栅极移位寄存单元的输出端Gout可以输出单脉冲信号(画面保持阶段OUT为单脉冲信号)，这样，与栅极移位寄存单元电连接的扫描线可以在画面保持阶段向薄膜晶体管传输导通信号，使得与像素电连接的薄膜晶体管在画面保持阶段可以由关断状态切换至导通状态，还可以由导通状态再切换为关断状态，由此来避免薄膜晶体管发生特性漂移。

需要说明的是，图4仅示意性地示出了画面保持阶段中输出端Gout输出一个脉冲信号的工作时序，在实际应用中，可以根据薄膜晶体管持续处于关断状态以致可能发生特性漂移的时间阈值与画面保持阶段的时长来设计驱动方法中在画面保持阶段执行的如第一画面保持阶段T21、第二画面保持阶段T22和第三画面保持阶段T23的工作时序的驱动的次数。举例来说，若画面保持阶段持续时间为t10，薄膜晶体管每持续保持关断状态达到时间t20即可能发生一次特性漂移，若n×t20≤t10≤(n+1)×t20，n为正整数，则在画面保持阶段t10至少需要驱动输出端输出n次脉冲信号，也即驱动方法执行n次如图4所示T21-T23的工作时序的驱动方法。

本申请实施例还提供了一种栅极移位寄存器，包括第一级至第N级如前面实施例的栅极移位寄存单元，各级栅极移位寄存单元依次级联，其中N为正整数且N大于1。

进一步地，如图5所示，其示出了根据本申请一个实施例的栅极移位寄存器的结构示意图。

栅极移位寄存器可以包括第一级至第N级依次级联的栅极移位寄存单元ASG1、ASG2、ASG3、ASG4、…、ASG(N-2)、ASG(N-1)、ASGN，这里假设N为偶数。栅极移位寄存器还可以包括触发信号线Stv10、终止信号线Stv20、控制信号线Ctrl、第一重置信号线res1、第二重置信号线res2、第一电平信号线Vgh、第二电平信号线Vgl)、第一时钟信号线CK10以及第二时钟信号线CK20。

各栅极移位寄存单元的第一电平信号端V1与第一电平信号线Vgh电连接，各栅极移位寄存单元的第二电平信号端V2与第二电平信号线Vgl电连接，各栅极移位寄存单元的第一控制端CTR与控制信号线Ctrl电连接。

第一级栅极移位寄存单元ASG1的启动信号端STV1与触发信号线Stv10电连接，第二级至第N级栅极移位寄存单元ASG2、ASG3、ASG4、…、ASG(N-2)、ASG(N-1)、ASGN的启动信号端STV1与上一级栅极移位寄存单元的输出端Gout电连接，即任意第i级栅极移位寄存单元的启动信号端STV与第i-1级栅极移位寄存单元的输出端Gout电连接，i为整数且2≤i≤N。

第N级栅极移位寄存单元ASGN的关闭信号端STV2与终止信号线Stv20电连接，第一级至第N-1级栅极移位寄存单元ASG1、ASG2、ASG3、ASG4、…、ASG(N-2)、ASG(N-1)的关闭信号端STV2与下一级栅极移位寄存单元的输出端Gout电连接，即任意第j级栅极移位寄存单元的关闭信号端STV2与第j+1级栅极移位寄存单元的输出端Gout电连接。

第偶数级栅极移位寄存单元ASG2、ASG4、…、ASG(N-2)、ASGN的第一时钟信号端CK1与第一时钟信号线CK10电连接，第偶数级栅极移位寄存单元ASG2、ASG4、…、ASG(N-2)、ASGN的第二时钟信号端CK2与第二时钟信号线CK20电连接。

第奇数级栅极移位寄存单元ASG1、ASG3、…、ASG(N-1)的第一时钟信号端CK1与第二时钟信号线CK20电连接，第奇数级栅极移位寄存单元ASG1、ASG3、…、ASG(N-1)的第二时钟信号端CK2与第一时钟信号线CK10电连接。

第奇数级栅极移位寄存单元ASG1、ASG3、…、ASG(N-1)的重置信号端RST与第一重置信号线res1电连接，第偶数级栅极移位寄存单元ASG2、ASG4、…、ASG(N-2)、ASGN的重置信号端RST与第二重置信号线res2电连接。

从图5可以看出，本实施例的栅极移位寄存器，第二级至第N-1级栅极移位寄存单元的输出端输出的信号同时作为下一级的启动信号和上一级的关闭信号，这样，在一级栅极移位寄存单元输出栅极移位信号的同时，上一级栅极移位寄存单元关闭，下一级栅极移位寄存单元启动，实现了栅极信号的逐级移位输出。相较于常规的栅极移位寄存器，本实施例的栅极移位寄存器增加了一条控制信号线与每个栅极移位寄存单元中增加的一个第一控制端电连接，并在每个栅极移位寄存单元中增加了由第一控制端控制而导通或断开第一电平信号端与第一节点的电路元件，利用简单的电路结构即能够实现画面保持阶段栅极移位寄存单元输出脉冲信号。在应用于显示面板时，无需利用集成驱动电路直接向扫描信号线输出导通信号，有利于简化显示面板中集成驱动电路的驱动算法，并降低功耗。

本申请实施例还提供了应用于上述栅极移位寄存器的驱动方法，该栅极移位寄存器的工作时序包括数据写入阶段和画面保持阶段，该驱动方法包括：

在数据写入阶段，向触发信号线Stv10提供单脉冲触发信号，向第一时钟信号线CK10提供第三时钟信号，向第二时钟信号线CK20提供第四时钟信号，向第一电平信号线提供第一电平信号，向第二电平信号线提供第二电平信号，各级栅极移位寄存单元依次输出单脉冲扫描驱动信号，其中第三时钟信号和第四时钟信号之间具有半个第一时钟信号周期的延时。

在画面保持阶段，向第一重置信号线res1和第二重置信号线res2依次提供单脉冲重置信号，向第一电平信号线提供第一电平信号，向第二电平信号线提供第二电平信号，向控制信号线Ctrl提供时钟信号，向第一时钟信号线CK10和第二时钟信号线CK20依次提供单脉冲时钟信号，第奇数级栅极移位寄存单元和第偶数级栅极移位寄存单元依次输出单脉冲驱动信号。

图6示出了图5所示栅极移位寄存器的一个工作时序示意图。以下参考图6，结合图5所示的栅极移位寄存器和图3所示的栅极移位寄存单元的电路结构进一步描述栅极移位寄存器在上述驱动方法驱动下工作的原理。其中，CKH1、CKHB1、STV10、STV20、Ctrl1、Reset1、Reset2分别为第一时钟信号线CK10、第二时钟信号线CK20、启动信号线Stv10、终止信号线Stv20、控制信号线Ctrl、第一重置信号线res1、第二重置信号线res2的信号；G1、G2、G3、G4、…、G(N-2)、G(N-1)、GN分别表示第一级至第N级移位寄存单元的输出端Gout输出的信号。这里以上述栅极移位寄存器中各晶体管的沟道类型均相同，第一电平信号线输入直流的第一电平信号，且第一电平信号为晶体管的导通信号、第二电平信号线输入直流的第二电平信号，第二电平信号为晶体管的关断信号为例。

如图6所示，栅极移位寄存器的工作时序包括数据写入阶段T3和画面保持阶段T4。其中数据写入阶段T3的工作原理与以上结合图4描述的栅极移位寄存单元的工作原理类似，所不同之处在于数据写入阶段T3还可以包括重置阶段T30，在重置阶段T30，向第一重置信号线res1和res2提供第一电平信号(Reset1和Reset2为第一电平)，各栅极移位寄存单元中的第六晶体管M6和第七晶体管M7，将各栅极移位寄存单元的第一节点N1的输出端Gout的信号重置为第二电平信号端V2的信号(即重置为第二电平信号线Vgl输入的第二电平信号)。

画面保持阶段T4可以包括第一阶段T41、第二阶段T42、第三阶段T43以及第四阶段T44。

上述驱动方法进一步包括：

在第一阶段T41，向控制信号线Ctrl提供第一电平信号(Ctrl1为高电平)，向第一重置信号线res1、第二重置信号线res2、第一时钟信号线CK10、第二时钟信号线CK20提供第二电平信号(Reset1、Reset2、CKH1、CKBH1为低电平)，这时，各栅极移位寄存单元中的第四晶体管M4导通，将第一电平信号线的第一电平信号传输至第一节点N1，各栅极移位寄存单元的第五晶体管M5导通，将第二电平信号线输入的第二电平信号传输至第二节点N2，各栅极移位寄存单元的第八晶体管M8导通，各偶数级栅极移位寄存单元的第八晶体管M8将第二时钟信号线CK20输入的第二电平信号传输至输出端Gout，各奇数级栅极移位寄存单元的第八晶体管M8将第一时钟信号线CK输入的第二电平信号传输至输出端Gout，各栅极移位寄存单元的输出端Gout均输出第二电平信号(G1、G2、G3、G4、…、G(N-2)、G(N-1)、GN均为低电平)，各栅极移位寄存单元的第二电容C2存储电荷，保持第一节点N1与输出端Gout之间的电位差。

在第二阶段T42，向控制信号线Ctrl、第一重置信号线res1、第二时钟信号线CK20提供第二电平信号(Ctrl1、Reset1、CKBH1均为低电平)，向第二重置信号线res2和第一时钟信号线CK10提供第一电平信号(Reset2和CKH1为高电平)。这时，各偶数级栅极移位寄存单元的第六晶体管M6和第七晶体管M7在第二重置信号线res2的信号控制下导通，将第二电平信号线的第二电平信号传输至偶数级栅极移位寄存单元的第二节点N2和输出端Gout(G2、G4、…、G(N-2)、GN为低电平)；各奇数级栅极移位寄存单元的第二电容C2向第一节点N1放电使第一节点N1电位进一步升高，各奇数级栅极移位寄存单元的第八晶体管M8导通，将各奇数级栅极移位寄存单元的第二时钟信号端CKB接收的第一时钟信号线CK10的第一电平信号传输至各奇数级栅极移位寄存单元的输出端Gout，则第奇数级栅极移位寄存单元的输出端Gout输出第一电平信号(G1、G3、…、G(N-1)为高电平)，第偶数级栅极移位寄存单元的输出端Gout输出第二电平信号(G2、G4、…、G(N-2)、GN为低电平)。

在第三阶段T43，向控制信号线Ctrl、第一重置信号线res1和第二时钟信号线CK20提供第一电平信号(Ctrl1、Reset1、CKBH1为高电平)，向第二重置信号线res2和第一时钟信号线CK10提供第二电平信号(Reset2和CKH1为低电平)。这时，各奇数级的栅极移位寄存单元的第六晶体管M6和第七晶体管M7在第一重置信号线res1的信号控制下导通，将第二电平信号线的第二电平信号传输至奇数级栅极移位寄存单元的第二节点N2和输出端Gout；各偶数级栅极移位寄存单元的第四晶体管M4在控制信号线Ctrl的第一电平信号控制下导通，将第一电平信号线输入的第一电平信号传输至各偶数级栅极移位寄存单元的第一节点N1，使得各偶数级栅极移位寄存单元的第五晶体管M5和第八晶体管M8导通，各偶数级栅极移位寄存单元的第五晶体管M5将第二电平信号线的第二电平信号传输至第二节点N2，各偶数级栅极移位寄存单元的第二时钟信号端CKB接收第二时钟信号线CK20输入的第一电平信号，各偶数级栅极移位寄存单元的第八晶体管M8将第二时钟信号端CKB的第一电平信号传输至输出端Gout，各偶数级栅极移位寄存单元的第二电容C2存储电荷，保持第一节点N1和输出端Gout之间的电位差，则第奇数级栅极移位寄存单元的输出端Gout输出第二电平信号(G1、G3、…、G(N-1)为低电平)，第偶数级栅极移位寄存单元的输出端Gout输出第一电平信号(G2、G4、…、G(N-2)、GN为高电平)。

在第四阶段T44，向控制信号线Ctrl、第一重置信号线res1、第二重置信号线res2、第一时钟信号线CK10和第二时钟信号线CK20提供第二电平信号(Ctrl1、Reset1、Reset2、CKH1、CKBH1均为低电平)，各奇数级栅极移位寄存单元的输出端保持上一阶段T43输出第二电平信号的状态，各偶数级栅极移位寄存单元的第一节点N1由于第二电容C2放电而保持高电位，各偶数级移位寄存单元的第八晶体管M8导通，将第二时钟信号线CK20的第二电平信号传输至输出端Gout，即各级栅极移位寄存单元的输出端Gout输出第二电平信号(G1、G2、G3、G4、…、G(N-2)、G(N-1)、GN为低电平)。

从图6可以看出，本实施例的驱动方法可以在数据写入阶段驱动各级栅极移位寄存单元依次输出脉冲信号，并在画面保持阶段驱动奇数级栅极移位寄存单元和偶数级栅极移位寄存单元交替输出脉冲信号，则在画面保持阶段与栅极移位寄存单元连接的扫描线可以将脉冲信号传输至与显示区内与像素连接的薄膜晶体管，使薄膜晶体管的不会长期保持在关闭状态而发生特性偏移。

需要说明的是，图6仅示意性地示出了画面保持阶段中各栅极移位寄存单元输出一个脉冲信号的工作时序，在实际应用中，可以根据薄膜晶体管持续处于关断状态以致可能发生特性漂移的时间阈值与画面保持阶段的时长的相对关系，来设计上述栅极移位寄存器的驱动方法中在画面保持阶段执行的如第一阶段T41、第二阶段T42、第三阶段T43和第四阶段T44的工作时序的驱动的次数。举例来说，若画面保持阶段持续时间为t10，薄膜晶体管每持续保持关断状态达到时间t20即可能发生一次特性漂移，若n×t20≤t10≤(n+1)×t20，n为正整数，则在画面保持阶段t10至少需要驱动输出端输出n次脉冲信号，也即在应用驱动方法时可以在画面保持阶段每隔时间t20重复执行1次、共执行n次如图6所示T41-T44的工作时序的驱动方法。

本申请实施例还提供了一种显示面板，图7示出了根据本申请一个实施例的显示面板的结构示意图。

如图7所示，本实施例的显示面板包括多条扫描信号线71和栅极移位寄存器72，该栅极移位寄存器72可以为上述实施例描述的栅极移位寄存器，包括多级级联的栅极移位寄存单元702。各扫描信号线71与栅极移位寄存器72中的各栅极移位寄存单元702的输出端一一对应电连接。

显示面板还可以包括多条与扫描信号线71交叉排布的数据信号线73、呈阵列排布的像素单元74、呈阵列排布的、与像素单元74一一对应的多组薄膜晶体管75以及集成驱动电路76。每组薄膜晶体管75可以包括两个薄膜晶体管，分别为薄膜晶体管A和薄膜晶体管B，薄膜晶体管A的第二极与薄膜晶体管B的第一极电连接。各像素单元74与对应的一组薄膜晶体管75中的薄膜晶体管B的第二极电连接，同一列的各组薄膜晶体管75中的薄膜晶体管A的第一极分别与一条数据信号线73电连接。位于同一行的各组薄膜晶体管75中的薄膜晶体管A的栅极和薄膜晶体管B的栅极均连接至同一条扫描信号线71。

集成驱动电路76可以与各数据信号线73和栅极移位寄存器71电连接。具体地，集成驱动电路76可以与栅极移位寄存器71中的触发信号线Stv10、终止信号线Stv20、控制信号线Ctrl、第一重置信号线res1、第二重置信号线res2、第一电平信号线、第二电平信号线、第一时钟信号线CK10以及第二时钟信号线CK20电连接。集成驱动电路75可以按照如图6所示的工作时序向栅极移位寄存器中的各信号线提供相应的驱动信号，可以看出，集成驱动电路仅需在已有的栅极移位寄存器的驱动时序中增加用于驱动第一控制信号线Ctrl的时序即可实现画面保持阶段薄膜晶体管的状态切换，相较于利用集成驱动电路直接电连接扫描信号线并向各扫描信号线提供脉冲信号的方式，有效减少了集成驱动电路被占用的驱动端口的数量，同时可以降低功耗。

并且，每个像素单元通过两个薄膜晶体管与数据信号线73连接，能够减小画面显示阶段各扫描线输出单脉冲信号时薄膜晶体管上的漏电流，防止像素单元在画面保持阶段的电位不稳定，从而提升显示效果。

进一步参考图8a和图8b，图8a示出了根据本申请另一个实施例的显示面板的结构示意图，图8b示出了图8a所示显示面板的一个工作时序示意图。

在图8a所示的实施例中，与图7所示显示面板不同的是，本实施例的显示面板还包括第二控制信号线K，每组薄膜晶体管75中的两个薄膜晶体管A和B中只有一个薄膜晶体管A的栅极连接至扫描线71，各组薄膜晶体管75中的另一个薄膜晶体管B的栅极均连接至第二控制信号线K。即每个像素单元74的充电和放电过程由扫描信号线71和第二控制信号线K的信号共同控制。

如图8b所示，其中利用K1来表示第二控制信号线的信号，与图7所示显示面板的驱动方法(图6)不同的是，本实施例中，在显示阶段T1，还向第二控制信号线K提供第一电平信号(K1为高电平)，以使与第二控制信号线K电连接的各晶体管B保持导通状态，则在显示阶段T3各像素单元的充电不受第二控制信号线K的影响，由各栅极移位寄存单元的输出端的输出信号G1、G2、G3、G4、…、G(N-2)、G(N-1)、GN决定。

在图6所示驱动方法的基础上，应用于图8所示的显示面板的驱动方法还可以包括：在画面保持阶段T4的第二阶段T42和第三阶段T43，向第二控制信号线K提供第二电平信号(K1在T42和T43为低电平)，这样，可以在避免各薄膜晶体管A长时间处于同一电位控制下发生特性漂移的同时，保证在画面保持阶段同一组薄膜晶体管75中的薄膜晶体管A导通时，另一个薄膜晶体管B关断，从而保证像素单元74保持的电位不会由于薄膜晶体管A和B的漏电流而下降，使像素单元74的在画面保持阶段保持稳定的电位，保证显示效果。

在画面保持阶段T4的第一阶段T41，可以向第二控制信号线K提供第一电平信号(K1在T41为高电平)，这样可以利用第二控制信号线K在画面保持阶段控制与其电连接的各组薄膜晶体管中的薄膜晶体管B导通，同时各组薄膜晶体管中的薄膜晶体管A关断，从而实现了在画面保持阶段各薄膜晶体管B的导通，进而可以避免薄膜晶体管B发生特性漂移。同时，在薄膜晶体管B导通时各薄膜晶体管A处于关断状态，可以避免像素单元74的电位由于薄膜晶体管的漏电流二发生变化，从而保证画面保持阶段显示画面的亮度稳定且不会发生亮度偏移。

可选地，在画面保持阶段的其他时间段内，可以向第二控制信号线K提供第二电平信号(K1在T41为低电平)，这时各薄膜晶体管A和薄膜晶体管B均处于关断状态。

可选地，上述显示面板为电泳显示面板。在电泳显示面板中，扫描频率较低，画面保持时间较液晶显示面板和有机发光显示面板长，应用包含上述栅极移位寄存器的结构可以有效防止薄膜晶体管特性偏移，能够增长薄膜晶体管的使用寿命。

请参考图9，其示出了本申请实施例的电泳显示面板的剖面结构示意图。

如图9所示，电泳显示面板900可以包括衬底基板91，形成于衬底基板91上的薄膜晶体管，薄膜晶体管包括栅极92、有源层93以及源漏极941和942，其中，有源层93可以形成薄膜晶体管的沟道Tr，这里薄膜晶体管可以为双栅结构，具有两个沟道Tr1和Tr2，源极941和漏极942可以设置于源漏极层94。源漏极层94上依次设置有遮光层95、像素电极96、电泳膜97以及公共电极98。像素电极96与漏极942电连接，电泳膜97包含电泳颗粒。电泳显示面板900还可以包括与公共电极98电连接的公共信号线99，该公共信号线99可以与栅极92设置于同一层，且该公共信号线可以与设置于源漏极层94的金属形成存储电容，用于在画面保持阶段为像素电极保存电荷，以保证画面保持阶段电泳显示面板可以持续显示画面。

电泳显示面板通常可以用于低功耗、低频扫描的场景中，例如应用在公共场所设置的广告牌、展览馆中的电子展示屏、电子报纸中。这些场景中画面扫描频率较低，在一个画面保持较长的一段时间后更新到下一画面，即切换画面的时间间隔较长，在显示阶段完成对像素的充电之后，进入一段较长时间的画面保持阶段。通过采用本申请实施例提供的电泳显示面板，可以保证画面保持阶段的画面亮度、饱和度和对比度，提升显示效果，并且有利于增长薄膜晶体管的使用寿命。

本申请实施例还提供了一种显示装置，如图10所示，该显示装置1000包括上述实施例的显示面板，可以为手机、平板电脑、可穿戴设备等。可以理解，显示装置1000还可以包括基板、保护玻璃等公知的结构，此处不再赘述。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (16)

1.一种栅极移位寄存单元，其特征在于，包括启动信号端、关闭信号端、重置信号端、第一电平信号端、第二电平信号端、第一控制端、第一时钟信号端、第二时钟信号端、输出端、第一节点、第二节点、第一节点控制单元、第二节点控制单元、重置单元以及输出单元；

所述第一节点控制单元与所述第一控制端、所述启动信号端、所述第一电平信号端、所述第二电平信号端、所述关闭信号端、所述第一节点以及所述第二节点电连接，所述第一节点控制单元用于在所述启动信号端、所述关闭信号端、所述第一控制端以及所述第二节点的电位信号的控制下将所述第一电平信号端或所述第二电平信号端的信号传输至所述第一节点；

所述第二节点控制单元与所述第二电平信号端、所述第二时钟信号端、所述第一节点以及所述第二节点电连接，所述第二节点控制单元用于在所述第一节点的电位信号的控制下将所述第二电平信号端或所述第二时钟信号端的信号传输至所述第二节点；

所述重置单元与所述重置信号端、所述第二电平信号端、所述第一节点以及所述输出端电连接，所述重置单元用于在所述重置信号端的控制下重置所述第一节点和所述输出端的信号；

所述输出单元与所述第一时钟信号端、所述第二时钟信号端、所述第二电平信号端、所述第一节点、所述第二节点以及所述输出端电连接，所述输出单元用于在所述第一时钟信号端、所述第一节点以及所述第二节点的控制下将所述第一电平信号端、所述第二电平信号端或所述第二时钟信号端的信号传输至所述输出端。

2.根据权利要求1所述的栅极移位寄存单元，其特征在于，所述第一节点控制单元包括写入控制单元和画面保持控制单元；

所述写入控制单元与所述启动信号端、所述第一电平信号端、所述关闭信号端、所述第二电平信号端、所述第二节点以及所述第一节点电连接，所述写入控制单元用于在数据写入阶段根据所述启动信号端的控制将所述第一电平信号端的信号传输至所述第一节点，根据所述关闭信号端和所述第二节点的电位信号的控制将所述第二电平信号端的信号传输至第一节点；

所述画面保持控制单元与所述第一电平信号端、所述第一控制端以及所述第一节点电连接，所述画面保持控制单元用于在画面保持阶段根据所述第一控制端的控制将所述第一电平信号端的信号传输至所述第一节点。

3.根据权利要求2所述的栅极移位寄存单元，其特征在于，所述写入控制单元包括第一晶体管、第二晶体管、第三晶体管；

所述第一晶体管的栅极与所述启动信号端电连接，所述第一晶体管的第一极与所述第一电平信号端电连接，所述第一晶体管的第二极与所述第一节点电连接；

所述第二晶体管的栅极与所述第二节点电连接，所述第二晶体管的第一极与所述第二电平信号端电连接，所述第二晶体管的第二极与所述第一节点电连接；

所述第三晶体管的栅极与所述关闭信号端电连接，所述第三晶体管的第一极与所述第二电平信号端电连接，所述第三晶体管的第二极与所述第一节点电连接。

4.根据权利要求3所述的栅极移位寄存单元，其特征在于，所述画面保持控制单元包括第四晶体管，所述第四晶体管的栅极与所述第一控制端电连接，所述第四晶体管的第一极与所述第一电平信号端电连接，所述第四晶体管的第二极与所述第一节点电连接。

5.根据权利要求4所述的栅极移位寄存单元，其特征在于，所述第二节点控制单元包括第五晶体管和第一电容；

所述第五晶体管的栅极与所述第一节点电连接，所述第五晶体管的第一极与所述第二电平信号端电连接，所述第五晶体管的第二极与所述第二节点电连接；

所述第一电容包括第一极板和第二极板，所述第一极板与所述第二时钟信号端电连接，所述第二极板与所述第二节点电连接。

6.根据权利要求5所述的栅极移位寄存单元，其特征在于，所述重置单元包括第六晶体管和第七晶体管；

所述第六晶体管的栅极与所述重置信号端电连接，所述第六晶体管的第一极与所述第二电平信号端电连接，所述第六晶体管的第二极与所述输出端电连接；

所述第七晶体管的栅极与所述重置信号端电连接，所述第七晶体管的第一极与所述第二电平信号端电连接，所述第七晶体管的第二极与所述第一节点电连接。

7.根据权利要求6所述的栅极移位寄存单元，其特征在于，所述输出单元包括第八晶体管、第九晶体管、第十晶体管以及第二电容；

所述第八晶体管的栅极与所述第一节点电连接，所述第八晶体管的第一极与所述第二时钟信号端电连接，所述第八晶体管的第二极与所述输出端电连接；

所述第九晶体管的栅极与所述第二节点电连接，所述第九晶体管的第一极与所述第二电平信号端电连接，所述第九晶体管的第二极与所述输出端电连接；

所述第十晶体管的栅极与所述第一时钟信号端电连接，所述第十晶体管的第一极与所述第二电平信号端电连接，所述第十晶体管的第二极与所述输出端电连接；

所述第二电容包括第三极板和第四极板，所述第三极板与所述第一节点电连接，所述第四极板与所述输出端电连接。

8.根据权利要求7所述的栅极移位寄存单元，其特征在于，所述第二晶体管、所述第五晶体管、所述第八晶体管、所述第九晶体管的沟道类型相同；

所述第六晶体管和所述第七晶体管的沟道类型相同。

9.一种应用于如权利要求1-8任一项所述的栅极移位寄存单元的驱动方法，其特征在于，所述栅极移位寄存单元的工作时序包括数据写入阶段和画面保持阶段，所述驱动方法包括：

在所述数据写入阶段，向所述启动信号端提供单脉冲触发信号，向所述第一时钟信号端提供第一时钟信号，向所述第二时钟信号端提供第二时钟信号，向所述第一电平信号端提供第一电平信号，向所述第二电平信号端提供第二电平信号，向所述第一控制端提供第二电平信号，所述栅极移位寄存单元的输出端输出扫描驱动信号，其中所述第一时钟信号和所述第二时钟信号之间具有半个第一时钟信号周期的延时；

在所述画面保持阶段，向所述第一控制端提供脉冲信号，向所述第一时钟信号端和所述第二时钟信号端依次提供脉冲信号，向所述第一电平信号端提供所述第一电平信号，向所述第二电平信号端提供所述第二电平信号，所述栅极移位寄存单元的输出端出单脉冲信号。

10.一种栅极移位寄存器，其特征在于，包括第一级至第N级如权利要求1-8任一项所述的栅极移位寄存单元，各级所述栅极移位寄存单元依次级联，N为正整数且N＞1。

11.根据权利要求10所述的栅极移位寄存器，其特征在于，所述栅极移位寄存器还包括触发信号线、终止信号线、控制信号线、第一重置信号线、第二重置信号线、第一电平信号线、第二电平信号线、第一时钟信号线以及第二时钟信号线；

各所述栅极移位寄存单元的第一电平信号端与所述第一电平信号线电连接，各所述栅极移位寄存单元的第二电平信号端与所述第二电平信号线电连接，各所述栅极移位寄存单元的第一控制端与所述控制信号线电连接；

第一级所述栅极移位寄存单元的启动信号端与所述触发信号线电连接，第二级至第N级栅极移位寄存单元的启动信号端与上一级所述栅极移位寄存单元的输出端电连接；

第N级所述栅极移位寄存单元的关闭信号端与所述终止信号线电连接，第一级至第N-1级栅极移位寄存单元的关闭信号端与下一级所述栅极移位寄存单元的输出端电连接；

第偶数级栅极移位寄存单元的第一时钟信号端与所述第一时钟信号线电连接，第偶数级栅极移位寄存单元的第二时钟信号端与所述第二时钟信号线电连接；

第奇数级栅极移位寄存单元的第一时钟信号端与所述第二时钟信号线电连接，第奇数级栅极移位寄存单元的第二时钟信号端与所述第一时钟信号线电连接；

第奇数级栅极移位寄存单元的重置信号端与所述第一重置信号线电连接，第偶数级栅极移位寄存单元的重置信号端与所述第二重置信号线电连接。

12.一种应用于如权利要求11所述的栅极移位寄存器的驱动方法，其特征在于，所述栅极移位寄存器的工作时序包括数据写入阶段和画面保持阶段，所述驱动方法包括：

在所述数据写入阶段，向所述触发信号线提供单脉冲触发信号，向所述第一时钟信号线提供第三时钟信号，向所述第二时钟信号线提供第四时钟信号，向所述第一电平信号线提供第一电平信号，向所述第二电平信号线提供第二电平信号，各级所述栅极移位寄存单元依次输出单脉冲扫描驱动信号，其中所述第三时钟信号和所述第四时钟信号之间具有半个第三时钟信号周期的延时；

在所述画面保持阶段，向所述第一重置信号线和所述第二重置信号线依次提供单脉冲重置信号，向所述第一电平信号线提供所述第一电平信号，向所述第二电平信号线提供所述第二电平信号，向所述控制信号线提供时钟信号，向所述第一时钟信号线和所述第二时钟信号线依次提供单脉冲时钟信号，所述第奇数级栅极移位寄存单元和所述第偶数级栅极移位寄存单元依次输出单脉冲驱动信号。

13.根据权利要求12所述的驱动方法，其特征在于，所述画面保持阶段包括第一阶段(t1)、第二阶段(t2)、第三阶段(t3)以及第四阶段(t4)；

所述方法进一步包括：

在所述第一阶段，向所述控制信号线提供第一电平信号，向所述第一重置信号线、所述第二重置信号线、所述第一时钟信号线、所述第二时钟信号线提供第二电平信号，各所述栅极移位寄存单元的输出端输出第二电平信号；

在所述第二阶段，向所述控制信号线、所述第一重置信号线、所述第二时钟信号线提供第二电平信号，向所述第二重置信号线和所述第一时钟信号线提供第一电平信号，第奇数级栅极移位寄存单元的输出端输出第一电平信号，第偶数级栅极移位寄存单元的输出端输出第二电平信号；

在所述第三阶段，向所述控制信号线、所述第一重置信号线和所述第二时钟信号线提供第一电平信号，向所述第二重置信号线和所述第一时钟信号线提供第二电平信号，第奇数级栅极移位寄存单元的输出端输出第二电平信号，第偶数级栅极移位寄存单元的输出端输出第一电平信号；

在所述第四阶段，向所述控制信号线、所述第一重置信号线、所述第二重置信号线、所述第一时钟信号线和所述第二时钟信号线提供第二电平信号，各级所述栅极移位寄存单元的输出端输出第二电平信号。

14.一种显示面板，其特征在于，包括多条扫描信号线和如权利要求10或11所述的栅极移位寄存器；

各所述扫描信号线与各所述栅极移位寄存单元的输出端一一对应电连接。

15.根据权利要求14所述的显示面板，其特征在于，所述显示面板为电泳显示面板。

16.一种显示装置，其特征在于，包括如权利要求14或15所述的显示面板。