CN105047174B - 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置 - Google Patents

Abstract

公开了一种移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置。该移位寄存器单元包含扫描方向选择单元、控制单元、自举单元、第一下拉维持单元以及第二下拉维持单元，用以减轻移位寄存器单元中部分元件的电应力，从而提高工作稳定性，延长了使用寿命。此外，还能够实现液晶显示器的窄边框设计。该栅极驱动装置可以采用GOA技术，提高TFT‑LCD面板的集成度。

Description

移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置

技术领域

本公开涉及一种移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置。

背景技术

薄膜晶体管液晶显示器(TFT-LCD)广泛应用于生产生活的各个领域，在进行显示时，TFT-LCD通过驱动电路来驱动显示面板中的各个像素进行显示。TFT-LCD的驱动电路主要包含栅极驱动电路和数据驱动电路。其中，数据驱动电路用于依据时钟信号定时将输入的数据顺序锁存并将锁存的数据转换成模拟信号后输入到显示面板的数据线。栅极驱动电路通常用移位寄存器来实现，所述移位寄存器将时钟信号转换成开启/断开电压，分别输出到显示面板的各条栅线上。显示面板上的一条栅线通常与一个移位寄存器单元(即移位寄存器的一级)对接。通过使得各个移位寄存器单元依序轮流输出开启电压，实现对显示面板中像素的逐行扫描。像素的这种逐行扫描按照扫描方向可分为单向扫描和双向扫描。目前，在移动产品中，考虑到移动产品产能和良率的提升，通常要求能够实现双向扫描。

另一方面，随着平板显示的发展，高分辨率、窄边框成为发展的趋势。针对这一趋势，出现了阵列基板栅极驱动(Gate Driver on Array，GOA)技术。GOA技术直接将TFT-LCD的栅极驱动电路集成制作在阵列基板上，由此来代替在面板外沿粘接的、由硅芯片制作的驱动芯片。由于该技术可以将驱动电路直接做在阵列基板上，面板周围无需再粘接IC和布线，减少了面板的制作程序，降低了产品成本，同时提高了TFT-LCD面板的集成度，使面板实现窄边框和高分辨率。但是GOA技术存在固有的使用寿命等方面的问题。在实际产品的GOA设计中，如何使用较少的电路元器件来实现移位寄存功能、并且减小关键TFT的电应力以保持栅极驱动电路长期稳定工作，是GOA设计的关键问题。

发明内容

本公开提供了一种移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置。减轻了移位寄存器单元及栅极驱动装置中部分关键TFT的电应力，从而提高工作稳定性，延长了使用寿命；此外，根据本公开实施例的移位寄存器单元中采用的晶体管较少，因而能够实现液晶显示器的窄边框设计。根据本发明实施例的栅极驱动装置可以采用GOA技术，提高TFT-LCD面板的集成度。

根据本公开的一个方面，提供了一种移位寄存器单元，包含：

扫描方向选择单元，连接第一电源输入端、第二电源输入端、信号输入端和复位信号端，配置为在第一电源输入端输入的电压的控制下将信号输入端的输入信号或者在第二电源输入端输入的电压的控制下将复位信号端的输入信号提供至该扫描方向选择单元的输出端；

控制单元，输入端连接扫描方向选择单元的输出端，配置为根据扫描方向选择单元的输出端的信号分别在控制单元的第一输出端提供第一输出信号、在控制单元的第二输出端提供第二输出信号和在控制单元的第三输出端提供第三输出信号；

自举单元，输入端连接控制单元的第一输出端，配置为根据该第一输出端的所述第一输出信号在该移位寄存器单元的信号输出端输出信号；

第一下拉维持单元，其第一输入端连接控制单元的第二输出端，其第二输入端连接控制单元的第三输出端，配置为根据控制单元的第二输出端的第二输出信号和控制单元的第三输出端的第三输出信号向所述信号输出端输出信号；

第二下拉维持单元，其第一输入端连接控制单元的第二输出端，其第二输入端连接控制单元的第三输出端，配置为根据控制单元的第二输出端的第二输出信号和控制单元的第三输出端的第三输出信号向所述信号输出端输出信号；

其中，在两帧之间交替使用第一下拉维持单元以及第二下拉维持单元。

根据本公开的另一方面，提供了一种栅极驱动装置，包含多个串联的上述移位寄存器单元。其中，所述多个串联的移位寄存器单元中除第一个移位寄存器单元和最后一个移位寄存器单元外，其余每个移位寄存器单元的信号输出端均和与其相邻的下一个移位寄存器单元的信号输入端以及与其相邻的上一个移位寄存器单元的复位信号端相连，所述第一个移位寄存器的信号输入端输入帧起始信号，信号输出端与第二个移位寄存器的信号输入端连接，所述最后一个移位寄存器的信号输出端和与其相邻的上一个移位寄存器的复位信号端相连接。

根据本公开的又一方面，提供了一种包含上述栅极驱动装置的显示装置。

根据本公开的又一方面，提供了一种移位寄存器单元的驱动方法，该移位寄存器单元包含扫描方向选择单元、控制单元、自举单元、第一下拉维持单元以及第二下拉维持单元，对于连续的两帧画面，该方法包含：通过扫描方向选择单元选择扫描方向；在第一帧期间，使得第二下拉维持单元不工作，并且通过控制单元控制第一下拉维持单元工作；在第二帧期间，使得第一下拉维持单元不工作，并且通过控制单元控制第二下拉维持单元工作。

附图说明

图1示出了根据本发明实施例的移位寄存器单元的电路框图。

图2示出了图1的移位寄存器单位中的控制单元的内部电路图。

图3示出了根据本发明实施例的移位寄存器单元的一种具体电路结构图。

图4示出了根据本发明实施例的、由多个移位寄存器单元级联形成的栅极驱动装置的示意图。

图5示出了根据本发明实施例的移位寄存器单元进行正向扫描时的时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实施例中，每个晶体管的漏极和源极的连接方式可以互换，因此，本发明实施例中各晶体管的漏极、源极实际是没有区别的。这里，仅仅是为了区分晶体管除栅极之外的两极，而将其中一极称为漏极，另一极称为源极，并且按附图中的形态规定晶体管的上侧端为漏极、下侧端为源极。

图1示出了根据本发明实施例的移位寄存器单元的电路框图。如图1所示，该移位寄存器单元100包含扫描方向选择单元101、控制单元102、自举单元103、第一下拉维持单元104以及第二下拉维持单元105。

扫描方向选择单元101连接第一电源输入端UD、第二电源输入端DU、信号输入端INPUT和复位信号端RESET，配置为在第一电源输入端输入的电压的控制下将信号输入端INPUT的输入信号或者在第二电源输入端输入的电压的控制下将复位信号端RESET的输入信号提供至该扫描方向选择单元101的输出端。

控制单元102的输入端连接扫描方向选择单元101的输出端，配置为根据扫描方向选择单元101的输出端的信号分别在控制单元102的第一输出端output1提供第一输出信号、在控制单元102的第二输出端output2提供第二输出信号和在控制单元102的第三输出端output3提供第三输出信号。

自举单元103的输入端连接控制单元102的第一输出端output1，配置为根据该第一输出端output1的所述第一输出信号在该移位寄存器单元100的信号输出端OUTPUT输出信号。

第一下拉维持单元104的第一输入端连接控制单元102的第二输出端output2，第二输入端连接控制单元102的第三输出端output3，配置为根据控制单元102的第二输出端output2的第二输出信号和控制单元102的第三输出端output3的第三输出信号向所述信号输出端OUTPUT输出信号。

第二下拉维持单元105的第一输入端连接控制单元102的第二输出端output2，第二输入端连接控制单元102的第三输出端output3，配置为根据控制单元102的第二输出端output2的第二输出信号和控制单元102的第三输出端output3的第三输出信号向所述信号输出端OUTPUT输出信号。

在两帧之间交替使用第一下拉维持单元104以及第二下拉维持单元105。

该移位寄存器单元的第二时钟信号端CKB的时钟信号与第一时钟信号端CK的时钟信号互为反相。

相应地，本发明实施例还公开一种移位寄存器单元的驱动方法，该移位寄存器单元包含扫描方向选择单元、控制单元、自举单元、第一下拉维持单元以及第二下拉维持单元，对于连续的两帧画面，该方法包含：

通过扫描方向选择单元选择扫描方向；

在第一帧期间，使得第二下拉维持单元不工作，并且通过控制单元控制第一下拉维持单元工作；

在第二帧期间，使得第一下拉维持单元不工作，并且通过控制单元控制第二下拉维持单元工作。

根据本发明实施例的移位寄存器单元通过两帧画面共享扫描方向选择单元101、控制单元102、自举单元103，在两帧之间交替使用第一下拉维持单元104和第二下拉维持单元105，减轻了相应下拉维持单元中部分元件的电应力。

图2示出了图1的移位寄存器单位中的控制单元102的内部电路图。如图2所示，控制单元102包含第一开关单元1021、第二开关单元1022以及下拉单元1023。

第一开关单元1021的输入端连接扫描方向选择单元101的输出端，配置为根据扫描方向选择单元101的输出端的信号向控制单元102的第一输出端output1、第二开关单元1022以及下拉单元1023提供第一输出信号。

第二开关单元1022的输入端连接第一开关单元1021的输出端，配置为根据第一开关单元1021的输出端的第一输出信号向控制单元102的第二输出端output2提供第二输出信号。

下拉单元1023的输入端连接第一开关单元1021的输出端，配置为根据第一开关单元1021的输出端的第一输出信号向控制单元102的第三输出端output3提供第三输出信号。

图3示出了根据本发明实施例的移位寄存器单元的一种具体电路结构图。

如图3所示，扫描方向选择单元101包含第一晶体管T1和第二晶体管T2。第一晶体管T1的栅极连接至第一电源输入端UD，源极连接至信号输入端INPUT；第二晶体管T2的栅极连接至第二电源输入端DU，源极连接至复位信号端RESET；第一晶体管T1的漏极和第二晶体管T2的漏极相互连接，构成扫描方向选择单元101的输出端。

第一开关单元1021包含第三晶体管T3，其栅极连接至第一时钟信号端CK，源极连接至扫描方向选择单元101的输出端，漏极作为第一开关单元1021的输出端连接至控制单元102的第一输出端output1。

第二开关单元1022包含第四晶体管T4，其栅极连接至第二时钟信号端CKB，源极连接至控制单元102的第一输出端output1，漏极作为该第二开关单元1022的输出端连接至控制单元102的第二输出端output2。

下拉单元1023包含第五晶体管T5，其栅极连接至控制单元102的第一输出端output1，源极连接至第一时钟信号端CK，漏极作为该下拉单元1023的输出端连接至控制单元102的第三输出端output3。

自举单元103包含第六晶体管T6和第一电容C1。第六晶体管T6的栅极连接至控制单元102的第一输出端output1，源极连接至第二时钟信号端CKB，漏极连接至信号输出端OUTPUT；第一电容C1的一端连接至信号输出端OUTPUT，另一端连接至控制单元102的第一输出端output1。

第一下拉维持单元104包含第七至第十二晶体管T7-T12。第七晶体管T7的栅极连接至第一控制信号端CL1，源极连接至控制单元102的第三输出端output3，漏极连接至第一节点PD1；第八晶体管T8的栅极连接至第一节点PD1，源极连接至第三低电压源P1，漏极连接至控制单元102的第二输出端output2；第九晶体管T9的栅极连接至第一控制信号端CL1，源极连接至第十晶体管T10的漏极，漏极连接至第一节点PD1；第十晶体管T10的栅极连接至第一时钟信号端CK，源极连接至第四低电压源P2；第十一晶体管T11的栅极连接至第一节点PD1，源极连接至第三低电压源P1，漏极连接至信号输出端OUTPUT；第十二晶体管T12的栅极连接至第二控制信号端CL2，源极连接至第三低电压源P1，漏极连接至第一节点PD1。第一下拉维持单元104配置为在各信号的控制下，通过在一帧期间保持第一节点PD1处一直是低电平来减轻该第一下拉维持单元104中第八晶体管T8和第十一晶体管T11的电应力。

第二下拉维持单元105包含第十三至第十八晶体管T13-T18。第十三晶体管T13的栅极连接至第二控制信号端CL2，源极连接至控制单元102的第三输出端output3，漏极连接至第二节点PD2；第十四晶体管T14的栅极连接至第二节点PD2，源极连接至第三低电压源P1，漏极连接至控制单元102的第二输出端output2；第十五晶体管T15的栅极连接至第二控制信号端CL2，源极连接至第十六晶体管T16的漏极，漏极连接至第二节点PD2；第十六晶体管T16的栅极连接至第一时钟信号端CK，源极连接至第四低电压源P2；第十七晶体管T17的栅极连接至第二节点PD2，源极连接至第三低电压源P1，漏极连接至信号输出端OUTPUT；第十八晶体管T18的栅极连接至第一控制信号端CL1，源极连接至第三低电压源P1，漏极连接至第二节点PD2。第二下拉维持单元105配置为在各信号的控制下，通过在一帧期间保持第二节点PD2处一直是低电平来减轻该第二下拉维持单元105中第十四晶体管T14和第十七晶体管T17的电应力。

根据本发明实施例的移位寄存器单元通过两帧画面共享扫描方向选择单元101、控制单元102、自举单元103，在两帧之间交替使用第一下拉维持单元104和第二下拉维持单元105，避免PD点(PD1或PD2)一直处在某个工作状态，因此可以减轻相应下拉维持电路中部分关键TFT的电应力。

能够理解，图3中所示出的扫描方向选择单元101、控制单元102、自举单元103、第一下拉维持单元104以及第二下拉维持单元105的示例电路结构仅仅是一种示例，各个单元也可以采用其他适当的电路结构，只要能分别实现各自的功能即可，本发明对此不做限制。

图4示出了根据本发明实施例的、由多个上述移位寄存器单元100级联形成的栅极驱动装置的示意图。

如图4所示，在栅极驱动该装置中，多个上述移位寄存器单元100串联连接，并且其中除第一个移位寄存器单元R1和最后一个移位寄存器单元Rm外，其余每个移位寄存器单元Rn(1＜n＜m)的信号输出端OUTPUT均和与其相邻的下一个移位寄存器单元Rn+1的信号输入端INPUT以及与其相邻的上一个移位寄存器单元Rn-1的复位信号端RESET相连；所述第一个移位寄存器单元R1的信号输入端INPUT输入帧起始信号STV，信号输出端OUTPUT与第二个移位寄存器单元R2的信号输入端INPUT连接；所述最后一个移位寄存器单元Rm的信号输出端OUTPUT和与其相邻的上一个移位寄存器单元Rm-1的复位信号端RESET相连接。OUTPUT_n为第n级移位寄存器单元的输出信号。

另外，如图4所示，在该栅极驱动装置中，相邻两级移位寄存器单元的第一时钟信号端输入的时钟信号互为反相，相邻两级移位寄存器单元的第二时钟信号端输入的时钟信号互为反相。例如移位寄存器单元Rn的第一时钟信号端输入CLK信号，第二时钟信号端输入CLKB信号，移位寄存器单元Rn+1的第一时钟信号端输入CLKB信号，第二时钟信号端输入CLK信号，其中CLK信号和CLKB信号互为反相。

此外，DCF1和DCF2分别是第一控制信号端CL1和第二控制信号端CL2输出的控制信号，在一帧以内DCF1和DCF2都是直流信号。VGL和VGH分别是第三低电压源P1和第四低电压源P2输出的电压信号。

图5示出了根据本发明实施例的移位寄存器单元进行正向扫描时的时序图。以下将参考图5对根据本发明实施例的上述移位寄存器单元100的具体工作过程进行描述。下面以上述晶体管均为N型晶体管为例进行说明。

首先需要说明的是，根据本发明实施例的上述移位寄存器单元100能够进行双向扫描。其中，在进行正向扫描和反向扫描时，所述移位寄存器单元的结构不发生改变，只是信号输入端和复位信号端的功能发生转变。例如，当正向扫描时，从第一电源输入端UD输入高电平信号VDD，从第二电源输入端DU输入低电平信号VSS；当反向扫描时，从第一电源输入端UD输入低电平信号VSS，从第二电源输入端DU输入高电平信号VDD。正向扫描时的信号输入端INPUT用作反向扫描时的复位信号端RESET，而正向扫描时的复位信号端RESET则用作反向扫描时的信号输入端INPUT。

首先结合图5所示的正向扫描时的时序图，对根据本发明实施例的移位寄存器单元在正向扫描时的工作过程进行描述。在正向扫描过程中，从第一电源输入端UD输入高电平信号VDD，第一晶体管T1保持导通；从第二电源输入端DU输入低电平信号VSS，第二晶体管T2保持截止。对于连续的两帧画面，该工作过程包含以下几个步骤。

在第一帧期间，第一下拉维持单元104工作,第二控制信号端CL2输出的控制信号DCF2为低电平，第十二晶体管T12截止，不影响第一节点PD1的电位；第二下拉维持单元105不工作，第一控制信号端CL1输出的控制信号DCF1为高电平，第十八晶体管T18一直导通，所以第二节点PD2一直是低电平，由此减轻第二下拉维持单元105中第十四晶体管T14和第十七晶体管T17的电应力。

如图5所示，该工作过程在第一帧期间可以细分为以下几个阶段。

第一阶段a-1：通过控制单元和自举单元使得所述移位寄存器输出低电平信号。从第一电源输入端UD输入高电平信号VDD，响应于该高电平的输入信号，第一晶体管T1导通。移位寄存器单元(Rn)的信号输入端INPUT输入高电平信号，其中，该信号输入端INPUT的输入信号为上一级移位寄存器单元(Rn-1)的信号输出端OUTPUT的输出信号(第一个移位寄存器单元R1的信号输入端INPUT输入帧起始信号STV)。此时第一时钟信号端CK的时钟信号CLK为高电平，第三晶体管T3导通，信号输入端INPUT上的高电平输入信号从第三晶体管T3输入，对第一电容C1进行充电，此时控制单元102的第一输出端output1处为高电平。同时，第四晶体管T4导通，第一时钟信号端CK的时钟信号CLK的电压经过第四晶体管T4输出到控制单元102的第三输出端output3。由于第一控制信号端CL1输出的控制信号DCF1是高电平，因此第七晶体管T7和第九晶体管T9导通。第三输出端output3上的高电平通过第七晶体管T7将第一节点PD1充电到高电平。第一时钟信号端CK的时钟信号CLK为高电平，因此第十晶体管T10也导通，第四低电压源P2输出的电压信号VGH传输到第一节点PD1，第十一晶体管T11导通，信号输出端OUTPUT的电位被拉到第三低电压源P1输出的低电平。由于控制单元102的第一输出端output1处为高电平，因此第六晶体管T6导通，第二时钟信号端CKB的时钟信号CLKB为低电平，因此信号输出端OUTPUT输出低电平信号。由于第一节点PD1为高电平，因此第八晶体管T8导通，控制单元102的第二输出端output2的电位被拉到第三低电压源P1输出的低电平。由于第二时钟信号端CKB的时钟信号CLKB为低电平，因此第四晶体管T4截止，防止第一输出端output1的电位被拉低。由于第一控制信号端CL1输出的控制信号DCF1是高电平，因此第十八晶体管T18导通，第二节点PD2的电位被拉到第三低电压源P1输出的低电平。由于第二控制信号端CL2输出的控制信号DCF2是低电平，因此第十二晶体管T12截止。

第二阶段b-1：通过控制单元和自举单元使得所述移位寄存器输出高电平信号。移位寄存器单元(Rn)的信号输入端INPUT输入低电平信号，其中，该信号输入端INPUT的输入信号为上一级移位寄存器单元(Rn-1)的信号输出端OUTPUT的输出信号(第一个移位寄存器单元R1的信号输入端INPUT输入帧起始信号STV)。第一时钟信号端CK的时钟信号CLK为低电平，第三晶体管T3截止，第二时钟信号端CKB的时钟信号CLKB为高电平，第一输出端output1的电位被锁存为高电平。此外，由于第一输出端output1为高电平，第六晶体管T6导通，第二时钟信号端CKBCLKB的时钟信号为高电平，根据第一电容C1的电荷保持原理，第一输出端output1的电位进一步升高。因为第一时钟信号端CK的时钟信号CLK为低电平，因此第十晶体管T10截止，第四低电压源P2输出的电压信号VGH不能传输到第一节点PD1。由于第一输出端output1为高电平，第五晶体管T5导通，还由于第一控制信号端CL1输出的控制信号DCF1是高电平，第七晶体管T7导通，因此第一时钟信号端CK的低电平时钟信号CLK经过第五晶体管T5和第七晶体管T7将第一节点PD1的电位拉低到低电平，第八晶体管T8和第十一晶体管T11因此截止，不影响信号输出端OUTPUT的输出。由于第一输出端output1的电位为高电平，因此第六晶体管T6导通，第二时钟信号端CKB的时钟信号CLKB为高电平，因此信号输出端OUTPUT输出高电平信号。

第三阶段c-1：通过控制单元和自举单元使得所述移位寄存器输出低电平信号。移位寄存器单元(Rn)的信号输入端INPUT输入低电平信号，其中，该信号输入端INPUT的输入信号为上一级移位寄存器单元(Rn-1)的信号输出端OUTPUT的输出信号(第一个移位寄存器单元R1的信号输入端INPUT输入帧起始信号STV)。第一时钟信号端CK的时钟信号CLK为高电平，第三晶体管T3导通，信号输入端INPUT上的低电平信号经过第三晶体管T3将第一输出端output1拉低到低电平，第五晶体管T5和第六晶体管T6截止。由于第一控制信号端CL1输出的控制信号DCF1是高电平，第一时钟信号端CK的时钟信号CLK是高电平，因此第九晶体管T9和第十晶体管T10分别导通，第四低电压源P2输出的高电压信号VGH传输到第一节点PD1，第十一晶体管T11导通，信号输出端OUTPUT的电位被拉到第三低电压源P1输出的低电平。同时第八晶体管T8导通，控制单元102的第二输出端output2的电位被拉到第三低电压源P1输出的低电平。

在第三阶段之后，通过控制单元和自举单元使得所述移位寄存器持续输出低电平信号，直至下一帧到来。其中，第二时钟信号端CKB的时钟信号CLKB和第一时钟信号端CK的时钟信号CLK继续交替输入高、低电平信号，其它输入信号和输出信号保持不变，直至下一帧到来，所述移位寄存器单元接收到信号输入端INPUT的高电平信号后，重新执行上述各个阶段。

在第二帧期间，第二下拉维持单元105工作,第一控制信号端CL1输出的控制信号DCF1为低电平，第十八晶体管T18截止，不影响第二节点PD2的电位；第一下拉维持单元104不工作，第二控制信号端CL2输出的控制信号DCF2为高电平，第十二晶体管T12一直导通，所以第一节点PD1一直是低电平，由此减轻第一下拉维持单元104中第八晶体管T8和第十一晶体管T11的电应力。

第二帧期间的第一阶段a-2、第二阶段b-2和第三阶段c-2的时序原理与第一帧期间的对应阶段相似，除了在第二帧期间第一控制信号端CL1输出的控制信号为低电平、第二控制信号端CL2输出的控制信号为高电平、第一节点PD1的电压曲线与第一帧期间第二节点PD2的电压曲线相同、第二节点PD2的电压曲线与第一帧期间第一节点PD1的电压曲线相同之外，其它输入信号和输出信号均与第一帧期间的对应信号相同，在此不再赘述。

根据本发明实施例的移位寄存器单元在反向扫描时的具体工作过程与正向扫描时的工作过程相似，在此不再赘述。

从以上的描述可以看出，根据本发明实施例的移位寄存器单元通过两帧画面共享扫描方向选择单元101、控制单元102、自举单元103，在两帧之间交替使用第一下拉维持单元104和第二下拉维持单元105，避免PD点(PD1或PD2)一直处在某个工作状态，因此可以减轻相应下拉维持单元中部分关键TFT(T8、T11、T14、T17)的电应力，从而提高了工作稳定性，延长了使用寿命；同时，根据本发明实施例的移位寄存器单元中采用的晶体管较少，因而能够实现液晶显示器的窄边框设计。

根据本发明实施例的栅极驱动装置可以采用GOA技术，用作显示装置的栅极驱动电路，以提供逐行扫描功能，将扫描信号传送至显示区域。

本发明还提供了一种包含上述栅极驱动装置的显示装置。

这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种移位寄存器单元，包含：

扫描方向选择单元，连接第一电源输入端、第二电源输入端、信号输入端和复位信号端，配置为在第一电源输入端输入的电压的控制下将信号输入端的输入信号或者在第二电源输入端输入的电压的控制下将复位信号端的输入信号提供至该扫描方向选择单元的输出端；

控制单元，输入端连接扫描方向选择单元的输出端，配置为根据扫描方向选择单元的输出端的信号分别在控制单元的第一输出端提供第一输出信号、在控制单元的第二输出端提供第二输出信号和在控制单元的第三输出端提供第三输出信号；

自举单元，输入端连接控制单元的第一输出端，配置为根据该第一输出端的所述第一输出信号在该移位寄存器单元的信号输出端输出信号；

第一下拉维持单元，其第一输入端连接控制单元的第二输出端，其第二输入端连接控制单元的第三输出端，配置为根据控制单元的第二输出端的第二输出信号和控制单元的第三输出端的第三输出信号向所述信号输出端输出信号；

第二下拉维持单元，其第一输入端连接控制单元的第二输出端，其第二输入端连接控制单元的第三输出端，配置为根据控制单元的第二输出端的第二输出信号和控制单元的第三输出端的第三输出信号向所述信号输出端输出信号；

其中，在两帧之间交替使用第一下拉维持单元以及第二下拉维持单元，并且

控制单元包含：

第一开关单元，输入端连接扫描方向选择单元的输出端，配置为根据扫描方向选择单元的输出端的信号向控制单元的第一输出端、第二开关单元以及下拉单元提供所述第一输出信号；

第二开关单元，输入端连接第一开关单元的输出端，配置为根据第一开关单元的输出端的所述第一输出信号向控制单元的第二输出端提供所述第二输出信号；

下拉单元，输入端连接第一开关单元的输出端，配置为根据第一开关单元的输出端的所述第一输出信号向控制单元的第三输出端提供所述第三输出信号。

2.根据权利要求1所述的移位寄存器单元，其中，扫描方向选择单元包含：

第一晶体管，其栅极连接至第一电源输入端，源极连接至信号输入端；

第二晶体管，其栅极连接至第二电源输入端，源极连接至复位信号端；

第一晶体管的漏极和第二晶体管的漏极相互连接，构成扫描方向选择单元的输出端。

3.根据权利要求1所述的移位寄存器单元，其中，

第一开关单元包含第三晶体管，其栅极连接至第一时钟信号端，源极连接至扫描方向选择单元的输出端，漏极作为第一开关单元的输出端连接至控制单元的第一输出端；

第二开关单元包含第四晶体管，其栅极连接至第二时钟信号端，源极连接至控制单元的第一输出端，漏极作为该第二开关单元的输出端连接至控制单元的第二输出端；

下拉单元包含第五晶体管，其栅极连接至控制单元的第一输出端，源极连接至第一时钟信号端，漏极作为该下拉单元的输出端连接至控制单元的第三输出端。

4.根据权利要求1-3中任一项所述的移位寄存器单元，其中自举单元包含：

第六晶体管，其栅极连接至控制单元的第一输出端，源极连接至第二时钟信号端，漏极连接至信号输出端；

第一电容，其一端连接至信号输出端，另一端连接至控制单元的第一输出端。

5.根据权利要求1-3中任一项所述的移位寄存器单元，其中第一下拉维持单元包含：

第七晶体管，其栅极连接至第一控制信号端，源极连接至控制单元的第三输出端，漏极连接至第一节点；

第八晶体管，其栅极连接至第一节点，源极连接至第三低电压源，漏极连接至控制单元的第二输出端；

第九晶体管，其栅极连接至第一控制信号端，源极连接至第十晶体管的漏极，漏极连接至第一节点；

第十晶体管，其栅极连接至第一时钟信号端，源极连接至第四低电压源；

第十一晶体管，其栅极连接至第一节点，源极连接至第三低电压源，漏极连接至信号输出端；

第十二晶体管，其栅极连接至第二控制信号端，源极连接至第三低电压源，漏极连接至第一节点。

6.根据权利要求1-3中任一项所述的移位寄存器单元，第二下拉维持单元包含：

第十三晶体管，其栅极连接至第二控制信号端，源极连接至控制单元的第三输出端，漏极连接至第二节点；

第十四晶体管，其栅极连接至第二节点，源极连接至第三低电压源，漏极连接至控制单元的第二输出端；

第十五晶体管，其栅极连接至第二控制信号端，源极连接至第十六晶体管的漏极，漏极连接至第二节点；

第十六晶体管，其栅极连接至第一时钟信号端，源极连接至第四低电压源；

第十七晶体管，其栅极连接至第二节点，源极连接至第三低电压源，漏极连接至信号输出端；

第十八晶体管，其栅极连接至第一控制信号端，源极连接至第三低电压源，漏极连接至第二节点。

7.根据权利要求1-3中任一项所述的移位寄存器单元，其中

在正向扫描时，从第一电源输入端输入高电平信号，从第二电源输入端输入低电平信号；

在反向扫描时，从第一电源输入端输入低电平信号，从第二电源输入端输入高电平信号；

其中，正向扫描时的信号输入端用作反向扫描时的复位信号端，正向扫描时的复位信号端用作反向扫描时的信号输入端。

8.根据权利要求1-3中任一项所述的移位寄存器单元，其中所述移位寄存器单元的第二时钟信号端的时钟信号与第一时钟信号端的时钟信号反相。

9.一种栅极驱动装置，包含多个串联的移位寄存器单元，每个所述移位寄存器单元是如权利要求1-8中任一项所述的移位寄存器单元，

其中所述多个串联的移位寄存器单元中除第一个移位寄存器单元和最后一个移位寄存器单元外，其余每个移位寄存器单元的信号输出端均和与其相邻的下一个移位寄存器单元的信号输入端以及与其相邻的上一个移位寄存器单元的复位信号端相连，

所述第一个移位寄存器单元的信号输入端输入帧起始信号，信号输出端与第二个移位寄存器单元的信号输入端连接，所述最后一个移位寄存器单元的信号输出端和与其相邻的上一个移位寄存器单元的复位信号端相连接。

10.根据权利要求9所述的栅极驱动装置，其中

相邻两级移位寄存器单元的第一时钟信号端输入的时钟信号互为反相，第二时钟信号端输入的时钟信号互为反相。

11.根据权利要求9或10所述的栅极驱动装置，该栅极驱动装置是采用了GOA的栅极驱动装置。

12.一种包含根据权利要求9-11中任一项所述的栅极驱动装置的显示装置。

13.一种移位寄存器单元的驱动方法，该移位寄存器单元是如权利要求1-8中任一项所述的移位寄存器单元，对于连续的两帧画面，该方法包含：

通过扫描方向选择单元选择扫描方向；

在第一帧期间，使得第二下拉维持单元不工作，并且通过控制单元控制第一下拉维持单元工作；

在第二帧期间，使得第一下拉维持单元不工作，并且通过控制单元控制第二下拉维持单元工作。

14.根据权利要求13所述的驱动方法，该方法在第一帧期间包含：

在第一阶段，通过控制单元和自举单元使得所述移位寄存器输出低电平信号；

在第二阶段，通过控制单元和自举单元使得所述移位寄存器输出高电平信号；

在第三阶段，通过控制单元和自举单元使得所述移位寄存器输出低电平信号；

在第三阶段之后，通过控制单元和自举单元使得所述移位寄存器持续输出低电平信号，直至下一帧到来。

15.根据权利要求13或14所述的驱动方法，该方法在第二帧期间包含：

在第一阶段，通过控制单元和自举单元使得所述移位寄存器输出低电平信号；

在第二阶段，通过控制单元和自举单元使得所述移位寄存器输出高电平信号；

在第三阶段，通过控制单元和自举单元使得所述移位寄存器输出低电平信号；

在第三阶段之后，通过控制单元和自举单元使得所述移位寄存器持续输出低电平信号，直至下一帧到来。