CN105047172A - 移位寄存器、栅极驱动电路、显示屏及其驱动方法 - Google Patents

Abstract

本发明公开了一种移位寄存器、栅极驱动电路、显示屏及其驱动方法，在现有的移位寄存器的基础上，增加了对应的第一节点控制单元和/或对应的第二节点控制单元；其中，第一节点控制单元用于在第一控制信号的控制下控制第一节点的电位，以使上拉单元处于截止状态；第二节点控制单元用于在第二控制信号的控制下控制第二节点的电位，以使下拉单元处于截止状态。从而通过第一节点控制单元可以避免在显示屏断电的时间段内上拉单元影响驱动信号输出端的电位，通过第二节点控制单元可以避免在显示屏断电的时间段内下拉单元影响驱动信号输出端的电位，进而保证该移位寄存器对应的栅线所连接的薄膜晶体管均被打开，使显示屏内聚集的电荷能够快速被释放。

Description

移位寄存器、栅极驱动电路、显示屏及其驱动方法

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路、显示屏及其驱动方法。

背景技术

在薄膜晶体管显示器中，通常通过栅极驱动电路向像素区域的各个薄膜晶体管(TFT，ThinFilmTransistor)的栅极提供栅极驱动信号。栅极驱动电路可以通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(GateDriveronArray,GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到液晶面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(IC，IntegratedCircuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计。

现有的GOA电路，如图1所示，由多个移位寄存器组成，各个移位寄存器用于向与该移位寄存器的信号输出端Output(n)相连的栅线提供栅极扫描信号，并向与其相邻的上一个移位寄存器输入复位信号，向与其相邻的下一个移位寄存器的信号输入输入信号。如图2a所示，为现有的常见的移位寄存器的结构示意图，包括输入单元1、复位单元2、驱动控制单元3、上拉单元4、下拉单元5；其中，输入单元1的输入端用于接收输入信号Input，输出端和第一节点A相连；复位单元2的输入端用于接收复位控制信号Reset相连，输出端与第一节点A相连；驱动控制单元3的第一端与第一节点A相连，第二端与第二节点B相连；上拉单元4的第一输入端与第一节点A相连，第二输入端用于接收第一时钟信号CK，输出端与移位寄存器的驱动信号输出端Output相连；下拉单元5的第一输入端与第二节点B相连，第二输入端与参考信号端Vref相连，输出端与驱动信号输出端Output相连。

其中，输入单元1用于在输入信号Input的控制下控制第一节点A的电位为高电位(或低电位)；复位单元2用于在复位控制信号Reset的控制下控制第一节点A的电位低电位(或高电位)；驱动控制单元3用于在第一节点A的电位为高电位(或低电位)时控制第二节点B的电位为低电位(或高电位)，在第二节点B的电位为高电位(或低电位)时控制第一节点A的电位为低电位(或高电位)；上拉单元4用于在第一节点A的电位为高电位(或低电位)时，将第一时钟信号CK提供给向驱动信号输出端Output；下拉单元5用于在第二节点B的电位为高电位(或低电位)时，将参考信号端Vref的信号提供给驱动信号输出端Output。输入信号Input的有效脉冲信号为高电位信号，参考信号端Vref的电位为低电位(或高电位)。上述移位寄存器中，当输入信号的有效脉冲信号为高电位信号(或低电位信号)时，驱动信号输出端Output向对应的栅线提供输出高电位信号(或低电位信号)时，该栅线连接的薄膜晶体管均打开。

众所周知，在液晶显示屏内常常会有电荷聚集的情况发生，从而导致液晶显示屏在断电后缓慢变黑，影响了液晶显示屏的的品质。因此，为了解决上述问题，现有技术中通常会在移位寄存器中增加放电控制单元，如图2b所示，放电控制单元6的控制端用于接收放电控制信号EN1，输入端与参考信号端Vref相连，第一输出端与第二节点B相连，第二输出端与驱动信号输出端Output相连；放电控制单元6用于在液晶显示屏断电的时间段内在放电控制信号EN1的控制下，向第二节点输出低电位信号(或高电位信号)，向驱动信号输出端Output输出高电位信号(或低电位信号)。这样在液晶显示屏断电的时间段内，移位寄存器通过放电控制单元将驱动信号输出端Output的电位拉高(或拉低)，从而使与对应栅线连接的薄膜晶体管均打开，实现快速放电。

但是，在上述移位寄存器中，由于上拉单元与下拉单元也一般均有薄膜晶体管构成，而薄膜晶体管一般会有漏电流产生，因此在液晶显示屏断电的时间段内，虽然放电控制单元会向第二节点输出低电位信号(或高电位信号)，向驱动信号输出端输出高电位信号(或低电位信号)，但是由于薄膜晶体管漏电流的产生，第一节点仍然可能会控制上拉单元向驱动信号输出端输出第一时钟信号，而第二节点仍然可能会控制下拉单元向驱动信号输出端输出参考信号端的信号，从而不能将驱动信号输出端的电位完全拉高(或拉低)，导致不能快速释放显示屏内聚集的电荷。

发明内容

有鉴于此，本发明实施例提供了一种移位寄存器、栅极驱动电路、显示屏及其驱动方法，用以在显示屏断电时，将移位寄存器的驱动信号输出端的电位完全拉高(或拉低)，从而使显示屏内聚集的电荷能够快速被释放，进而提高显示屏的品质。

本发明实施例提供的一种移位寄存器，包括输入单元、复位单元、驱动控制单元、上拉单元、下拉单元和放电控制单元；其中，所述输入单元的输出端、所述复位单元的输出端、所述驱动控制单元的第一端、以及所述上拉单元的控制端均与第一节点相连，所述驱动控制单元的第二端、下拉单元的控制端和所述放电控制单元的第一输出端均与第二节点相连；所述上拉单元的输出端、所述下拉单元的输出端和所述放电控制单元的第二输出端均与所述移位在寄存器的驱动信号输出端相连；

所述移位寄存器还包括：对应的第一节点控制单元和/或对应的第二节点控制单元；其中，

所述第一节点控制单元的输入端用于接收第一控制信号，输出端与所述移位寄存器的所述第一节点相连；所述第一节点控制单元用于在所述第一控制信号的控制下，控制所述第一节点的电位，以使所述上拉单元处于截止状态；

所述第二节点控制单元的输入端用于接收第二控制信号，输出端与所述移位寄存器的所述第二节点相连；所述第二节点控制单元用于在所述第二控制信号的控制下，控制所述第二节点的电位，以使所述下拉单元处于截止状态。

较佳地，在本发明实施例提供的所述的移位寄存器中，所述第一节点控制单元包括第一电容；其中，

所述第一电容的第一电极板与所述第一节点相连，第二电极板用于接收所述第一控制信号。

较佳地，在本发明实施例提供的所述的移位寄存器中，所述第二节点控制单元包括第二电容；其中，

所述第二电容的第一电极板与所述第二节点相连，第二电极板用于接收所述第二控制信号。

较佳地，在本发明实施例提供的所述的移位寄存器中，当所述移位寄存器包括所述第一节点控制单元和所述第二节点控制单元时，所述第一控制信号与所述第二控制信号为同一控制信号。

较佳地，在本发明实施例提供的所述的移位寄存器中，所述第一电容的第二电极板与所述第二电容的第二电极板同层设置；和/或

所述第一电容的第一电极板与所述第二电容的第一电极板同层设置。

较佳地，在本发明实施例提供的所述的移位寄存器中，所述第一电容与所述第二电容的电容值相同。

相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述任一种移位寄存器。

较佳地，在本发明实施例提供的所述的栅极驱动电路中，一个移位寄存器对应一个第一节点控制单元；和/或

一个移位寄存器对应一个第二节点控制单元。

较佳地，在本发明实施例提供的所述的栅极驱动电路中，至少两个移位寄存器对应一个第一节点控制单元；和/或

至少两个移位寄存器对应一个第二节点控制单元。

相应地，本发明实施例还提供了一种显示屏，包括本发明实施例提供的上述任一种栅极驱动电路。

相应地，本发明实施例还提供了一种上述显示屏的驱动方法，在所述显示屏断电的时间段内：

各所述第一节点控制单元均在所述第一控制信号的控制下，控制对应的移位寄存器的第一节点的电位，以使对应的上拉单元处于截止状态；和/或

各所述第二节点控制单元均在所述第二控制信号的控制下，控制对应的移位寄存器的第二节点的电位，以使对应的下拉单元处于截止状态。

本发明实施例提供的一种移位寄存器、栅极驱动电路、显示屏及其驱动方法，在现有的包括有输入单元、复位单元、驱动控制单元、上拉单元、下拉单元和放电控制单元的移位寄存器的基础上，又增加了对应的第一节点控制单元和/或对应的第二节点控制单元；其中，第一节点控制单元的输入端用于接收第一控制信号，输出端与移位寄存器的第一节点相连；第一节点控制单元用于在第一控制信号的控制下，控制第一节点的电位，以使上拉单元处于截止状态；第二节点控制单元的输入端用于接收第二控制信号，输出端与移位寄存器的第二节点相连；第二节点控制单元用于在第二控制信号的控制下，控制第二节点的电位，以使下拉单元处于截止状态。从而通过第一节点控制单元可以避免在显示屏断电的时间段内上拉单元影响驱动信号输出端的电位，通过第二节点控制单元可以避免在显示屏断电的时间段内下拉单元影响驱动信号输出端的电位，进而保证该移位寄存器对应的栅线所连接的薄膜晶体管均被打开，使显示屏内聚集的电荷能够快速被释放。

附图说明

图1为现有的GOA电路的结构示意图；

图2a为的移位寄存器的结构示意图之一；

图2b为的移位寄存器的结构示意图之二；

图3a至图3c分别为本发明实施例提供的移位寄存器的结构示意图；

图4为本发明实施例提供的第一节点控制单元和第二节点控制单元的具体结构示意图；

图5a为本发明实施例提供的开关晶体管均为N型晶体管的移位寄存器的结构示意图之一；

图5b为本发明实施例提供的开关晶体管均为P型晶体管的移位寄存器的结构示意图之一；

图6a为本发明实施例提供的开关晶体管均为N型晶体管的移位寄存器的结构示意图之二；

图6b为本发明实施例提供的开关晶体管均为P型晶体管的移位寄存器的结构示意图之二；

图7a为图6a所示的移位寄存器的时序示意图；

图7b为图6b所示的移位寄存器的时序示意图。

具体实施方式

下面结合附图，对本发明实施例提供的移位寄存器、栅极驱动电路、显示屏及其驱动方法的具体实施方式进行详细地说明。

本发明实施例提供的一种移位寄存器如图3a至图3c所示，包括：输入单元1、复位单元2、驱动控制单元3、上拉单元4、下拉单元5和放电控制单元6；其中，输入单元1的输出端、复位单元2的输出端、驱动控制单元3的第一端、以及上拉单元4的控制端均与第一节点A相连，驱动控制单元3的第二端、下拉单元5的控制端和放电控制单元6的第一输出端均与第二节点B相连；上拉单元4的输出端、下拉单元5的输出端和放电控制单元6的第二输出端均与移位在寄存器的驱动信号输出端Output相连；

如图3a所示，该移位寄存器还包括：对应的第一节点控制单元7；其中，

第一节点控制单元7的输入端用于接收第一控制信号EN2，输出端与移位寄存器的第一节点A相连；第一节点控制单元7用于在第一控制信号EN2的控制下，控制第一节点A的电位，以使上拉单元4处于截止状态。这样，当该移位寄存器应用于显示屏时，可以在显示屏断电的时间段内，第一节点控制单元7在第一控制信号EN2的控制下，通过控制第一节点A的电位使上拉单元4处于截止状态，从而可以避免上拉单元4影响驱动信号输出端Output的电位，以可以保证该移位寄存器对应的栅线所连接的薄膜晶体管均打开，使显示屏内聚集的电荷能够快速被释放。

或者，如图3b所示，该移位寄存器还包括：对应的第二节点控制单元8；其中，

第二节点控制单元8的输入端用于接收第二控制信号EN3，输出端与移位寄存器的第二节点B相连；第二节点控制单元8用于在第二控制信号EN3的控制下，控制第二节点B的电位，以使下拉单元5处于截止状态。这样，当该移位寄存器应用于显示屏时，可以在显示屏断电的时间段内，第二节点控制单元8在第二控制信号EN3的控制下，通过控制第二节点B的电位使下拉单元5处于截止状态，从而可以避免下拉单元5影响驱动信号输出端Output的电位，以可以保证该移位寄存器对应的栅线所连接的薄膜晶体管均打开，使显示屏内聚集的电荷能够快速被释放。

因此，较佳地，如图3c所示，该移位寄存器包括：对应的第一节点控制单元7和对应的第二节点控制单元8。这样，当该移位寄存器应用于显示屏时，可以在显示屏断电的时间段内，第一节点控制单元在第一控制信号的控制下，通过控制第一节点的电位使上拉单元处于截止状态，从而可以避免上拉单元影响驱动信号输出端的电位；同时第二节点控制单元在第二控制信号的控制下，通过控制第二节点的电位使下拉单元处于截止状态，从而可以避免下拉单元影响驱动信号输出端的电位；最终保证驱动信号输出端的电位免受上拉单元和下拉单的影响，从而保证该移位寄存器对应的栅线所连接的薄膜晶体管均被打开，使显示屏内聚集的电荷能够快速被释放。

因此，本发明实施例提供的上述移位寄存器，是在现有的包括有输入单元、复位单元、驱动控制单元、上拉单元、下拉单元和放电控制单元的移位寄存器的基础上，又增加了对应的第一节点控制单元和/或对应的第二节点控制单元；其中，第一节点控制单元的输入端用于接收第一控制信号，输出端与移位寄存器的第一节点相连；第一节点控制单元用于在第一控制信号的控制下，控制第一节点的电位，以使上拉单元处于截止状态；第二节点控制单元的输入端用于接收第二控制信号，输出端与移位寄存器的第二节点相连；第二节点控制单元用于在第二控制信号的控制下，控制第二节点的电位，以使下拉单元处于截止状态。从而通过第一节点控制单元可以避免在显示屏断电的时间段内上拉单元影响驱动信号输出端的电位，通过第二节点控制单元可以避免在显示屏断电的时间段内下拉单元影响驱动信号输出端的电位，进而保证该移位寄存器对应的栅线所连接的薄膜晶体管均被打开，使显示屏内聚集的电荷能够快速被释放。

具体地，在本发明实施例提供的上述移位寄存器中，如图3a至图3c所示，输入单元1的输入端用于接收输入信号Input，输出端和第一节点A相连；复位单元2的输入端用于接收复位控制信号Reset相连，输出端与第一节点A相连；驱动控制单元3的第一端与第一节点A相连，第二端与第二节点B相连；上拉单元4的第一输入端与第一节点A相连，第二输入端用于接收第一时钟信号CK，输出端与移位寄存器的驱动信号输出端Output相连；下拉单元5的第一输入端与第二节点B相连，第二输入端与参考信号端Vref相连，输出端与驱动信号输出端Output相连；放电控制单元6的控制端用于接收放电控制信号EN1，输入端与参考信号端Vref相连，第一输出端与第二节点B相连，第二输出端与驱动信号输出端Output相连。

其中，当输入信号Input的有效脉冲信号为高电位信号时，输入单元1用于在输入信号Input的控制下控制第一节点A的电位为高电位；复位单元2用于在复位控制信号Reset的控制下控制第一节点A的电位为低电位；驱动控制单元3用于在第一节点A的电位为高电位时控制第二节点的电位为低电位，在第二节点B的电位为高电位时控制第一节点A的电位为低电位；上拉单元4用于在第一节点A的电位为高电位时，将第一时钟信号CK提供给向驱动信号输出端Output；下拉单元5用于在第二节点B的电位为高电位时，将参考信号端Vref的信号提供给驱动信号输出端Output；放电控制单元6用于在液晶显示屏断电的时间段内在放电控制信号EN1的控制下，向第二节点B输出低电位信号，向驱动信号输出端Output输出高电位信号；其中，参考信号端Vref的电位为低电位。

当输入信号Input的有效脉冲信号为低电位信号时，输入单元1用于在输入信号Input的控制下控制第一节点A的电位为低电位；复位单元2用于在复位控制信号Reset的控制下控制第一节点A的电位为高电位；驱动控制单元3用于在第一节点A的电位为低电位时控制第二节点B的电位为高电位，在第二节点B的电位为低电位时控制第一节点A的电位为高电位；上拉单元4用于在第一节点A的电位为低电位时，将第一时钟信号CK提供给向驱动信号输出端Output；下拉单元5用于在第二节点B的电位为低电位时，将参考信号端Vref的信号提供给驱动信号输出端Output；在显示屏断电的时间段内在放电控制信号EN1的控制下，向第二节点B输出高电位信号，向驱动信号输出端Output输出低电位信号；其中，参考信号端Vref的电位为高电位。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

较佳地，在本发明实施例提供的上述移位寄存器中，如图4所示，第一节点控制单元7包括第一电容C1；其中，

第一电容C1的第一电极板与第一节点A相连，第二电极板用于接收第一控制信号EN2。

具体地，在本发明实施例提供的移位寄存器中，当需要利用第一节点控制单元控制第一节点的电位，以使上拉单元处于截止状态时：如果上拉单元在第一节点的电位为低电位时处于截止状态时，那么第一控制信号在该时间段内应该为低电位信号；如果上拉单元在第一节点的电位为高电位时处于截止状态时，那么第一控制信号在该时间段内应该为高电位信号。

以上仅是举例说明移位寄存器中第一节点控制单元的具体结构，在具体实施时，第一节点控制单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

较佳地，在本发明实施例提供的上述移位寄存器中，如图4所示，第二节点控制单元8包括第二电容C2；其中，

第二电容C2的第一电极板与第二节点B相连，第二电极板用于接收第二控制信号EN3。

具体地，在本发明实施例提供的移位寄存器中，当需要利用第二节点控制单元控制第二节点的电位，以使下拉单元处于截止状态时：如果下拉单元在第二节点的电位为低电位时处于截止状态时，那么第二控制信号在该时间段内应该为低电位信号；如果下拉单元在第二节点的电位为高电位时处于截止状态时，那么第二控制信号在该时间段内应该为高电位信号。

以上仅是举例说明移位寄存器中第二节点控制单元的具体结构，在具体实施时，第二节点控制单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

较佳地，在本发明实施例提供的上述移位寄存器中，如图6a和图6b所示，当移位寄存器包括对应的第一节点控制单元7和对应的第二节点控制单元8时，第一控制信号EN2与第二控制信号EN3为同一控制信号，从而可以采用一个信号端同时向移位寄存器输出第一控制信号与第二控制信号。

较佳地，为了简化制作工艺，在本发明实施例提供的上述移位寄存器中，第一电容的第二电极板与第二电容的第二电极板同层设置；和/或

第一电容的第一电极板与第二电容的第一电极板同层设置。

进一步地，在本发明实施例提供的上述移位寄存器中，可以将第一电容、以及第二电容与移位寄存器中其它的电容同层设置。

较佳地，在本发明实施例提供的上述移位寄存器中，第一电容与第二电容的电容值相同。

具体地，在本发明实施例提供的上述移位寄存器中，如图5a和图5b所示，输入单元1，具体可以包括：第一开关晶体管M1；其中，

第一开关晶体管M1，其栅极用于接收输入信号Input，源极用于接收第一参考信号CN，漏极与第一节点A相连。

具体地，如图5a所示，第一开关晶体管M1可以为N型晶体管，或者如5b所示，第一开关晶体管M1也可以为P型晶体管，在此不作限定。

具体地，在具体实施时，如图6a和图6b所示，第一参考信号CN可以与输入信号Input为同一信号，在此不作限定。

以上仅是举例说明移位寄存器中输入单元的具体结构，在具体实施时，输入单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

具体地，在本发明实施例提供的上述移位寄存器中，如图5a和图5b所示，复位单元2，具体可以包括：第二开关晶体管M2；其中，

第二开关晶体管M2，其栅极用于接收复位控制信号Reset，源极用于接收第二参考信号CNB，漏极与第一节点A相连。具体地第第二开关晶体管M2可以为N型晶体管，也可以为P型晶体管，在此不作限定。

具体地，在具体实施时，如图6a和图6b所示，第二参考信号CNB可以由参考信号端Vref输出，在此不作限定。

以上仅是举例说明移位寄存器中复位单元的具体结构，在具体实施时，复位单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

具体地，在本发明实施例提供的上述移位寄存器中，如图5a和图5b所示，上拉单元4，具体可以包括：第三开关晶体管M3和第三电容C3；其中，

第三开关晶体管M3，其栅极与第一节点A相连，源极用于接收第一时钟信号CK，漏极与驱动信号输出端Output相连；第三电容C3连接于第三开关晶体管M3的栅极与漏极之间。

具体地，如图5a所示，第三开关晶体管M3可以为N型晶体管，或者如5b所示，第三开关晶体管M3也可以为P型晶体管，在此不作限定。

以上仅是举例说明移位寄存器中上拉单元的具体结构，在具体实施时，上拉单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

具体地，在本发明实施例提供的上述移位寄存器中，如图5a和图5b所示，下拉单元5，具体可以包括：第四开关晶体管M4；其中，

第四开关晶体管M4，其栅极与第二节点B相连，源极与参考信号端Vref相连，漏极与驱动信号输出端Output相连。

具体地，如图5a所示，第四开关晶体管M4可以为N型晶体管，或者如5b所示，第四开关晶体管M4也可以为P型晶体管，在此不作限定。

以上仅是举例说明移位寄存器中下拉单元的具体结构，在具体实施时，下拉单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

具体地，在本发明实施例提供的上述移位寄存器中，如图5a和图5b所示，放电控制单元6，具体可以包括：第五开关晶体管M5和第六开关晶体管M6；其中，

第五开关晶体管M5，其栅极与源极、以及第六开关晶体管的栅极相连，用于接收放电控制信号EN1，漏极与驱动信号输出端Output相连；第六开关晶体管M6，其源极与参考信号端Vref相连，漏极与第二节点B相连。

具体地，如图5a所示，第五开关晶体管M5和第六开关晶体管M6可以为N型晶体管，或者如5b所示，第五开关晶体管M5和第六开关晶体管M6也可以为P型晶体管，在此不作限定。

以上仅是举例说明移位寄存器中放电控制单元的具体结构，在具体实施时，放电控制单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

具体地，在本发明实施例提供的上述移位寄存器中，如图5a和图5b所示，驱动控制单元3，具体可以包括：第七开关晶体管M7、第八开关晶体管M8、第九开关晶体管M9和第十开关晶体管M10；其中，

第七开关晶体管M7，其栅极与源极均用于接收第二时钟信号CKB，漏极与第二节点B相连；其中，第一时钟信号CK和第二时钟信号CKB相位相反；

第八开关晶体管M8，其栅极与第二节点B相连，源极与参考信号端Vref相连，漏极与第一节点A相连；

第九开关晶体管M9，其栅极与第一节点A相连，源极与参考信号端Vref相连，漏极与第二节点B相连；

第十开关晶体管M10，其栅极与驱动信号输出端Output相连，源极与参考信号端Vref相连，漏极与第二节点B相连。

具体地，如图5a所示，第七开关晶体管M7、第八开关晶体管M8、第九开关晶体管M9和第十开关晶体管M10可以为N型晶体管，或者如5b所示，第七开关晶体管M7、第八开关晶体管M8、第九开关晶体管M9和第十开关晶体管M10也可以为P型晶体管，在此不作限定。

以上仅是举例说明移位寄存器中驱动控制单元的具体结构，在具体实施时驱动控制单元的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

较佳地，在本发明实施例提供的上述移位寄存器中，开关晶体管一般均采用相同材质的晶体管，在具体实施时，当触发信号的有效脉冲信号为高电位信号，所有开关晶体管均采用N型晶体管；当触发信号的有效脉冲信号为低电位信号，所有开关晶体管均采用P型晶体管。

需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，ThinFilmTransistor)，也可以是金属氧化物半导体场效应管(MOS，MetalOxideScmiconductor)，在此不做限定。在具体实施中，这些开关晶体管的源极和漏极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。

下面结合图6a和图6b所示的移位寄存器为例对本发明实施例移位寄存器的工作过程作以描述。下述描述中以1表示高电位信号，0表示低电位信号。

实例一：

以图6a所示的移位寄存器为例，移位寄存器中的所有开关晶体管均为N型晶体管，对应的输入输出时序入如图7a所示。具体地，选取如图7a所示的输入输出时序图中的T1～T6五个阶段，其中T1～T5属于正常显示阶段，T6为显示屏断电的时间段。

在T1阶段，Input＝1，CK＝0，CKB＝1，Reset＝0，EN1＝0，EN2＝1。

由于Input＝1，第一开关晶体管M1导通，第一节点A电位为高电位，第三开关晶体管M3和第九开关晶体管M9导通；由于CKB＝1，第七开关晶体管M7导通；由于第七开关晶体管M7导通和第九开关晶体管M9均导通，第二节点B的电位为低电位；由于第三开关晶体管M3导通，且CK＝0，驱动信号输出端输Output出低电位信号。

在T2阶段，Input＝0，CK＝1，CKB＝0，Reset＝0，EN1＝0，EN2＝1。

由于CK＝1，第一节点A的电位被进一步拉高，第三开关晶体管M3和第九开关晶体管M9导通；由于第九开关晶体管M9导通，第二节点B的电位为低电位；由于第三开关晶体管M3导通，且CK＝1，驱动信号输出端Output输出高电位信号。

在T3阶段，Input＝0，CK＝0，CKB＝1，Reset＝1，EN1＝0，EN2＝1。

由于Reset＝1，第二开关晶体管M2导通，第一节点A的电位为低电位；由于CKB＝1，第七开关晶体管M7导通，第二节点B的电位为高电位，第八开关晶体管M8和第四开关晶体管M4导通；由于第八开关晶体管M8导通，进一步保证第一节点A的电位为低电位；由于第四开关晶体管M4导通，驱动信号输出端Output输出低电位信号。

在T4阶段，Input＝0，CK＝1，CKB＝0，Reset＝0，EN1＝0，EN2＝1。

初始时第一节点A和第二节点B均处于浮接状态，由于第一电容C1和第二电容C2的作用，第二节点B的电位仍为高电位，第八开关晶体管M8导通，从而第一节点A的电位为低电位，第四开关晶体管M4导通，驱动信号输出端Output输出低电位信号。

在T5阶段，Input＝0，CK＝0，CKB＝1，Reset＝0，EN1＝0，EN2＝1。

由于CKB＝1，第七开关晶体管M7导通，第二节点B的电位为高电位，第八开关晶体管M8和第四开关晶体管M4导通；由于第八开关晶体管M8导通，第一节点A的电位为低电位；由于第四开关晶体管M4导通，驱动信号输出端Output输出低电位信号。

在T6阶段，Input＝0，CK＝0，CKB＝0，Reset＝0，EN1＝1，EN2＝0。

由于EN1＝1，第五开关晶体管M5和第六开关晶体管M6导通；由于第六开关晶体管M6导通，导通的第六开关晶体管M6将放电控制信号EN1提供给驱动信号输出端Output；由于第五开关晶体管M5导通，导通的第五开关晶体管M5将参考信号端Vref的低电位信号提供给第二节点B，此阶段中，由于第一节点A和第二节点B均处于浮接状态(Floating)，由于薄膜晶体管会产生漏电流，因此第二节点B的电位可能不能被完全拉低，同时第一节点A的电位也可能没有完全处于低电位状态，从而导致第三开关晶体管M3和第四开关晶体管M4导通，导通的第三开关晶体管M3和第四开关晶体管M4分别将低电位的第一时钟信号和参考信号端Vref的信号提供给驱动信号输出端Output，从而使驱动信号输出端Output不能完全被拉高，从而不能将对应的栅线所连接的薄膜晶体管打开，进而不能将显示屏内聚集的电荷快速释放掉。但是由于第一电容C1接收的第一控制信号EN2和第二电容C2接收的第二控制信号EN3为低电位，从而通过第一电容C1的耦合作用，可以保证第一节点A的电位被完全拉低，从而保证第三开关晶体管N3截止，通过第二电容C2的耦合作用，可以保证第二节点B的电位被完全拉低，从而保证第四开关晶体管截止，最终保证驱动信号输出端Output的电位被拉高，从而控制对应的栅线所连接的薄膜晶体管打开，进而将显示屏内聚集的电荷快速释放掉。

需要说明的是，在一帧显示时间内，个移位寄存器开始执行上述T1～T5阶段，之后一直重复T4阶段和T5阶段直到开始下一帧。

实例二：

以图6b所示的移位寄存器为例，移位寄存器中的所有开关晶体管均为N型晶体管，对应的输入输出时序入如图7b所示。具体地，选取如图7b所示的输入输出时序图中的T1～T6五个阶段，其中T1～T5属于正常显示阶段，T6为显示屏断电的时间段。

在T1阶段，Input＝0，CK＝1，CKB＝0，Reset＝1，EN1＝1，EN2＝0。

由于Input＝0，第一开关晶体管M1导通，第一节点A电位为低电位，第三开关晶体管M3和第九开关晶体管M9导通；由于CKB＝0，第七开关晶体管M7导通；由于第七开关晶体管M7导通和第九开关晶体管M9均导通，第二节点B的电位为高电位；由于第三开关晶体管M3导通，且CK＝0，驱动信号输出端输Output出高电位信号。

在T2阶段，Input＝1，CK＝0，CKB＝1，Reset＝1，EN1＝1，EN2＝0。

由于CK＝0，第一节点A的电位被进一步拉低，第三开关晶体管M3和第九开关晶体管M9导通；由于第九开关晶体管M9导通，第二节点B的电位为高电位；由于第三开关晶体管M3导通，且CK＝1，驱动信号输出端Output输出低电位信号。

在T3阶段，Input＝1，CK＝1，CKB＝0，Reset＝0，EN1＝1，EN2＝0。

由于Reset＝0，第二开关晶体管M2导通，第一节点A的电位为高电位；由于CKB＝1，第七开关晶体管M7导通，第二节点B的电位为低电位，第八开关晶体管M8和第四开关晶体管M4导通；由于第八开关晶体管M8导通，进一步保证第一节点A的电位为高电位；由于第四开关晶体管M4导通，驱动信号输出端Output输出高电位信号。

在T4阶段，Input＝1，CK＝0，CKB＝1，Reset＝1，EN1＝1，EN2＝0。

初始时第一节点A和第二节点B均处于浮接状态，由于第一电容C1和第二电容C2的作用，第二节点B的电位仍为低电位，第八开关晶体管M8导通，从而第一节点A的电位为高电位，第四开关晶体管M4导通，驱动信号输出端Output输出高电位信号。

在T5阶段，Input＝1，CK＝1，CKB＝0，Reset＝1，EN1＝1，EN2＝0。

由于CKB＝0，第七开关晶体管M7导通，第二节点B的电位为低电位，第八开关晶体管M8和第四开关晶体管M4导通；由于第八开关晶体管M8导通，第一节点A的电位为高电位；由于第四开关晶体管M4导通，驱动信号输出端Output输出高电位信号。

在T6阶段，Input＝1，CK＝1，CKB＝1，Reset＝1，EN1＝0，EN2＝1。

由于EN1＝0，第五开关晶体管M5和第六开关晶体管M6导通；由于第六开关晶体管M6导通，导通的第六开关晶体管M6将放电控制信号EN1提供给驱动信号输出端Output；由于第五开关晶体管M5导通，导通的第五开关晶体管M5将参考信号端Vref的高电位信号提供给第二节点B，此阶段中，由于第一节点A和第二节点B均处于浮接状态(Floating)，由于薄膜晶体管会产生漏电流，因此第二节点B的电位可能不能被完全拉高，同时第一节点A的电位也可能没有完全处于高电位状态，从而导致第三开关晶体管M3和第四开关晶体管M4导通，导通的第三开关晶体管M3和第四开关晶体管M4分别将高电位的第一时钟信号和参考信号端Vref的信号提供给驱动信号输出端Output，从而使驱动信号输出端Output不能完全被拉低，从而不能将对应的栅线所连接的薄膜晶体管打开，进而不能将显示屏内聚集的电荷快速释放掉。但是由于第一电容C1接收的第一控制信号EN2和第二电容C2接收的第二控制信号EN3为高电位，从而通过第一电容C1的作用，可以保证第一节点A的电位被完全拉高，从而保证第三开关晶体管N3截止，通过第二电容C2的作用，可以保证第二节点B的电位被完全拉高，从而保证第四开关晶体管截止，最终保证驱动信号输出端Output的电位被拉低，从而控制对应的栅线所连接的薄膜晶体管打开，进而将显示屏内聚集的电荷快速释放掉。

需要说明的是，在一帧显示时间内，个移位寄存器开始执行上述T1～T5阶段，之后一直重复T4阶段和T5阶段直到开始下一帧。

基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，包括级联的多个如本发明实施例提供的上述任一种移位寄存器。由于该栅极驱动电路解决问题的原理与前述一种移位寄存器相似，因此该栅极驱动电路的实施可以参见前述移位寄存器的实施，重复之处不再赘述。

在具体实施时，在本发明实施例提供的上述栅极驱动电路中，一个移位寄存器对应一个第一节点控制单元；和/或一个移位寄存器对应一个第二节点控制单元。即在栅极驱动电路中，每个移位寄存器中均包括有一个第一节点控制单元；或者，每个移位寄存器中均包括有一个第二节点控制单元；或者，每个移位寄存器中均包括有一个第一节点控制单元和一个第二节点控制单元。

或者，在具体实施时，在本发明实施例提供的上述栅极驱动电路中，至少两个移位寄存器对应一个第一节点控制单元，即两个移位寄存器共用一个第一节点控制单元；和/或

至少两个移位寄存器对应一个第二节点控制单元，即两个移位寄存器共用一个第二节点控制单元。

较佳地，在本发明实施例提供的上述栅极驱动电路中，以相邻的至少两个两个移位寄存器共用一个第一节点控制单元；和/或，以相邻的至少两个两个移位寄存器共用一个第二节点控制单元。

基于同一发明构思，本发明实施例还提供了一种显示屏，包括本发明实施例提供的上述任一种栅极驱动电路。该显示屏可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件的显示屏。该显示屏的实施可以参见上述栅极驱动电路的实施例，重复之处不再赘述。

基于同一发明构思，本发明实施例还提供了上述任一种显示屏的驱动方法，包括在显示屏断电的时间段内：

各第一节点控制单元均在第一控制信号的控制下，控制对应的移位寄存器的第一节点的电位，以使对应的上拉单元处于截止状态；和/或

各第二节点控制单元均在第二控制信号的控制下，控制对应的移位寄存器的第二节点的电位，以使对应的下拉单元处于截止状态。

需要说明的是，显示屏断电的时间段内是指显示屏从开始断电至完全断电的时间区间。

本发明实施例提供的一种移位寄存器、栅极驱动电路、显示屏及其驱动方法，在现有的包括有输入单元、复位单元、驱动控制单元、上拉单元、下拉单元和放电控制单元的移位寄存器的基础上，又增加了对应的第一节点控制单元和/或对应的第二节点控制单元；其中，第一节点控制单元的输入端用于接收第一控制信号，输出端与移位寄存器的第一节点相连；第一节点控制单元用于在第一控制信号的控制下，控制第一节点的电位，以使上拉单元处于截止状态；第二节点控制单元的输入端用于接收第二控制信号，输出端与移位寄存器的第二节点相连；第二节点控制单元用于在第二控制信号的控制下，控制第二节点的电位，以使下拉单元处于截止状态。从而通过第一节点控制单元可以避免在显示屏断电的时间段内上拉单元影响驱动信号输出端的电位，通过第二节点控制单元可以避免在显示屏断电的时间段内下拉单元影响驱动信号输出端的电位，进而保证该移位寄存器对应的栅线所连接的薄膜晶体管均被打开，使显示屏内聚集的电荷能够快速被释放。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种移位寄存器，包括输入单元、复位单元、驱动控制单元、上拉单元、下拉单元和放电控制单元；其中，所述输入单元的输出端、所述复位单元的输出端、所述驱动控制单元的第一端、以及所述上拉单元的控制端均与第一节点相连，所述驱动控制单元的第二端、下拉单元的控制端和所述放电控制单元的第一输出端均与第二节点相连；所述上拉单元的输出端、所述下拉单元的输出端和所述放电控制单元的第二输出端均与所述移位在寄存器的驱动信号输出端相连；其特征在于，所述移位寄存器还包括：对应的第一节点控制单元和/或对应的第二节点控制单元；其中，

所述第一节点控制单元的输入端用于接收第一控制信号，输出端与所述移位寄存器的所述第一节点相连；所述第一节点控制单元用于在所述第一控制信号的控制下，控制所述第一节点的电位，以使所述上拉单元处于截止状态；

所述第二节点控制单元的输入端用于接收第二控制信号，输出端与所述移位寄存器的所述第二节点相连；所述第二节点控制单元用于在所述第二控制信号的控制下，控制所述第二节点的电位，以使所述下拉单元处于截止状态。

2.如权利要求1所述的移位寄存器，其特征在于：所述第一节点控制单元包括第一电容；其中，

所述第一电容的第一电极板与所述第一节点相连，第二电极板用于接收所述第一控制信号。

3.如权利要求1所述的移位寄存器，其特征在于：所述第二节点控制单元包括第二电容；其中，

所述第二电容的第一电极板与所述第二节点相连，第二电极板用于接收所述第二控制信号。

4.如权利要求1-3任一项所述的移位寄存器，其特征在于：当所述移位寄存器包括所述第一节点控制单元和所述第二节点控制单元时，所述第一控制信号与所述第二控制信号为同一控制信号。

5.如权利要求4所述的移位寄存器，其特征在于，所述第一电容的第二电极板与所述第二电容的第二电极板同层设置；和/或

所述第一电容的第一电极板与所述第二电容的第一电极板同层设置。

6.如权利要求4所述的移位寄存器，其特征在于，所述第一电容与所述第二电容的电容值相同。

7.一种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-6任一项所述的移位寄存器。

8.如权利要求7所述的栅极驱动电路，其特征在于，一个移位寄存器对应一个第一节点控制单元；和/或

一个移位寄存器对应一个第二节点控制单元。

9.如权利要求7所述的栅极驱动电路，其特征在于，至少两个移位寄存器对应一个第一节点控制单元；和/或

至少两个移位寄存器对应一个第二节点控制单元。

10.一种显示屏，其特征在于，包括如权利要求7-9任一项所述的栅极驱动电路。

11.一种如权利要求10所述的显示屏的驱动方法，其特征在于，在所述显示屏断电的时间段内：

各所述第一节点控制单元均在所述第一控制信号的控制下，控制对应的移位寄存器的第一节点的电位，以使对应的上拉单元处于截止状态；和/或

各所述第二节点控制单元均在所述第二控制信号的控制下，控制对应的移位寄存器的第二节点的电位，以使对应的下拉单元处于截止状态。