CN107093394A - 一种移位寄存器单元及其电压释放方法、栅极驱动电路 - Google Patents

Abstract

本发明公开一种移位寄存器单元及其电压释放方法、栅极驱动电路，涉及显示技术领域，为解决由于异常掉电导致的移位寄存器单元无法稳定工作，影响显示装置显示质量的问题。所述移位寄存器单元包括：上拉节点控制模块、下拉节点控制模块、输出模块、电容模块和电压释放模块；其中，电压释放模块，分别与低电平输入端和上拉节点连接，电压释放模块用于在低电平输入端的控制下，控制上拉节点与低电平输入端是否连接。本发明提供的移位寄存器单元用于输出栅极驱动信号。

Description

一种移位寄存器单元及其电压释放方法、栅极驱动电路

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其电压释放方法、栅极驱动电路。

背景技术

随着显示技术的不断发展，越来越多的显示装置采用集成栅极驱动技术(英文：Gate driver On Array，简称GOA)，这种GOA技术是将栅极驱动电路集成在阵列基板的非显示区域上，在缩小了阵列基板的边框宽度的同时，还降低了生产成本，减少了生产工序。利用GOA技术集成在阵列基板上的栅极驱动电路包括若干个移位寄存器单元，每个移位寄存器单元对应阵列基板上的一条栅线，并通过输出栅极驱动信号来实现对该条栅线的驱动，且栅极驱动信号在完成对栅线的驱动后会被复位至栅极关断电压，从而使后续工作能够正常进行。

现有技术中，显示装置大多工作在交变电压供电的条件下，而当显示装置出现突然掉电的情况时，栅极驱动电路包括的各移位寄存器单元中的上拉节点的电位就会被突然拉高，使得与上拉节点相连的薄膜晶体管容易发生阈值电压漂移，而在薄膜晶体管发生阈值电压漂移的情况下，当再次为显示装置供电时，各移位寄存器单元就不能够稳定的工作，导致显示装置显示异常。

发明内容

本发明的目的在于提供一种移位寄存器单元及其电压释放方法、栅极驱动电路，用于解决由于异常掉电导致的移位寄存器单元无法稳定工作，影响显示装置显示质量的问题。

为了实现上述目的，本发明提供如下技术方案：

本发明的第一方面提供一种移位寄存器单元，包括：上拉节点控制模块、下拉节点控制模块、输出模块和电容模块；其中，上拉节点控制模块分别与输入信号端、上拉节点、复位端、低电平输入端和下拉节点连接；下拉节点控制模块分别与所述上拉节点、第一时钟信号输入端、所述低电平输入端和所述下拉节点连接；输出模块分别与第二时钟信号输入端、所述上拉节点、所述下拉节点、所述低电平输入端和栅极驱动信号输出端连接；所述电容模块的第一端与所述上拉节点连接，所述电容模块的第二端与所述栅极驱动信号输出端连接；所述移位寄存器单元还包括电压释放模块，电压释放模块分别与所述低电平输入端和所述上拉节点连接，所述电压释放模块用于在所述低电平输入端的控制下，控制所述上拉节点与所述低电平输入端是否连接。

进一步地，所述电压释放模块包括电压释放开关管，所述电压释放开关管的栅极和所述电压释放开关管的第一极均与所述低电平输入端连接，所述电压释放开关管的第二极与所述上拉节点连接。

进一步地，所述上拉节点控制模块用于：在输入信号端的控制下，控制所述上拉节点与所述输入信号端是否连接，在所述复位端的控制下，控制所述上拉节点与所述低电平输入端是否连接，在所述下拉节点的控制下，控制所述上拉节点与所述低电平输入端是否连接；所述输出模块用于：在所述上拉节点的控制下，控制所述第二时钟信号输入端与所述栅极驱动信号输出端是否连接；在所述下拉节点的控制下，控制所述栅极驱动信号输出端与所述低电平输入端是否连接。

进一步地，所述输出模块还与所述复位端连接，用于在所述复位端的控制下，控制所述栅极驱动信号输出端与所述低电平输入端是否连接。

进一步地，所述上拉节点控制模块包括：第一开关管、第二开关管和第三开关管；其中，所述第一开关管栅极和所述第一开关管的第二极均与所述输入信号端连接，所述第一开关管的第一极与所述上拉节点连接；所述第二开关管的栅极与所述复位端连接，所述第二开关管的第一极与所述低电平输入端连接，所述第二开关管的第二极与所述上拉节点连接；所述第三开关管的栅极与所述下拉节点连接，所述第三开关管的第一极与所述低电平输入端连接，所述第三开关管的第二极与所述上拉节点连接。

进一步地，所述输出模块包括：第四开关管、第五开关管和第六开关管；其中，所述第四开关管的栅极与所述上拉节点连接，所述第四开关管的第一极与所述栅极驱动信号输出端连接，所述第四开关管的第二极与所述第二时钟信号输入端连接；所述第五开关管的栅极与所述下拉节点连接，所述第五开关管的第一极与所述低电平输入端连接，所述第五开关管的第二极与所述栅极驱动信号输出端连接；所述第六开关管的栅极与所述复位端连接，所述第六开关管的第一极与所述低电平输入端连接，所述第六开关管的第二极与所述栅极驱动信号输出端连接。

进一步地，所述下拉节点控制模块包括：下拉控制节点控制子模块和下拉节点控制子模块；其中，下拉控制节点控制子模块分别与所述第一时钟信号输入端、下拉控制节点、所述上拉节点和所述低电平输入端连接，用于在所述第一时钟信号输入端和所述上拉节点的控制下控制所述下拉控制节点的电位；下拉节点控制子模块分别与所述第一时钟信号输入端、所述下拉控制节点、所述上拉节点、所述下拉节点和所述低电平输入端连接，用于在所述下拉控制节点和所述上拉节点的控制下，控制所述下拉节点的电位。

进一步地，所述下拉控制节点控制子模块包括：第七开关管和第八开关管；其中，所述第七开关管的栅极和所述第七开关管的第二极均与所述第一时钟信号输入端连接，所述第七开关管的第一极与所述下拉控制节点连接；所述第八开关管的栅极与所述上拉节点连接，所述第八开关管的第一极与所述低电平输入端连接，所述第八开关管的第二极与所述下拉控制节点连接；所述下拉节点控制子模块包括：第九开关管和第十开关管；其中，所述第九开关管的栅极与所述下拉控制节点连接，所述第九开关管的第一极与所述下拉节点连接，所述第九开关管的第二极与所述第一时钟信号输入端连接；所述第十开关管的栅极与所述上拉节点连接，所述第十开关管的第一极与所述低电平输入端连接，所述第十开关管的第二极与所述下拉节点连接。

基于上述移位寄存器单元的技术方案，本发明的第二方面提供一种栅极驱动电路，包括上述移位寄存器单元。

基于上述移位寄存器单元的技术方案，本发明的第三方面提供一种移位寄存器单元的电压释放方法，应用于上述移位寄存器单元，所述电压释放方法包括：当所述移位寄存器单元异常断电时，在低电平输入端的控制下，电压释放模块控制上拉节点与所述低电平输入端连接。

本发明提供的移位寄存器单元中，包括电压释放模块，该电压释放模块分别与低电平输入端和上拉节点连接，并能够在显示装置异常掉电的情况下，控制上拉节点与低电平输入端连接，从而很好的释放上拉节点上的异常电压，降低上拉节点的电位，使得与上拉节点相连的其他模块中包括的薄膜晶体管不会发生阈值电压漂移，这样当再次为显示装置供电时，各移位寄存器单元就能够稳定的工作，使得显示装置能够正常显示。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为现有技术中掉电前后和再次通电时上拉节点电压变化示意图；

图2为本发明实施例提供的移位寄存器单元的模块示意图；

图3为本发明实施例提供的移位寄存器单元的工作时序图；

图4为本发明实施例中掉电前后上拉节点电压变化示意图；

图5为本发明实施例提供的移位寄存器单元的第一结构示意图；

图6为本发明实施例提供的移位寄存器单元的第二结构示意图。

附图标记：

1-上拉节点控制模块， 2-下拉节点控制模块，

21-下拉控制节点控制子模块， 22-下拉节点控制子模块，

3-输出模块， 4-电容模块，

5-电压释放模块， INPUT-输入信号端，

PU-上拉节点， RESET-复位端，

VSS-低电平输入端， PD-下拉节点，

PD_CN-下拉控制节点， P1-输入时段，

P2-输出时段， P3-复位时段，

P4-保持时段， CLKB-第一时钟信号输入端，

CLK-第二时钟信号输入端， OUTPUT-栅极驱动信号输出端，

T0-电压释放开关管， T1-第一开关管，

T2-第二开关管， T3-第三开关管，

T4-第四开关管， T5-第五开关管，

T6-第六开关管， T7-第七开关管，

T8-第八开关管， T9-第九开关管，

T10-第十开关管。

具体实施方式

为了进一步说明本发明实施例提供的移位寄存器单元及其电压释放方法、栅极驱动电路，下面结合说明书附图进行详细描述。

如背景技术所述，现有技术中，显示装置大多工作在交变电压供电的条件下，具体为交变电压通过供电系统向显示装置供电，当供电系统突然掉电时，会使供电系统异常，进而导致显示装置中，移位寄存器单元内的上拉节点的电位被拉高。由于在移位寄存器单元中上拉节点连接了多个薄膜晶体管，当上拉节点的电位被异常拉高时，就会导致与上拉节点连接的多个薄膜晶体管容易发生阈值电压漂移，而在薄膜晶体管发生阈值电压漂移的情况下，当再次为显示装置供电时，移位寄存器单元将不能够稳定的工作，影响显示装置的显示质量，导致显示装置出现显示异常。

具体可参阅图1，图1为现有技术中掉电前后和再次通电时上拉节点电压变化示意图，当显示装置还未发生掉电的情况下，即显示装置工作在正常状态时，上拉节点由于电容的自举作用，会出现一个较高的脉冲。在发生掉电情况后，再次为显示装置通电时，由于薄膜晶体管发生阈值电压漂移，晶体管特性损坏，导致上拉节点出现异常的连续多个较高的脉冲，这些连续多个较高的脉冲会导致显示装置显示异常。

基于上述问题的存在，本申请的发明人经研究发现，当出现突然掉电的情况时，供电系统也会导致移位寄存器单元连接的低电平输入端VSS输入异常的低电平信号，该异常的低电平信号与时钟信号(移位寄存器单元连接的时钟信号输入端输入的信号)的高电平VGH基本相同，又由于上拉节点的电位在异常情况下能够达到时钟信号的高电平VGH的1.5倍，因此，可以考虑在移位寄存器单元中引入开关管，该开关管由低电平输入端VSS输入的低电平信号来驱动，并能够将上拉节点的高电压释放出去，从而保证在突然掉电的情况下，与上拉节点连接的薄膜晶体管均不会出现阈值电压漂移的问题。

具体的，请参阅图2，本发明实施例提供一种移位寄存器单元，包括：上拉节点控制模块1、下拉节点控制模块2、输出模块3、电容模块4和电压释放模块5；其中，上拉节点控制模块1分别与输入信号端INPUT、上拉节点PU、复位端RESET、低电平输入端VSS和下拉节点PD连接；下拉节点控制模块2分别与上拉节点PU、第一时钟信号输入端CLKB、低电平输入端VSS和下拉节点PD连接；输出模块3分别与第二时钟信号输入端CLK、上拉节点PU、下拉节点PD、低电平输入端VSS和栅极驱动信号输出端OUTPUT连接；电容模块4的第一端与上拉节点PU连接，电容模块4的第二端与栅极驱动信号输出端OUTPUT连接；电压释放模块5分别与低电平输入端VSS和上拉节点PU连接，且电压释放模块5用于在低电平输入端VSS的控制下，控制上拉节点PU与低电平输入端VSS是否连接。

请参阅图3，上述移位寄存器单元的一个工作周期依次包括：输入时段P1、输出时段P2、复位时段P3和保持时段P4，在一个工作周期内移位寄存器单元的工作过程为：

在输入时段P1，在输入信号端INPUT的控制下，上拉节点控制模块1控制输入信号端INPUT与上拉节点PU连接，将上拉节点PU的电位拉高；在上拉节点PU的控制下，下拉节点控制模块2控制下拉节点PD和低电平输入端VSS连接。

在输出时段P2，在第二时钟信号输入端CLK和上拉节点PU的控制下，输出模块3控制第二时钟信号输入端CLK与栅极驱动信号输出端OUTPUT连接，使栅极驱动信号输出端OUTPUT输出栅极驱动信号，并将上拉节点PU的电位进一步拉高；在上拉节点PU的控制下，下拉节点控制模块2继续控制下拉节点PD和低电平输入端VSS连接。

在复位时段P3，在复位端RESET的控制下，上拉节点控制模块1控制上拉节点PU与低电平输入端VSS连接，将上拉节点PU的电位拉低；在第一时钟信号输入端CLKB和低电位的上拉节点PU的控制下，下拉节点控制模块2控制第一时钟信号输入端CLKB与下拉节点PD连接，将下拉节点PD的电位拉高；在高电位的下拉节点PD的控制下，上拉节点控制模块1控制上拉节点PU与低电平输入端VSS连接；在高电位的下拉节点PD的控制下，输出模块3控制栅极驱动信号输出端OUTPUT与低电平输入端VSS连接，使栅极驱动信号输出端OUTPUT不输出栅极驱动信号。

在保持时段P4，在第一时钟信号输入端CLKB和低电位的上拉节点PU的控制下，下拉节点控制模块2控制下拉节点PD的电位与第一时钟信号(是由第一时钟信号输入端CLKB输入的)同步变化；在下拉节点PD的控制下，输出模块3控制栅极驱动信号输出端OUTPUT与低电平输入端VSS连接，且在低电位的上拉节点PU的控制下，输出模块3控制栅极驱动信号输出端OUTPUT与第二时钟信号输入端CLK不连接，使得栅极驱动信号输出端OUTPUT不输出栅极驱动信号。

在上述输入时段P1、输出时段P2、复位时段P3和保持时段P4，当显示装置正常供电时，即移位寄存器单元正常工作时，低电平输入端VSS输入正常的低电平信号，此时，在低电平输入端VSS的控制下，电压释放模块5控制上拉节点PU与低电平输入端VSS不连接，保证移位寄存器单元的正常工作。当交变电压突然掉电时，供电系统会导致低电平输入端VSS输入异常的信号，该异常的信号具有较高的电位，使得在低电平输入端VSS的控制下，电压释放模块5能够控制上拉节点PU与低电平输入端VSS连接，将上拉节点PU的高电压释放。

结合上述实施例提供的移位寄存器单元的结构和具体工作过程可知，本发明实施例提供的移位寄存器单元中，包括电压释放模块5，该电压释放模块5分别与低电平输入端VSS和上拉节点PU连接，并能够在显示装置异常掉电的情况下，控制上拉节点PU与低电平输入端VSS连接，从而很好的释放上拉节点PU上的异常电压，降低上拉节点PU的电位，使得与上拉节点PU相连的其他模块中包括的薄膜晶体管的栅极偏压应力大大减轻，避免了由于过高的栅极偏压应力导致的薄膜晶体管发生阈值电压漂移的问题，这样当再次为显示装置供电时，各移位寄存器单元就能够稳定的工作，使得显示装置能够正常显示。

如图4所示，图4为显示装置掉电前后上拉节点电压变化示意图，可见在掉电的瞬间，电压释放模块5能够将上拉节点PU的电压瞬间释放，避免与上拉节点PU相连的其他模块中包括的薄膜晶体管不会发生阈值电压漂移。

如图5所示，上述实施例提供的上拉节点控制模块1、下拉节点控制模块2、输出模块3、电容模块4和电压释放模块5的具体结构均多种多样，下面结合图5，给出各模块的一种具体结构，当然各模块不仅限于给出的结构。

具体的，上述电压释放模块5包括电压释放开关管T0，电压释放开关管T0的栅极和电压释放开关管T0的第一极均与低电平输入端VSS连接，电压释放开关管T0的第二极与上拉节点PU连接。当未发生掉电的情况下，低电平输入端VSS控制电压释放开关管T0截止，使上拉节点PU与低电平输入端VSS不连接，保证移位寄存器单元的正常工作；当发生掉电等异常情况时，低电平输入端VSS控制电压释放开关管T0导通，使上拉节点PU与低电平输入端VSS连接，将上垃节点的异常高电压释放，避免移位寄存器单元中与上拉节点PU连接的开关管发生阈值电压漂移。

上述实施例提供的上拉节点控制模块1用于：在输入信号端INPUT的控制下，控制上拉节点PU与输入信号端INPUT是否连接，在复位端RESET的控制下，控制上拉节点PU与低电平输入端VSS是否连接，在下拉节点PD的控制下，控制上拉节点PU与低电平输入端VSS是否连接。更详细的说，在输入时段P1，上拉节点控制模块1用于控制上拉节点PU与输入信号端INPUT连接，在除输入时段P1的其他时段，上拉节点控制模块1用于控制上拉节点PU与输入信号端INPUT不连接；在复位时段P3，上拉节点控制模块1用于：在复位端RESET的控制下，控制上拉节点PU与低电平输入端VSS连接，以及在下拉节点PD的控制下，控制上拉节点PU与低电平输入端VSS连接；在输入时段P1和输出时段P2，上拉节点控制模块1用于控制上拉节点PU与低电平输入端VSS不连接；在保持时段P4，上拉节点控制模块1用于在下拉节点PD的控制下，控制上拉节点PU与低电平输入端VSS周期性的连接与断开。

上述实施例提供的输出模块3用于：在上拉节点PU的控制下，控制第二时钟信号输入端CLK与栅极驱动信号输出端OUTPUT是否连接；在下拉节点PD的控制下，控制栅极驱动信号输出端OUTPUT与低电平输入端VSS是否连接。更进一步的说，在输入时段P1和输出时段P2，输出模块3用于控制第二时钟信号输入端CLK与栅极驱动信号输出端OUTPUT连接，在复位时段P3和保持时段P4，输出模块3用于控制第二时钟信号输入端CLK与栅极驱动信号输出端OUTPUT不连接；在输入时段P1和输出时段P2，在下拉节点PD的控制下，输出模块3用于控制栅极驱动信号输出端OUTPUT与低电平输入端VSS不连接，在复位时段P3，在下拉节点PD的控制下，输出模块3用于控制栅极驱动信号输出端OUTPUT与低电平输入端VSS连接，在保持时段P4，在下拉节点PD的控制下，输出模块3用于控制栅极驱动信号输出端OUTPUT与低电平输入端VSS周期性的连接与断开。

优选的，上述输出模块3还与复位端RESET连接，用于在复位端RESET的控制下，控制栅极驱动信号输出端OUTPUT与低电平输入端VSS是否连接。具体的，在输入时段P1和输出时段P2，输出模块3用于在复位端RESET的控制下，控制栅极驱动信号输出端OUTPUT与低电平输入端VSS不连接，在复位时段P3，输出模块3用于在复位端RESET控制下，控制栅极驱动信号输出端OUTPUT与低电平输入端VSS连接。将输出模块3与复位端RESET连接，使得在复位时段P3，输出模块3既能够在下拉节点PD的控制下，将栅极驱动信号输出端OUTPUT与低电平输入端VSS连接，又能够在复位端RESET的控制下，将栅极驱动信号输出端OUTPUT与低电平输入端VSS连接，更好的保证了在复位时段P3，栅极驱动信号输出端OUTPUT不会输出栅极驱动信号，保证了移位寄存器单元工作的稳定性。

请继续参阅图5，上述上拉节点控制模块1包括：第一开关管T1、第二开关管T2和第三开关管T3；其中，第一开关管T1栅极和第一开关管T1的第二极均与输入信号端INPUT连接，第一开关管T1的第一极与上拉节点PU连接；第二开关管T2的栅极与复位端RESET连接，第二开关管T2的第一极与低电平输入端VSS连接，第二开关管T2的第二极与上拉节点PU连接；第三开关管T3的栅极与下拉节点PD连接，第三开关管T3的第一极与低电平输入端VSS连接，第三开关管T3的第二极与上拉节点PU连接。具体的，输入信号端INPUT控制第一开关管T1的导通与截止，从而控制输入信号端INPUT与上拉节点PU是否连接；复位端RESET控制第二开关管T2的导通与截止，从而控制上拉节点PU与低电平输入端VSS是否连接；下拉节点PD控制第三开关管T3的导通与截止，从而控制上拉节点PU与低电平输入端VSS是否连接。

上述输出模块3包括：第四开关管T4、第五开关管T5和第六开关管T6；其中，第四开关管T4的栅极与上拉节点PU连接，第四开关管T4的第一极与栅极驱动信号输出端OUTPUT连接，第四开关管T4的第二极与第二时钟信号输入端CLK连接；第五开关管T5的栅极与下拉节点PD连接，第五开关管T5的第一极与低电平输入端VSS连接，第五开关管T5的第二极与栅极驱动信号输出端OUTPUT连接；第六开关管T6的栅极与复位端RESET连接，第六开关管T6的第一极与低电平输入端VSS连接，第六开关管T6的第二极与栅极驱动信号输出端OUTPUT连接。更详细的说，上拉节点PU控制第四开关管T4的导通与截止，从而控制第二时钟信号输入端CLK与栅极驱动信号输出端OUTPUT是否连接；下拉节点PD控制第五开关管T5的导通与截止，从而控制栅极驱动信号输出端OUTPUT与低电平输入端VSS是否连接；复位端RESET控制第六开关管T6的导通与截止，从而控制栅极驱动信号输出端OUTPUT与低电平输入端VSS是否连接。

请参阅图6，可选的，上述实施例提供的下拉节点控制模块2包括：下拉控制节点控制子模块21和下拉节点控制子模块22；其中，下拉控制节点控制子模块21分别与第一时钟信号输入端CLKB、下拉控制节点PD_CN、上拉节点PU和低电平输入端VSS连接，用于在第一时钟信号输入端CLKB和上拉节点PU的控制下，控制下拉控制节点PD_CN的电位；更进一步地说，在输入时段P1和输出时段P2，下拉控制节点控制子模块21用于控制下拉控制节点PD_CN的电位为低电位；在复位时段P3，下拉控制节点控制子模块21用于控制下拉控制节点PD_CN的电位为高电位；在保持时段P4，下拉控制节点控制子模块21用于控制下拉控制节点PD_CN的电位与第一时钟信号输入端CLKB输入的第一时钟信号的电位相同。

下拉节点控制子模块22分别与第一时钟信号输入端CLKB、下拉控制节点PD_CN、上拉节点PU、下拉节点PD和低电平输入端VSS连接，用于在下拉控制节点PD_CN和上拉节点PU的控制下，控制下拉节点PD的电位。具体的，在输入时段P1和输出时段P2，下拉节点控制子模块22用于控制下拉节点PD的电位为低电位；在复位时段P3，下拉节点控制子模块22用于控制下拉节点PD的电位为高电位；在保持时段P4，下拉节点控制子模块22用于控制下拉节点PD的电位与第一时钟信号输入端CLKB输入的第一时钟信号的电位相同。

可选的，上述下拉控制节点控制子模块21包括：第七开关管T7和第八开关管T8；其中，第七开关管T7的栅极和第七开关管T7的第二极均与第一时钟信号输入端CLKB连接，第七开关管T7的第一极与下拉控制节点PD_CN连接；第八开关管T8的栅极与上拉节点PU连接，第八开关管T8的第一极与低电平输入端VSS连接，第八开关管T8的第二极与下拉控制节点PD_CN连接。更进一步地说，第一时钟信号输入端CLKB控制第七开关管T7的导通与截止，从而控制第一时钟信号输入端CLKB与下拉控制节点PD_CN是否连接；上拉节点PU控制第八开关管T8的导通与截止，从而控制低电平输入端VSS与下拉控制节点PD_CN是否连接。

下拉节点控制子模块22包括：第九开关管T9和第十开关管T10；其中，第九开关管T9的栅极与下拉控制节点PD_CN连接，第九开关管T9的第一极与下拉节点PD连接，第九开关管T9的第二极与第一时钟信号输入端CLKB连接；第十开关管T10的栅极与上拉节点PU连接，第十开关管T10的第一极与低电平输入端VSS连接，第十开关管T10的第二极与下拉节点PD连接。具体的，下拉控制节点PD_CN控制第九开关管T9的导通与截止，从而控制下拉节点PD与第一时钟信号输入端CLKB是否连接；上拉节点PU控制第十开关管T10的导通与截止，从而控制下拉节点PD与低电平输入端VSS是否连接。

由于第九开关管T9用于控制下拉节点PD与第一时钟信号输入端CLKB是否连接，第十开关管T10用于控制下拉节点PD与低电平输入端VSS是否连接，在输入时段P1，在第一时钟信号的控制下，第七开关管T7导通，将下拉控制节点PD_CN的电位拉高，使得下拉控制节点PD_CN能够控制第九开关管T9导通，进而将下拉节点PD的电位拉高，但是，在此输入时段P1，由于第一开关管T1导通，上拉节点PU的电位被拉高，使得上拉节点PU能够控制第十开关管T10导通，进而将下拉节点PD拉低，因此，在输入时段P1，下拉节点PD的电位既会在第九开关管T9的控制下被拉高，也会在第十开关管T10的作用下被拉低。又由于在输入阶段，根据实际需要上拉节点PU要能够处于高电位，而下拉节点PD控制的第三开关管T3能够将上拉节点PU的电位拉低，因此，在输入时段P1，需要控制第九开关管T9要晚于第十开关管T10导通，这样才能够保证下拉节点PD在输入时段P1始终处于低电位，保证移位寄存器单元的工作稳定性。

由于下拉控制节点PD_CN控制第九开关管T9的导通与截止，而下拉控制节点PD_CN的电位受第七开关管T7和第八开关管T8的控制，因此，选择合适的第七开关管T7和第八开关管T8成为了影响移位寄存器单元工作稳定性的重要因素。优选的，选取第八开关管T8的宽长比大于第七开关管T7的宽长比，这样第七开关管T7就能够晚于第八开关管T8导通，即使得下拉控制节点PD_CN的电位能够较晚的到达高电平，进而使得第九开关管T9能够晚于第十开关管T10导通，保证了在输入时段P1，下拉节点PD不会出现高电位，满足了移位寄存器单元工作稳定性的要求。

需要说明的是，在本实施例中以各个开关管为N型晶体管，且第一极为源极，第二极为漏极为例进行说明。上述各个开关管也可以为P型晶体管，且各个开关管为P型晶体管的电路设计也在本申请的保护范围之内。另外，由第一时钟信号输入端CLKB和第二时钟信号输入端CLK对应输入的时钟信号均为脉冲信号；正常工作情况下，由低电平输出端VSS(可以与电源负极连接，但不仅限于此)输入的低电平信号为直流信号。

本发明实施例还提供了一种栅极驱动电路，该栅极驱动电路包括若干上述实施例提供的移位寄存器单元。

由于上述实施例提供的移位寄存器单元能够在突然掉电的异常情况下，保证移位寄存器单元中包括的薄膜晶体管不会发生阈值电压漂移，使得当再次为移位寄存器单元通电时，移位寄存器单元能够稳定的工作，因此包括上述移位寄存器单元的栅极驱动电路同样能够保证在掉电情况发生后，再次实现通电时，栅极驱动电路能够稳定的工作，保证了显示装置的显示质量。

本发明实施例还提供了一种移位寄存器单元的电压释放方法，应用于上述实施例提供的移位寄存器单元，该移位寄存器单元的电压释放方法包括：当移位寄存器单元异常断电时，在低电平输入端VSS的控制下，电压释放模块5控制上拉节点PU与低电平输入端VSS连接。

具体的，当为移位寄存器单元供电的供电系统异常断电时，会使得移位寄存器单元异常断电，在此异常断电的过程中，由于低电平输入端VSS会出现瞬间的异常高压，在该异常高压的控制下，电压释放模块5能够控制上拉节点PU与低电平输入端VSS连接，进而将上拉节点PU上的高压释放，并在掉电后的一段时间内归为零电位。

本发明实施例提供的移位寄存器单元的电压释放方法中，能够在突发的异常断电情况下，通过电压释放单元，将上拉节点PU的电压释放，保证了移位寄存器单元中的各薄膜晶体管不会发生阈值电压漂移，使得在再次为移位寄存器单元通电时，移位寄存器单元还能够稳定的工作，保证了显示装置的工作稳定性和显示质量。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种移位寄存器单元，其特征在于，包括：

上拉节点控制模块，分别与输入信号端、上拉节点、复位端、低电平输入端和下拉节点连接；

下拉节点控制模块，分别与所述上拉节点、第一时钟信号输入端、所述低电平输入端和所述下拉节点连接；

输出模块，分别与第二时钟信号输入端、所述上拉节点、所述下拉节点、所述低电平输入端和栅极驱动信号输出端连接；

电容模块，所述电容模块的第一端与所述上拉节点连接，所述电容模块的第二端与所述栅极驱动信号输出端连接；

所述移位寄存器单元还包括：

电压释放模块，分别与所述低电平输入端和所述上拉节点连接，所述电压释放模块用于在所述低电平输入端的控制下，控制所述上拉节点与所述低电平输入端是否连接。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述电压释放模块包括电压释放开关管，所述电压释放开关管的栅极和所述电压释放开关管的第一极均与所述低电平输入端连接，所述电压释放开关管的第二极与所述上拉节点连接。

3.根据权利要求1或2所述的移位寄存器单元，其特征在于，

所述上拉节点控制模块用于：在输入信号端的控制下，控制所述上拉节点与所述输入信号端是否连接，在所述复位端的控制下，控制所述上拉节点与所述低电平输入端是否连接，在所述下拉节点的控制下，控制所述上拉节点与所述低电平输入端是否连接；

所述输出模块用于：在所述上拉节点的控制下，控制所述第二时钟信号输入端与所述栅极驱动信号输出端是否连接；在所述下拉节点的控制下，控制所述栅极驱动信号输出端与所述低电平输入端是否连接。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述输出模块还与所述复位端连接，用于在所述复位端的控制下，控制所述栅极驱动信号输出端与所述低电平输入端是否连接。

5.根据权利要求3所述的移位寄存器单元，其特征在于，所述上拉节点控制模块包括：第一开关管、第二开关管和第三开关管；其中，

所述第一开关管栅极和所述第一开关管的第二极均与所述输入信号端连接，所述第一开关管的第一极与所述上拉节点连接；

所述第二开关管的栅极与所述复位端连接，所述第二开关管的第一极与所述低电平输入端连接，所述第二开关管的第二极与所述上拉节点连接；

所述第三开关管的栅极与所述下拉节点连接，所述第三开关管的第一极与所述低电平输入端连接，所述第三开关管的第二极与所述上拉节点连接。

6.根据权利要求4所述的移位寄存器单元，其特征在于，所述输出模块包括：第四开关管、第五开关管和第六开关管；其中，

所述第四开关管的栅极与所述上拉节点连接，所述第四开关管的第一极与所述栅极驱动信号输出端连接，所述第四开关管的第二极与所述第二时钟信号输入端连接；

所述第五开关管的栅极与所述下拉节点连接，所述第五开关管的第一极与所述低电平输入端连接，所述第五开关管的第二极与所述栅极驱动信号输出端连接；

所述第六开关管的栅极与所述复位端连接，所述第六开关管的第一极与所述低电平输入端连接，所述第六开关管的第二极与所述栅极驱动信号输出端连接。

7.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述下拉节点控制模块包括：

下拉控制节点控制子模块，分别与所述第一时钟信号输入端、下拉控制节点、所述上拉节点和所述低电平输入端连接，用于在所述第一时钟信号输入端和所述上拉节点的控制下控制所述下拉控制节点的电位；以及，

下拉节点控制子模块，分别与所述第一时钟信号输入端、所述下拉控制节点、所述上拉节点、所述下拉节点和所述低电平输入端连接，用于在所述下拉控制节点和所述上拉节点的控制下，控制所述下拉节点的电位。

8.根据权利要求7所述的移位寄存器单元，其特征在于，

所述下拉控制节点控制子模块包括：第七开关管和第八开关管；其中，

所述第七开关管的栅极和所述第七开关管的第二极均与所述第一时钟信号输入端连接，所述第七开关管的第一极与所述下拉控制节点连接；

所述第八开关管的栅极与所述上拉节点连接，所述第八开关管的第一极与所述低电平输入端连接，所述第八开关管的第二极与所述下拉控制节点连接；

所述下拉节点控制子模块包括：第九开关管和第十开关管；其中，

所述第九开关管的栅极与所述下拉控制节点连接，所述第九开关管的第一极与所述下拉节点连接，所述第九开关管的第二极与所述第一时钟信号输入端连接；

所述第十开关管的栅极与所述上拉节点连接，所述第十开关管的第一极与所述低电平输入端连接，所述第十开关管的第二极与所述下拉节点连接。

9.一种栅极驱动电路，其特征在于，包括若干如权利要求1-8中任一项所述的移位寄存器单元。

10.一种移位寄存器单元的电压释放方法，其特征在于，应用于如权利要求1～8任一项所述的移位寄存器单元，所述电压释放方法包括：

当所述移位寄存器单元异常断电时，在低电平输入端的控制下，电压释放模块控制上拉节点与所述低电平输入端连接。