CN103927998A - 驱动单元、移位寄存器电路、阵列基板及残影清零方法 - Google Patents

Abstract

本发明公开了一种栅极电路驱动单元，包含：第一薄膜晶体管，第一薄膜晶体管的栅极与拉高电路的输出端相连，第一薄膜晶体管的第一电极与拉低电路的输出端相连，并且作为栅极电路驱动单元的输出端，第一薄膜晶体管的第二电极与外部信号单元相电连接；附加电路单元，包含至少一个控制端，控制端用于接收控制信号，并在控制信号有效时，使第一薄膜晶体管的栅极和/或第一电极与高电压信号相连，本发明还提供了一种移位寄存器电路、阵列基板及显示器的图像残影清零方法。本发明通过附加电路单元使第一薄膜晶体管的栅极和/或第一电极与高电压信号相连，在断电时将阵列基板的薄膜晶体管导通，以残留在像素中的电荷释放，从而解决了残影问题。

Description

驱动单元、移位寄存器电路、阵列基板及残影清零方法

技术领域

本发明涉及显示器技术领域，尤其涉及一种可适用于栅极电路的驱动单元、移位寄存器电路、阵列基板及包含该阵列基板的显示器的图像残影清零方法。

背景技术

近年来，随着液晶显示器（liquid crystal display，LCD）的迅速发展，已经成为显示器产品的主流。但是，传统的液晶显示器在面临关机异常断电等电源突然中止的状态下，由于液晶显示器的各像素里存在由电源供应单元供应的电力所残留的电荷，如果没有被及时释放掉，将会导致在显示屏在关机的短时间内会留下残影。

图1是现有技术的传统液晶显示器模组的结构示意图，如图1所示，传统的液晶显示器模组的薄膜晶体管（thin film transistor，TFT）阵列的每行的栅极的连线（扫描线）11直接连接至驱动器芯片12，传统液晶显示器通常在关机或异常掉电瞬间，通过驱动器芯片12侦测电路的供电电源（VCC）电压来进行判断是否掉电，如果发生掉电，则起动高脉冲（通常被称为Xon）信号，从而将显示器的像素里的残余电荷清零。上述功能可以通过单片驱动器芯片（One-Chipdriver IC）、源极驱动器芯片/栅极驱动器芯片（Source driver IC/Gate driver IC）及时序控制（T-con）芯片或外围电路来完成。传统液晶显示器通过驱动器芯片能较好地处理异常断电或关机的残影问题。

现有的阵列基板行驱动（Gate Driver on Array，GOA）液晶显示器因为成本低并且可以实现窄边框等优势而受到广泛的关注。图2是现有技术的GOA液晶显示器模组的结构示意图，GOA液晶显示器是将栅极电路驱动芯片（Gate driverIC）的移位寄存器电路集成在薄膜晶体管（thin film transistor，TFT）基板的阵列端，移位寄存器包含多个级联的GOA单元22，用于实现TFT阵列基板的行驱动。由于阵列端上电路简单，不能实现复杂功能，所以对于GOA液晶显示器的关机或异常断电等状况的电荷残留问题往往不能有效的处理或未处理，因此在关机或异常断电等情况下会留下残影，在睡眠期间因像素电荷未被释放而造成液晶极化，造成在唤醒时出现残留影像或闪烁等不良等现象。如果要在异常断电或关机时的像素残留电荷问题，则需单独的电路实现，但是由于技术的发展，像素阵列的数目较大，很难通过单独的线路引出，通过驱动器芯片21或外围电路来像传统显示器那样来解决残影问题，而且即便如此，会大大增加显示器的边缘尺寸，因此，现有技术的GOA液晶显示器的栅极驱动电路不能较好地解决像素残留电荷问题，因此不能在关机或异常断电等情况下完全解决残影问题。

在屏幕进行正常显示时，移位寄存器的各个GOA单元22分别对每行的扫描线进行扫描，从而驱动该行的TFT。假设正好扫描到第N行，这样会将该行的扫描线置于VGH电位，从而该行的TFT的栅极位于VGH电位，则该行TFT处于导通状态，而其他行的TFT处于截止状态。如果出现关机或者异常断电等状态时，第N行的TFT处于VGH电位，则需要从VGH电位慢慢掉落至GND电位，这样该行的TFT依然会保持导通一段时间，这时，将数据线与GND电位相连，残留在像素中的电荷将会释放掉，因此在关机时就不会出现残影，但是，其他行的TFT在断电瞬间处于截止状态，这样即便数据线与GND电位相连，残留在像素上的电荷不能被释放掉，因此就会有残影出现。

以下图为例来进行说明，图3a是现有技术的显示屏出现残影的示意图；图3b为显示屏断电时的TFT的栅极的电压信号示意图。如图3a所示，显示屏包含第一区A1和第二区A2，其中，第一区A1为断电时TFT处于截止状态的区域，第二区A2为正好扫描到该行TFT的区域，如图3b所示，在第一区A1的TFT的栅极电压Gout A1从低电平（VGL）电位逐渐恢复到GND电位，而第二区A2的TFT的栅极电压Gout A2从高电平（VGH）电位慢慢掉落至GND电位，因此，在数据线连接GND电位时，第一区A1中的像素中的电荷不会释放掉，第二区A2中的像素中的电荷就会被释放掉，第一区A1存在残影，第二区A2不存在残影。

发明内容

有鉴于此，本发明的目的在于提出一种栅极电路驱动单元、移位寄存器电路、阵列基板及包含该阵列基板的显示器的图像的残影清零方法，能够解决现有技术中显示屏在断电时存在残影的问题。

为达此目的，本发明提供了一种栅极电路驱动单元，包含：拉高电路，用于使栅极电路驱动单元输出高电平；拉低电路，用于使栅极电路驱动单元输出低电平；所述驱动单元还包括：第一薄膜晶体管，所述第一薄膜晶体管的栅极与所述拉高电路的输出端相连，所述第一薄膜晶体管的第一电极与所述拉低电路的输出端相连，并且作为所述栅极电路驱动单元的输出端，所述第一薄膜晶体管的第二电极与外部信号单元相电连接；还包括附加电路单元，包含至少一个控制端，所述控制端用于接收控制信号，并在所述控制信号有效时，使所述第一薄膜晶体管的栅极和/或第一电极与高电压信号相连。

本发明又提供了一种移位寄存器电路，包含多个级联的移位寄存器单元，每一级所述移位寄存器单元包含上述的栅极电路驱动单元。

本发明还提供了一种阵列基板，包括：薄膜晶体管阵列；上述的移位寄存器电路，用于驱动所述薄膜晶体管阵列。

本发明还提供了一种显示器图像的残影清零方法，显示器包含上述的阵列基板，其中，所述阵列基板的薄膜晶体管阵列的源极或漏极连接至数据线，所述残影清零方法包含：当判断所述显示器需要清除图像残影时，将所述阵列基板的数据线与地线相连，并且给所述附加电路单元的控制端施加有效的控制信号，通过所述附加电路单元使第一薄膜晶体管的栅极和/或第一电极与高电压信号相连。

本发明的栅极电路驱动单元、移位寄存器电路、阵列基板及包含该阵列基板的显示器的图像残影清零方法通过附加电路单元使栅极电路驱动单元的第一薄膜晶体管的栅极和/或第一电极与高电压信号相连，在断电时将阵列基板的薄膜晶体管导通，以将残留在像素中的电荷释放，从而解决了断电时存在残影的问题。

附图说明

图1是现有技术的传统液晶显示器模组的结构示意图；

图2是现有技术的GOA液晶显示器模组的结构示意图；

图3a是现有技术的显示屏出现残影的示意图；

图3b是现有技术的显示屏断电时的TFT的栅极的电压信号示意图；

图4a是本发明第二实施例的栅极电路驱动单元的电路示意图；

图4b是本发明第三实施例的栅极电路驱动单元的电路示意图；

图4c是本发明第四实施例的栅极电路驱动单元的电路示意图；

图5是本发明实施例的栅极电路驱动单元的第一附加信号输入端和第二附加信号输入端的电压信号示意图；

图6是本发明实施例的显示屏断电时的TFT的栅极的电压信号示意图；

图7是本发明实施例的电荷释放的原理示意图；

图8是本发明的栅极电路驱动单元的信号输入端断电时的电压信号示意图。

具体实施方式

下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

第一实施例

本发明第一实施例在现有的栅极电路驱动单元的基础上增加了附加电路单元，通过附加电路单元使所述栅极电路驱动单元的输出端Gout输出高电平，从而在断电时瞬间将栅极电路驱动单元所驱动的TFT阵列导通，并通过数据线接地，将残留在像素电极中的残余电荷释放，从而解决了断电时存在残影的问题。

本发明第一实施例提供了一种栅极电路驱动单元，该栅极电路驱动单元包含：拉高电路PU，用于使所述栅极电路驱动单元输出高电平；拉低电路PD，用于使所述栅极电路驱动单元输出低电平；所述驱动单元还包括：第一薄膜晶体管T0，第一薄膜晶体管T0的栅极与拉高电路PU的输出端相连，第一薄膜晶体管T0的第一电极与拉低电路PD的输出端相连，并且作为所述栅极电路驱动单元的输出端Gout，第一薄膜晶体管T0的第二电极与外部信号单元相电连接；所述驱动单元还包括附加电路单元CU，具有第一附加信号输入端S1和第二附加信号输入端S2，并且所述附加电路单元CU包含至少一个控制端，所述控制端用于接收控制信号，并在所述控制信号有效时，使所述第一薄膜晶体管T0的栅极和/或第一电极与高电压信号相连。其中，所述外部信号单元可以为时钟信号单元CLK。其中控制信号有效可以为接收到高电平信号。

其中，栅极电路驱动单元可以为阵列基板行驱动（GOA）单元，GOA单元可以为非晶硅栅极（Amorphous Silicon Gate Driver，ASG）驱动单元或者硅晶栅极驱动单元。通常GOA单元包含多个晶体管、多个电容器以及多个信号输入端，并且具有拉高电路PU和拉低电路PD，用于实现对阵列基板的每行TFT的栅极进行控制。GOA单元通过第一薄膜晶体管T0进行输出，第一薄膜晶体管T0的栅极与拉高电路PU的输出端相连，第一薄膜晶体管T0的第一电极与拉低电路PD的输出端相连，并且作为栅极电路驱动单元的输出端Gout，用于连接扫描线，控制该行TFT的导通和截止，第一薄膜晶体管T0的第二电极在正常工作情况下与时钟信号单元CLK相连。

优选的，该栅极电路驱动单元还进一步包含附加电路单元CU，该附加电路单元CU包含至少一个控制端，所述控制端用于接收控制信号，该控制信号可以来源于附属于或者独立于所述栅极电路驱动单元的其他电路的信号输出，例如来源于集成电路（IC，integrated circuit）或者集成电路中的某一个子功能电路的信号输出，并且在断电时，该信号输出能够使得所述控制信号有效，例如所述控制信号由低电压转变为高电压，进而使第一薄膜晶体管T0的栅极和/或第一电极与高电压信号相连，也就是与VGH电位相连。在正常工作情况下，所述附加电路单元CU与低电压信号（VGL电位）相连，但是当发生关机或者异常断电等情况时，附加电路单元CU会使第一薄膜晶体管T0的栅极和/或第一电极与高电压信号（VGH电位）相连，而且同时将第一薄膜晶体管T0的第二电极与高电压信号（VGH电位）相连。在此对附加电路单元CU的具体内部电路结构不做限定。

在断电时，所述附加电路单元CU会使第一薄膜晶体管T0的栅极和/或第一电极与高电压信号相连，瞬间将其置于VGH电位，然后由VGH电位逐渐降低为GND电位，在这一过程中，通过第一薄膜晶体管T0导通或者直接往栅极电路驱动单元的输出端Gout输入高电压，从而保证对应行的TFT处于导通状态。因此，在对应行TFT处于导通状态的同时，源极端和漏极端导通，将数据线（源极端）与GND电位相连，残留在像素中的电荷就会被释放，从而解决了断电时存在残影的问题。

第二实施例

图4a是本发明第二实施例的栅极电路驱动单元的电路示意图。如图4a所示，本发明第二实施例提供了一种栅极电路驱动单元，该栅极电路驱动单元包含：拉高电路PU，用于使栅极电路驱动单元输出高电平；拉低电路PD，用于使栅极电路驱动单元输出低电平；驱动单元还包括：第一薄膜晶体管T0，第一薄膜晶体管T0的栅极与拉高电路PU的输出端相连，第一薄膜晶体管T0的第一电极与拉低电路PD的输出端相连，并且作为栅极电路驱动单元的输出端Gout，第一薄膜晶体管T0的第二电极与所述外部信号单元相电连接；所述驱动单元还包括附加电路单元CU，所述附加电路单元包含第一附加信号输入端和第二附加信号输入端，其中所述第一附加信号输入端为所述控制端，并且所述附加电路单元CU包含：第一附加薄膜晶体管T1，第一附加薄膜晶体管T1的栅极与第一附加信号输入端S1相连，第一附加薄膜晶体管T1的第一电极与第二附加信号输入端S2相连，第一附加薄膜晶体管T1的第二电极与第一薄膜晶体管T0的栅极相连。其中，所述外部信号单元可以为时钟信号单元CLK。

所述控制端用于接收控制信号，本实施例中第一附加信号输入端S1可以作为控制端，当第一附加信号输入端S1接收到的所述控制信号有效时，将第一薄膜晶体管的栅极与高电压信号（VGH电位）相连，其中控制信号有效可以为接收到高电平信号。具体工作情况如下所述。

其中，在正常工作情况下，附加电路单位与低电压信号（VGL电位）相连，但是当发生关机或者异常断电等情况时，则向第一附加信号输入端S1和第二附加信号输入端S2瞬间输入高电压信号（VGH电位），这样第一附加薄膜晶体管T1会处于导通状态，第一附加薄膜晶体管T1的第一电极和第二电极会导通，这样会使第一薄膜晶体管T0的栅极与高电压信号（VGH电位）相连，而且同时将第一薄膜晶体管T0的第二电极瞬间置于高电压信号（VGH电位），使得所述栅极电路驱动单元的输出端Gout输出高电平。

如此，在第一薄膜晶体管T0的栅极由高电压信号（VGH电位）逐渐降低为GND电位的这一过程中，第一薄膜晶体管T0会处于导通状态，而第一薄膜晶体管T0的第二电极也被瞬间置于VGH电位，第一薄膜晶体管T0的第二电极和第一薄膜晶体管T0的第一电极处于导通状态保持一段时间。控制第一薄膜晶体管T0的第二电极在该段时间内为高电平，则所述栅极电路驱动单元的输出端Gout会在该段时间内保持输出高电压，从而保证对应行的TFT处于导通状态也会保持一段时间。因此，在所述栅极驱动电路电连接的显示面板内的对应行的TFT处于导通状态的同时，源极端和漏极端导通，由于数据线（源极端）与GND电位相连，像素的电荷就会被释放，从而解决了断电是存在残影的问题。

第三实施例

图4b是本发明第三实施例的栅极电路驱动单元的电路示意图。如图4b所示，本发明第二实施例提供了一种栅极电路驱动单元，包含：拉高电路PU，用于使栅极电路驱动单元输出高电平；拉低电路PD，用于使栅极电路驱动单元输出低电平；所述驱动单元还包括：第一薄膜晶体管T0，第一薄膜晶体管T0的栅极与拉高电路PU的输出端相连，第一薄膜晶体管T0的第一电极与拉低电路PD的输出端相连，并且作为栅极电路驱动单元的输出端Gout，第一薄膜晶体管T0的第二电极与外部信号单元相电连接；所述驱动单元还包括附加电路单元CU，所述附加电路单元包含第一附加信号输入端和第二附加信号输入端，其中所述第一附加信号输入端为所述控制端，并且所述附加电路单元CU包含：第二附加薄膜晶体管T2，第二附加薄膜晶体管T2的栅极与第一附加信号输入端S1相连，第二附加薄膜晶体管T2的第一电极与第二附加信号输入端S2相连，第二附加薄膜晶体管T2的第二电极与栅极电路驱动单元的输出端Gout相连。其中，所述外部信号单元可以为时钟信号单元CLK。

所述控制端用于接收控制信号，这里第一附加信号输入端S1可以作为控制端，当第一附加信号输入端S1接收到的所述控制信号有效时，将第一薄膜晶体管的第一电极与高电压信号（VGH电位）相连，其中控制信号有效可以为接收到高电平信号。具体工作情况如下所述。

其中，在正常工作情况下，所述附加电路单元CU与低电压信号（VGL电位）相连，但是当发生关机或者异常断电等情况时，则向第一附加信号输入端S1和第二附加信号输入端S2瞬间输入高电压信号（VGH电位），这样第二附加薄膜晶体管T2会处于导通状态，第二附加薄膜晶体管T2的第一电极和第二电极会导通，这样会使栅极电路驱动单元的输出端Gout瞬间置于高电压信号（VGH电位），直接往栅极电路驱动单元的输出端Gout输入高电压，从而保证对应行的TFT处于导通状态保持一段时间。因此，在所述显示面板内对应行的TFT将处于导通状态。同时，由于所述显示面板内的TFT的源极端和漏极端导通，使数据线（源极端）与GND电位相连，那么残留在像素中的电荷就会被释放，从而解决了断电是存在残影的问题。

第四实施例

图4c是本发明第三实施例的栅极电路驱动单元的电路示意图。如图4c所示，本发明第四实施例提供了一种栅极电路驱动单元，包含：拉高电路PU，用于使栅极电路驱动单元输出高电平；拉低电路PD，用于使栅极电路驱动单元输出低电平；所述驱动单元还包括：第一薄膜晶体管T0，第一薄膜晶体管T0的栅极与拉高电路PU的输出端相连，第一薄膜晶体管T0的第一电极与拉低电路PD的输出端相连，并且作为栅极电路驱动单元的输出端Gout，第一薄膜晶体管T0的第二电极与外部信号单元相电连接；所述驱动单元还包括附加电路单元CU，所述附加电路单元包含第一附加信号输入端和第二附加信号输入端，其中所述第一附加信号输入端为所述控制端，并且所述附加电路单元CU包含：第一附加薄膜晶体管T1和第二附加薄膜晶体管T2，第一附加薄膜晶体管T1和第二附加薄膜晶体管T2的栅极与第一附加信号输入端S1相连，第一附加薄膜晶体管T1和第二附加薄膜晶体管T2的第一电极共同与第二附加信号输入端S2相连，第一附加薄膜晶体管T1的第二电极与拉高电路PU的输出端相连，第二附加薄膜晶体管T2的第二电极与所述栅极电路驱动单元的输出端Gout相连。其中，所述外部信号单元可以为时钟信号单元CLK。

所述控制端用于接收控制信号，这里第一附加信号输入端S1可以作为控制端，当第一附加信号输入端S1接收到的所述控制信号有效时，将第一薄膜晶体管的栅极和第一电极与高电压信号（VGH电位）相连，其中控制信号有效可以为接收到高电平信号。具体工作情况如下所述。

其中，在正常工作情况下，附加电路单位与低电压信号（VGL电位）相连，但是当发生关机或者异常断电等情况时，则向第一附加信号输入端S1和第二附加信号输入端S2瞬间输入高电压信号（VGH电位），这样第一附加薄膜晶体管T1和第二附加薄膜晶体管T2会处于导通状态，第一附加薄膜晶体管T1的第一电极和第二电极会导通，第二附加薄膜晶体管T2的第一电极和第二电极会导通，这样通过第一附加薄膜晶体管T1会使第一薄膜晶体管T0的栅极与高电压信号（VGH电压）相连，并且通过第二附加薄膜晶体管T2会使栅极电路驱动单元的输出端Gout与高电压信号（VGH电压）相连，并且同时使第一薄膜晶体管T0的第二电极瞬间与高电压信号（VGH电位）相连。

如此，在第一薄膜晶体管T0的栅极由高电压信号（VGH电位）逐渐降低为GND电位的这一过程中，一方面，第一薄膜晶体管T0会处于导通状态，而第一薄膜晶体管T0的第二电极也被瞬间置于处于VGH电位，第一薄膜晶体管T0的第二电极和第一薄膜晶体管T0的第一电极处于导通状态保持一段时间，使第一薄膜晶体管T0的第二电极在该段时间内为高电平，则所述栅极电路驱动单元的输出端Gout输出高电压；另外一方面，第二附加薄膜晶体管T2处于导通状态，直接使栅极电路驱动单元的输出端Gout输出高电压，从而保证所述显示面板内对应行的TFT处于导通状态保持一段时间。因此，在所述对应行的TFT处于导通状态的同时，其源极端和漏极端导通，使其数据线（源极端）与GND电位相连，残留在像素中的电荷就会被释放，从而解决了断电是存在残影的问题。

图5是本发明实施例的栅极电路驱动单元的第一附加信号输入端S1和第二附加信号输入端S2的电压信号示意图；图6是应用了本发明实施例的所述驱动单元的显示屏在断电时输出到前述第一区A1和第二区A2的TFT的栅极的电压信号示意图。

为了进一步说明本发明实施例，第一附加信号输入端S1和第二附加信号输入端S2的电压信号输入如图5所示，在栅极电路驱动单元正常运作状态下，第一附加信号输入端S1和第二附加信号输入端S2为低电平信号（VGL电位），但是当发生断电时，则瞬间将第一附加信号输入端S1和第二附加信号输入端S2将被置于高电平信号（VGH电位），然后由VGH电位逐渐降低至GND电位。

如图6所示，本发明实施例的显示屏断电时，参考现有技术图3a中出现残影的显示屏，第一区A1为断电时TFT处于截止状态的区域，第二区A2为正好扫描到该行TFT的区域，由于本发明实施例中每个栅极电路驱动单元在断电时，所述栅极电路驱动单元的输出端Gout会被置于高电压信号VGH，第一区和第二区的TFT栅极则都会处于VGH电位，在从VGH电位逐渐降低到GND电位这一过程中，会使对应行的显示面板内的TFT处于导通状态保持一段时间。因此，在第一区A1中，TFT处于导通状态的同时，其源极端和漏极端导通，由于其源极端（接数据线）与GND电位相连，那么残留在像素中的电荷就会被释放，从而解决了断电时存在残影的问题。

图7是本发明实施例的电荷释放的原理示意图，如图7所示，在第m行数据线Sm和第n行扫描线Gn中，具有第n个薄膜晶体管Tn，其中，m、n为正整数，薄膜晶体管Tn的栅极与第n行扫描线Gn相连，薄膜晶体管Tn的源极与第m行数据线Sm相连，薄膜晶体管Tn的漏极与一像素电极相连接。该行的栅极电路驱动单元在断电瞬间通过其输出端输入高电压，使得Gn为高电平，从而将薄膜晶体管Tn导通一段时间，而且同时将第m行数据线Sm与GND电位相连，这样，薄膜晶体管Tn的源极端和漏极端导通，由于第m行数据线Sm（对应Tn的源极端）与GND电位相连，残留在像素中的电荷就会被释放，从而解决了断电是存在残影的问题。

需要说明的是，以上实施例中所述的各个薄膜晶体管或者附加薄膜晶体管的第一电极和第二电极，分别是指各个薄膜晶体管的源极端或漏极端。具体可以根据管子的类型进行判断。

第五实施例

本发明第五实施例提供了一种移位寄存器电路，包含多个级联的移位寄存器单元，每一级移位寄存器单元包含上述任意一种实施例中的栅极电路驱动单元。

其中，移位寄存器包含多个级联的移位寄存器单元，而每一级移位寄存器单元包含上述实施例中的栅极电路驱动单元，栅极电路驱动单元可以为GOA单元，GOA单元可以为非晶硅栅极驱动单元或者硅晶栅极驱动单元。

而且，移位寄存器的各级移位寄存器单元相互级联，在第一级栅极电路驱动单元被驱动导通后，之后的每个栅极电路驱动单元的输出可以用于控制上一级的栅极电路驱动单元的截止，并且用于控制下一级的栅极电路驱动单元的导通。在发生断电时，通过将每级的栅极电路驱动单元的输出端Gout置于VGH电位，从而将通过移位寄存器电路将整个TFT基板上的TFT瞬间导通，从而进一步通过将数据线（对应各个TFT的源极端）与GND电位相连，这样残留在像素中的电荷就会被释放，从而解决了断电是存在残影的问题。

第六实施例

本发明第六实施例提供了一种阵列基板，包括：薄膜晶体管（TFT）阵列；第五实施例中的移位寄存器电路，用于驱动所述薄膜晶体管阵列。

其中，移位寄存器电路集成在所述阵列基板的阵列端，可以将整个TFT阵列逐行导通，首先在初始触发信号送到第一级栅极电路驱动单元，从而导通第一行TFT，之后每个栅极电路驱动单元的输出用于控制上一行TFT的关闭，并且用于控制下一行TFT的导通。在发生断电时，将移位寄存器的每级的输出的栅极电路驱动电压置于VGH电位，从而将通过移位寄存器电路将整个TFT基板上的TFT瞬间导通，从而通过将数据线（对应所述显示面板内的TFT的源极端）与GND电位相连，这样残留在像素中的电荷就会被释放，从而解决了断电是存在残影的问题。

第七实施例

本发明第七实施例提供了一种显示器图像的残影清零方法，显示器包含第六实施例中的阵列基板，也即所述阵列基板包含上述任意一种实施例所述的栅极电路驱动单元。其中，所述阵列基板的薄膜晶体管阵列的源极或漏极连接至数据线，所述残影清零方法包含：当判断显示器需要清除图像残影时，将所述阵列基板的数据线与地线相连，并且给所述附加电路单元的控制端施加有效的控制信号，该控制信号可以来源于附属于或者独立于所述栅极电路驱动单元的其他电路的信号输出，例如来源于集成电路（IC，integrated circuit）或者集成电路中的某一个子功能电路的信号输出。当所述控制端接收到的控制信号有效时，通过所述附加电路单元使第一薄膜晶体管的栅极和/或与高电压信号相连。其中有效的控制信号可以为接收到的高电平信号。

优选地，当所述附加电路单元CU包含第一附加信号输入端S1和第二附加信号输入端S2，其中第一附加信号输入端S1为控制端，并且施加给控制端有效的控制信号时，将第一附加信号输入端S1和第二附加信号输入端S2与高电压信号相连。其中，在驱动器芯片（也可以是集成电路）通过侦测相关电路（例如所述驱动器芯片或者后续形成的显示模组的供电电路）中的复位（Reset）信号、供电电源（VCC）的输入电压或通过接收到的提令判断是否要关机、重启、睡眠或者异常掉电等断电情况，当上述情况成立后驱动器芯片立即起动清除像素残留电荷的动作：参考图4c，将栅极驱动单元的第一附加信号输入端S1和第二附加信号输入端S2与高电压信号（VGH电位）相连，并且将阵列基板的各条数据线与地线相连。通常控制信号瞬间置为VGH电位，再逐渐掉到GND电位，在清除像素残留电荷动作过程中所有TFT的栅极均大于GND电位输出，导通所有像素的TFT进行电荷清零，从而解决显示屏断电的残影问题。

进一步地，在判断显示器需要清除图像残影时，需要将第一薄膜晶体管T0的第二电极与高电压信号（VGH电位）相连。

参考图4a（图4c中类似），由于在对第一附加信号输入端S1置为VGH电位时，将第一薄膜晶体管T0导通，要向所述栅极驱动电路输入高电压，则需要将第一薄膜晶体管T0的第二电极与高电压信号（VGH电位）相连，从而保证在第一薄膜晶体管T0导通的情况下，栅极电路驱动单元的输出端Gout输送高电压，从而保证所述显示面板内该接收该栅极驱动信号的TFT能够导通，而对像素中残留的电荷进行清零。

优选地，在判断显示器需要清除图像残影时，将所述阵列基板的栅极驱动电路的信号输入端与高电压信号相连。图8是本发明实施例的栅极电路驱动单元的信号的其他输入端断电时的电压信号示意图。优选地，阵列基板的栅极驱动电路（GOA电路）除了电连接本发明的第一附加信号输入端S1、第二附加信号输入端S2和与第一薄膜晶体管T0的第二电极连接的所述时钟信号的输入端之外，还可以包含多个信号输入端，比如图8中的X1、X2、X3、X4……，这些信号输入端通过数位开关进行控制，可以置于VGH电位或者VGL电位。在发生断电时，可以通过数位开关将所述多个信号输入端与高电压信号（VGH电位）相连，这样保证整个栅极驱动电路都处于高电平，有助于保障第一薄膜晶体管T0的栅极和第一电极位于高电位。如图8所示，X1、X2、X3、X4……在关机瞬间，连接到VGH信号的各个信号输入端，其电位会从VGH电位逐渐回到GND电位；对于连接到VGL信号的各个信号输入端，其电位也将直接从VGL电位逐渐回到GND电位。

优选地，断电时需要对显示器图像进行残影清零，并通过判断驱动器芯片的输入电压是否降低到预定值以判断所述阵列基板是否断电。其中，断电包含重启、正常关机、复位、进入睡眠或者异常断电。

本发明第七实施例的显示器的图像残影清零方法通过所述附加电路单元CU使栅极电路驱动单元的第一薄膜晶体管T0的栅极和/或第一电极与高电压信号相连，在断电时瞬间将阵列基板的薄膜晶体管导通，以将残留在像素中的电荷释放，从而解决了断电时存在残影的问题。

以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种栅极电路驱动单元，包含：

拉高电路，用于使栅极电路驱动单元输出高电平；

拉低电路，用于使栅极电路驱动单元输出低电平；

所述驱动单元还包括：

第一薄膜晶体管，所述第一薄膜晶体管的栅极与所述拉高电路的输出端相连，所述第一薄膜晶体管的第一电极与所述拉低电路的输出端相连，并且作为所述栅极电路驱动单元的输出端，所述第一薄膜晶体管的第二电极与外部信号单元相电连接；

附加电路单元，包含至少一个控制端，所述控制端用于接收控制信号，并在所述控制信号有效时，使所述第一薄膜晶体管的栅极和/或第一电极与高电压信号相连。

2.根据权利要求1所述的栅极电路驱动单元，其特征在于，所述附加电路单元包含第一附加信号输入端和第二附加信号输入端，其中所述第一附加信号输入端为所述控制端，并且所述附加电路单元包含：

第一附加薄膜晶体管，所述第一附加薄膜晶体管的栅极与所述第一附加信号输入端相连，所述第一附加薄膜晶体管的第一电极与所述第二附加信号输入端相连，所述第一附加薄膜晶体管的第二电极与所述第一薄膜晶体管的栅极相连。

3.根据权利要求1所述的栅极电路驱动单元，其特征在于，所述附加电路单元包含第一附加信号输入端和第二附加信号输入端，其中所述第一附加信号输入端为所述控制端，并且所述附加电路单元还包含：

第二附加薄膜晶体管，所述第二附加薄膜晶体管的栅极与所述第一附加信号输入端相连，所述第二附加薄膜晶体管的第一电极与所述第二附加信号输入端相连，所述第二附加薄膜晶体管的第二电极与所述栅极电路驱动单元的输出端相连。

4.根据权利要求1所述的栅极电路驱动单元，其特征在于，所述附加电路单元元包含第一附加信号输入端和第二附加信号输入端，其中所述第一附加信号输入端为所述控制端，并且所述附加电路单元包含：

第一附加薄膜晶体管和第二附加薄膜晶体管，所述第一附加薄膜晶体管和所述第二附加薄膜晶体管的栅极与所述第一附加信号输入端相连，所述第一附加薄膜晶体管和所述第二附加薄膜晶体管的第一电极共同与所述第二附加信号输入端相连，所述第一附加薄膜晶体管的第二电极与所述拉高电路的输出端相连，所述第二附加薄膜晶体管的第二电极与所述栅极电路驱动单元的输出端相连。

5.根据权利要求1至4中任一项所述的栅极电路驱动单元，其特征在于，所述外部信号单元为时钟信号单元。

6.一种移位寄存器电路，包含多个级联的移位寄存器单元，其特征在于，每一级所述移位寄存器单元包含权利要求1-5中任一项所述的栅极电路驱动单元。

7.一种阵列基板，包括：

薄膜晶体管阵列；

权利要求6所述的移位寄存器电路，用于驱动所述薄膜晶体管阵列。

8.一种显示器图像的残影清零方法，显示器包含如权利要求7所述的阵列基板，其中，所述阵列基板的薄膜晶体管阵列的源极或漏极连接至数据线，所述残影清零方法包含：

当判断所述显示器需要清除图像残影时，将所述阵列基板的数据线与地线相连，并且

给所述附加电路单元的控制端施加有效的控制信号，通过所述附加电路单元使第一薄膜晶体管的栅极和/或第一电极与高电压信号相连。

9.根据权利要求8所述的显示器图像的残影清零方法，其特征在于，当所述附加电路单元包含第一附加信号输入端和第二附加信号输入端，其中所述第一附加信号输入端为控制端，并且所述控制端的控制信号有效时，将所述第一附加信号输入端和所述第二附加信号输入端与高电压信号相连。

10.根据权利要求8或9所述的显示器图像的残影清零方法，其特征在于，在判断所述显示器需要清除图像残影时，将所述第一薄膜晶体管的第二电极与所述高电压信号相连。

11.根据权利要求8或9所述的显示器图像的残影清零方法，其特征在于，在判断所述显示器需要清除图像残影时，将所述阵列基板的栅极驱动电路的信号输入端与所述高电压信号相连。

12.根据权利要求8或9所述的显示器图像的残影清零方法，其特征在于，断电时需要对显示器图像进行残影清零，并通过判断驱动器芯片的电源电压是否降低到预定值以判断所述阵列基板是否断电。

13.根据权利要求8或9所述的显示器图像的残影清零方法，其特征在于，所述断电包含重启、正常关机、复位、进入睡眠或者异常断电。