JP2016516254A - シフトレジスタユニット、ゲート駆動装置及び表示装置 - Google Patents
シフトレジスタユニット、ゲート駆動装置及び表示装置 Download PDFInfo
- Publication number
- JP2016516254A JP2016516254A JP2015559404A JP2015559404A JP2016516254A JP 2016516254 A JP2016516254 A JP 2016516254A JP 2015559404 A JP2015559404 A JP 2015559404A JP 2015559404 A JP2015559404 A JP 2015559404A JP 2016516254 A JP2016516254 A JP 2016516254A
- Authority
- JP
- Japan
- Prior art keywords
- node
- signal
- field effect
- thin film
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Abstract
シフトレジスタの寿命を延長するシフトレジスタユニット、ゲート駆動装置および表示装置を提供する。本発明のシフトレジスタユニットは、そのドレイン電極が第１信号端に接続され、ソース電極が本段の出力ノードに接続され、ゲート電極が第１ノードに接続される第１の薄膜電界効果トランジスタと、そのドレイン電極が第１信号端に接続され、ソース電極がプルアップノードに接続され、ゲート電極が第１ノードに接続される第２の薄膜電界効果トランジスタと、そのドレイン電極が第２信号端に接続され、ソース電極が本段の出力ノードに接続され、ゲート電極が第２ノードに接続される第３の薄膜電界効果トランジスタと、そのドレイン電極が第２信号端に接続され、ソース電極が前記プルアップノードに接続され、ゲート電極が前記第２ノードに接続される第４の薄膜電界効果トランジスタと、前記シフトレジスタユニットがプルダウン段階であるときに、前記第１ノードと第２ノードを交互に高電位状態になるように制御するノード電圧制御モジュールと、を有する。本発明はシフトレジスタの寿命を延長させる。
Description
本発明は、シフトレジスタ技術に関し、特にシフトレジスタユニット、ゲート駆動装置及び表示装置に関する。
集積ゲートシフトレジスタはゲート電極パルス出力レジスタをパネル上に集積し、ＩＣを節約し、コストを低減させるものである。集積ゲートシフトレジスタの実現方法は様々であり、異なる複数のトランジスタとコンデンサを含んでもよく、よく用いられるのは１２Ｔ１Ｃ、９Ｔ１Ｃ、１３Ｔ１Ｃなどの構成である。
一般的には、一つのシフトレジスタは複数段のシフトレジスタユニットからなり、各段のシフトレジスタユニットは極めて短い時間内のみに一の高電位信号を出力し、その他の時間はいずれも低電位信号出力し、通常はＶＳＳ信号である。
前述したように、各段のシフトレジスタユニットは極めて短い時間内のみに一の高電位信号を出力し、その他の時間はいずれも低電位信号を出力し、この時間は通常９９％以上を占める。同時に、当該ＶＳＳ信号はいずれもプルダウントランジスタにより出力され、シフトレジスタユニットが低電位信号を出力することを保証する必要があるときに、プルダウントランジスタが高電位の導通の状態である必要があり、ＶＳＳ信号を利用することで電位をプルダウンする。したがって、プルダウントランジスタのゲート電極は長期的に高電位の状態であり、極めて高いデューティ比電圧を有し、しかし、このような方式はプルダウントランジスタが急速に老化し、移動度が減少し、電流が低下し、全体の回路に問題を生じさせ、よって製品の寿命に影響する。
以下に図１に示す従来のシフトレジスタユニットを説明する。
図１に示すのは、従来のシフトレジスタユニットであり、当該シフトレジスタユニットは九つの薄膜電界効果トランジスタ（「ＴＦＴ」と略称する）Ｍ０１と、Ｍ０２と、Ｍ０３と、Ｍ０４と、Ｍ０５と、Ｍ０６と、Ｍ０８と、Ｍ１３と、Ｍ１５と、Ｍ１７と、一つのコンデンサＣ１と、を有し、図１においてプルダウントランジスタはＭ０３であり、シフトレジスタユニットにおける各素子の具体的な接続関係及びシフトレジスタユニットの動作原理は以下のとおりである：
ＴＦＴＭ０２はクロック信号入力端により入力される信号ＣＬＫに基づき、出力端にＯＵＴＰＵＴを出力する。ＴＦＴＭ０２のソース電極はＣＬＫ信号を受け付け、そのドレイン電極はＯＵＴＰＵＴ端に接続され、ゲート電極はプルアップノードＰＵに接続される。Ｍ０１のゲート電極とソース電極はそれぞれ入力端ＩＮＰＵＴと接続され、そのドレイン電極はプルアップノードＰＵと接続される。コンデンサＣ１の一端はプルアップノードＰＵと接続され、他端は出力ノードＯＵＴＰＵＴと接続される。
出力端ＯＵＴＰＵＴが無効であるとき、前記プルアップノードＰＵと本段の出力ノードＯＵＴＰＵＴをプルダウンしてこれらを低電位に維持する必要がある。プルアップノードＰＵと本段の出力ノードＯＵＴＰＵＴをプルダウンする回路は、ＴＦＴＭ０３と、ＴＦＴＭ１５と、を有し、ただし、Ｍ１５はＰＵ点の電位をプルダウンし、Ｍ０３はＯＵＴＰＵＴ点の電位をプルダウンする。
ＴＦＴＭ０３とＴＦＴＭ１５のゲート電極はＰＤ点に接続され、ＰＤ点の電位はＴＦＴＭ０５、ＴＦＴＭ１３及びＴＦＴＭ０８により制御され、ただし、Ｍ０５とＭ１３はそれぞれＩＮＰＵＴとＰＵ点が高電位のときにＰＤ点の電位をプルダウンし、Ｍ０８はＶＤＤ信号に接続することによりＰＤ点の電位をプルアップする。
ＴＦＴＭ０６、ＴＦＴＭ１７からなる回路によりリセット機能を実現する。ＲＥＳＥＴ信号の出力が高電位であるときに、Ｍ１７はＰＵ点を放電し、Ｍ０６はＰＤ点を充電した後にＭ０３の導通に協力し、これにより出力ノードＯＵＴＰＵＴの電位をプルダウンする。
図２は図１に示すシフトレジスタユニットの動作シーケンス図を示し、その具体的な動作状況は以下のとおりである：ＶＤＤはずっと高電位であり、ｔ１の段階において、入力端ＩＮＰＵＴは高電位であり、第１のクロック信号ＣＬＫは低電位であり、このとき入力端ＩＮＰＵＴの高電位はＭ０１を導通にさせ、ＰＵ点はそのとき高電位であるため、Ｃ１が充電され、Ｍ０２が導通になる。これと同時に、ＩＮＰＵＴ信号はＭ０５を通じてＰＤ点の電位をプルダウンし、Ｍ０３はこのとき遮断の状態になる。
ｔ２の段階において、ＩＮＰＵＴは低電位に変わり、第１のクロック信号ＣＬＫは高電位であり、このとき、ｔ１の段階において充電されたコンデンサＣ１は、Ｃ１のブートストラップ効果の作用のもとで、プルアップノードＰＵの電圧をさらに向上させ、Ｍ０２の導通状態を維持し、ＣＬＫ信号をＭ０２を通じて出力端ＯＵＴＰＵＴに伝送する。ｔ２の段階において、ＰＵ点は終始高電位であり、Ｍ１３はオンになり、ＰＤは低電位であり、Ｍ０３とＭ１５をオフにし、出力端ＯＵＴＰＵＴは高電位信号を出力する。
ｔ３の段階において、ＲＥＳＥＴは高電位である。このとき、ＲＥＳＥＴはＭ１７をオンにし、ＰＵ点を放電する。同時にＭ０６もオンになり、ＶＤＤは高電位をＰＤ点に伝送し、Ｍ１５とＭ０３をオンにし、同時にＰＵとＯＵＴＰＵＴ点を放電し、この段階でＯＵＴＰＵＴ端から低電位を出力する。
その後の一フレームの時間内は、ＰＤはずっと高電位状態であり、Ｍ１５、Ｍ０３及びＭ０８はずっとオン状態であり、その他のトランジスタはいずれもオフ状態である。液晶パネルが長時間使用される場合において、これらの三つのトランジスタの動作時間は他のトランジスタよりはるかに長いため、その使用寿命は全体のゲート駆動装置の寿命の肝心な要素となる。
本発明の実施例は、シフトレジスタの寿命を延長するシフトレジスタユニット、ゲート駆動装置及び表示装置を提供する。
上記の技術的問題を解決するために、本発明の実施例はシフトレジスタユニットであって、前記シフトレジスタユニットは、コンデンサと、を有し、前記コンデンサの一端は本段の出力ノードに接続され、前記コンデンサの他端はプルアップノードに接続され、前記シフトレジスタユニットは、
そのドレイン電極が第１信号端に接続され、ソース電極が前記本段の出力ノードに接続され、ゲート電極が第１ノードに接続され、ただし、前記第１信号端は第１の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第１の薄膜電界効果トランジスタと、
そのドレイン電極が前記第１信号端に接続され、ソース電極が前記プルアップノードに接続され、ゲート電極が前記第１ノードに接続され、ただし、前記第１信号端は第２の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第２の薄膜電界効果トランジスタと、
そのドレイン電極が第２信号端に接続され、ソース電極が前記本段の出力ノードに接続され、ゲート電極が第２ノードに接続され、ただし、前記第２信号端は第３の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第３の薄膜電界効果トランジスタと、
そのドレイン電極が前記第２信号端に接続され、ソース電極が前記プルアップノードに接続され、ゲート電極が前記第２ノードに接続され、ただし、前記第２信号端は第４の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第４の薄膜電界効果トランジスタと、
前記シフトレジスタユニットがプルダウン段階にあるときに、前記第１ノードと第２ノードが交互に高電位状態になるように制御するノード電圧制御モジュールと、
をさらに有するシフトレジスタユニットを提供する。
そのドレイン電極が第１信号端に接続され、ソース電極が前記本段の出力ノードに接続され、ゲート電極が第１ノードに接続され、ただし、前記第１信号端は第１の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第１の薄膜電界効果トランジスタと、
そのドレイン電極が前記第１信号端に接続され、ソース電極が前記プルアップノードに接続され、ゲート電極が前記第１ノードに接続され、ただし、前記第１信号端は第２の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第２の薄膜電界効果トランジスタと、
そのドレイン電極が第２信号端に接続され、ソース電極が前記本段の出力ノードに接続され、ゲート電極が第２ノードに接続され、ただし、前記第２信号端は第３の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第３の薄膜電界効果トランジスタと、
そのドレイン電極が前記第２信号端に接続され、ソース電極が前記プルアップノードに接続され、ゲート電極が前記第２ノードに接続され、ただし、前記第２信号端は第４の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第４の薄膜電界効果トランジスタと、
前記シフトレジスタユニットがプルダウン段階にあるときに、前記第１ノードと第２ノードが交互に高電位状態になるように制御するノード電圧制御モジュールと、
をさらに有するシフトレジスタユニットを提供する。
上記のシフトレジスタユニットであって、
前記プルアップノードが高電位であるときに、低電位信号を前記第１ノード及び第２ノードに出力する第１の関連ユニットと、をさらに有する。
前記プルアップノードが高電位であるときに、低電位信号を前記第１ノード及び第２ノードに出力する第１の関連ユニットと、をさらに有する。
上記のシフトレジスタユニットであって、
前記ノード電圧制御モジュールは、第１のノード電圧制御サブモジュールと、第２のノード電圧制御サブモジュールと、を有し、
第１のノード電圧制御サブモジュールは、
そのソース電極とゲート電極が第１のクロック制御信号を受け付け、ドレイン電極が第１ノードに接続される第５の薄膜電界効果トランジスタと、
そのドレイン電極が低電位信号を受け付け、ソース電極が第２ノードに接続され、ゲート電極が前記第１のクロック制御信号を受け付ける第６の薄膜電界効果トランジスタと、を有し、
第２のノード電圧制御サブモジュールは、
そのソース電極とゲート電極が第２のクロック制御信号を受け付け、ドレイン電極が第２ノードに接続される第７の薄膜電界効果トランジスタと、
そのドレイン電極が低電位信号を受け付け、ソース電極が第１ノードに接続され、ゲート電極が前記第２のクロック制御信号を受け付ける第８の薄膜電界効果トランジスタと、を有し、
第２のクロック制御信号と第１のクロック制御信号の位相は反対である。
前記ノード電圧制御モジュールは、第１のノード電圧制御サブモジュールと、第２のノード電圧制御サブモジュールと、を有し、
第１のノード電圧制御サブモジュールは、
そのソース電極とゲート電極が第１のクロック制御信号を受け付け、ドレイン電極が第１ノードに接続される第５の薄膜電界効果トランジスタと、
そのドレイン電極が低電位信号を受け付け、ソース電極が第２ノードに接続され、ゲート電極が前記第１のクロック制御信号を受け付ける第６の薄膜電界効果トランジスタと、を有し、
第２のノード電圧制御サブモジュールは、
そのソース電極とゲート電極が第２のクロック制御信号を受け付け、ドレイン電極が第２ノードに接続される第７の薄膜電界効果トランジスタと、
そのドレイン電極が低電位信号を受け付け、ソース電極が第１ノードに接続され、ゲート電極が前記第２のクロック制御信号を受け付ける第８の薄膜電界効果トランジスタと、を有し、
第２のクロック制御信号と第１のクロック制御信号の位相は反対である。
上記のシフトレジスタユニットであって、リセット信号の制御のもとで、低電位信号を前記プルアップノードと前記本段の出力ノードに出力する第１のリセットユニットと、をさらに有し、前記第１のリセットユニットは、
ドレイン電極が低電位信号を受け付け、ソース電極がプルアップノードに接続され、ゲート電極が前記リセット信号を受け付ける第９の薄膜電界効果トランジスタと、
ソース電極が第１のクロック制御信号を受け付け、ドレイン電極が第１ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１０の薄膜電界効果トランジスタと、
ソース電極が第２のクロック制御信号を受け付け、ドレイン電極が第２ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１１の薄膜電界効果トランジスタと、
を有する。
ドレイン電極が低電位信号を受け付け、ソース電極がプルアップノードに接続され、ゲート電極が前記リセット信号を受け付ける第９の薄膜電界効果トランジスタと、
ソース電極が第１のクロック制御信号を受け付け、ドレイン電極が第１ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１０の薄膜電界効果トランジスタと、
ソース電極が第２のクロック制御信号を受け付け、ドレイン電極が第２ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１１の薄膜電界効果トランジスタと、
を有する。
上記のシフトレジスタユニットであって、
前記ノード電圧制御モジュールは、第３のノード電圧制御サブモジュールと、第４のノード電圧制御サブモジュールと、を有し、
第３のノード電圧制御サブモジュールは、
ソース電極とゲート電極が第３のクロック制御信号を受け付け、ドレイン電極が第１３の薄膜電界効果トランジスタのゲート電極に接続される第１２の薄膜電界効果トランジスタと、
ソース電極が第３のクロック制御信号を受け付け、ドレイン電極が第１ノードに接続される第１３の薄膜電界効果トランジスタと、
ドレイン電極が低電位信号を受け付け、ソース電極が第２ノードに接続され、ゲート電極が前記第３のクロック制御信号を受け付ける第１４の薄膜電界効果トランジスタと、を有し、
第４のノード電圧制御サブモジュールは、
ソース電極とゲート電極が第４のクロック制御信号を受け付け、ドレイン電極が第１６の薄膜電界効果トランジスタのゲート電極に接続される第１５の薄膜電界効果トランジスタと、
ソース電極が第４のクロック制御信号を受け付け、ドレイン電極が第２ノードに接続される第１６の薄膜電界効果トランジスタと、
ドレイン電極が低電位信号を受け付け、ソース電極が第１ノードに接続され、ゲート電極が前記第４のクロック制御信号を受け付ける第１７の薄膜電界効果トランジスタと、を有し、
第４のクロック制御信号と第３のクロック制御信号の位相は反対である。
前記ノード電圧制御モジュールは、第３のノード電圧制御サブモジュールと、第４のノード電圧制御サブモジュールと、を有し、
第３のノード電圧制御サブモジュールは、
ソース電極とゲート電極が第３のクロック制御信号を受け付け、ドレイン電極が第１３の薄膜電界効果トランジスタのゲート電極に接続される第１２の薄膜電界効果トランジスタと、
ソース電極が第３のクロック制御信号を受け付け、ドレイン電極が第１ノードに接続される第１３の薄膜電界効果トランジスタと、
ドレイン電極が低電位信号を受け付け、ソース電極が第２ノードに接続され、ゲート電極が前記第３のクロック制御信号を受け付ける第１４の薄膜電界効果トランジスタと、を有し、
第４のノード電圧制御サブモジュールは、
ソース電極とゲート電極が第４のクロック制御信号を受け付け、ドレイン電極が第１６の薄膜電界効果トランジスタのゲート電極に接続される第１５の薄膜電界効果トランジスタと、
ソース電極が第４のクロック制御信号を受け付け、ドレイン電極が第２ノードに接続される第１６の薄膜電界効果トランジスタと、
ドレイン電極が低電位信号を受け付け、ソース電極が第１ノードに接続され、ゲート電極が前記第４のクロック制御信号を受け付ける第１７の薄膜電界効果トランジスタと、を有し、
第４のクロック制御信号と第３のクロック制御信号の位相は反対である。
上記のシフトレジスタユニットであって、
前記プルアップノードが高電位であるときに、前記第１３の薄膜電界効果トランジスタと第１６の薄膜電界効果トランジスタのいずれもを遮断にさせ、同時に第１ノードと第２ノードに低電位信号を出力する第２の関連ユニットと、をさらに有する。
前記プルアップノードが高電位であるときに、前記第１３の薄膜電界効果トランジスタと第１６の薄膜電界効果トランジスタのいずれもを遮断にさせ、同時に第１ノードと第２ノードに低電位信号を出力する第２の関連ユニットと、をさらに有する。
上記のシフトレジスタユニットであって、リセット信号の制御のもとで、低電位信号を前記プルアップノードと前記本段の出力ノードに出力する第２のリセットユニットと、をさらに有し、前記第２のリセットユニットは、
ドレイン電極が低電位信号を受け付け、ソース電極がプルアップノードに接続され、ゲート電極が前記リセット信号を受け付ける第１８の薄膜電界効果トランジスタと、
ドレイン電極が低電位信号を受け付け、ソース電極が本段の出力ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１９の薄膜電界効果トランジスタと、
を有する。
ドレイン電極が低電位信号を受け付け、ソース電極がプルアップノードに接続され、ゲート電極が前記リセット信号を受け付ける第１８の薄膜電界効果トランジスタと、
ドレイン電極が低電位信号を受け付け、ソース電極が本段の出力ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１９の薄膜電界効果トランジスタと、
を有する。
上記の目的を実現するために、本発明の実施例は、ゲート駆動装置であって、上記のシフトレジスタユニットを有するゲート駆動装置を提供する。
上記の目的を実現するために、本発明の実施例は、表示装置であって、上記のゲート駆動装置を有する表示装置を提供する。
本発明の具体的な実施例は、以下の有利な効果を有する：
本発明の具体的な実施例において、ノード電圧制御モジュールの制御のもとで、前記第１ノードと第２ノードが交互に高電位状態になり、二組のＴＦＴ（第１のＴＦＴと第２のＴＦＴを一組とし、第３のＴＦＴと第４のＴＦＴを一組とする）のゲート電極が交互に高電位状態になり、よっていずれのプルダウン段階においても、各組のＴＦＴのゲート電極は一部の時間のみが高電位状態となり、従来技術のプルダウン段階においてトランジスタのゲート電極がずっと高電位状態である場合と比べて、プルダウントランジスタのゲート電極のデューティー比を大幅に低減させ、プルダウントランジスタの寿命を延長し、これにより全体のシフトレジスタユニットの寿命を延長させる。
本発明の具体的な実施例において、ノード電圧制御モジュールの制御のもとで、前記第１ノードと第２ノードが交互に高電位状態になり、二組のＴＦＴ（第１のＴＦＴと第２のＴＦＴを一組とし、第３のＴＦＴと第４のＴＦＴを一組とする）のゲート電極が交互に高電位状態になり、よっていずれのプルダウン段階においても、各組のＴＦＴのゲート電極は一部の時間のみが高電位状態となり、従来技術のプルダウン段階においてトランジスタのゲート電極がずっと高電位状態である場合と比べて、プルダウントランジスタのゲート電極のデューティー比を大幅に低減させ、プルダウントランジスタの寿命を延長し、これにより全体のシフトレジスタユニットの寿命を延長させる。
本発明の実施例のシフトレジスタニット、ゲート駆動装置及び表示装置において、プルアップノードＰＵと出力ノードのプルダウンについては、二組のプルダウンＴＦＴが交替して動作することにより、プルアップノードと出力ノードのプルダウンを実現し、各組のプルダウンＴＦＴのプルダウン段階でのオンの時間を減少させ、したがってプルダウンモジュールにおけるプルダウントランジスタの寿命が延長し、これにより全体のレジスタユニットの寿命が延長する。
ここで前もって説明するが、本発明の実施例におけるＴＦＴのソース電極とゲート電極は互いに代替可能である。
本発明の実施例は、シフトレジスタユニットであって、前記シフトレジスタユニットは、コンデンサと、を有し、前記コンデンサの一端は本段の出力ノードに接続され、前記コンデンサの他端はプルアップノードに接続され、前記シフトレジスタユニットは、
そのドレイン電極が第１信号端に接続され、ソース電極が前記本段の出力ノードに接続され、ゲート電極が第１ノードに接続され、ただし、前記第１信号端は第１の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第１の薄膜電界効果トランジスタと、
そのドレイン電極が前記第１信号端に接続され、ソース電極が前記プルアップノードに接続され、ゲート電極が前記第１ノードに接続され、ただし、前記第１信号端は第２の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第２の薄膜電界効果トランジスタと、
そのドレイン電極が第２信号端に接続され、ソース電極が前記本段の出力ノードに接続され、ゲート電極が第２ノードに接続され、ただし、前記第２信号端は第３の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第３の薄膜電界効果トランジスタと、
そのドレイン電極が前記第２信号端に接続され、ソース電極が前記プルアップノードに接続され、ゲート電極が前記第２ノードに接続され、ただし、前記第２信号端は第４の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第４の薄膜電界効果トランジスタと、
前記シフトレジスタユニットがプルダウン段階にあるときに、前記第１ノードと第２ノードが交互に高電位状態になるように制御するノード電圧制御モジュールと、
をさらに有するシフトレジスタユニットを提供する。
そのドレイン電極が第１信号端に接続され、ソース電極が前記本段の出力ノードに接続され、ゲート電極が第１ノードに接続され、ただし、前記第１信号端は第１の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第１の薄膜電界効果トランジスタと、
そのドレイン電極が前記第１信号端に接続され、ソース電極が前記プルアップノードに接続され、ゲート電極が前記第１ノードに接続され、ただし、前記第１信号端は第２の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第２の薄膜電界効果トランジスタと、
そのドレイン電極が第２信号端に接続され、ソース電極が前記本段の出力ノードに接続され、ゲート電極が第２ノードに接続され、ただし、前記第２信号端は第３の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第３の薄膜電界効果トランジスタと、
そのドレイン電極が前記第２信号端に接続され、ソース電極が前記プルアップノードに接続され、ゲート電極が前記第２ノードに接続され、ただし、前記第２信号端は第４の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第４の薄膜電界効果トランジスタと、
前記シフトレジスタユニットがプルダウン段階にあるときに、前記第１ノードと第２ノードが交互に高電位状態になるように制御するノード電圧制御モジュールと、
をさらに有するシフトレジスタユニットを提供する。
説明しなければならないのは、本発明の実施例において、第１信号端と第２信号端が接続されるのはいずれも低電位信号ＶＳＳであるが、第１信号端と第２信号端の信号はこれに限らず、第１信号端が前記第１の薄膜電界効果トランジスタと第２の薄膜電界効果トランジスタが導通のときに低電位信号を出力することを満たして、第２信号端が前記第３の薄膜電界効果トランジスタと第４の薄膜電界効果トランジスタが導通のときに低電位信号を出力することを満たせばよい。
本発明の具体的な実施例において、ノード電圧制御モジュールの制御のもとで、前記第１ノードと第２ノードが交互に高電位状態になり、二組のＴＦＴ（第１のＴＦＴと第２のＴＦＴを一組とし、第３のＴＦＴと第４のＴＦＴを一組とする）のゲート電極が交互に高電位状態になり、よっていずれのプルダウン段階においても、各組のＴＦＴのゲート電極は一部の時間のみが高電位状態となり（オンの時間が減少する）、従来技術のプルダウン段階においてトランジスタのゲート電極がずっと高電位状態である場合と比べて、プルダウントランジスタのゲート電極のデューティー比を大幅に低減させ、プルダウントランジスタの寿命を延長し、これにより全体のシフトレジスタユニットの寿命を延長させる。具体的には、第１組のＴＦＴの第１の薄膜電界効果トランジスタと第２組のＴＦＴの第３の薄膜電界効果トランジスタがプルダウントランジスタである。
図３、図５と図６はそれぞれ本発明の実施例の三種類の異なるシフトレジスタユニットの模式図であり、図３において、第１のＴＦＴ、第２のＴＦＴ、第３のＴＦＴ、第４のＴＦＴはそれぞれＴＦＴＭ０３、ＴＦＴＭ１５、ＴＦＴＭ０４、ＴＦＴＭ１６であり、
図５において、第１のＴＦＴ、第２のＴＦＴ、第３のＴＦＴ、第４のＴＦＴはそれぞれＴＦＴＭ１６、ＴＦＴＭ１５、ＴＦＴＭ４、ＴＦＴＭ２であり、
図６において、第１のＴＦＴ、第２のＴＦＴ、第３のＴＦＴ、第４のＴＦＴはそれぞれＴＦＴＭ１７、ＴＦＴＭ１８、ＴＦＴＭ１１、ＴＦＴＭ１０であり、
図３、図５と図６におけるＣ１はコンデンサであり、ＰＵはプルアップノードであり、ＰＤ１とＰＤ２はそれぞれ第１ノードと第２ノードに対応する。
図５において、第１のＴＦＴ、第２のＴＦＴ、第３のＴＦＴ、第４のＴＦＴはそれぞれＴＦＴＭ１６、ＴＦＴＭ１５、ＴＦＴＭ４、ＴＦＴＭ２であり、
図６において、第１のＴＦＴ、第２のＴＦＴ、第３のＴＦＴ、第４のＴＦＴはそれぞれＴＦＴＭ１７、ＴＦＴＭ１８、ＴＦＴＭ１１、ＴＦＴＭ１０であり、
図３、図５と図６におけるＣ１はコンデンサであり、ＰＵはプルアップノードであり、ＰＤ１とＰＤ２はそれぞれ第１ノードと第２ノードに対応する。
シフトレジスタの動作原理からわかるように、プルアップノードが高電位のときに、第１ノードと第２ノードを低電位にさせるため、本発明の具体的な実施例のシフトレジスタユニットは、
前記プルアップノードが高電位のときに、低電位信号を前記第１ノードと第２ノードに出力する第１の関連ユニットをさらに有する。
前記プルアップノードが高電位のときに、低電位信号を前記第１ノードと第２ノードに出力する第１の関連ユニットをさらに有する。
当該第１の関連ユニットの比較的簡単な構成は二つのＴＦＴを有し、これらの二つのＴＦＴのゲート電極はいずれもプルアップノードに接続され、ドレイン電極はいずれも低電位信号ＶＳＳを受け付け、ソース電極はそれぞれ第１ノードと第２ノードに接続され、これにより、プルアップノードが高電位のときに、これらの二つのＴＦＴはいずれも導通になり、それぞれ低電位信号ＶＳＳを通じて第１ノードと第２ノードをプルダウンする。
図３に示すように、第１の関連ユニットが有する二つのＴＦＴはそれぞれＭ１３とＭ１４であり、
図５に示すように、第１の関連ユニットが有する二つのＴＦＴはそれぞれＭ６とＭ１４であり、
本発明の具体的な実施例において、当該ノード電圧制御モジュールは様々な方式で実現することができ、以下に本発明の実施例が採用する一つの方式を説明する。
図５に示すように、第１の関連ユニットが有する二つのＴＦＴはそれぞれＭ６とＭ１４であり、
本発明の具体的な実施例において、当該ノード電圧制御モジュールは様々な方式で実現することができ、以下に本発明の実施例が採用する一つの方式を説明する。
前記ノード電圧制御モジュールは、第１のノード電圧制御サブモジュールと、第２のノード電圧制御サブモジュールと、を有し、
第１のノード電圧制御サブモジュールは、
そのソース電極とゲート電極が第１のクロック制御信号を受け付け、ドレイン電極が第１ノードに接続される第５の薄膜電界効果トランジスタと、
そのドレイン電極が低電位信号ＶＳＳを受け付け、ソース電極が第２ノードに接続され、ゲート電極が前記第１のクロック制御信号を受け付ける第６の薄膜電界効果トランジスタと、を有し、
第２のノード電圧制御サブモジュールは、
そのソース電極とゲート電極が第２のクロック制御信号を受け付け、ドレイン電極が第２ノードに接続される第７の薄膜電界効果トランジスタと、
そのドレイン電極が低電位信号ＶＳＳを受け付け、ソース電極が第１ノードに接続され、ゲート電極が前記第２のクロック制御信号を受け付ける第８の薄膜電界効果トランジスタと、を有し、
第２のクロック制御信号と第１のクロック制御信号の位相は反対である。
第１のノード電圧制御サブモジュールは、
そのソース電極とゲート電極が第１のクロック制御信号を受け付け、ドレイン電極が第１ノードに接続される第５の薄膜電界効果トランジスタと、
そのドレイン電極が低電位信号ＶＳＳを受け付け、ソース電極が第２ノードに接続され、ゲート電極が前記第１のクロック制御信号を受け付ける第６の薄膜電界効果トランジスタと、を有し、
第２のノード電圧制御サブモジュールは、
そのソース電極とゲート電極が第２のクロック制御信号を受け付け、ドレイン電極が第２ノードに接続される第７の薄膜電界効果トランジスタと、
そのドレイン電極が低電位信号ＶＳＳを受け付け、ソース電極が第１ノードに接続され、ゲート電極が前記第２のクロック制御信号を受け付ける第８の薄膜電界効果トランジスタと、を有し、
第２のクロック制御信号と第１のクロック制御信号の位相は反対である。
図３に示すように、第５のＴＦＴ、第６のＴＦＴ、第７のＴＦＴ、第８のＴＦＴはそれぞれＴＦＴＭ０８、ＴＦＴＭ０７、ＴＦＴＭ１２及びＴＦＴＭ１１であり、図５において、第５のＴＦＴ、第６のＴＦＴ、第７のＴＦＴ、第８のＴＦＴはそれぞれＴＦＴＭ１２、ＴＦＴＭ１１、ＴＦＴＭ５及びＴＦＴＭ１０であり、図３と図５において第１のクロック制御信号はいずれもＣＬＫＢであり、第２のクロック制御信号はいずれもＣＬＫであり、ＣＬＫＢとＣＬＫ信号の波形は図４に示すとおりである。
以下に、上記のノード電圧制御モジュールが前記第１ノードと第２ノードを交互に高電位状態にさせることについて説明する。
第１のノード電圧制御サブモジュールの第１のクロック制御信号がＡであり、第２のノード電圧制御サブモジュールの第２のクロック制御信号がＢであり、ＡとＢが交互に高電位状態（すなわち、ＢはＡの反対位相信号）になると仮定した場合に、第１のノード電圧制御サブモジュールと第２のノード電圧制御サブモジュールの具体的な動作原理は以下のとおりである：
Ａが高電位のときは、Ｂは低電位であり、このとき第１のノード電圧制御サブモジュールの第５の薄膜電界効果トランジスタが導通になり、Ａを第１ノードに出力し、第１ノードを高電位にし、同時に第６の薄膜電界効果トランジスタも導通になり、第２ノードを低電位信号ＶＳＳに接続し、第２ノードを低電位にし、
Ａが低電位のときは、Ｂが高電位であり、このとき第７の薄膜電界効果トランジスタが導通になり、Ｂを第２ノードに出力し、第２ノードを高電位にし、同時に第８の薄膜電界効果トランジスタも導通になり、第１ノードを低電位信号ＶＳＳに接続し、第１ノードを低電位にし、
上記の設計により、第１ノードと第２ノードをプルダウン段階において交互に高電位状態にさせることができ、二組のＴＦＴ（第１のＴＦＴと第２のＴＦＴを一組とし、第３のＴＦＴと第４のＴＦＴを一組とする）のゲート電極が交互に高電位状態になるように交互に制御し、二組のＴＦＴが交互にオンになり、低電位信号ＶＳＳをプルアップノードと本段の出力ノードに出力する。
Ａが高電位のときは、Ｂは低電位であり、このとき第１のノード電圧制御サブモジュールの第５の薄膜電界効果トランジスタが導通になり、Ａを第１ノードに出力し、第１ノードを高電位にし、同時に第６の薄膜電界効果トランジスタも導通になり、第２ノードを低電位信号ＶＳＳに接続し、第２ノードを低電位にし、
Ａが低電位のときは、Ｂが高電位であり、このとき第７の薄膜電界効果トランジスタが導通になり、Ｂを第２ノードに出力し、第２ノードを高電位にし、同時に第８の薄膜電界効果トランジスタも導通になり、第１ノードを低電位信号ＶＳＳに接続し、第１ノードを低電位にし、
上記の設計により、第１ノードと第２ノードをプルダウン段階において交互に高電位状態にさせることができ、二組のＴＦＴ（第１のＴＦＴと第２のＴＦＴを一組とし、第３のＴＦＴと第４のＴＦＴを一組とする）のゲート電極が交互に高電位状態になるように交互に制御し、二組のＴＦＴが交互にオンになり、低電位信号ＶＳＳをプルアップノードと本段の出力ノードに出力する。
本発明の具体的な実施例において、前記シフトレジスタユニットは、リセット信号の制御のもとで、低電位信号を前記プルアップノードと前記本段の出力ノードに出力する第１のリセットユニットと、をさらに有する。
前記第１のリセットユニットは、
ドレイン電極が低電位信号ＶＳＳを受け付け、ソース電極がプルアップノードに接続され、ゲート電極が前記リセット信号を受け付ける第９の薄膜電界効果トランジスタと、
ソース電極が第１のクロック制御信号を受け付け、ドレイン電極が第１ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１０の薄膜電界効果トランジスタと、
ソース電極が第２のクロック制御信号を受け付け、ドレイン電極が第２ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１１の薄膜電界効果トランジスタと、
を有する。
ドレイン電極が低電位信号ＶＳＳを受け付け、ソース電極がプルアップノードに接続され、ゲート電極が前記リセット信号を受け付ける第９の薄膜電界効果トランジスタと、
ソース電極が第１のクロック制御信号を受け付け、ドレイン電極が第１ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１０の薄膜電界効果トランジスタと、
ソース電極が第２のクロック制御信号を受け付け、ドレイン電極が第２ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１１の薄膜電界効果トランジスタと、
を有する。
上記の第９の薄膜電界効果トランジスタは、リセット信号（一段下のシフトレジスタユニットの出力信号であってもよいし、他の信号であってもよい）が高のときに、低電位信号ＶＳＳをプルアップノードに出力し、プルアップノードの電位をプルダウンする。
同時に、第１０のＴＦＴと第１１のＴＦＴの役割は、現在高電位である制御信号を、対応するノード（第１ノードまたは第２ノード）に出力し、高電位である第１ノードまたは第２ノードを通じてその中の一組の薄膜電界効果トランジスタＴＦＴを導通にし、低電位信号をＰＵノードと本段の出力ノードに出力し、二重のプルダウンを実現し、リセットの効果を保証する。
図３に示すように、第９のＴＦＴ、第１０のＴＦＴ及び第１１のＴＦＴはそれぞれＭ１７、Ｍ０６及びＭ１０である。
本発明の具体的な実施例において、前記ノード電圧制御モジュールのもう一つの具体的な実現形態は以下のとおりである：
前記ノード電圧制御モジュールは、第３のノード電圧制御サブモジュールと、第４のノード電圧制御サブモジュールと、を有し、
図６に示すように、第３のノード電圧制御サブモジュールは、
ソース電極とゲート電極が第３のクロック制御信号ＣＬＫを受け付け、ドレイン電極が第１３の薄膜電界効果トランジスタＴＦＴ（Ｍ７）のゲート電極に接続される第１２の薄膜電界効果トランジスタＴＦＴ（Ｍ１４）と、
ソース電極が第３のクロック制御信号ＣＬＫを受け付け、ドレイン電極が第１ノードＰＤ１に接続される第１３の薄膜電界効果トランジスタＴＦＴ（Ｍ７）と、
ドレイン電極が低電位信号ＶＳＳを受け付け、ソース電極が第２ノードＰＤ２に接続され、ゲート電極が前記第３のクロック制御信号ＣＬＫを受け付ける第１４の薄膜電界効果トランジスタＴＦＴ（Ｍ２０）と、を有し、
第４のノード電圧制御サブモジュールは、
ソース電極とゲート電極が第４のクロック制御信号を受け付け、ドレイン電極が第１６の薄膜電界効果トランジスタＴＦＴ（Ｍ５）のゲート電極に接続される第１５の薄膜電界効果トランジスタＴＦＴ（Ｍ９）と、
ソース電極が第４のクロック制御信号ＣＬＫＢを受け付け、ドレイン電極が第２ノードＰＤ２に接続される第１６の薄膜電界効果トランジスタＴＦＴ（Ｍ５）と、
ドレイン電極が低電位信号ＶＳＳを受け付け、ソース電極が第１ノードＰＤ１に接続され、ゲート電極が前記第４のクロック制御信号ＣＬＫＢを受け付ける第１７の薄膜電界効果トランジスタＴＦＴ（Ｍ１９）と、を有し、
第４のクロック制御信号ＣＬＫＢと第３のクロック制御信号ＣＬＫの位相は反対である
前記ノード電圧制御モジュールは、第３のノード電圧制御サブモジュールと、第４のノード電圧制御サブモジュールと、を有し、
図６に示すように、第３のノード電圧制御サブモジュールは、
ソース電極とゲート電極が第３のクロック制御信号ＣＬＫを受け付け、ドレイン電極が第１３の薄膜電界効果トランジスタＴＦＴ（Ｍ７）のゲート電極に接続される第１２の薄膜電界効果トランジスタＴＦＴ（Ｍ１４）と、
ソース電極が第３のクロック制御信号ＣＬＫを受け付け、ドレイン電極が第１ノードＰＤ１に接続される第１３の薄膜電界効果トランジスタＴＦＴ（Ｍ７）と、
ドレイン電極が低電位信号ＶＳＳを受け付け、ソース電極が第２ノードＰＤ２に接続され、ゲート電極が前記第３のクロック制御信号ＣＬＫを受け付ける第１４の薄膜電界効果トランジスタＴＦＴ（Ｍ２０）と、を有し、
第４のノード電圧制御サブモジュールは、
ソース電極とゲート電極が第４のクロック制御信号を受け付け、ドレイン電極が第１６の薄膜電界効果トランジスタＴＦＴ（Ｍ５）のゲート電極に接続される第１５の薄膜電界効果トランジスタＴＦＴ（Ｍ９）と、
ソース電極が第４のクロック制御信号ＣＬＫＢを受け付け、ドレイン電極が第２ノードＰＤ２に接続される第１６の薄膜電界効果トランジスタＴＦＴ（Ｍ５）と、
ドレイン電極が低電位信号ＶＳＳを受け付け、ソース電極が第１ノードＰＤ１に接続され、ゲート電極が前記第４のクロック制御信号ＣＬＫＢを受け付ける第１７の薄膜電界効果トランジスタＴＦＴ（Ｍ１９）と、を有し、
第４のクロック制御信号ＣＬＫＢと第３のクロック制御信号ＣＬＫの位相は反対である
本発明の具体的な実施例において、シフトレジスタユニットは、前記プルアップノードが高電位であるときに、前記第１３の薄膜電界効果トランジスタと第１６の薄膜電界効果トランジスタのいずれもを遮断にさせ、同時に第１ノードと第２ノードに低電位信号を出力する第２の関連ユニットと、をさらに有する。
図６に示すように、ＰＵノードが高電位のときに、第２の関連ユニットとなるＭ８とＭ１５が導通になり、低電位信号をＴＦＴＭ５とＭ７のゲート電極に出力し、ＴＦＴＭ５とＭ７をオフにし、対応する高電位信号を第１ノードと第２ノードに出力できなくし、デバイスの正常な実行を保証する。
この方式により、シフトレジスタユニットは、リセット信号の制御のもとで、低電位信号を前記プルアップノードと前記本段の出力ノードに出力する第２のリセットユニットと、をさらに有し、前記第２のリセットユニットは、
ソース電極が低電位信号ＶＳＳを受け付け、ドレイン電極がプルアップノードに接続され、ゲート電極が前記リセット信号を受け付ける第１８の薄膜電界効果トランジスタ（Ｍ２）と、
ソース電極が低電位信号ＶＳＳを受け付け、ドレイン電極が本段の出力ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１９の薄膜電界効果トランジスタ（Ｍ４）と、
を有する。
ソース電極が低電位信号ＶＳＳを受け付け、ドレイン電極がプルアップノードに接続され、ゲート電極が前記リセット信号を受け付ける第１８の薄膜電界効果トランジスタ（Ｍ２）と、
ソース電極が低電位信号ＶＳＳを受け付け、ドレイン電極が本段の出力ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１９の薄膜電界効果トランジスタ（Ｍ４）と、
を有する。
本発明の実施例は、ゲート駆動装置であって、上記のシフトレジスタユニットを有するゲート駆動装置をさらに提供する。
本発明の実施例は、表示装置であって、上記のゲート駆動装置を有することを特徴とする表示装置をさらに提供する。
＜例１＞
図３に示すように、本発明の実施例のシフトレジスタユニットは、
ＴＦＴＭ０３とＭ１５と、を有する第１組のプルダウン薄膜電界効果トランジスタと、
ＴＦＴＭ０４とＭ１６と、を有する第２組のプルダウン薄膜電界効果トランジスタと、
を有し、
これらの二組のＴＦＴはそれぞれ第１ノードＰＤ１と第２ノードＰＤ２に対応し、ノードＰＤ１とＰＤ２が交互に高電位になるときに、第１組のＴＦＴと第２組のＴＦＴが交互に導通になる。いずれの一組のＴＦＴが導通になるときも、ＰＵノードとＯＵＴＰＵＴノードの電位をプルダウンすることができる。
図３に示すように、本発明の実施例のシフトレジスタユニットは、
ＴＦＴＭ０３とＭ１５と、を有する第１組のプルダウン薄膜電界効果トランジスタと、
ＴＦＴＭ０４とＭ１６と、を有する第２組のプルダウン薄膜電界効果トランジスタと、
を有し、
これらの二組のＴＦＴはそれぞれ第１ノードＰＤ１と第２ノードＰＤ２に対応し、ノードＰＤ１とＰＤ２が交互に高電位になるときに、第１組のＴＦＴと第２組のＴＦＴが交互に導通になる。いずれの一組のＴＦＴが導通になるときも、ＰＵノードとＯＵＴＰＵＴノードの電位をプルダウンすることができる。
さらに、上記のシフトレジスタユニットにおいては、Ｍ０８とＭ０７からなる第１のノード電圧制御サブモジュールと、Ｍ１１とＭ１２からなる第２のノード電圧制御サブモジュールと、をさらに有する。第１のノード電圧制御サブモジュールと第２のノード電圧制御サブモジュールはそれぞれ第１のクロック制御信号ＣＬＫＢと第２のクロック制御信号ＣＬＫの作用のもとで、第１ノードと第２ノードの電位を制御する。具体的には、第１のノード電圧制御モジュールにおいて、薄膜電界効果トランジスタＭ０８は第１ノードＰＤ１の電位を制御し、薄膜電界効果トランジスタＭ０７は第２ノードＰＤ２の電位を制御する。第１のクロック制御信号ＣＬＫＢが高電位のときは、Ｍ０８とＭ０７はいずれも導通になり、ＣＬＫＢの信号はＰＤ１に出力され、低電位信号ＶＳＳはＭ０７を通じて第２ノードＰＤ２に伝送され、このとき第１ノードＰＤ１は高電位であり、第２ノードＰＤ２は低電位である。ＣＬＫＢ信号が低電位のときは、Ｍ０８とＭ０７はいずれも遮断になり、このときＰＤ１とＰＤ２の電位は第２のノード電圧制御サブモジュールによって制御される。第２のノード電圧制御サブモジュールにおいて、薄膜電界効果トランジスタＭ１１は第１ノードＰＤ１の電位を制御し、薄膜電界効果トランジスタＭ１２は第２ノードＰＤ２を制御する。第２のクロック制御信号ＣＬＫが高電位のときは、Ｍ１１とＭ１２はいずれも導通になり、ＣＬＫの信号はＭ１２を通じてＰＤ２に出力され、ＶＳＳ信号はＭ１１を通じてＰＤ１に出力され、このときＰＤ１は低電位であり、ＰＤ２は高電位である。ＣＬＫ信号が低電位のときは、Ｍ１１とＭ１２はいずれも遮断になり、このときＰＤ１とＰＤ２の電位は第１のノード電圧制御サブモジュールによって制御される。
したがって、ＣＬＫＢとＣＬＫが交互に高電位となるときは、ＰＤ１とＰＤ２は交互に高電位になる。
図３に示す回路構造において、関連ユニットと、をさらに有し、当該関連ユニットはＭ１３とＭ１４と、を有し、これらのゲート電極はいずれもＰＵに接続され、ドレイン電極はいずれもＶＳＳを受け付け、ソース電極はそれぞれＰＤ１とＰＤ２に接続され、その役割はＰＵが高電位のときにＭ１３とＭ１４を導通にし、これによりＰＤ１とＰＤ２点の電位を低電位信号ＶＳＳにする。
図３に示す回路構造において、リセットユニットと、をさらに有し、当該リセットユニットは以下のＴＦＴを有する：Ｍ０６、Ｍ１０及びＭ１７。ただし、リセット信号端ＲＥＳＥＴに高電位信号が入力されるとき、Ｍ０６、Ｍ１０及びＭ１７は導通になり、ただしＭ１７の導通はＰＵノードをプルダウンし、Ｍ０６とＭ１０の導通によってＣＬＫＢ信号をＰＤ１に入力し、ＣＬＫ信号をＰＤ２に入力する。また、ＣＬＫＢとＣＬＫのいずれかは必ず高電位であるため、ＴＦＴ０３とＭ１５が導通になるか、ＴＦＴ０５とＭ１６が導通になるかのどちらかとなり、これによりＰＵとＯＵＴＰＵＴをプルダウンする。
図３に示すシフトレジスタ構造の信号シーケンスは図４に示すとおりであり、以下に図３と図４を用いてその具体的な動作プロセスを説明する：
第１段階（即ちｔ１段階）において、入力信号ＩＮＰＵＴが高電位であり、第１のクロック信号ＣＬＫＢが高電位であり、第２のクロック信号ＣＬＫが低電位であるとき、入力端の高電位はＭ０１を通じてＣ１を充電する。ＩＮＰＵＴはＭ０５とＭ０９をオンにすることによりＰＤ１点とＰＤ２点をプルダウンする。このとき、ＰＵ点が高電位であるため、このときＭ１３とＭ１４はいずれもオンになり、ＰＤ１点とＰＤ２点が低電位であり、プルダウンモジュールＭ１５、Ｍ１６及びＭ０３、Ｍ０４はオフになる。
第２段階（即ちｔ２段階）において、ＩＮＰＵＴ、ＣＬＫＢが低電位であるときに、第２のクロック信号ＣＬＫが高電位であるとき、ことのき上記段階で充電されたコンデンサＣ１は、ブートストラップ効果の作用のもとで、プルアップノードの電圧をさらに上昇させ、Ｍ０２の導通を維持し、ＣＬＫの信号をＭ０２を通じてゲート電極電圧出力端ＰＵＴＰＵＴに伝送する。このとき、ＰＵ点は終始高電位であり、Ｍ１３とＭ１４がオンになり、ＰＤ１とＰＤ２点は低電位であり、Ｍ１５、Ｍ１６とＭ０３、Ｍ０４はオフ状態を継続させ、高電位信号を出力端ＯＵＴＰＵＴに伝送するのに役立つ。
第３段階（即ちｔ３段階）において、ＣＬＫＢが高電位であり、ＣＬＫが低電位であり、同時にＲＥＳＥＴが高電位である。このときＲＥＳＥＴはＭ０６、Ｍ１０とＭ１７をオンにし、ただしＭ１７がオンになり、ＰＵ点を放電し、これによりＰＵ点のオフを実現する。ＣＬＫＢは高電位であり、Ｍ０７がオンになり、Ｍ０７のソース電極と接続しているＰＤ２点がプルダウンされる。ＣＬＫが低電位であり、Ｍ１１がオフになり、ＰＤ１点がＭ０６を通じて受け付けるＣＬＫＢの入力は高電位であり、このときＰＤ１点と接続しているＭ１５はＰＵ点電位をプルダウンし、同時にＭ０３の導通はＯＵＴＰＵＴをプルダウンする。この段階でＰＤ２点は低電位あり、Ｍ１６とＭ０４はオフになる。この段階でＭ１５とＭ０３を通じてＰＵ点とＯＵＴＰＵＴ点を放電する。
第４段階（即ちｔ４段階）において，ＣＬＫが高電位であり、ＣＬＫＢが低電位であり、このときＰＵ点は前の時刻で低電位にされているため、このときＭ０２はオフになり、これによりＯＵＴＰＵＴ端は高電位の出力がない。ＣＬＫが高電位であるため、このときＭ１１とＭ１２はいずれもオンになり、ＰＤ１点は低電位であり、Ｍ１５、Ｍ０３はオフになり、第１のプルダウンモジュールはオフになる。ＣＬＫが低電位であるため、Ｍ０７はオフになり、このときＣＬＫ信号はＭ１２を通じて第２ノードＰＤ２に出力され、ＰＤ２はこのとき高電位であり、そのためＭ１６とＭ０４はオンになり、ＰＵ点はＭ１６を通じて低電位にプルダウンされ、ＯＵＴＰＵＴはＭ０４を通じて低電位にプルダウンされ、ノイズ電圧がこれらに対する影響を低下させ、それらが無ノイズを出力する状態を維持する。当該段階において、Ｍ１６とＭ０４を通じてそれぞれＰＵ点とＯＵＴＰＵＴ点を放電する。
第５段階（すなわちｔ５段階）において、ＣＬＫＢが高電位であり、ＣＬＫが低電位のときに、ＣＬＫＢが高電位であるため、Ｍ０７とＭ０８が導通になり、ＰＤ２点はＭ０７トランジスタを通じてプルダウンされ、このときＣＬＫは低電位であり、Ｍ１１がオフになり、ＰＤ１点はＣＬＫＢを通じて高電位にされ、このときＭ１５はＰＵ点電位をプルダウンし、Ｍ０３はＯＵＴＰＵＴをプルダウンする。
上記段階での一フレームの表示において、上記五つの段階以外の他の段階では、当該シフトレジスタユニットは次のフレームの表示が開始するまで上記第４と第５段階のプロセスを繰り返す。
ＰＤ１とＰＤ２点はそれぞれ二つのスイッチング薄膜電界効果トランジスタＴＦＴＭ１１とＭ０７を通じて交互に高低電位になり、プルダウントランジスタのオン時間を減少させ、これにより有効的にシフトレジスタの使用寿命を延長させることができる。
＜例２＞
図５に示すのは、本発明の実施例のシフトレジスタユニットのもう一つの実現形態の模式図である。
図５に示すのは、本発明の実施例のシフトレジスタユニットのもう一つの実現形態の模式図である。
図５に示すように、本発明の実施例のシフトレジスタユニットは、
ＴＦＴＭ１５とＭ１６を有する第１組のＴＦＴと、
ＴＦＴＭ４とＭ２を有する第２組のＴＦＴと、を有し、
この二組のＴＦＴはそれぞれ第１ノードＰＤ１と第２ノードＰＤ２に対応し、ノードＰＤ１とＰＤ２が交互に高電位になったとき、第１組のＴＦＴと第２組のＴＦＴが交互に導通になる。いずれの一組のＴＦＴが導通になったときも、ＰＵノードとＯＵＴＰＵＴノードの電位をプルダウンすることができる。
ＴＦＴＭ１５とＭ１６を有する第１組のＴＦＴと、
ＴＦＴＭ４とＭ２を有する第２組のＴＦＴと、を有し、
この二組のＴＦＴはそれぞれ第１ノードＰＤ１と第２ノードＰＤ２に対応し、ノードＰＤ１とＰＤ２が交互に高電位になったとき、第１組のＴＦＴと第２組のＴＦＴが交互に導通になる。いずれの一組のＴＦＴが導通になったときも、ＰＵノードとＯＵＴＰＵＴノードの電位をプルダウンすることができる。
さらに、上記のシフトレジスタユニットにおいて、Ｍ１１とＭ１２からなる第１のノード電圧制御サブモジュールと、Ｍ５とＭ１０からなる第２のノード電圧制御サブモジュールと、をさらに有する。ノードＰＤ２の電位はＴＦＴＭ５によって制御され、ノードＰＤ１の電位はＴＦＴＭ１２によって制御され、ＣＬＫ信号が高電位のときに、Ｍ５は導通になり、ＣＬＫ信号をＰＤ２に出力する。ＣＬＫＢ信号が高電位のときに、Ｍ１２は導通になり、ＣＬＫ信号をＰＤ１に出力する。
同時に、その中の一つのノードが高電位であるときに、別個に設置されたＴＦＴによりもう一つのノードの電位をプルダウンし、具体的には、図５に示すようにＭ５のゲート電極とソース電極がＣＬＫを受け付けるため、ＣＬＫが高電位のときにＰＤ２は高電位になり、Ｍ１０の導通はＰＤ１の電位をプルダウンし、逆に、ＣＬＫＢが高電位のときにＰＤ１は高電位になり、Ｍ１１の導通はＰＤ２の電位をプルダウンする。
したがって、ＣＬＫＢとＣＬＫが交互に高電位になるとき、ＰＤ１とＰＤ２は対応して交互に高電位になる。
図５に示す回路構造において、関連ユニットをさらに有し、当該関連ユニットは、Ｍ６とＭ１４とを有し、そのゲート電極はＰＵに接続され、ドレイン電極はいずれもＶＳＳを受け付け、ソース電極はそれぞれＰＤ２とＰＤ１に接続され、ＰＵが高電位のときに導通になり、それぞれ低電位信号ＶＳＳをＰＤ２とＰＤ１に出力する。
図５に示す回路構造において、リセットユニットは以下のＴＦＴ：Ｍ７と、Ｍ８と，Ｍ９とＭ１３と、を有する。ただし、リセット信号端ＲＥＳＥＴに高電位信号が入力されたときに、Ｍ７、Ｍ８，Ｍ９及びＭ１３は導通になり、そのうちＭ７の導通はＰＵノードをプルダウンし、Ｍ９の導通はＯＵＴＰＵＴノードをプルダウンする。
Ｍ８とＭ１３の導通は、ＣＬＫ信号をＰＤ１に入力し、ＣＬＫＢ信号をＰＤ２に入力し、ＣＬＫＢとＣＬＫのいずれかは必ず高電位であるため、ＴＦＴＭ４及びＭ２が導通になるか、又はＴＦＴＭ１５及びＭ１６が導通になるかのどちらかであり、よってＰＵとＯＵＴＰＵＴのプルダウンに補助する。
図５に示すシフトレジスタユニットの動作プロセスは図３に示す構造とほとんど同一であるため、ここでは詳しく説明しないこととする。
＜例３＞
図６に示すのは、本発明の実施例のシフトレジスタユニットのもう一つの実現形態の模式図である。
図６に示すのは、本発明の実施例のシフトレジスタユニットのもう一つの実現形態の模式図である。
図６に示すように、本発明の実施例のシフトレジスタユニットは、
ＴＦＴＭ１７とＭ１８を有する第１組のＴＦＴと、
ＴＦＴＭ１０とＭ１１を有する第２組のＴＦＴと、を有し、
この二組のＴＦＴはそれぞれノードＰＤ１とＰＤ２に対応し、ノードＰＤ１とＰＤ２が交互に高電位になったとき、第１組のＴＦＴと第２組のＴＦＴが交互に導通になる。いずれの一組のＴＦＴが導通になったときも、ＰＵノードとＯＵＴＰＵＴノードの電位をプルダウンすることができる。
ＴＦＴＭ１７とＭ１８を有する第１組のＴＦＴと、
ＴＦＴＭ１０とＭ１１を有する第２組のＴＦＴと、を有し、
この二組のＴＦＴはそれぞれノードＰＤ１とＰＤ２に対応し、ノードＰＤ１とＰＤ２が交互に高電位になったとき、第１組のＴＦＴと第２組のＴＦＴが交互に導通になる。いずれの一組のＴＦＴが導通になったときも、ＰＵノードとＯＵＴＰＵＴノードの電位をプルダウンすることができる。
そして、ノードＰＤ１の電位はＴＦＴＭ１４とＭ７によって制御され、ノードＰＤ２の電位はＴＦＴＭ５とＭ９によって制御され、ＣＬＫ信号が高電位のときに、Ｍ１４は導通になり、よってＭ７は導通になり、Ｍ７によってＣＬＫ信号はＰＤ１に出力され、ＣＬＫＢ信号が高電位のときに、Ｍ９は導通になり、よってＭ５は導通になり、Ｍ５によってＣＬＫＢ信号はＰＤ２に出力される。
同時に、その中の一つのノードが高電位であるときに、別個に設置されたＴＦＴによりもう一つのノードの電位をプルダウンし、具体的には、図６に示すようにＭ７のソース電極がＣＬＫを受け付けるため、ＣＬＫが高電位のときにＰＤ１は高電位になり、Ｍ２０の導通はＰＤ２の電位をプルダウンし、逆に、ＣＬＫＢが高電位のときにＰＤ２は高電位になり、Ｍ１９の導通はＰＤ１の電位をプルダウンする。
したがって、ＣＬＫとＣＬＫＢが交互に高電位になるときには、ＰＤ１とＰＤ２が交互に高電位になる。
図６に示す回路構造において、関連ユニットをさらに有し、Ｍ６と、Ｍ８と、Ｍ１５と、Ｍ１６と、を有し、
Ｍ６とＭ１６は、そのゲート電極はＰＵに接続され、ソース電極はそれぞれＰＤ２とＰＤ１に接続され、ドレイン電極は低電位信号ＶＳＳに接続される。Ｍ８とＭ１５のゲート電極はいずれもＰＵに接続され、これらのソース電極はそれぞれＰＤ＿ＣＮ２とＰＤ＿ＣＮ１に接続され、ドレイン電極が低電位信号ＶＳＳに接続される。
Ｍ６とＭ１６は、そのゲート電極はＰＵに接続され、ソース電極はそれぞれＰＤ２とＰＤ１に接続され、ドレイン電極は低電位信号ＶＳＳに接続される。Ｍ８とＭ１５のゲート電極はいずれもＰＵに接続され、これらのソース電極はそれぞれＰＤ＿ＣＮ２とＰＤ＿ＣＮ１に接続され、ドレイン電極が低電位信号ＶＳＳに接続される。
ＰＵが高電位のときにＭ６及びＭ１６がいずれも導通になり、低電位信号ＶＳＳはＭ６とＭ１６を通じてそれぞれＰＤ２とＰＤ１に出力され、ＰＤ２とＰＤ１を低電位にさせる。同時にノードＰＵを高電位にプルアップするときに、Ｍ８とＭ１５を導通にし、低電位信号ＶＳＳをＴＦＴＭ５とＭ７のゲート電極に出力し、ＴＦＴＭ５とＭ７をオフにし、ＣＬＫ及びＣＬＫＢをＰＤ１とＰＤ２に出力できなくさせ、ＯＵＴＰＵＴノードが正常に高電位信号を出力することを保証する。
図６に示す回路構造において、リセットユニットは、以下のＴＦＴ：Ｍ２と、Ｍ４と、を有し、ただし、リセット信号端ＲＥＳＥＴが高電位信号を入力するときに、Ｍ２とＭ４は導通になり、Ｍ２の導通はＰＵノードをプルダウンし、Ｍ４の導通はＯＵＴＰＵＴノードをプルダウンする。
図６に示すシフトレジスタの動作プロセスはここでは詳しく説明しないこととする。
以上の説明は、本発明にとって説明的なものであり、限定的なものではなく、当業者は、付属クレームによって限定される趣旨及び範囲を逸脱しないことを前提に多くの修正、変更及び均等化することが可能であり、これらはいずれも本発明の保護範囲内に含まれることを理解する。
Ｍ０１ 薄膜電界効果トランジスタ
Ｍ０２ 薄膜電界効果トランジスタ
Ｍ０３ 薄膜電界効果トランジスタ
Ｍ０４ 薄膜電界効果トランジスタ
Ｍ０５ 薄膜電界効果トランジスタ
Ｍ０６ 薄膜電界効果トランジスタ
Ｍ０８ 薄膜電界効果トランジスタ
Ｍ１３ 薄膜電界効果トランジスタ
Ｍ１５ 薄膜電界効果トランジスタ
Ｍ１７ 薄膜電界効果トランジスタ
ＰＤ１ 第１ノード
ＰＤ２ 第２ノード
ＰＵ プルアップノード
Ｍ０２ 薄膜電界効果トランジスタ
Ｍ０３ 薄膜電界効果トランジスタ
Ｍ０４ 薄膜電界効果トランジスタ
Ｍ０５ 薄膜電界効果トランジスタ
Ｍ０６ 薄膜電界効果トランジスタ
Ｍ０８ 薄膜電界効果トランジスタ
Ｍ１３ 薄膜電界効果トランジスタ
Ｍ１５ 薄膜電界効果トランジスタ
Ｍ１７ 薄膜電界効果トランジスタ
ＰＤ１ 第１ノード
ＰＤ２ 第２ノード
ＰＵ プルアップノード
Claims (9)
- シフトレジスタユニットであって、前記シフトレジスタユニットは、コンデンサと、を有し、前記コンデンサの一端は本段の出力ノードに接続され、前記コンデンサの他端はプルアップノードに接続され、前記シフトレジスタユニットは、
そのドレイン電極が第１信号端に接続され、ソース電極が前記本段の出力ノードに接続され、ゲート電極が第１ノードに接続され、ただし、前記第１信号端は第１の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第１の薄膜電界効果トランジスタと、
そのドレイン電極が前記第１信号端に接続され、ソース電極が前記プルアップノードに接続され、ゲート電極が前記第１ノードに接続され、ただし、前記第１信号端は第２の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第２の薄膜電界効果トランジスタと、
そのドレイン電極が第２信号端に接続され、ソース電極が前記本段の出力ノードに接続され、ゲート電極が第２ノードに接続され、ただし、前記第２信号端は第３の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第３の薄膜電界効果トランジスタと、
そのドレイン電極が前記第２信号端に接続され、ソース電極が前記プルアップノードに接続され、ゲート電極が前記第２ノードに接続され、ただし、前記第２信号端は第４の薄膜電界効果トランジスタが導通のときに低電位信号を出力する第４の薄膜電界効果トランジスタと、
前記シフトレジスタユニットがプルダウン段階にあるときに、前記第１ノードと第２ノードが交互に高電位状態になるように制御するノード電圧制御モジュールと、
をさらに有するシフトレジスタユニット。 - 前記プルアップノードが高電位であるときに、低電位信号を前記第１ノード及び第２ノードに出力する第１の関連ユニットと、をさらに有する請求項１に記載のシフトレジスタユニット。
- 前記ノード電圧制御モジュールは、第１のノード電圧制御サブモジュールと、第２のノード電圧制御サブモジュールと、を有し、
第１のノード電圧制御サブモジュールは、
そのソース電極とゲート電極が第１のクロック制御信号を受け付け、ドレイン電極が第１ノードに接続される第５の薄膜電界効果トランジスタと、
そのドレイン電極が低電位信号を受け付け、ソース電極が第２ノードに接続され、ゲート電極が前記第１のクロック制御信号を受け付ける第６の薄膜電界効果トランジスタと、を有し、
第２のノード電圧制御サブモジュールは、
そのソース電極とゲート電極が第２のクロック制御信号を受け付け、ドレイン電極が第２ノードに接続される第７の薄膜電界効果トランジスタと、
そのドレイン電極が低電位信号を受け付け、ソース電極が第１ノードに接続され、ゲート電極が前記第２のクロック制御信号を受け付ける第８の薄膜電界効果トランジスタと、を有し、
第２のクロック制御信号と第１のクロック制御信号の位相は反対である請求項１に記載のシフトレジスタユニット。 - リセット信号の制御のもとで、低電位信号を前記プルアップノードと前記本段の出力ノードに出力する第１のリセットユニットと、をさらに有し、前記第１のリセットユニットは、
ドレイン電極が低電位信号を受け付け、ソース電極がプルアップノードに接続され、ゲート電極が前記リセット信号を受け付ける第９の薄膜電界効果トランジスタと、
ソース電極が第１のクロック制御信号を受け付け、ドレイン電極が第１ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１０の薄膜電界効果トランジスタと、
ソース電極が第２のクロック制御信号を受け付け、ドレイン電極が第２ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１１の薄膜電界効果トランジスタと、
を有する請求項３に記載のシフトレジスタユニット。 - 前記ノード電圧制御モジュールは、第３のノード電圧制御サブモジュールと、第４のノード電圧制御サブモジュールと、を有し、
第３のノード電圧制御サブモジュールは、
ソース電極とゲート電極が第３のクロック制御信号を受け付け、ドレイン電極が第１３の薄膜電界効果トランジスタのゲート電極に接続される第１２の薄膜電界効果トランジスタと、
ソース電極が第３のクロック制御信号を受け付け、ドレイン電極が第１ノードに接続される第１３の薄膜電界効果トランジスタと、
ドレイン電極が低電位信号を受け付け、ソース電極が第２ノードに接続され、ゲート電極が前記第３のクロック制御信号を受け付ける第１４の薄膜電界効果トランジスタと、を有し、
第４のノード電圧制御サブモジュールは、
ソース電極とゲート電極が第４のクロック制御信号を受け付け、ドレイン電極が第１６の薄膜電界効果トランジスタのゲート電極に接続される第１５の薄膜電界効果トランジスタと、
ソース電極が第４のクロック制御信号を受け付け、ドレイン電極が第２ノードに接続される第１６の薄膜電界効果トランジスタと、
ドレイン電極が低電位信号を受け付け、ソース電極が第１ノードに接続され、ゲート電極が前記第４のクロック制御信号を受け付ける第１７の薄膜電界効果トランジスタと、を有し、
第４のクロック制御信号と第３のクロック制御信号の位相は反対である請求項１に記載のシフトレジスタユニット。 - 前記プルアップノードが高電位であるときに、前記第１３の薄膜電界効果トランジスタと第１６の薄膜電界効果トランジスタのいずれもを遮断にさせ、同時に第１ノードと第２ノードに低電位信号を出力する第２の関連ユニットと、をさらに有する請求項５に記載のシフトレジスタユニット。
- リセット信号の制御のもとで、低電位信号を前記プルアップノードと前記本段の出力ノードに出力する第２のリセットユニットと、をさらに有し、前記第２のリセットユニットは、
ドレイン電極が低電位信号を受け付け、ソース電極がプルアップノードに接続され、ゲート電極が前記リセット信号を受け付ける第１８の薄膜電界効果トランジスタと、
ドレイン電極が低電位信号を受け付け、ソース電極が本段の出力ノードに接続され、ゲート電極が前記リセット信号を受け付ける第１９の薄膜電界効果トランジスタと、
を有する請求項５に記載のシフトレジスタユニット。 - ゲート駆動装置であって、請求項１ないし７のいずれか一項に記載のシフトレジスタユニットを有するゲート駆動装置。
- 表示装置であって、請求項８に記載のゲート駆動装置を有する表示装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310065976.2A CN103198781B (zh) | 2013-03-01 | 2013-03-01 | 移位寄存器单元、栅极驱动装置及显示装置 |
| CN201310065976.2 | 2013-03-01 | ||
| PCT/CN2013/075993 WO2014131250A1 (zh) | 2013-03-01 | 2013-05-21 | 移位寄存器单元、栅极驱动装置及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016516254A true JP2016516254A (ja) | 2016-06-02 |
| JP6313342B2 JP6313342B2 (ja) | 2018-04-18 |
Family
ID=48721265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015559404A Active JP6313342B2 (ja) | 2013-03-01 | 2013-05-21 | シフトレジスタユニット、ゲート駆動装置及び表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9502135B2 (ja) |
| EP (1) | EP2963635B1 (ja) |
| JP (1) | JP6313342B2 (ja) |
| KR (1) | KR101661479B1 (ja) |
| CN (1) | CN103198781B (ja) |
| WO (1) | WO2014131250A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016537761A (ja) * | 2013-09-22 | 2016-12-01 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | シフトレジスタユニット及びゲート駆動回路 |
| CN106991973A (zh) * | 2017-05-19 | 2017-07-28 | 京东方科技集团股份有限公司 | 控制发光驱动电路及显示装置、驱动方法 |
| CN110088826A (zh) * | 2017-08-16 | 2019-08-02 | 京东方科技集团股份有限公司 | 阵列上栅极驱动器电路、amoled显示面板的像素电路、amoled显示面板以及驱动amoled显示面板的像素电路的方法 |
| JP2020524357A (ja) * | 2018-01-19 | 2020-08-13 | 昆山国顕光電有限公司Ｋｕｎｓｈａｎ Ｇｏ−Ｖｉｓｉｏｎｏｘ Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． | 発光制御回路、発光制御ドライバー及び表示装置 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456365A (zh) * | 2013-08-30 | 2013-12-18 | 合肥京东方光电科技有限公司 | 移位寄存器单元、移位寄存器及显示装置 |
| CN103985341B (zh) * | 2014-04-30 | 2016-04-20 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路和显示装置 |
| CN104505048A (zh) * | 2014-12-31 | 2015-04-08 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示装置 |
| CN105185339B (zh) * | 2015-10-08 | 2017-12-29 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅线驱动装置以及驱动方法 |
| CN105185349B (zh) * | 2015-11-04 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极集成驱动电路及显示装置 |
| CN105551421B (zh) | 2016-03-02 | 2019-08-02 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
| CN105589604B (zh) * | 2016-03-08 | 2018-06-01 | 京东方科技集团股份有限公司 | 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路 |
| CN105810170B (zh) * | 2016-05-30 | 2018-10-26 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅线驱动电路和阵列基板 |
| CN105895047B (zh) | 2016-06-24 | 2018-10-19 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动装置、显示装置、控制方法 |
| CN106057118A (zh) * | 2016-06-30 | 2016-10-26 | 京东方科技集团股份有限公司 | 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 |
| CN106297697B (zh) | 2016-08-29 | 2017-09-15 | 京东方科技集团股份有限公司 | 移位寄存器及其操作方法 |
| CN106205461B (zh) | 2016-09-30 | 2019-04-02 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
| CN106531048B (zh) * | 2016-11-29 | 2020-03-27 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路、显示面板和驱动方法 |
| CN106504720B (zh) * | 2017-01-04 | 2022-08-23 | 合肥鑫晟光电科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置 |
| CN106601179B (zh) * | 2017-02-24 | 2019-11-22 | 京东方科技集团股份有限公司 | 移位寄存单元、移位寄存器、栅极驱动电路和显示面板 |
| CN107293269B (zh) * | 2017-08-15 | 2019-06-21 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路 |
| CN107633831B (zh) * | 2017-10-18 | 2020-02-14 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
| CN108257578A (zh) * | 2018-04-16 | 2018-07-06 | 京东方科技集团股份有限公司 | 移位寄存器单元及其控制方法、栅极驱动装置、显示装置 |
| US11094389B2 (en) * | 2018-09-26 | 2021-08-17 | Hefei Xinsheng Optoelectronics Technolog Co., Ltd. | Shift register unit and driving method, gate driving circuit, and display device |
| CN111179837B (zh) * | 2020-02-20 | 2021-08-24 | 京东方科技集团股份有限公司 | 一种移位寄存器、驱动方法、驱动电路及显示装置 |
| CN111445833B (zh) * | 2020-05-09 | 2022-09-13 | 合肥京东方卓印科技有限公司 | 移位寄存器单元及其控制方法、和栅极驱动电路 |
| CN114155803A (zh) * | 2020-09-07 | 2022-03-08 | 深圳市柔宇科技股份有限公司 | 一种扫描驱动电路与显示面板 |
| KR20220054031A (ko) * | 2020-10-23 | 2022-05-02 | 엘지디스플레이 주식회사 | 표시장치 및 이의 구동방법 |
| CN116827333B (zh) * | 2023-08-28 | 2023-11-03 | 苏州锴威特半导体股份有限公司 | 一种电平位移电路 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351171A (ja) * | 2005-06-13 | 2006-12-28 | Samsung Electronics Co Ltd | シフトレジスタ及びこれを備える表示装置 |
| JP2007011336A (ja) * | 2005-06-30 | 2007-01-18 | Lg Philips Lcd Co Ltd | 表示装置の駆動回路及びその駆動方法 |
| JP2008130139A (ja) * | 2006-11-20 | 2008-06-05 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置、並びに信号生成回路 |
| US20090304138A1 (en) * | 2008-06-06 | 2009-12-10 | Au Optronics Corp. | Shift register and shift register unit for diminishing clock coupling effect |
| WO2011131130A1 (zh) * | 2010-04-23 | 2011-10-27 | 北京京东方光电科技有限公司 | 移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置 |
| JP2012099211A (ja) * | 2010-10-29 | 2012-05-24 | Boe Technology Group Co Ltd | シフト・レジスタユニット、ゲート駆動装置及び液晶ディスプレー |
| CN102682689A (zh) * | 2012-04-13 | 2012-09-19 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
| CN102945650A (zh) * | 2012-10-30 | 2013-02-27 | 合肥京东方光电科技有限公司 | 一种移位寄存器及阵列基板栅极驱动装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005033115A1 (de) * | 2005-07-11 | 2007-01-25 | Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Coburg | Aggregateträger für eine Kraftfahrzeugtür |
| TWI316219B (en) * | 2005-08-11 | 2009-10-21 | Au Optronics Corp | A three-level driving shift register |
| TWI320564B (en) * | 2005-08-25 | 2010-02-11 | Au Optronics Corp | A shift register driving method |
| US7310402B2 (en) * | 2005-10-18 | 2007-12-18 | Au Optronics Corporation | Gate line drivers for active matrix displays |
| US7936332B2 (en) * | 2006-06-21 | 2011-05-03 | Samsung Electronics Co., Ltd. | Gate driving circuit having reduced ripple effect and display apparatus having the same |
| KR101217177B1 (ko) * | 2006-06-21 | 2012-12-31 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 갖는 표시 장치 |
| JP4990034B2 (ja) | 2006-10-03 | 2012-08-01 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
| JP4912186B2 (ja) * | 2007-03-05 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
| JP5419762B2 (ja) * | 2010-03-18 | 2014-02-19 | 三菱電機株式会社 | シフトレジスタ回路 |
| KR101308474B1 (ko) * | 2010-04-19 | 2013-09-16 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| CN102254503B (zh) * | 2010-05-19 | 2013-06-12 | 北京京东方光电科技有限公司 | 移位寄存器单元、显示器用栅极驱动装置及液晶显示器 |
| KR101768485B1 (ko) * | 2011-04-21 | 2017-08-31 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| CN102708925B (zh) * | 2011-05-26 | 2015-08-12 | 京东方科技集团股份有限公司 | 薄膜晶体管移位寄存器及其应用方法 |
| CN102629463B (zh) * | 2012-03-29 | 2013-10-09 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器电路、阵列基板及显示器件 |
| CN102682699B (zh) * | 2012-04-20 | 2014-12-17 | 京东方科技集团股份有限公司 | 栅极驱动电路及显示器 |
| CN102708818B (zh) * | 2012-04-24 | 2014-07-09 | 京东方科技集团股份有限公司 | 一种移位寄存器和显示器 |
| KR101966381B1 (ko) * | 2012-09-28 | 2019-04-05 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 이를 포함하는 평판표시장치 |
| CN102903323B (zh) * | 2012-10-10 | 2015-05-13 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及显示器件 |
| CN102930814A (zh) * | 2012-10-29 | 2013-02-13 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 |
| CN102945657B (zh) * | 2012-10-29 | 2014-09-10 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、阵列基板和显示装置 |
| CN103021318B (zh) * | 2012-12-14 | 2016-02-17 | 京东方科技集团股份有限公司 | 移位寄存器及其工作方法、栅极驱动装置、显示装置 |
| CN104050935B (zh) * | 2013-03-11 | 2016-12-28 | 瀚宇彩晶股份有限公司 | 移位寄存器、双向移位暂存装置及应用其的液晶显示面板 |
| CN103258494B (zh) | 2013-04-16 | 2015-10-14 | 合肥京东方光电科技有限公司 | 一种移位寄存器、栅极驱动装置和液晶显示装置 |
| CN103258500B (zh) | 2013-04-24 | 2015-02-04 | 合肥京东方光电科技有限公司 | 一种移位寄存单元及显示装置 |
-
2013
- 2013-03-01 CN CN201310065976.2A patent/CN103198781B/zh active Active
- 2013-05-21 WO PCT/CN2013/075993 patent/WO2014131250A1/zh active Application Filing
- 2013-05-21 KR KR1020147019355A patent/KR101661479B1/ko active IP Right Grant
- 2013-05-21 EP EP13866489.1A patent/EP2963635B1/en active Active
- 2013-05-21 JP JP2015559404A patent/JP6313342B2/ja active Active
- 2013-05-21 US US14/370,419 patent/US9502135B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351171A (ja) * | 2005-06-13 | 2006-12-28 | Samsung Electronics Co Ltd | シフトレジスタ及びこれを備える表示装置 |
| JP2007011336A (ja) * | 2005-06-30 | 2007-01-18 | Lg Philips Lcd Co Ltd | 表示装置の駆動回路及びその駆動方法 |
| JP2008130139A (ja) * | 2006-11-20 | 2008-06-05 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置、並びに信号生成回路 |
| US20090304138A1 (en) * | 2008-06-06 | 2009-12-10 | Au Optronics Corp. | Shift register and shift register unit for diminishing clock coupling effect |
| WO2011131130A1 (zh) * | 2010-04-23 | 2011-10-27 | 北京京东方光电科技有限公司 | 移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置 |
| US20120113088A1 (en) * | 2010-04-23 | 2012-05-10 | Beijing Boe Optoelectronics Technology Co., Ltd. | Shift register, gate driving device and data line driving device for liquid crystal display |
| JP2012099211A (ja) * | 2010-10-29 | 2012-05-24 | Boe Technology Group Co Ltd | シフト・レジスタユニット、ゲート駆動装置及び液晶ディスプレー |
| CN102682689A (zh) * | 2012-04-13 | 2012-09-19 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
| CN102945650A (zh) * | 2012-10-30 | 2013-02-27 | 合肥京东方光电科技有限公司 | 一种移位寄存器及阵列基板栅极驱动装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016537761A (ja) * | 2013-09-22 | 2016-12-01 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | シフトレジスタユニット及びゲート駆動回路 |
| CN106991973A (zh) * | 2017-05-19 | 2017-07-28 | 京东方科技集团股份有限公司 | 控制发光驱动电路及显示装置、驱动方法 |
| CN106991973B (zh) * | 2017-05-19 | 2019-01-25 | 京东方科技集团股份有限公司 | 控制发光驱动电路及显示装置、驱动方法 |
| CN110088826A (zh) * | 2017-08-16 | 2019-08-02 | 京东方科技集团股份有限公司 | 阵列上栅极驱动器电路、amoled显示面板的像素电路、amoled显示面板以及驱动amoled显示面板的像素电路的方法 |
| JP2020534552A (ja) * | 2017-08-16 | 2020-11-26 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | アレイ基板行駆動回路、ａｍｏｌｅｄ表示パネルの画素回路、ａｍｏｌｅｄ表示パネル及びａｍｏｌｅｄ表示パネルの画素回路の駆動方法 |
| US11250783B2 (en) | 2017-08-16 | 2022-02-15 | Boe Technology Group Co., Ltd. | Gate driver on array circuit, pixel circuit of an AMOLED display panel, AMOLED display panel, and method of driving pixel circuit of AMOLED display panel |
| JP7092279B2 (ja) | 2017-08-16 | 2022-06-28 | 京東方科技集團股▲ふん▼有限公司 | アレイ基板行駆動回路 |
| JP2020524357A (ja) * | 2018-01-19 | 2020-08-13 | 昆山国顕光電有限公司Ｋｕｎｓｈａｎ Ｇｏ−Ｖｉｓｉｏｎｏｘ Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． | 発光制御回路、発光制御ドライバー及び表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150302935A1 (en) | 2015-10-22 |
| EP2963635B1 (en) | 2018-04-11 |
| US9502135B2 (en) | 2016-11-22 |
| CN103198781A (zh) | 2013-07-10 |
| EP2963635A1 (en) | 2016-01-06 |
| KR101661479B1 (ko) | 2016-09-30 |
| JP6313342B2 (ja) | 2018-04-18 |
| WO2014131250A1 (zh) | 2014-09-04 |
| CN103198781B (zh) | 2015-04-29 |
| EP2963635A4 (en) | 2016-10-05 |
| KR20140127217A (ko) | 2014-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6313342B2 (ja) | シフトレジスタユニット、ゲート駆動装置及び表示装置 | |
| KR102080730B1 (ko) | 양방향 스캐닝 게이트 구동 회로 | |
| KR102019578B1 (ko) | Goa 회로 및 액정 디스플레이 | |
| US10109251B2 (en) | Gate driver on array (GOA) circuit of IGZO thin film transistor and display device thereof | |
| JP6423957B2 (ja) | Ｉｇｚｏ製造工程に基づくゲート電極駆動回路 | |
| US9483992B2 (en) | Gate drive circuit | |
| JP6423956B2 (ja) | Ｉｇｚｏ製造工程に基づくゲート電極駆動回路 | |
| US20160322115A1 (en) | Shift Register Unit, Driving Method Thereof, Gate Driving Circuit and Display Apparatus | |
| JP6419325B2 (ja) | 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路 | |
| WO2016161726A1 (zh) | 移位寄存器单元、栅极驱动装置以及显示装置 | |
| JP6434142B2 (ja) | 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路 | |
| US8649477B2 (en) | Level shifter, inverter circuit, and shift register | |
| WO2016161727A1 (zh) | 移位寄存器单元及其驱动方法、阵列基板栅极驱动装置、以及显示面板 | |
| WO2015109769A1 (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 | |
| JP6579668B2 (ja) | 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路 | |
| US11315496B2 (en) | Shift register unit and driving method thereof, gate drive circuit and display device | |
| JP2018501503A (ja) | 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路 | |
| JP2017530420A (ja) | 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路 | |
| WO2021103164A1 (zh) | 一种 goa 电路及液晶显示面板 | |
| JP6434141B2 (ja) | 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路 | |
| TWI425287B (zh) | 用於液晶顯示器之閘極線驅動模組與相關之液晶顯示器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160229 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170821 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180322 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6313342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |