JP6579668B2 - 低温ポリシリコン半導体薄膜トランジスタに基づくgoa回路 - Google Patents
低温ポリシリコン半導体薄膜トランジスタに基づくgoa回路 Download PDFInfo
- Publication number
- JP6579668B2 JP6579668B2 JP2017522851A JP2017522851A JP6579668B2 JP 6579668 B2 JP6579668 B2 JP 6579668B2 JP 2017522851 A JP2017522851 A JP 2017522851A JP 2017522851 A JP2017522851 A JP 2017522851A JP 6579668 B2 JP6579668 B2 JP 6579668B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrically connected
- node
- constant voltage
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 49
- 229920005591 polysilicon Polymers 0.000 title claims description 48
- 239000010409 thin film Substances 0.000 title claims description 47
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 239000010755 BS 2869 Class G Substances 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000013461 design Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/287—Organisation of a multiplicity of shift registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal (AREA)
Description
直流定電圧高電位Hによって第2ノードP(N)に適当な高さの高電位を提供し、第1ノードQ(N)と出力端子G(N)を低電位に保ち、2つのリップル(Ripple)電圧を除去する。第4トランジスタT4と、第7トランジスタT7と、第8トランジスタT8は、直列接続されており、漏れ電流を防止することができる。
図4において、CK1N、XCK1Nは、それぞれ、第N級GOAユニットに供給される第1クロック駆動信号と、第N−1級GOAユニットに供給される第2クロック駆動信号を表す。
図から分かる通り、クロック駆動信号CKNの波形デューティ比は、50/50より小さい。
出力端子G(N)は正常に出力される。
200 プルアップ部
400 第1プルダウン部
500 プルダウン保持回路部
300 昇圧部
T1 第1トランジスタ
T2 第2トランジスタ
T3 第3トランジスタ
T4 第4トランジスタ
T5 第5トランジスタ
T6 第6トランジスタ
T7 第7トランジスタ
T8 第8トランジスタ
T9 第9トランジスタ
T10 第10トランジスタ
T12 第12トランジスタ
T13 第13トランジスタ
T14 第14トランジスタ
G(N) 出力端子
Q(N) 第1ノード
P(N) 第2ノード
Cb コンデンサ
H 直流定電圧高電位
VSS1 第1直流定電圧低電位
VSS2 第2直流定電圧低電位
VSS3 第3直流定電圧低電位
CKN クロック駆動信号
STV 起動信号端子
Claims (9)
- 縦続接続の複数のGOAユニットからなる低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路であって、第N級GOAユニットは、プルアップ制御部と、プルアップ部と、第1プルダウン部と、プルダウン保持回路部とを備え、Nは正整数とし、
前記プルアップ制御部は、第1トランジスタを備え、そのグリッド電極とソース電極はどちらも前記第N級GOAユニットの1つ前の第N−1級GOAユニットの出力端子に電気接続され、ドレイン電極は第1ノードに電気接続され、
前記プルアップ部は、第2トランジスタを備え、そのグリッド電極は第1ノードに電気接続され、ソース電極はクロック駆動信号に電気接続され、ドレイン電極は出力端子に電気接続され、
前記プルダウン保持回路部は、前記第1ノード、出力端子、直流定電圧高電位、第1直流定電圧低電位、第2直流定電圧低電位、第3直流定電圧低電位に電気接続され、
前記プルダウン保持回路部は、高低電位逆算設計を採用し、第3トランジスタ、第4トランジスタ、第5トランジスタ、第6トランジスタ、第7トランジスタ、第8トランジスタ、第9トランジスタ、第10トランジスタ、第12トランジスタ、第13トランジスタを備え、
前記第3トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は前記第5トランジスタのソース電極に電気接続され、
前記第4トランジスタのグリッド電極は前記第3トランジスタのドレイン電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第2ノードに電気接続され、
前記第5トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は前記第3トランジスタのドレイン電極に電気接続され、ドレイン電極は第1直流定電圧低電位に電気接続され
前記第6トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は第2ノードに電気接続され、ドレイン電極は前記第8トランジスタのグリッド電極に電気接続され、
前記第7トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は第2ノードに電気接続され、ドレイン電極は前記第8トランジスタのソース電極に電気接続され、
前記第8トランジスタのグリッド電極は前記第6トランジスタのドレイン電極に電気接続され、ソース電極は前記第7トランジスタのドレイン電極に電気接続され、ドレイン電極は第3直流定電圧低電位に電気接続され、
前記第9トランジスタのグリッド電極は前記第6トランジスタのドレイン電極に電気接続され、ソース電極は前記第10トランジスタのグリッド電極に電気接続され、ドレイン電極は第3直流定電圧低電位に電気接続され、
前記第10トランジスタのグリッド電極とソース電極は、どちらも直流定電圧高電位に電気接続され、ドレイン電極は前記第7トランジスタのドレイン電極に電気接続され、
前記第12トランジスタのグリッド電極は第2ノードに電気接続され、ソース電極は第1ノードに電気接続され、ドレイン電極は第2直流定電圧低電位に電気接続され、
第13トランジスタのグリッド電極は第2ノードに電気接続され、ソース電極は出力端子に電気接続され、ドレイン電極は第1直流定電圧低電位に電気接続され、
前記第3トランジスタ、第4トランジスタ、第5トランジスタ、第6トランジスタ、第7トランジスタは、順方向電位を提供し、第12トランジスタと第13トランジスタのオンを制御し、前記第8トランジスタと第9トランジスタは、作動中の負電位の逆ブートストラップを構成し、作動中に第2ノードにさらに低い低電位を提供し、直流定電圧高電位によって作動していないときに第2ノードに適当な高さの高電位を提供し、第1ノードと出力端子を低電位に保ち、
前記第1プルダウン部は、前記第1ノード、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子、第2直流定電圧低電位に電気接続され、前記第1プルダウン部は、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子の出力信号に基づいて前記第1ノードの電位を前記第2直流定電圧低電位にまでプルダウンし、
前記第1プルダウン部は、第14トランジスタを備え、前記第14トランジスタのグリッド電極は、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子に電気接続され、ソース電極は第1ノードに電気接続され、ドレイン電極は第2直流定電圧低電位に電気接続され、
前記第3直流定電圧低電位<第2直流定電圧低電位<第1直流定電圧低電位である
ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。 - 請求項1に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路において、
前記第4トランジスタと第7トランジスタと第8トランジスタは、直列接続されている
ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。 - 請求項1に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路において、
さらに、昇圧部を備え、前記昇圧部は、前記第1ノードと出力端子の間に電気接続され、第1ノードの電位を上げる
ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。 - 請求項3に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路において、
前記昇圧部は、コンデンサを備え、
前記コンデンサの一端は第1ノードに電気接続され、他端は出力端子に電気接続される
ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。 - 請求項1に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路において、
前記クロック駆動信号の波形デューティ比は、50/50より小さい
ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。 - 請求項1に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路において、
前記GOA回路の第1級接続関係において、前記第1トランジスタのグリッド電極とソース電極は、どちらも回路の起動信号端子に電気接続される
ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。 - 請求項1に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路において、
前記GOA回路の最後の級の接続関係において、第14トランジスタのグリッド電極は、回路の起動信号端子に電気接続される
ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。 - 請求項1に記載の低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路において、
前記GOA回路において、出力端子の出力信号は、前から後ろの級への発信信号である
ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。 - 縦続接続の複数のGOAユニットからなる低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路であって、
第N級GOAユニットは、プルアップ制御部と、プルアップ部と、第1プルダウン部と、プルダウン保持回路部とを備え、Nは正整数とし、
前記プルアップ制御部は、第1トランジスタを備え、そのグリッド電極とソース電極はどちらも前記第N級GOAユニットの1つ前の第N−1級GOAユニットの出力端子に電気接続され、ドレイン電極は第1ノードに電気接続され、
前記プルアップ部は、第2トランジスタを備え、そのグリッド電極は第1ノードに電気接続され、ソース電極はクロック駆動信号に電気接続され、ドレイン電極は出力端子に電気接続され、
前記プルダウン保持回路部は、前記第1ノード、出力端子、直流定電圧高電位、第1直流定電圧低電位、第2直流定電圧低電位、第3直流定電圧低電位に電気接続され、
前記プルダウン保持回路部は、高低電位逆算設計を採用し、第3トランジスタ、第4トランジスタ、第5トランジスタ、第6トランジスタ、第7トランジスタ、第8トランジスタ、第9トランジスタ、第10トランジスタ、第12トランジスタ、第13トランジスタを備え、
前記第3トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は第5トランジスタのソース電極に電気接続され、
前記第4トランジスタのグリッド電極は第3トランジスタのドレイン電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第2ノードに電気接続され、
前記第5トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は第3トランジスタのドレイン電極に電気接続され、ドレイン電極は第1直流定電圧低電位に電気接続され
前記第6トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は第2ノードに電気接続され、ドレイン電極は第8トランジスタのグリッド電極に電気接続され、
前記第7トランジスタのグリッド電極は第1ノードに電気接続され、ソース電極は第2ノードに電気接続され、ドレイン電極は第8トランジスタのソース電極に電気接続され、
前記第8トランジスタのグリッド電極は第6トランジスタのドレイン電極に電気接続され、ソース電極は第7トランジスタのドレイン電極に電気接続され、ドレイン電極は第3直流定電圧低電位に電気接続され、
前記第9トランジスタのグリッド電極は第6トランジスタのドレイン電極に電気接続され、ソース電極は第10トランジスタのグリッド電極に電気接続され、ドレイン電極は第3直流定電圧低電位に電気接続され、
前記第10トランジスタのグリッド電極とソース電極は、どちらも直流定電圧高電位に電気接続され、ドレイン電極は第7トランジスタのドレイン電極に電気接続され、
前記第12トランジスタのグリッド電極は第2ノードに電気接続され、ソース電極は第1ノードに電気接続され、ドレイン電極は第2直流定電圧低電位に電気接続され、
第13トランジスタのグリッド電極は第2ノードに電気接続され、ソース電極は出力端子に電気接続され、ドレイン電極は第1直流定電圧低電位に電気接続され、
前記第3トランジスタ、第4トランジスタ、第5トランジスタ、第6トランジスタ、第7トランジスタは、順方向電位を提供し、第12トランジスタと第13トランジスタのオンを制御し、前記第8トランジスタと第9トランジスタは、作動中の負電位の逆ブートストラップを構成し、作動中に第2ノードにさらに低い低電位を提供し、直流定電圧高電位によって作動していないときに第2ノードに適当な高さの高電位を提供し、第1ノードと出力端子を低電位に保ち、
前記第1プルダウン部は、前記第1ノード、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子、第2直流定電圧低電位に電気接続され、前記第1プルダウン部は、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子の出力信号に基づいて前記第1ノードの電位を前記第2直流定電圧低電位にまでプルダウンし、
前記第1プルダウン部は、第14トランジスタを備え、前記第14トランジスタのグリッド電極は、前記第N級GOAユニットの1つ後ろの第N+1級GOAユニットの出力端子に電気接続され、ソース電極は第1ノードに電気接続され、ドレイン電極は第2直流定電圧低電位に電気接続され、
前記第3直流定電圧低電位<第2直流定電圧低電位<第1直流定電圧低電位であり、
さらに、昇圧部を備え、前記昇圧部は、前記第1ノードと出力端子の間に電気接続され、第1ノードの電位を上げ、
そのうち、前記昇圧部は、コンデンサを備え、前記コンデンサの一端は第1ノードに電気接続され、他端は出力端子に電気接続され、
そのうち、クロック駆動信号の波形デューティ比は50/50より小さく、
ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくGOA回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410609193.0A CN104464657B (zh) | 2014-11-03 | 2014-11-03 | 基于低温多晶硅半导体薄膜晶体管的goa电路 |
CN201410609193.0 | 2014-11-03 | ||
PCT/CN2015/072353 WO2016070508A1 (zh) | 2014-11-03 | 2015-02-06 | 基于低温多晶硅半导体薄膜晶体管的goa电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018503109A JP2018503109A (ja) | 2018-02-01 |
JP6579668B2 true JP6579668B2 (ja) | 2019-09-25 |
Family
ID=52910614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017522851A Expired - Fee Related JP6579668B2 (ja) | 2014-11-03 | 2015-02-06 | 低温ポリシリコン半導体薄膜トランジスタに基づくgoa回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9552788B2 (ja) |
JP (1) | JP6579668B2 (ja) |
KR (1) | KR101943234B1 (ja) |
CN (1) | CN104464657B (ja) |
GB (1) | GB2548019B (ja) |
WO (1) | WO2016070508A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106205538A (zh) * | 2016-08-31 | 2016-12-07 | 深圳市华星光电技术有限公司 | 一种goa驱动单元及驱动电路 |
CN106157914B (zh) | 2016-08-31 | 2019-05-03 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
CN106297704B (zh) * | 2016-08-31 | 2019-06-11 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
US20200035179A1 (en) * | 2018-07-26 | 2020-01-30 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Liquid crystal panel including goa circuit and driving method thereof |
CN110097861A (zh) * | 2019-05-20 | 2019-08-06 | 深圳市华星光电半导体显示技术有限公司 | 可降低漏电流的栅极驱动电路及其显示器 |
CN111145680B (zh) | 2020-02-24 | 2021-07-27 | 苏州华星光电技术有限公司 | 驱动电路及显示面板 |
CN111754950A (zh) * | 2020-07-10 | 2020-10-09 | 武汉华星光电技术有限公司 | Goa电路、显示面板和显示装置 |
US11238823B1 (en) | 2020-07-30 | 2022-02-01 | Wuhan China Star Optoelectronics Technology Co., Ltd. | GOA circuit, display panel and display device |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI398852B (zh) * | 2008-06-06 | 2013-06-11 | Au Optronics Corp | 可降低時脈偶合效應之移位暫存器及移位暫存器單元 |
KR101543281B1 (ko) * | 2009-02-19 | 2015-08-11 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 구비한 표시 장치 |
TWI400686B (zh) * | 2009-04-08 | 2013-07-01 | Au Optronics Corp | 液晶顯示器之移位暫存器 |
KR101573460B1 (ko) * | 2009-04-30 | 2015-12-02 | 삼성디스플레이 주식회사 | 게이트 구동회로 |
KR101963595B1 (ko) * | 2012-01-12 | 2019-04-01 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 구비한 표시 장치 |
TWI511459B (zh) * | 2012-10-11 | 2015-12-01 | Au Optronics Corp | 可防止漏電之閘極驅動電路 |
KR20140057794A (ko) * | 2012-11-05 | 2014-05-14 | 삼성디스플레이 주식회사 | 게이트 구동 회로, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치 |
JP2014206616A (ja) * | 2013-04-12 | 2014-10-30 | 株式会社ジャパンディスプレイ | ゲート信号線駆動回路及び表示装置 |
CN103680451B (zh) * | 2013-12-18 | 2015-12-30 | 深圳市华星光电技术有限公司 | 用于液晶显示的goa电路及显示装置 |
CN103680386B (zh) * | 2013-12-18 | 2016-03-09 | 深圳市华星光电技术有限公司 | 用于平板显示的goa电路及显示装置 |
CN103680388B (zh) * | 2013-12-26 | 2015-11-11 | 深圳市华星光电技术有限公司 | 用于平板显示的可修复的goa电路及显示装置 |
CN104008742B (zh) * | 2014-05-20 | 2016-06-29 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路及一种液晶显示装置 |
CN104050941B (zh) * | 2014-05-27 | 2016-03-30 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
CN104064159B (zh) * | 2014-07-17 | 2016-06-15 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
CN104464662B (zh) * | 2014-11-03 | 2017-01-25 | 深圳市华星光电技术有限公司 | 基于低温多晶硅半导体薄膜晶体管的goa电路 |
US9407260B2 (en) * | 2014-11-03 | 2016-08-02 | Shenzhen China Star Optoelectronics Technology Co., Ltd | GOA circuit based on LTPS semiconductor TFT |
US9418613B2 (en) * | 2014-11-03 | 2016-08-16 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | GOA circuit of LTPS semiconductor TFT |
US9390674B2 (en) * | 2014-11-03 | 2016-07-12 | Shenzhen China Star Optoelectronics Technology Co., Ltd | GOA circuit based on LTPS semiconductor TFT |
CN104409058B (zh) * | 2014-11-14 | 2017-02-22 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
-
2014
- 2014-11-03 CN CN201410609193.0A patent/CN104464657B/zh active Active
-
2015
- 2015-02-06 US US14/422,689 patent/US9552788B2/en active Active
- 2015-02-06 KR KR1020177006254A patent/KR101943234B1/ko active IP Right Grant
- 2015-02-06 GB GB1703517.1A patent/GB2548019B/en not_active Expired - Fee Related
- 2015-02-06 WO PCT/CN2015/072353 patent/WO2016070508A1/zh active Application Filing
- 2015-02-06 JP JP2017522851A patent/JP6579668B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR101943234B1 (ko) | 2019-01-28 |
CN104464657A (zh) | 2015-03-25 |
GB2548019A (en) | 2017-09-06 |
GB2548019B (en) | 2020-11-04 |
CN104464657B (zh) | 2017-01-18 |
US20160343321A1 (en) | 2016-11-24 |
US9552788B2 (en) | 2017-01-24 |
GB201703517D0 (en) | 2017-04-19 |
JP2018503109A (ja) | 2018-02-01 |
WO2016070508A1 (zh) | 2016-05-12 |
KR20170038925A (ko) | 2017-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6579668B2 (ja) | 低温ポリシリコン半導体薄膜トランジスタに基づくgoa回路 | |
JP6415713B2 (ja) | 低温ポリシリコン半導体薄膜トランジスタに基づくgoa回路 | |
JP6434142B2 (ja) | 低温ポリシリコン半導体薄膜トランジスタに基づくgoa回路 | |
JP6542901B2 (ja) | Goa回路と液晶ディスプレイ | |
JP6440226B2 (ja) | 低温ポリシリコン半導体薄膜トランジスタに基づくgoa回路 | |
JP6419325B2 (ja) | 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路 | |
US9390674B2 (en) | GOA circuit based on LTPS semiconductor TFT | |
JP6317528B2 (ja) | 低温ポリシリコン半導体薄膜トランジスタに基づくgoa回路 | |
US20160126947A1 (en) | Goa circuit based on ltps semiconductor tft | |
JP6434141B2 (ja) | 低温ポリシリコン半導体薄膜トランジスタに基づくgoa回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6579668 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |