JP6434141B2 - 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路 - Google Patents

Description

本発明は、ディスプレイの分野に関し、特に、低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路に関する。

ＧＯＡ（Ｇａｔｅ Ｄｒｉｖｅ Ｏｎ Ａｒｒａｙ）とは、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）を利用した液晶表示装置の配列（Ａｒｒａｙ）プロセスであって、グリッドドライブを薄膜トランジスタ配列の基板に製作することによって、スキャンを行う駆動方法である。

通常，ＧＯＡ 回路は、主にプルアップ部（Ｐｕｌｌ−ｕｐ ｐａｒｔ）と、プルアップ制御部（Ｐｕｌｌ−ｕｐ ｃｏｎｔｒｏｌ ｐａｒｔ）と、トランスファ部（Ｔｒａｎｓｆｅｒ ｐａｒｔ）と、プルダウン部（Ｐｕｌｌ−ｄｏｗｎ ｐａｒｔ）と、プルダウン保持回路部（Ｐｕｌｌ−ｄｏｗｎ Ｈｏｌｄｉｎｇ ｐａｒｔ）と、電位を上げる昇圧部（Ｂｏｏｓｔ ｐａｒｔ） と、からなり、一般に昇圧部はブートストラップコンデンサからなる。

プルアップ部は、主に入力したクロック信号（Ｃｌｏｃｋ）を薄膜トランジスタのグリッド電極に出力し、液晶表示装置の駆動信号とする。プルアップ制御部は、主にプルアップ部のスイッチを制御し、一般的に前段ＧＯＡ回路からの信号によって制御される。プルダウン部は、主にスキャン信号を出力した後、迅速にスキャン信号（つまり薄膜トランジスタのグリッド電極の電位）を低レベルに下げる。プルダウン保持回路部は、主にスキャン信号とプルダウン部の信号をオフ状態（つまり所定のマイナス電位）に保つ。昇圧部は、プルアップ部の電位を二度上げ、プルアップ部が正常に出力するようにする。

低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−ｓｉｌｉｃｏｎ，ＬＴＰＳ）半導体薄膜トランジスタの発展に伴い、ＬＴＰＳ−ＴＦＴ液晶表示装置もますます注目を浴びている。
ＬＴＰＳ−ＴＦＴ液晶表示装置は、解像度が高い、反応速度が速い、輝度が高い、開口率が高い等の長所を備える。
低温ポリシリコン（ａ−Ｓｉ）は順序良く配列されており、低温ポリシリコン半導体自体、電子移動度が非常に高く、アモルファスシリコン半導体の１００倍以上高いため、ＧＯＡ技術においてグリッド電極駆動装置を薄膜トランジスタの配列基板に製作することによって、システムインテグレーションの目標を達成することができ、スペース及び駆動ＩＣのコストを節約することができる。
しかしながら、従来技術において、低温ポリシリコン半導体薄膜トランジスタのＧＯＡ回路は比較的開発が進んでおらず、特に低温ポリシリコン半導体薄膜トランジスタの電気特性自体の問題を数多く解決する必要がある。
例えば、従来のアモルファスシリコン薄膜トランジスタの電気特性における閾値電圧は一般に０Ｖより大きく、サブスレッショルド領域における電圧は電流の振幅に対して比較的大きいが、低温ポリシリコン半導体薄膜トランジスタの閾値電圧は比較的低く（一般に約０Ｖ付近）、サブスレッショルド領域における振幅は比較的小さく、ＧＯＡ回路がオフ状態の時に、多くの部品は閾値電圧付近で作動するだけでなく、閾値電圧より高くなるため、回路におけるＴＦＴの漏れ電流と動作電流のドリフトによって、ＬＴＰＳ ＧＯＡ回路の設計の難易度が高まり、アモルファスシリコントランジスタに適用できる多くのスキャン駆動回路は、低温ポリシリコン半導体のスキャンを行う駆動回路に軽はずみに適用することができない。
機能面の問題が存在し、それが直接ＬＴＰＳ ＧＯＡ回路に影響を及ぼし、回路が作動しなくなる。
よって、回路の設計時に低温ポリシリコン半導体薄膜トランジスタ自体の特性がＧＯＡ回路に与える影響を考慮する必要がある。

本発明は、低温ポリシリコン半導体薄膜トランジスタ自体の特性がＧＯＡ回路に与える影響、特に、漏れ電流の問題によるＧＯＡの機能不良を解決し、従来の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路においてプルダウン保持回路部が作動していないときに第２ノードの電位が比較的高い電位にならない問題を解決することのできる、低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路を提供することを目的とする。

上述の目的を達成するために、本発明は、縦続接続の複数のＧＯＡユニットからなる低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路を提供する。第Ｎ段ＧＯＡユニットは、プルアップ制御部と、プルアップ部と、第１プルダウン部と、プルダウン保持回路部と、を備え、Ｎは正の整数とする。

前記プルアップ制御部は、第１トランジスタを備え、そのグリッド電極とソース電極はどちらも前記第Ｎ段ＧＯＡユニットの１つ前の第Ｎ−１段ＧＯＡユニットの出力端子に電気接続され、ドレイン電極は第１ノードに電気接続される。

前記プルアップ部は、第２トランジスタを備え、そのグリッド電極は第１ノードに電気接続され、ソース電極は第１クロック駆動信号に電気接続され、ドレイン電極は出力端子に電気接続される。

前記プルダウン保持回路部は、前記第１ノード、出力端子、直流定電圧高電位、第１直流定電圧低電位、第２直流定電圧低電位、第３直流定電圧低電位に電気接続される。前記プルダウン保持回路部は、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタ、第８トランジスタ、第９トランジスタ、第１０トランジスタ、第１１トランジスタ、第１２トランジスタ、第１３トランジスタを備える高低電位逆算設計を採用する。

前記第３トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は前記第５トランジスタのソース電極に電気接続される。

前記第４トランジスタのグリッド電極は前記第３トランジスタのドレイン電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第２ノードに電気接続される。

前記第５トランジスタのグリッド電極は第１ノードに電気接続され、ソース電極は前記第３トランジスタのドレイン電極に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続される。

前記第６トランジスタのグリッド電極は第１ノードに電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は前記第８トランジスタのグリッド電極に電気接続される。

前記第７トランジスタのグリッド電極は第１ノードに電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は前記第８トランジスタのソース電極に電気接続される。

前記第８トランジスタのグリッド電極は前記第６トランジスタのドレイン電極に電気接続され、ソース電極は前記第７トランジスタのドレイン電極に電気接続され、ドレイン電極は第３直流定電圧低電位に電気接続される。

前記第９トランジスタのグリッド電極は前記第６トランジスタのドレイン電極に電気接続され、ソース電極は前記第１０トランジスタのグリッド電極に電気接続され、ドレイン電極は第３直流定電圧低電位に電気接続される。

前記第１０トランジスタのグリッド電極は前記第９トランジスタのソース電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は前記第７トランジスタのドレイン電極に電気接続される。

前記第１１トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は前記第９トランジスタのソース電極に電気接続される。

前記第１２トランジスタのグリッド電極は第２ノードに電気接続され、ソース電極は第１ノードに電気接続され、ドレイン電極は第２直流定電圧低電位に電気接続される。

第１３トランジスタのグリッド電極は第２ノードに電気接続され、ソース電極は出力端子に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続される。

前記第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタは、順方向高電位を提供し、第１２トランジスタと第１３トランジスタのオンを制御する。前記第８トランジスタと第９トランジスタは、作動中に第２ノードにさらに低い低電位を提供する。直流定電圧高電位によって作動していないときに第２ノードに適当な高さの高電位を提供し、第１ノードと出力端子を低電位に保つ。

前記第１プルダウン部は、前記第１ノード、第２クロック駆動信号、第２直流定電圧低電位に電気接続され、前記第１プルダウン部は、前記第２クロック駆動信号に基づいて前記第１ノードの電位を前記第２直流定電圧低電位にまでプルダウンする。

前記第１プルダウン部は、第１４トランジスタを備え、前記第１４トランジスタのグリッド電極は第２クロック駆動信号に電気接続され、ソース電極は第１ノードに電気接続され、ドレイン電極は第２直流定電圧低電位に電気接続される。

前記第３直流定電圧低電位＜第２直流定電圧低電位＜第１直流定電圧低電位である。

前記第４トランジスタと、第７トランジスタと、第８トランジスタは、直列接続されている。

前記低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、昇圧部をも備え、前記昇圧部は、前記第１ノードと出力端子の間に電気接続され、第１ノードの電位を上げる。

前記昇圧部は、コンデンサを備え、前記コンデンサの一端は第１ノードに電気接続され、他端は出力端子に電気接続される。

第１クロック駆動信号と第２クロック駆動信号の波形デューティ比は５０／５０より小さい。第２クロック駆動信号が高電位の時、前記第１４トランジスタは前記第１ノードの電位を前記第２直流定電圧低電位にまでプルダウンする。

前記第１ノードの信号出力波形は、第１クロック駆動信号と第２クロック駆動信号の波形デューティ比の変化に基づいて変化する。

前記第１ノードの信号出力波形は、"凸"の字の形である。

前記ＧＯＡ回路の第１段接続関係において、第１トランジスタのグリッド電極とソース電極は、どちらも回路の起動信号端子に電気接続される。

前記ＧＯＡ回路において、出力端子の出力信号は、前から後ろの段への発信信号である。

本発明が提供する低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、プルダウン保持回路部において高低電位逆算設計を採用するとともに、順番に下がる第１直流定電圧低電位と、第２直流定電圧低電位と、第３直流定電圧低電位と、直流定電圧高電位を設けることによって、低温ポリシリコン半導体薄膜トランジスタ自体の特性がＧＯＡ回路に与える影響、特に、漏れ電流の問題によるＧＯＡの機能不良を解決することができる。同時に従来の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路においてプルダウン保持回路部が作動していないときに第２ノードの電位が比較的高い電位にならない問題を解決し、効果的に第１ノードと出力端子を低電位に保つ。

以下に図と組み合わせて本発明の具体的な実施方法を詳しく述べることによって、本発明の技術案及びその他の有益な効果を明らかにする。
本発明の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の回路図である。 本発明の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の第１段接続関係の回路図である。 本発明の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の第１種波形設定とキーノードの出力オシログラムである。 本発明の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の第２種波形設定とキーノードの出力オシログラムである。

本発明が採用した技術手段及びその効果をさらに詳しく説明するため、以下に本発明の好ましい実施例及び図を添えて詳細に説明する。

図１と図２を参照する。本発明は、低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路を提供する。図１に示すように、前記低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、縦続接続の複数のＧＯＡユニットからなり、第Ｎ段ＧＯＡユニットは、プルアップ制御部１００と、プルアップ部２００と、第１プルダウン部４００と、プルダウン保持回路部５００とを備え、Ｎは正整数とする。さらに、昇圧部３００をも備える。

プルアップ制御部１００は、第１トランジスタＴ１を備え、そのグリッド電極とソース電極はどちらも第Ｎ段ＧＯＡユニットの１つ前の第Ｎ−１段ＧＯＡユニットの出力端子Ｇ（Ｎ−１）に電気接続され、ドレイン電極は第１ノードＱ（Ｎ）に電気接続される。

プルアップ部２００は、第２トランジスタＴ２を備え、そのグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ソース電極は第１クロック駆動信号ＣＫＮに電気接続され、ドレイン電極は出力端子Ｇ（Ｎ）に電気接続される。

昇圧部３００は、コンデンサＣｂを備え、コンデンサＣｂの一端は第１ノードＱ（Ｎ）に電気接続され、他端は出力端子Ｇ（Ｎ）に電気接続される。

プルダウン保持回路部５００は、第１ノードＱ（Ｎ）、出力端子Ｇ（Ｎ）、直流定電圧高電位Ｈ、第１直流定電圧低電位ＶＳＳ１、第２直流定電圧低電位ＶＳＳ２、第３直流定電圧低電位ＶＳＳ３に電気接続される。具体的には、プルダウン保持回路部５００は、第３トランジスタＴ３、第４トランジスタＴ４、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７、第８トランジスタＴ８、第９トランジスタＴ９、第１０トランジスタＴ１０、第１１トランジスタＴ１１、第１２トランジスタＴ１２、第１３トランジスタＴ１３を備える。第３トランジスタＴ３のグリッド電極とソース電極はどちらも直流定電圧高電位Ｈに電気接続され、ドレイン電極は第５トランジスタＴ５のソース電極に電気接続される。第４トランジスタＴ４のグリッド電極は第３トランジスタＴ３のドレイン電極に電気接続され、ソース電極は直流定電圧高電位Ｈに電気接続され、ドレイン電極は第２ノードＰ（Ｎ）に電気接続される。第５トランジスタＴ５のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ソース電極は第３トランジスタＴ３のドレイン電極に電気接続され、ドレイン電極は第１直流定電圧低電位ＶＳＳ１に電気接続される。第６トランジスタＴ６のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ソース電極は第２ノードＰ（Ｎ）に電気接続され、ドレイン電極は第８トランジスタＴ８のグリッド電極に電気接続される。第７トランジスタＴ７のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ソース電極は第２ノードＰ（Ｎ）に電気接続され、ドレイン電極は第８トランジスタＴ８のソース電極に電気接続される。第８トランジスタＴ８のグリッド電極は第６トランジスタＴ６のドレイン電極に電気接続され、ソース電極は第７トランジスタＴ７のドレイン電極に電気接続され、ドレイン電極は第３直流定電圧低電位ＶＳＳ３に電気接続される。第９トランジスタＴ９のグリッド電極は第６トランジスタＴ６のドレイン電極に電気接続され、ソース電極は第１０トランジスタＴ１０のグリッド電極に電気接続され、ドレイン電極は第３直流定電圧低電位ＶＳＳ３に電気接続される。第１０トランジスタＴ１０のグリッド電極は第９トランジスタＴ９のソース電極に電気接続され、ソース電極は直流定電圧高電位Ｈに電気接続され、ドレイン電極は第７トランジスタＴ７のドレイン電極に電気接続される。第１１トランジスタＴ１１のグリッド電極とソース電極はどちらも直流定電圧高電位Ｈに電気接続され、ドレイン電極は第９トランジスタＴ９のソース電極に電気接続される。第１２トランジスタＴ１２のグリッド電極は第２ノードＰ（Ｎ）に電気接続され、ソース電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第２直流定電圧低電位ＶＳＳ２に電気接続される。第１３トランジスタＴ１３のグリッド電極は第２ノードＰ（Ｎ）に電気接続され、ソース電極は出力端子Ｇ（Ｎ）に電気接続され、ドレイン電極は第１直流定電圧低電位ＶＳＳ１に電気接続される。

第１プルダウン部４００は、第１４トランジスタＴ１４を備え、第１４トランジスタＴ１４のグリッド電極は第２クロック駆動信号ＸＣＫＮに電気接続され、ソース電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第２直流定電圧低電位ＶＳＳ２に電気接続される。

図２に示すように、前記ＧＯＡ回路の第１段接続関係において、第１トランジスタＴ１のグリッド電極とソース電極は、どちらも回路の起動信号端子ＳＴＶに電気接続される。

特に説明すべき点として、本発明の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、直流定電圧高電位Ｈ及び３つの直流定電圧低電位ＶＳＳ１とＶＳＳ２とＶＳＳ３を設け、３つの直流定電圧低電位は順番に下がる、すなわち、第３直流定電圧低電位ＶＳＳ３＜第２直流定電圧低電位ＶＳＳ２＜第１直流定電圧低電位ＶＳＳ１であり、３つの直流定電圧低電位ＶＳＳ１、ＶＳＳ２、ＶＳＳ３は、一般にそれぞれ単独で制御されることによって、異なる電位の調節を行いやすい。

プルダウン保持回路部５００は、高低電位逆算設計を採用する。第３トランジスタＴ３、第４トランジスタＴ４、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７は、順方向高電位を提供し、第１２トランジスタＴ１２と第１３トランジスタＴ１３のオンを制御する。第８トランジスタＴ８と第９トランジスタＴ９は、作動中に第２ノードＰ（Ｎ）を第３直流定電圧低電位ＶＳＳ３の電位にまで下げ、第１０トランジスタＴ１０を比較的しっかりとオフにする。作動していないときには、直流定電圧高電位Ｈによって第２ノードＰ（Ｎ）に適当な高さの高電位を提供し、第１ノードＱ（Ｎ）と出力端子Ｇ（Ｎ）を低電位に保ち、２つのリップル（Ｒｉｐｐｌｅ）電圧を除去する。第４トランジスタＴ４と、第７トランジスタＴ７と、第８トランジスタＴ８は、直列接続されており、漏れ電流を防止することができる。

具体的には、プルダウン保持回路部５００における第３トランジスタＴ３と第４トランジスタＴ４は、直流定電圧高電位Ｈに制御され導通状態であり、作動していないとき、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７はオフになり、第４トランジスタＴ４が第２ノードＰ（Ｎ）に直流定電圧高電位Ｈを提供することによって、第２ノードＰ（Ｎ）が高電位の時、第１２トランジスタＴ１２と第１３トランジスタＴ１３はどちらも導通し、第１２トランジスタＴ１２によって第１ノードＱ（Ｎ）の電位を第２直流定電圧低電位ＶＳＳ２にまでプルダウンし、第１３トランジスタＴ１３によって出力端子Ｇ（Ｎ）の電位を第１直流定電圧低電位ＶＳＳ１にまでプルダウンする。作動中、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７のグリッド電極は、第１ノードＱ（Ｎ）から送信された高電位であり、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７はどれも導通する。第５トランジスタＴ５によって第４トランジスタＴ４のグリッド電極の電位を第１直流定電圧低電位ＶＳＳ１にまでプルダウンすることによって、第４トランジスタＴ４は切断され、第２ノードＰ（Ｎ）に直流定電圧高電位Ｈを提供しなくなる。同時に、第６トランジスタＴ６は、第２ノードＰ（Ｎ）から送信された直流定電圧高電位Ｈを受信するとともに、この直流定電圧高電位Ｈを第８トランジスタＴ８と第９トランジスタＴ９のグリッド電極に送信する。この時、第７トランジスタＴ７と第８トランジスタＴ８はどちらも導通し、第７トランジスタＴ７と第８トランジスタＴ８によって、第２ノードＰ（Ｎ）の電位をさらに低い第３直流定電圧低電位ＶＳＳ３にまでプルダウンする。同時に、第９トランジスタＴ９も導通状態であり、第９トランジスタＴ９が第１０トランジスタＴ１０のグリッド電極の電位を第３直流定電圧低電位ＶＳＳ３にまでプルダウンすることによって、第１０トランジスタＴ１０をしっかりとオフにすることができる。

プルダウン保持回路部５００は、直流定電圧高電位Ｈ、及び３つの直流定電圧低電位であるＶＳＳ１、ＶＳＳ２、ＶＳＳ３を組み合わせることで、低温ポリシリコン半導体薄膜トランジスタ自体の閾値電圧が比較的低く、サブスレッショルド領域における振幅が比較的小さい等の特性がＧＯＡ駆動回路に与える影響、特に、漏れ電流の問題によるＧＯＡの機能不良を解決することができる。同時に従来の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路においてプルダウン保持回路部が作動していないときに第２ノードの電位が比較的高い電位にならない問題を解決し、効果的に第１ノードＱ（Ｎ）と出力端子Ｇ（Ｎ）を低電位に保つ。

昇圧部３００は、作動中に第１ノードＱ（Ｎ）の電位を上げる。

第１プルダウン部４００は、作動していないときに第２クロック駆動信号ＸＣＫＮに基づいて第１ノードＱ（Ｎ）の電位を第２直流定電圧低電位ＶＳＳ２にまでプルダウンする。前記ＧＯＡ回路において、出力端子Ｇ（Ｎ）の出力信号は、前から後ろの段への発信信号であり、第Ｎ段ＧＯＡユニットの１つ前の第Ｎ−１段ＧＯＡユニットの出力端子Ｇ（Ｎ−１）と第Ｎ段ＧＯＡユニットの出力端子Ｇ（Ｎ）の進行において、後ろの段に送信することによって、ＴＦＴの数を減らすことができ、効果的に配置（Ｌａｙｏｕｔ）と消費電力の節約の目的を達成することができる。

図３と図４は、それぞれ２種類の本発明における低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の波形設定とキーノードの出力オシログラムである。前記第１ノードＱ（Ｎ）の信号出力波形は、第１クロック駆動信号ＣＫＮと第２クロック駆動信号ＸＣＫＮの波形デューティ比の変化に基づいて変化する。図３に示す第１クロック駆動信号ＣＫＮと第２クロック駆動信号ＸＣＫＮの波形デューティ比は、図４に示す第１クロック駆動信号ＣＫＮと第２クロック駆動信号ＸＣＫＮの波形デューティ比と異なる。図３と図４において、ＣＫ１Ｎ、ＣＫ２Ｎは、それぞれ第１条第１クロック駆動信号ＣＫＮ、第２条第１クロック駆動信号ＣＫＮを表し、ＸＣＫ１Ｎ、ＸＣＫ２Ｎは、それぞれ第１条第２クロック駆動信号ＸＣＫＮ、第２条第２クロック駆動信号ＣＫＮを表し、第１クロック駆動信号ＣＫＮと第２クロック駆動信号ＸＣＫＮの波形デューティ比は、５０／５０より小さい。図１と組み合わせると、第２クロック駆動信号ＸＣＫＮが高電位の時、第１４トランジスタＴ１４は第１ノードＱ（Ｎ）の電位を第２定電圧低電位ＶＳＳ２にまでプルダウンする。前記第１ノードＱ（Ｎ）の信号出力波形は、"凸"の字の形であり、出力端子Ｇ（Ｎ）は正常に出力される。

要約すると、本発明の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、プルダウン保持回路部において高低電位逆算設計を採用するとともに、順番に下がる第１直流定電圧低電位と、第２直流定電圧低電位と、第３直流定電圧低電位と、直流定電圧高電位を設けることによって、低温ポリシリコン半導体薄膜トランジスタ自体の特性がＧＯＡ回路に与える影響、特に、漏れ電流の問題によるＧＯＡの機能不良を解決することができる。同時に従来の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路においてプルダウン保持回路部が作動していないときに第２ノードの電位が比較的高い電位にならない問題を解決し、効果的に第１ノードと出力端子を低電位に保つ。

上述は、本領域の一般の技術者からすると、本発明の技術案と技術構想に基づいてその他の各種対応する変化や変形を作り出すことができるため、変化や変形は全て本発明の特許請求範囲に属するものとする。

１００ プルアップ制御部
２００ プルアップ部
４００ 第１プルダウン部
５００ プルダウン保持回路部
３００ 昇圧部
Ｔ１ 第１トランジスタ
Ｔ２ 第２トランジスタ
Ｔ３ 第３トランジスタ
Ｔ４ 第４トランジスタ
Ｔ５ 第５トランジスタ
Ｔ６ 第６トランジスタ
Ｔ７ 第７トランジスタ
Ｔ８ 第８トランジスタ
Ｔ９ 第９トランジスタ
Ｔ１０ 第１０トランジスタ
Ｔ１１ 第１１トランジスタ
Ｔ１２ 第１２トランジスタ
Ｔ１３ 第１３トランジスタ
Ｔ１４ 第１４トランジスタ
Ｇ（Ｎ） 出力端子
Ｑ（Ｎ） 第１ノード
Ｐ（Ｎ） 第２ノード
Ｃｂ コンデンサ
Ｈ 直流定電圧高電位
ＶＳＳ１ 第１直流定電圧低電位
ＶＳＳ２ 第２直流定電圧低電位
ＶＳＳ３ 第３直流定電圧低電位
ＣＫＮ 第１クロック駆動信号
ＸＣＫＮ 第２クロック駆動信号
ＣＫ１Ｎ 第１条第１クロック駆動信号
ＣＫ２Ｎ 第２条第１クロック駆動信号
ＸＣＫ１Ｎ 第１条第２クロック駆動信号
ＸＣＫ２Ｎ 第２条第２クロック駆動信号
ＳＴＶ 起動信号端子

Claims (10)

1. 縦続接続の複数のＧＯＡユニットからなる低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路であって、
   第Ｎ段ＧＯＡユニットは、プルアップ制御部と、プルアップ部と、第１プルダウン部と、プルダウン保持回路部と、を備え、Ｎは正の整数とし、
   前記プルアップ制御部は、第１トランジスタを備え、そのグリッド電極とソース電極はどちらも前記第Ｎ段ＧＯＡユニットの１つ前の第Ｎ−１段ＧＯＡユニットの出力端子に電気接続され、ドレイン電極は第１ノードに電気接続され、
   前記プルアップ部は、第２トランジスタを備え、そのグリッド電極は第１ノードに電気接続され、ソース電極は第１クロック駆動信号に電気接続され、ドレイン電極は出力端子に電気接続され、
   前記プルダウン保持回路部は、前記第１ノード、出力端子、直流定電圧高電位、第１直流定電圧低電位、第２直流定電圧低電位、第３直流定電圧低電位に電気接続され、
   前記プルダウン保持回路部は、高低電位逆算設計を採用し、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタ、第８トランジスタ、第９トランジスタ、第１０トランジスタ、第１１トランジスタ、第１２トランジスタ、第１３トランジスタを備え、
   前記第３トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は前記第５トランジスタのソース電極に電気接続され、
   前記第４トランジスタのグリッド電極は前記第３トランジスタのドレイン電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第２ノードに電気接続され、
   前記第５トランジスタのグリッド電極は第１ノードに電気接続され、ソース電極は前記第３トランジスタのドレイン電極に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続され、
   前記第６トランジスタのグリッド電極は第１ノードに電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は前記第８トランジスタのグリッド電極に電気接続され、
   前記第７トランジスタのグリッド電極は第１ノードに電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は前記第８トランジスタのソース電極に電気接続され、
   前記第８トランジスタのグリッド電極は前記第６トランジスタのドレイン電極に電気接続され、ソース電極は前記第７トランジスタのドレイン電極に電気接続され、ドレイン電極は第３直流定電圧低電位に電気接続され、
   前記第９トランジスタのグリッド電極は前記第６トランジスタのドレイン電極に電気接続され、ソース電極は前記第１０トランジスタのグリッド電極に電気接続され、ドレイン電極は第３直流定電圧低電位に電気接続され、
   前記第１０トランジスタのグリッド電極は前記第９トランジスタのソース電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は前記第７トランジスタのドレイン電極に電気接続され、
   前記第１１トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は前記第９トランジスタのソース電極に電気接続され、
   前記第１２トランジスタのグリッド電極は第２ノードに電気接続され、ソース電極は第１ノードに電気接続され、ドレイン電極は第２直流定電圧低電位に電気接続され、
   第１３トランジスタのグリッド電極は第２ノードに電気接続され、ソース電極は出力端子に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続され、
   前記第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタは、順方向高電位を提供し、前記第１２トランジスタと第１３トランジスタのオンを制御し、前記第８トランジスタと第９トランジスタは、作動中に第２ノードにさらに低い低電位を提供し、直流定電圧高電位によって作動していないときに第２ノードに適当な高さの高電位を提供し、第１ノードと出力端子を低電位に保ち、
   前記第１プルダウン部は、前記第１ノード、第２クロック駆動信号、第２直流定電圧低電位に電気接続され、前記第１プルダウン部は、第２クロック駆動信号に基づいて前記第１ノードの電位を前記第２直流定電圧低電位にまでプルダウンし、
   前記第１プルダウン部は、第１４トランジスタを備え、前記第１４トランジスタのグリッド電極は第２クロック駆動信号に電気接続され、ソース電極は第１ノードに電気接続され、ドレイン電極は第２直流定電圧低電位に電気接続され、
   前記第３直流定電圧低電位＜第２直流定電圧低電位＜第１直流定電圧低電位である
   ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
2. 請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路において、
   前記第４トランジスタと第７トランジスタと第８トランジスタは、直列接続されている
   ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
3. 請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路において、
   さらに、昇圧部を備え、
   前記昇圧部は、前記第１ノードと出力端子の間に電気接続され、前記第１ノードの電位を上げる
   ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
4. 請求項３に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路において、
   前記昇圧部は、コンデンサを備え、
   前記コンデンサの一端は前記第１ノードに電気接続され、他端は出力端子に電気接続される
   ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
5. 請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路において、
   第１クロック駆動信号と第２クロック駆動信号の波形デューティ比は５０／５０より小さく、
   第２クロック駆動信号が高電位の時、前記第１４トランジスタは前記第１ノードの電位を前記第２直流定電圧低電位にまでプルダウンする
   ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
6. 請求項３に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路において、
   前記第１ノードの信号出力波形は、第１クロック駆動信号と第２クロック駆動信号の波形デューティ比の変化に基づいて変化する
   ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
7. 請求項６に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路において、
   前記第１ノードの信号出力波形は、"凸"の字の形である
   ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
8. 請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路において、
   前記ＧＯＡ回路の第１段接続関係において、第１トランジスタのグリッド電極とソース電極は、どちらも回路の起動信号端子に電気接続される
   ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
9. 請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路において、
   前記ＧＯＡ回路において、出力端子の出力信号は、前から後ろの段への発信信号である
   ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
10. 縦続接続の複数のＧＯＡユニットからなる低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路であって、
    第Ｎ段ＧＯＡユニットは、プルアップ制御部と、プルアップ部と、第１プルダウン部と、プルダウン保持回路部と、を備え、Ｎは正の整数とし、
    前記プルアップ制御部は、第１トランジスタを備え、そのグリッド電極とソース電極はどちらも前記第Ｎ段ＧＯＡユニットの１つ前の第Ｎ−１段ＧＯＡユニットの出力端子に電気接続され、ドレイン電極は第１ノードに電気接続され、
    前記プルアップ部は、第２トランジスタを備え、そのグリッド電極は第１ノードに電気接続され、ソース電極は第１クロック駆動信号に電気接続され、ドレイン電極は出力端子に電気接続され、
    前記プルダウン保持回路部は、前記第１ノード、出力端子、直流定電圧高電位、第１直流定電圧低電位、第２直流定電圧低電位、第３直流定電圧低電位に電気接続され、
    前記プルダウン保持回路部は、高低電位逆算設計を採用し、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタ、第８トランジスタ、第９トランジスタ、第１０トランジスタ、第１１トランジスタ、第１２トランジスタ、第１３トランジスタを備え、
    前記第３トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は前記第５トランジスタのソース電極に電気接続され、
    前記第４トランジスタのグリッド電極は前記第３トランジスタのドレイン電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は第２ノードに電気接続され、
    前記第５トランジスタのグリッド電極は第１ノードに電気接続され、ソース電極は前記第３トランジスタのドレイン電極に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続され、
    前記第６トランジスタのグリッド電極は第１ノードに電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は前記第８トランジスタのグリッド電極に電気接続され、
    前記第７トランジスタのグリッド電極は第１ノードに電気接続され、ソース電極は第２ノードに電気接続され、ドレイン電極は前記第８トランジスタのソース電極に電気接続され、
    前記第８トランジスタのグリッド電極は前記第６トランジスタのドレイン電極に電気接続され、ソース電極は前記第７トランジスタのドレイン電極に電気接続され、ドレイン電極は第３直流定電圧低電位に電気接続され、
    前記第９トランジスタのグリッド電極は前記第６トランジスタのドレイン電極に電気接続され、ソース電極は前記第１０トランジスタのグリッド電極に電気接続され、ドレイン電極は第３直流定電圧低電位に電気接続され、
    前記第１０トランジスタのグリッド電極は前記第９トランジスタのソース電極に電気接続され、ソース電極は直流定電圧高電位に電気接続され、ドレイン電極は前記第７トランジスタのドレイン電極に電気接続され、
    前記第１１トランジスタのグリッド電極とソース電極はどちらも直流定電圧高電位に電気接続され、ドレイン電極は前記第９トランジスタのソース電極に電気接続され、
    前記第１２トランジスタのグリッド電極は第２ノードに電気接続され、ソース電極は第１ノードに電気接続され、ドレイン電極は第２直流定電圧低電位に電気接続され、
    第１３トランジスタのグリッド電極は第２ノードに電気接続され、ソース電極は出力端子に電気接続され、ドレイン電極は第１直流定電圧低電位に電気接続され、
    前記第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタは、順方向高電位を提供し、前記第１２トランジスタと第１３トランジスタのオンを制御し、前記第８トランジスタと第９トランジスタは、作動中に第２ノードにさらに低い低電位を提供し、直流定電圧高電位によって作動していないときに第２ノードに適当な高さの高電位を提供し、第１ノードと出力端子を低電位に保ち、
    前記第１プルダウン部は、前記第１ノード、第２クロック駆動信号、第２直流定電圧低電位に電気接続され、前記第１プルダウン部は、第２クロック駆動信号に基づいて前記第１ノードの電位を前記第２直流定電圧低電位にまでプルダウンし、
    前記第１プルダウン部は、第１４トランジスタを備え、前記第１４トランジスタのグリッド電極は第２クロック駆動信号に電気接続され、ソース電極は第１ノードに電気接続され、ドレイン電極は第２直流定電圧低電位に電気接続され、
    前記第３直流定電圧低電位＜第２直流定電圧低電位＜第１直流定電圧低電位であり、
    さらに、昇圧部を備え、前記昇圧部は、前記第１ノードと出力端子の間に電気接続され、前記第１ノードの電位を上げ、
    そのうち、前記昇圧部は、コンデンサを備え、前記コンデンサの一端は前記第１ノードに電気接続され、他端は出力端子に電気接続され、
    そのうち、第１クロック駆動信号と第２クロック駆動信号の波形デューティ比は５０／５０より小さく、第２クロック駆動信号が高電位の時、前記第１４トランジスタは前記第１ノードの電位を前記第２直流定電圧低電位にまでプルダウンし、
    前記第１ノードの信号出力波形は、"凸"の字の形である
    ことを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。