KR20220054031A - 표시장치 및 이의 구동방법 - Google Patents

표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20220054031A
KR20220054031A KR1020200138483A KR20200138483A KR20220054031A KR 20220054031 A KR20220054031 A KR 20220054031A KR 1020200138483 A KR1020200138483 A KR 1020200138483A KR 20200138483 A KR20200138483 A KR 20200138483A KR 20220054031 A KR20220054031 A KR 20220054031A
Authority
KR
South Korea
Prior art keywords
node
voltage
pull
control unit
gate
Prior art date
Application number
KR1020200138483A
Other languages
English (en)
Inventor
홍무경
양종원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200138483A priority Critical patent/KR20220054031A/ko
Priority to CN202111215194.3A priority patent/CN114512090B/zh
Priority to US17/508,651 priority patent/US11580911B2/en
Publication of KR20220054031A publication Critical patent/KR20220054031A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 영상을 표시하는 표시패널, 상기 표시패널에 스캔신호를 공급하는 스캔 구동부, 및 상기 스캔 구동부의 제1노드 제어부와 제2노드 제어부로부터 제1노드전압과 제2노드전압을 각각 센싱하고, 센싱된 상기 제1노드전압과 상기 제2노드전압을 기반으로 상기 제1노드 제어부와 상기 제2노드 제어부의 턴온 듀티비를 가변하는 게이트 보상 회로부를 포함하는 표시장치를 제공할 수 있다.

Description

표시장치 및 이의 구동방법{Display Device and Driving Method of the same}
본 발명은 표시장치 및 이의 구동방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 발광표시장치(Light Emitting Display Device: LED), 양자점표시장치(Quantum Dot Display Device; QDD), 액정표시장치(Liquid Crystal Display Device: LCD) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치들은 서브 픽셀들을 포함하는 표시패널, 표시패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다.
위와 같은 표시장치들은 표시패널에 형성된 서브 픽셀들에 구동 신호 예컨대, 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있다.
본 발명은 스캔 구동부에 포함된 풀다운 트랜지스터들의 장시간 구동에 따른 스트레스를 낮춤과 더불어 풀다운 트랜지스터들의 턴온 전압 조건을 만족시켜 구동 신뢰성 및 구동 안정성을 향상함과 더불어 풀다운 트랜지스터들 간의 특성 편차를 보상하는 것이다.
본 발명은 영상을 표시하는 표시패널, 상기 표시패널에 스캔신호를 공급하는 스캔 구동부, 및 상기 스캔 구동부의 제1노드 제어부와 제2노드 제어부로부터 제1노드전압과 제2노드전압을 각각 센싱하고, 센싱된 상기 제1노드전압과 상기 제2노드전압을 기반으로 상기 제1노드 제어부와 상기 제2노드 제어부의 턴온 듀티비를 가변하는 게이트 보상 회로부를 포함하는 표시장치를 제공할 수 있다.
상기 게이트 보상 회로부는 센싱된 상기 제1노드전압과 상기 제2노드전압을 기반으로 상기 제1노드 제어부에 인가되는 제1전압과 상기 제2노드 제어부에 인가되는 제2전압의 레벨을 가변할 수 있다.
상기 게이트 보상 회로부는 상기 제1노드 제어부와 상기 제2노드 제어부의 제어를 받는 풀다운 트랜지스터들의 열화 정도에 따라 상기 제1노드 제어부와 상기 제2노드 제어부의 턴온 듀티비 및 상기 제1전압과 상기 제2전압의 레벨 가변비 중 적어도 하나를 달리할 수 있다.
상기 게이트 보상 회로부는 센싱된 상기 제1노드전압과 상기 제2노드전압을 디지털 형태로 변환하여 노드전압 센싱값으로 출력하는 아날로그 디지털변환부와, 상기 노드전압 센싱값을 기반으로 상기 제1노드 제어부와 상기 제2노드 제어부의 제어를 받는 풀다운 트랜지스터들의 열화 유무를 판단하고, 열화 정도에 따른 듀티가변신호 및 레벨가변신호 중 적어도 하나를 생성하는 전압 제어부를 포함할 수 있다.
상기 게이트 보상 회로부는 센싱된 상기 제1노드전압과 상기 제2노드전압의 레벨을 낮춘 후 상기 아날로그 디지털변환부에 전달하는 스케일러부를 더 포함할 수 있다.
상기 게이트 보상 회로부는 센싱된 상기 제1노드전압과 상기 제2노드전압에서 로직하이 구간의 평균값을 기반으로 상기 제1노드 제어부와 상기 제2노드 제어부에 각각 포함된 풀다운 트랜지스터들의 열화 정도를 판단할 수 있다.
상기 게이트 보상 회로부는 상기 스캔 구동부에 포함된 제1풀다운 트랜지스터와 제2풀다운 트랜지스터의 게이트전극을 제어하는 제1게이트하이전압과 제2게이트하이전압을 각각 센싱하고, 상기 제1풀다운 트랜지스터와 상기 제2풀다운 트랜지스터의 열화 정도에 따라 보상 비율을 달리할 수 있다.
상기 게이트 보상 회로부는 상기 스캔 구동부에 포함된 레벨 시프터에 상기 듀티가변신호를 전송하고, 상기 레벨 시프터에 전압을 제공하는 전원 공급부에 상기 레벨가변신호를 전송할 수 있다.
다른 측면에서 본 발명은 스캔 구동부의 제1노드 제어부와 제2노드 제어부에 제1게이트하이전압과 제2게이트하이전압을 교번 충전하는 단계, 상기 제1노드 제어부로부터 제1노드전압을 센싱하고, 상기 제2노드 제어부로부터 제2노드전압을 센싱하는 단계, 센싱된 상기 제1노드전압과 상기 제2노드전압을 기반으로 상기 스캔 구동부에 포함된 제1풀다운 트랜지스터와 제2풀다운 트랜지스터의 열화 정도를 판단하는 단계, 및 상기 제1풀다운 트랜지스터와 제2풀다운 트랜지스터의 열화 정도에 따라 상기 제1노드 제어부와 상기 제2노드 제어부의 턴온 듀티비를 가변하는 단계를 포함하는 표시장치의 구동방법을 제공할 수 있다.
상기 가변 단계는 상기 제1풀다운 트랜지스터와 제2풀다운 트랜지스터의 열화 정도에 따라 상기 제1게이트하이전압과 상기 제2게이트하이전압의 레벨을 가변하는 단계를 더 포함할 수 있다.
상기 가변 단계는 상기 제1풀다운 트랜지스터와 제2풀다운 트랜지스터의 열화 정도에 따라 상기 제1노드 제어부와 상기 제2노드 제어부의 턴온 듀티비 및 상기 제1게이트하이전압과 상기 제2게이트하이전압의 레벨 가변비 중 적어도 하나를 달리할 수 있다.
본 발명은 스캔 구동부에 포함된 풀다운 트랜지스터들의 장시간 구동에 따른 스트레스를 낮춤과 더불어 풀다운 트랜지스터들의 턴온 전압 조건을 만족시켜 구동 신뢰성 및 구동 안정성을 향상할 수 있는 효과가 있다. 또한, 본 발명은 스캔 구동부에 포함된 출력 회로부의 듀티 가변 방식으로 풀다운 트랜지스터들 간의 특성 편차를 보상할 수 있는 효과가 있다. 또한, 본 발명은 비교적 낮은 레벨로 초기 인가 전압 조건을 설정할 수 있어 풀다운 트랜지스터들이 받는 스트레스를 최소화할 수 있는 효과가 있다.
도 1은 본 발명의 제1실시예에 따른 발광표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.
도 3은 게이트인패널 방식 스캔 구동부의 배치예를 나타낸 도면이고, 도 4 및 도 5는 게이트인패널 방식 스캔 구동부와 관련된 장치의 구성 예시도이고, 도 6은 시프트 레지스터의 스테이지 구성 예시도이다.
도 7은 본 발명의 제1실시예에 따른 게이트하이전압 보상 회로부를 설명하기 위한 도면이고, 도 8은 제1스테이지의 노드 제어부 및 이의 동작에 따른 신호 출력 관계를 설명하기 위한 도면이고, 도 9는 로직로우의 스캔 신호 출력 시 노드 제어부의 충전/방전 특성을 설명하기 위한 도면이고, 도 10은 본 발명의 제1실시예에 따른 게이트하이전압 보상 방식을 설명하기 위한 도면이다.
도 11은 본 발명의 제2실시예에 따른 게이트하이전압 보상 회로부를 설명하기 위한 도면이고, 도 12는 본 발명의 제2실시예에 따른 게이트하이전압 보상 방식을 설명하기 위한 도면이다.
도 13은 본 발명의 제3실시예에 따른 게이트하이전압 보상 회로부를 설명하기 위한 도면이고, 도 14는 제1스테이지의 구성을 간략히 나타낸 도면이고, 도 15는 도 14에 도시된 제1스테이지를 일례로 구현된 게이트하이전압 보상 회로부를 나타낸 도면이고, 도 16은 보상 회로부의 센싱 및 열화 판단과 관련된 설명을 위한 도면이다.
도 17 및 도 18은 본 발명의 제3실시예에 따른 게이트하이전압 보상 방식을 예시적으로 보여주기 위한 도면들이다.
도 19 내지 도 21은 본 발명의 실시예에 따른 보상 효과를 설명하기 위한 도면들이다.
본 발명에 따른 표시장치는 텔레비전, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 자동차 전기장치, 스마트폰 등으로 구현될 수 있으며, 이에 한정되는 것은 아니다. 본 발명에 따른 표시장치는 발광표시장치(Light Emitting Display Device: LED), 양자점표시장치(Quantum Dot Display Device; QDD), 액정표시장치(Liquid Crystal Display Device: LCD) 등으로 구현될 수 있다. 그러나 이하에서는 설명의 편의를 위해 무기 발광다이오드 또는 유기 발광다이오드를 기반으로 빛을 직접 발광하는 발광표시장치를 일례로 한다.
도 1은 본 발명의 제1실시예에 따른 발광표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 제1실시예에 따른 발광표시장치는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(180) 등을 포함할 수 있다.
영상 공급부(110)(또는 호스트시스템)는 외부로부터 공급된 영상 데이터신호 또는 내부 메모리에 저장된 영상 데이터신호와 더불어 각종 구동신호를 출력할 수 있다. 영상 공급부(110)는 데이터신호와 각종 구동신호를 타이밍 제어부(120)에 공급할 수 있다.
타이밍 제어부(120)는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 각종 동기신호(수직 동기신호인 Vsync, 수평 동기신호인 Hsync) 등을 출력할 수 있다. 타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 영상 공급부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(140)에 공급할 수 있다. 타이밍 제어부(120)는 IC(Integrated Circuit) 형태로 형성되어 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.
스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호(또는 스캔전압)를 출력할 수 있다. 스캔 구동부(130)는 스캔라인들(GL1~GLm)을 통해 표시패널(150)에 포함된 서브 픽셀들에 스캔신호를 공급할 수 있다. 스캔 구동부(130)는 IC 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 표시패널(150) 상에 직접 형성될 수 있으나 이에 한정되지 않는다.
데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 샘플링 및 래치하고 감마 기준전압을 기반으로 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 출력할 수 있다. 데이터 구동부(140)는 데이터라인들(DL1~DLn)을 통해 표시패널(150)에 포함된 서브 픽셀들에 데이터전압을 공급할 수 있다. 데이터 구동부(140)는 IC 형태로 형성되어 표시패널(150) 상에 실장되거나 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.
전원 공급부(180)는 외부로부터 공급되는 외부 입력전압을 기반으로 고전위의 제1전원과 저전위의 제2전원을 생성하고, 제1전원라인(EVDD)과 제2전원라인(EVSS)을 통해 출력할 수 있다. 전원 공급부(180)는 제1전원 및 제2전원뿐만아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 게이트하이전압과 게이트로우전압을 포함하는 게이트전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압과 하프드레인전압을 포함하는 드레인전압) 등을 생성 및 출력할 수 있다.
표시패널(150)은 스캔신호와 데이터전압을 포함하는 구동신호와 제1전원 및 제2전원 등에 대응하여 영상을 표시할 수 있다. 표시패널(150)의 서브 픽셀들은 직접 빛을 발광한다. 표시패널(150)은 유리, 실리콘, 폴리이미드 등 강성 또는 연성을 갖는 기판을 기반으로 제작될 수 있다. 그리고 빛을 발광하는 서브 픽셀들은 적색, 녹색 및 청색을 포함하는 픽셀 또는 적색, 녹색, 청색 및 백색을 포함하는 픽셀로 이루어질 수 있다.
예컨대, 하나의 서브 픽셀(SP)은 스위칭 트랜지스터, 구동 트랜지스터, 스토리지 커패시터, 유기 발광다이오드 등으로 이루어진 픽셀회로를 포함할 수 있다. 발광표시장치에서 사용되는 서브 픽셀(SP)은 빛을 직접 발광하는바 회로의 구성이 복잡하다. 또한, 빛을 발광하는 유기 발광다이오드는 물론이고 유기 발광다이오드에 구동전류를 공급하는 구동 트랜지스터 등의 열화를 보상하는 보상회로 또한 다양하다. 따라서, 서브 픽셀(SP)을 블록의 형태로 단순 도시하였음을 참조한다.
한편, 위의 설명에서는 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 등을 각각 개별적인 구성인 것처럼 설명하였다. 그러나 발광표시장치의 구현 방식에 따라 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 중 하나 이상은 하나의 IC 내에 통합될 수 있다.
도 3은 게이트인패널 방식 스캔 구동부의 배치예를 나타낸 도면이고, 도 4 및 도 5는 게이트인패널 방식 스캔 구동부와 관련된 장치의 구성 예시도이고, 도 6은 시프트 레지스터의 스테이지 구성 예시도이다.
도 3에 도시된 바와 같이, 게이트인패널 방식 스캔 구동부(130a, 130b)는 표시패널(150)의 비표시영역(NA)에 배치된다. 스캔 구동부(130a, 130b)는 도 3(a)와 같이 표시패널(150)의 좌우측 비표시영역(NA)에 배치될 수 있다. 또한, 스캔 구동부(130a, 130b)는 도 3(b)와 같이, 표시패널(150)의 상하측 비표시영역(NA)에 배치될 수도 있다.
스캔 구동부(130a, 130b)는 표시영역(AA)의 좌우측 또는 상하측에 위치하는 비표시영역(NA)에 배치된 것을 일례로 도시 및 설명하였으나 좌측, 우측, 상측 또는 하측에 하나만 배치될 수도 있다.
도 4에 도시된 바와 같이, 게이트인패널 방식 스캔 구동부(130)는 시프트 레지스터(131)와 레벨 시프터(135)를 포함할 수 있다. 레벨 시프터(135)는 타이밍 제어부(120) 및 전원 공급부(180)로부터 출력된 신호들 및 전압들을 기반으로 클록신호들(Clks)과 스타트신호(Vst) 등을 생성할 수 있다. 클록신호들(Clks)은 2상, 4상, 8상 등 위상이 다른 K(K는 2 이상 정수)상의 형태로 생성될 수 있다.
시프트 레지스터(131)는 레벨 시프터(135)로부터 출력된 신호들(Clks, Vst) 등을 기반으로 동작하며 표시패널에 형성된 트랜지스터를 턴온 또는 턴오프할 수 있는 스캔신호들(Scan[1] ~ Scan[m])을 출력할 수 있다. 시프트 레지스터(131)는 게이트인패널 방식에 의해 표시패널 상에 박막 형태로 형성될 수 있다. 따라서, 스캔 구동부(130)에서 표시패널 상에 형성되는 부분은 시프트 레지스터(131)일 수 있다. 그리고 도 3에서 130a와 130b는 131에 해당할 수 있다.
도 4 및 도 5에 도시된 바와 같이, 레벨 시프터(135)는 시프트 레지스터(131)와 달리 IC 형태로 독립되어 형성되거나 전원 공급부(180)의 내부에 포함될 수 있다. 그러나 이는 하나의 예시일 뿐 이에 한정되지 않는다.
도 6에 도시된 바와 같이, 시프트 레지스터(131)는 스캔신호들(Scan[1] ~ Scan[m])을 출력하는 다수의 스테이지들(STG[1] ~ STG[m])을 포함할 수 있다. 다수의 스테이지들(STG[1] ~ STG[m])은 신호들 및 전압들을 전달하는 제어라인들(CONS)에 연결될 수 있다. 다수의 스테이지들(STG[1] ~ STG[m])은 스캔신호들(Scan[1] ~ Scan[m])을 순차적으로 출력하기 위해 종속적인 연결 관계를 가질 수 있으나 이에 한정되지 않는다.
다수의 스테이지들(STG[1] ~ STG[m])의 경우, 장시간 구동 시 스캔신호들(Scan[1] ~ Scan[m])의 출력을 위해 동작하는 트랜지스터의 열화로 구동 능력 저하(문턱전압 변동, 구동 편차, 신뢰성 저하 등)가 유발될 수 있는 바, 다음과 같은 보상 회로를 제안한다.
도 7은 본 발명의 제1실시예에 따른 게이트하이전압 보상 회로부를 설명하기 위한 도면이고, 도 8은 제1스테이지의 노드 제어부 및 이의 동작에 따른 신호 출력 관계를 설명하기 위한 도면이고, 도 9는 로직로우의 스캔 신호 출력 시 노드 제어부의 충전/방전 특성을 설명하기 위한 도면이고, 도 10은 본 발명의 제1실시예에 따른 게이트하이전압 보상 방식을 설명하기 위한 도면이다.
도 7에 도시된 바와 같이, 본 발명의 제1실시예는 스캔 구동부(131, 135)에 포함된 풀다운 트랜지스터들의 열화를 보상하기 위한 게이트하이전압 보상 회로부(160)를 포함할 수있다.
게이트하이전압 보상 회로부(160)는 시프트 레지스터(131)의 노드 전압을 센싱하는 노드 전압 센싱부(165)와 레벨 시프터(135)로부터 출력되는 게이트하이전압의 듀티를 가변하는 전압 제어부(161)를 포함할 수 있다.
노드 전압 센싱부(165)는 시프트 레지스터(131)로부터 제1QB노드전압(Qb1)과 제2QB노드전압(Qb2)을 센싱할 수 있다. 노드 전압 센싱부(165)는 아날로그 형태의 제1QB노드전압(Qb1)과 제2QB노드전압(Qb2)을 디지털 형태로 변환하여 노드전압 센싱값(Qbs)으로 출력할 수 있다.
전압 제어부(161)는 노드 전압 센싱부(165)로부터 출력된 노드전압 센싱값(Qbs)을 기반으로 시프트 레지스터(131)에 포함된 풀다운 트랜지스터들의 열화 유무를 판단할 수 있다. 전압 제어부(161)는 시프트 레지스터(131)에 포함된 풀다운 트랜지스터들이 열화되었다고 판단되면, 레벨 시프터(135)로부터 출력되는 게이트하이전압의 듀티를 가변하기 위해 듀티가변신호(Dcs)를 출력할 수 있다.
레벨 시프터(135)는 전원 공급부(180)로부터 출력된 전압을 기반으로 시프트 레지스터(131)의 구동에 필요한 제1게이트하이전압(Vgh_o), 제2게이트하이전압(Vgh_e) 및 게이트로우전압(Gvss) 등의 레벨을 시프트하여 출력할 수 있다. 레벨 시프터(135)는 전압 제어부(161)로부터 출력된 듀티가변신호(Dcs)에 대응하여 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)의 듀티를 가변할 수 있다.
시프트 레지스터(131)는 레벨 시프터(135)로부터 출력된 제1게이트하이전압(Vgh_o), 제2게이트하이전압(Vgh_e) 및 게이트로우전압(Gvss) 등을 기반으로 스캔신호들(Scan[1] ~ Scan[m])을 출력할 수 있다. 이하, 하나의 제1스테이지를 기반으로 게이트하이전압의 듀티 가변에 따른 보상 효과를 설명한다.
도 8에 도시된 바와 같이, 제1스테이지(STG[1])는 다수의 트랜지스터로 이루어진 Q노드 제어부(Q), 제1QB노드 제어부(QB1) 및 제2QB노드 제어부(QB2) 등을 포함할 수 있다. Q노드 제어부(Q), 제1QB노드 제어부(QB1) 및 제2QB노드 제어부(QB2)는 제1스테이지(STG[1])의 동작을 제어하는 회로들이다.
Q노드 제어부(Q)가 충전되면, 제1스테이지(STG[1])는 로직하이(H)의 제1스캔신호(Scan[1])를 출력할 수 있다. 그리고 제1QB노드 제어부(QB1) 및 제2QB노드 제어부(QB2) 중 하나가 충전되면, 제1스테이지(STG[1])는 로직로우(L)의 제1스캔신호(Scan[1])를 출력할 수 있다.
제1스테이지(STG[1])는 로직하이(H)의 제1스캔신호(Scan[1])보다 로직로우(L)의 제1스캔신호(Scan[1])를 긴 시간 동안 출력함에 따라 트랜지스터의 열화에 더 노출될 수 있다. 이를 보상하기 위해, 제1스테이지(STG[1])는 제1QB노드 제어부(QB1) 및 제2QB노드 제어부(QB2)와 같이 한 쌍의 노드 제어부를 구비하고 이들을 교번 동작시키는 구조를 가질 수 있다. 이처럼, 제1QB노드 제어부(QB1) 및 제2QB노드 제어부(QB2)를 교번 동작시키면 하나의 노드 제어부를 장시간 동작시키는 방식 대비 트랜지스터의 열화를 감소시킬 수 있다.
도 8 및 도 9에 도시된 바와 같이, 제1스테이지(STG[1])로부터 로직로우(L)의 제1스캔신호(Scan[1])가 출력될 때 Q노드 제어부(Q)는 로직로우(L)에 대응하는 Q노드전압(Qq)에 대응하여 방전상태일 수 있다.
그리고 제1스테이지(STG[1])로부터 로직로우(L)의 제1스캔신호(Scan[1])가 출력될 때 제1QB노드 제어부(QB1)와 제2QB노드 제어부(QB2)는 로직하이(H)와 로직로우(L)로 교번하는 제1 및 제2QB노드전압(Qb1, Qb2)에 대응하여 충전과 방전을 교번하는 상태일 수 있다. 예를 들어, 제1QB노드 제어부(QB1)가 제1QB노드전압(Qb1)에 대응하여 충전되면, 제2QB노드 제어부(QB2)는 제2QB노드전압(Qb2)에 대응하여 방전될 수 있다. 이와 반대로, 제2QB노드 제어부(QB2)가 제2QB노드전압(Qb2)에 대응하여 충전되면, 제1QB노드 제어부(QB1)는 제1QB노드전압(Qb1)에 대응하여 방전될 수 있다.
Q노드전압(Qq), 제1QB노드전압(Qb1), 제2QB노드전압(Qb2) 및 제1스캔신호(Scan[1])에서 로직로우(L)에 해당하는 부분은 게이트로우전압(Gvss)에 의해 형성될 수 있다. 그리고 제1QB노드전압(Qb1)에서 로직하이(H)에 해당하는 부분은 제1게이트하이전압(Vgh_o)에 의해 형성될 수 있다. 그리고 제2QB노드전압(Qb2)에서 로직하이(H)에 해당하는 부분은 제2게이트하이전압(Vgh_e)에 의해 형성될 수 있다.
위의 설명을 통해 알 수 있듯이, 제1QB노드 제어부(QB1)와 제2QB노드 제어부(QB2)는 동일한 게이트하이전압을 사용하지 않고, 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)과 같이 구분된 전압을 사용할 수 있다. 이처럼, 한 쌍의 노드 제어부가 동일한 게이트하이전압이 아닌 구분되는 게이트하이전압을 사용하는 이유는 노드 제어부의 제어를 받는 풀다운 트랜지스터들의 동작 특성이 다를 수 있어 이를 고려한 것이다. 따라서, 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)의 초기 전압 조건은 같을 수도 있고 다를 수도 있으며, 이에 따라 구동 시간이 길어질수록 양자 간에 특성 편차가 발생할 수 있음을 참고한다.
한편, 제1QB노드 제어부(QB1)와 제2QB노드 제어부(QB2)의 제어를 받는 풀다운 트랜지스터들이 열화되지 않고 정상적인 문턱전압(또는 초기 문턱전압)을 유지하는 경우, 이들의 턴온 듀티비는 도 10(a)에 도시된 Vd1과 Vd2와 같이 50% : 50%으로 설정될 수 있다.
그러나, 게이트하이전압 보상 회로부(160)의 센싱 동작에 의한 판단 결과, 제2QB노드 제어부(QB2) 대비 제1QB노드 제어부(QB1)의 제어를 받는 풀다운 트랜지스터가 상대적으로 열화가 더 진행되었다면(또는 QB2 대비 QB1의 열화 비율이 높다면), 이들의 턴온 듀티비는 도 10(b)에 도시된 Vd1과 Vd2와 같이 30% : 70%으로 가변될 수 있다.
도 7 내지 도 10의 설명을 통해 알 수 있듯이, 본 발명의 제1실시예는 게이트하이전압 보상 회로부(160)를 기반으로 제1QB노드 제어부(QB1)와 제2QB노드 제어부(QB2)의 노드전압(Qb1, Qb2)을 센싱할 수 있다. 그리고 제1QB노드 제어부(QB1)와 제2QB노드 제어부(QB2) 중 어느 노드 제어부의 제어를 받는 풀다운 트랜지스터의 열화가 더 심화되었는지를 판단할 수 있다. 그리고 상대적으로 열화가 심화된 풀다운 트랜지스터의 스트레스를 낮추기 위해 듀티를 가변(열화된 노드 제어부의 턴온 시간 최소화)할 수 있다.
도 11은 본 발명의 제2실시예에 따른 게이트하이전압 보상 회로부를 설명하기 위한 도면이고, 도 12는 본 발명의 제2실시예에 따른 게이트하이전압 보상 방식을 설명하기 위한 도면이다.
도 11에 도시된 바와 같이, 본 발명의 제2실시예는 스캔 구동부(131, 135)에 포함된 풀다운 트랜지스터들의 열화를 보상하기 위한 게이트하이전압 보상 회로부(160)를 포함할 수있다. 제2실시예에 따른 게이트하이전압 보상 회로부(160)는 레벨 시프터(135)와 더불어 전원 공급부(180)를 제어할 수 있는 점에 차이가 있으므로 이를 중심으로 설명한다.
게이트하이전압 보상 회로부(160)는 시프트 레지스터(131)의 노드 전압을 센싱하는 노드 전압 센싱부(165)와 레벨 시프터(135)로부터 출력되는 게이트하이전압의 듀티를 가변하고, 전원 공급부(180)로부터 출력되는 게이트하이전압의 레벨을 가변하는 전압 제어부(161)를 포함할 수 있다.
노드 전압 센싱부(165)는 시프트 레지스터(131)로부터 제1QB노드전압(Qb1)과 제2QB노드전압(Qb2)을 센싱할 수 있다. 노드 전압 센싱부(165)는 아날로그 형태의 제1QB노드전압(Qb1)과 제2QB노드전압(Qb2)을 디지털 형태로 변환하여 노드전압 센싱값(Qbs)으로 출력할 수 있다.
전압 제어부(161)는 노드 전압 센싱부(165)로부터 출력된 노드전압 센싱값(Qbs)을 기반으로 시프트 레지스터(131)에 포함된 풀다운 트랜지스터들의 열화 유무를 판단할 수 있다. 전압 제어부(161)는 시프트 레지스터(131)에 포함된 풀다운 트랜지스터들이 열화되었다고 판단되면, 레벨 시프터(135)로부터 출력되는 게이트하이전압의 듀티를 가변하기 위해 듀티가변신호(Dcs)를 출력할 수 있다. 또한, 전압 제어부(161)는 시프트 레지스터(131)에 포함된 풀다운 트랜지스터들이 열화되었다고 판단되면, 전원 공급부(180)로부터 출력되는 게이트하이전압의 레벨을 가변하기 위해 레벨가변신호(Vcs)를 출력할 수 있다.
전원 공급부(180)는 제1게이트하이전압(Vgh_o), 제2게이트하이전압(Vgh_e) 및 게이트로우전압(Gvss) 등을 출력할 수 있다. 전원 공급부(180)는 전압 제어부(161)로부터 출력된 레벨가변신호(Vcs)에 대응하여 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)의 레벨을 가변할 수 있다.
레벨 시프터(135)는 전원 공급부(180)로부터 출력된 전압을 기반으로 시프트 레지스터(131)의 구동에 필요한 제1게이트하이전압(Vgh_o), 제2게이트하이전압(Vgh_e) 및 게이트로우전압(Gvss) 등의 레벨을 시프트하여 출력할 수 있다. 레벨 시프터(135)는 전압 제어부(161)로부터 출력된 듀티가변신호(Dcs)에 대응하여 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)의 듀티를 가변할 수 있다.
한편, 제1QB노드 제어부(QB1)와 제2QB노드 제어부(QB2)의 제어를 받는 풀다운 트랜지스터들이 열화되지 않고 정상적인 문턱전압(또는 초기 문턱전압)을 유지하는 경우, 이들의 턴온 듀티비는 도 12(a)에 도시된 Vd1과 Vd2와 같이 50% : 50%으로 설정될 수 있다.
그러나, 게이트하이전압 보상 회로부(160)의 센싱 동작에 의한 판단 결과, 제2QB노드 제어부(QB2) 대비 제1QB노드 제어부(QB1)의 제어를 받는 풀다운 트랜지스터가 상대적으로 더 열화되었다면(또는 QB2 대비 QB1의 열화 비율이 높다면), 이들의 턴온 듀티비는 도 12(b)에 도시된 Vd1과 Vd2와 같이 30% : 70%으로 가변될 수 있다. 또한, 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)의 레벨은 도 12(b)에 도시된 Vl1과 Vl2와 같이 10V에서 13V로 승압될 수 있다.
도 11 및 도 12의 설명을 통해 알 수 있듯이, 본 발명의 제2실시예는 열화가 심화된 풀다운 트랜지스터의 스트레스를 낮추기 위해 노드 제어부들(QB1, QB2)의 듀티를 가변(열화된 노드 제어부의 턴온 시간 최소화)할 수 있다. 그리고 풀다운 트랜지스터들의 열화에 대응하여 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)의 레벨을 가변할 수 있다.
이처럼, 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)의 레벨을 승압하면, 제1QB노드 제어부(QB1)와 제2QB노드 제어부(QB2)의 제어를 받는 풀다운 트랜지스터들의 턴온 전압 조건을 만족(트랜지스터의 문턱전압 이동에 따른 턴온 전압 불충족 조건 해소)시킬 수 있다. 따라서, 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)의 레벨을 함께 가변하면 열화가 심화된 풀다운 트랜지스터의 스트레스를 낮춤과 더불어 턴온 전압 조건을 만족시킬 수 있어 구동 신뢰성 및 구동 안정성을 향상할 수 있다. 참고로, 구동 신뢰성은 한 쌍의 풀다운 트랜지스터 중 열화가 심한 트랜지스터에 따라 좌우될 수 있다.
도 13은 본 발명의 제3실시예에 따른 게이트하이전압 보상 회로부를 설명하기 위한 도면이고, 도 14는 제1스테이지의 구성을 간략히 나타낸 도면이고, 도 15는 도 14에 도시된 제1스테이지를 일례로 구현된 게이트하이전압 보상 회로부를 나타낸 도면이고, 도 16은 보상 회로부의 센싱 및 열화 판단과 관련된 설명을 위한 도면이다.
도 13에 도시된 바와 같이, 본 발명의 제3실시예는 스캔 구동부(131, 135)에 포함된 풀다운 트랜지스터들의 열화를 보상하기 위한 게이트하이전압 보상 회로부(160)를 포함할 수 있다. 제3실시예에 따른 게이트하이전압 보상 회로부(160)는 레벨 시프터(135)와 더불어 전원 공급부(180)를 제어하기 위한 상세한 구성면에서 제2실시예 대비 차이가 있으므로 이를 중심으로 설명한다.
게이트하이전압 보상 회로부(160)는 시프트 레지스터(131)의 노드 전압을 센싱하는 노드 전압 센싱부(165)와 레벨 시프터(135)로부터 출력되는 게이트하이전압의 듀티를 가변하고, 전원 공급부(180)로부터 출력되는 게이트하이전압의 레벨을 가변하는 전압 제어부(161)를 포함할 수 있다.
노드 전압 센싱부(165)는 시프트 레지스터(131)로부터 제1QB노드전압(Qb1)과 제2QB노드전압(Qb2)을 센싱할 수 있다. 노드 전압 센싱부(165)는 아날로그 형태의 제1QB노드전압(Qb1)과 제2QB노드전압(Qb2)을 디지털 형태로 변환하여 노드전압 센싱값(Qbs)으로 출력할 수 있다.
노드 전압 센싱부(165)는 스케일러부(166)와 아날로그 디지털변환부(167)를 포함할 수 있다. 스케일러부(166)는 시프트 레지스터(131)로부터 센싱된 제1QB노드전압(Qb1)과 제2QB노드전압(Qb2)의 레벨을 낮추기 위해 스케일다운하는 역할을 할 수 있다. 시프트 레지스터(131)로부터 센싱된 제1QB노드전압(Qb1)과 제2QB노드전압(Qb2)이 높은 레벨을 가지고 있는 경우 후단에 위치하는 아날로그 디지털변환부(167)의 전압 허용 범위를 벗어날 수 있다. 스케일러부(166)는 이점을 고려하여 아날로그 디지털변환부(167)의 전압 허용 범위를 만족할 수 있도록 스케일다운(예: 1/5 scale down)을 할 수 있다.
아날로그 디지털변환부(167)는 스케일러부(166)에 의해 스케일다운된 제1QB노드전압(Qb1)과 제2QB노드전압(Qb2)을 디지털 형태로 변환하여 노드전압 센싱값(Qbs)으로 출력하는 역할을 할 수 있다.
전압 제어부(161)는 타이밍 제어부(120)에 포함될 수 있다. 전압 제어부(161)는 노드 전압 센싱부(165)로부터 출력된 노드전압 센싱값(Qbs)을 기반으로 시프트 레지스터(131)에 포함된 풀다운 트랜지스터들의 열화 유무를 판단할 수 있다. 전압 제어부(161)는 시프트 레지스터(131)에 포함된 풀다운 트랜지스터들의 열화 유무 및 보상 방법과 관련된 실험을 통해 마련된 룩업 테이블(LUT)을 포함할 수 있다.
전압 제어부(161)는 노드전압 센싱값(Qbs)과 룩업 테이블(LUT)을 기반으로 분석한 결과 시프트 레지스터(131)에 포함된 풀다운 트랜지스터들이 열화되었다고 판단되면, 열화 정도에 따라 게이트하이전압의 듀티를 가변하기 위한 듀티가변신호(Dcs)와 더불어 게이트하이전압의 레벨을 가변하기 위한 레벨가변신호(Vcs)를 생성할 수 있다.
타이밍 제어부(120)는 메인 제어부(125)를 구동하여 전압 제어부(161)로부터 생성된 듀티가변신호(Dcs)와 레벨가변신호(Vcs)를 레벨 시프터(135)와 전원 공급부(180)에 각각 전송할 수 있다. 타이밍 제어부(120)는 별도의 제어라인이나 통신 방식을 기반으로 레벨 시프터(135)와 전원 공급부(180)에 듀티가변신호(Dcs)와 레벨가변신호(Vcs)를 각각 전송할 수 있으나 이에 한정되지 않는다.
한편, 도 13에서는 레벨 시프터(135)와 전원 공급부(180)가 각기 별도로 구성된 것을 일례로 도시 및 설명하였으나 이는 도 5에서 도시 및 설명한 바와 같이 하나의 장치로 통합될 수 있다. 이 경우, 타이밍 제어부(120)로부터 출력되는 듀티가변신호(Dcs)와 레벨가변신호(Vcs)는 전원 공급부(180)에 전달될 수 있다.
도 14에 도시된 바와 같이, 제1스테이지(STG[1])는 제1앤드게이트(AND1), 인버터(INV), 제2앤드게이트(AND2), 노드 제어부(CIR), 풀업 트랜지스터(TU), 제1풀다운 트랜지스터(TD1) 및 제2풀다운 트랜지스터(TD2) 등을 포함할 수 있다.
제1앤드게이트(AND1), 인버터(INV) 및 제2앤드게이트(AND2)는 신호들 및 전압들을 전달하는 제어라인들(CONS)에 연결될 수 있다. 제1앤드게이트(AND1), 인버터(INV) 및 제2앤드게이트(AND2)는 노드 제어부(CIR)의 제1입력단(S)과 제2입력단(R)에 제어라인들(CONS)을 통해 인가된 신호들을 전달할 수 있다.
노드 제어부(CIR)는 제1입력단(S)과 제2입력단(R)에 인가된 신호들을 기반으로 동작할 수 있다. 노드 제어부(CIR)는 Q노드에 연결된 Q노드 출력단자(Q), QB1노드에 연결된 QB1노드 출력단자(QB1), QB2노드에 연결된 QB2노드 출력단자(QB2)를 포함할 수 있다. 노드 제어부(CIR)는 Q노드 출력단자(Q), QB1노드 출력단자(QB1) 및 QB2노드 출력단자(QB2)에 충전된 전압을 기반으로 Q노드, QB1노드 및 B2노드를 각각 제어할 수 있다. 따라서, Q노드 출력단자(Q), QB1노드 출력단자(QB1) 및 QB2노드 출력단자(QB2)를 Q노드 제어부(Q), 제1QB노드 제어부(QB1) 및 제2QB노드 제어부(QB2)로 명명한 것임을 참고한다. Q노드 제어부(Q)는 Q노드전압에 대응하여 풀업 트랜지스터(TU)의 게이트전극을 제어하고, 제1QB노드 제어부(QB1)는 제1QB노드전압에 대응하여 제1풀다운 트랜지스터(TD1)의 게이트전극을 제어하고, 제2QB노드 제어부(QB2)는 제2QB노드전압에 대응하여 제2풀다운 트랜지스터(TD2)의 게이트전극을 제어할 수 있다.
풀업 트랜지스터(TU), 제1풀다운 트랜지스터(TD1) 및 제2풀다운 트랜지스터(TD2)는 제1스테이지(STG[1])의 제1출력단자(OUT[1])를 통해 제1스캔신호(Scan[1])를 출력하는 역할을 하는 바 출력 회로부로 명명될 수 있다. 한편, 도 14에서는 풀업 트랜지스터(TU), 제1풀다운 트랜지스터(TD1) 및 제2풀다운 트랜지스터(TD2)가 N타입인 것을 일례로 하였으나 이는 P타입으로 구성될 수도 있다.
풀업 트랜지스터(TU)가 턴온되면, 제어라인들(CONS)을 통해 인가된 클록신호나 게이트하이전압이 제1스테이지(STG[1])의 제1출력단자(OUT[1])를 통해 출력될 수 있다. 풀업 트랜지스터(TU)가 턴온됨에 따라, 제1스테이지(STG[1])는 로직하이(H)의 제1스캔신호(Scan[1])를 출력하게 된다.
제1풀다운 트랜지스터(TD1) 및 제2풀다운 트랜지스터(TD2) 중 하나가 턴온되면, 게이트로우전압단자(또는 저전압단자)(GVSS)를 통해 인가된 게이트로우전압이 제1스테이지(STG[1])의 제1출력단자(OUT[1])를 통해 출력될 수 있다. 제1풀다운 트랜지스터(TD1) 및 제2풀다운 트랜지스터(TD2) 중 하나가 턴온됨에 따라, 제1스테이지(STG[1])는 로직로우(L)의 제1스캔신호(Scan[1])를 출력하게 된다.
도 15에 도시된 바와 같이, 스케일러부(166; Scale Down)는 제1스테이지(STG[1])에 포함된 제1QB노드 제어부(QB1)와 제2QB노드 제어부(QB2)로부터 제1QB노드전압(Qb1)과 제2QB노드전압(Qb2)을 센싱할 수 있다.
제1풀다운 트랜지스터(TD1)는 제1QB노드 제어부(QB1)에 충전된 제1게이트하이전압(Vgh_o)을 기반으로 턴온될 수 있고, 제2풀다운 트랜지스터(TD2)는 제2QB노드 제어부(QB2)에 충전된 제2게이트하이전압(Vgh_e)을 기반으로 턴온될 수 있다.
스케일러부(166)는 제1QB노드 제어부(QB1)에 충전된 제1게이트하이전압(Vgh_o)이나 제2QB노드 제어부(QB2)에 충전된 제2게이트하이전압(Vgh_e) 부분만 센싱한 후 스케일다운할 수 있다. 아날로그 디지털변환부(167; ADC)는 스케일러부(166)에 의해 스케일다운된 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e) 부분을 디지털 형태로 변환할 수 있다.
전압 제어부(161)는 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)을 기반으로 제1스테이지(STG[1])에 포함된 제1풀다운 트랜지스터(TD1)와 제2풀다운 트랜지스터(TD2)에 대한 열화 정도를 예측할 수 있다.
도 15 및 도 16과 같이, 전압 제어부(161)는 센싱된 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)을 기반으로 제1QB노드 제어부(QB1)와 제2QB노드 제어부(QB2)에 충전된 전압에 대한 로직하이(H) 구간의 평균값을 확인할 수 있다.
로직하이(H) 구간의 평균값을 알면, 어느 풀다운 트랜지스터가 얼마 동안 열화를 유발할 수 있는 환경에 있었는지를 판단 또는 예측할 수 있다. 전압 제어부(161)는 센싱된 제1 및 제2게이트하이전압(Vgh_o, Vgh_e)에서 로직하이(H)의 시작지점(start)(라이징 에지)과 종료지점(end)(폴링 에지)을 기반으로 로직하이(H) 구간의 평균값을 산출할 수 있다. 이 때문에 센싱 동작에서 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)을 센싱하는 것이다.
전압 제어부(161; ASIC)는 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)의 듀티를 가변하기 위한 듀티가변신호(Dcs)와 더불어 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)의 레벨을 가변하기 위한 레벨가변신호(Vcs)를 생성할 수 있다.
상기와 같은 센싱 및 보상 동작에 의해, 제1스테이지(STG[1])는 가변된 제1게이트하이전압(Vgh_o')과 제2게이트하이전압(Vgh_e')을 기반으로 제1풀다운 트랜지스터(TD1)와 제2풀다운 트랜지스터(TD2)의 열화를 보상할 수 있다.
한편, 제1스테이지(STG[1])에 포함된 풀다운 트랜지스터들이 제1 및 제2풀다운 트랜지스터(TD1, TD2)와 같이 N타입으로 구현된 경우, 이들의 열화 발생시 문턱전압은 네거티브 방향으로 이동할 수 있다. 이때문에, 열화된 N타입의 트랜지스터를 센싱하면, 열화되기 전보다 더 낮은 전압이 센싱될 수 있다. 본 발명에서는 이러한 특성을 인지한 상태에서 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)의 레벨을 승압하는 것을 예로 설명하였다.
그러나 제1스테이지(STG[1])에 포함된 풀다운 트랜지스터들이 P타입으로 구현된 경우, 이들의 열화 발생시 문턱전압은 포지티브 방향으로 이동할 수 있다. 따라서, 제1스테이지(STG[1])에 포함된 풀다운 트랜지스터들이 P타입으로 구현된 경우, 이들의 턴온 전압 조건을 만족하기 위해 전압의 레벨을 감압할 수도 있다.
도 17 및 도 18은 본 발명의 제3실시예에 따른 게이트하이전압 보상 방식을 예시적으로 보여주기 위한 도면들이다.
도 17 및 도 18의 초기 기준 ⓐ 내지 ⓕ를 참고하면, 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)은 동일한 6V일 수 있고, 스케일러부(166)에 의해 센싱 및 스케일다운되어 1.2V로 취득될 수 있다. 그리고 아날로그 디지털변환부(167)에 의해 205/205와 같이 디지털 형태로 변환되어 전압 제어부(161)에 전달될 수 있다. 그리고 전압 제어부(161)는 이들로부터 센싱된 전압값이 동일함에 따라 전압 레벨 및 듀티비의 보상 없이 6V의 전압 수준과 50%/50%의 듀티비를 유지할 수 있다.
그러나 초기 기준 이후 100시간(Hrs), 200시간(Hrs), 1000시간(Hrs)의 ⓐ 내지 ⓕ를 참고하면, 제1게이트하이전압(Vgh_o)과 제2게이트하이전압(Vgh_e)은 달라질 수 있다. 그리고 전압 제어부(161)는 전압 레벨 및 듀티비의 보상을 수행할 수 있다.
도 18에 도시된 보상 데이터를 통해 알 수 있듯이, 도 15에 도시된 제1풀다운 트랜지스터(TD1)와 제2풀다운 트랜지스터(TD2)는 초기 특성 편차 또는 구동 시간이 길어짐에 따른 특성 편차가 있을 수 있다. 그리고 이러한 특성 편차를 보상하기 위해 전압 제어부(161)는 전압 레벨의 가변비 및 듀티비 중 적어도 하나를 달리할 수 있다. 즉, 도 15에 도시된 제1풀다운 트랜지스터(TD1)와 제2풀다운 트랜지스터(TD2)의 열화 정도에 따라 보상 비율은 달라질 수 있다.
도 19 내지 도 21은 본 발명의 실시예에 따른 보상 효과를 설명하기 위한 도면들이다.
도 19에 도시된 바와 같이, 본 발명의 실시예는 외부 보상형 서브 픽셀(SP)에 적용할 수 있다. 외부 보상형 서브 픽셀(SP)은 스위칭 트랜지스터(SW), 커패시터(CST), 구동 트랜지스터(DT), 센싱 트랜지스터(ST) 및 유기 발광다이오드(OLED)를 포함할 수 있다.
스위칭 트랜지스터(SW)는 제1데이터라인(DL1)을 통해 인가된 데이터전압을 커패시터(CST)에 전달하는 역할을 하고, 커패시터(CST)는 데이터전압을 저장한 후 구동 트랜지스터(DT)에 인가하는 역할을 하고, 구동 트랜지스터(DT)는 구동전류를 생성하는 역할을 하고, 유기 발광다이오드(OLED)는 구동전류에 대응하여 빛을 발광하는 역할을 하고, 센싱 트랜지스터(ST)는 구동 트랜지스터(DT) 또는 유기 발광다이오드(OLED)의 열화를 보상하기 위한 열화값을 센싱하여 제1레퍼런스라인(VREF1)을 통해 외부 보상 장치로 전달하는 역할을 할 수 있다.
외부 보상형 서브 픽셀(SP)은 외부 보상 장치와의 연동에 의해 구동 트랜지스터(DT)와 유기 발광다이오드(OLED) 중 적어도 하나의 열화를 보상할 수 있다. 여기에, 본 발명의 실시예를 적용하면, 게이트하이전압 보상 회로부(160)에 의한 풀다운 트랜지스터들(TD1, TD2)의 보상 동작을 기반으로 스위칭 트랜지스터(SW)의 간접적인 보상 효과도 얻을 수 있다. 그 이유는 제1스테이지(STG[1])로부터 안정화된 제1스캔신호(Scan[1])를 출력할 수 있고, 이로 인하여 스위칭 트랜지스터(SW)의 턴오프 동작에 대한 안정성과 신뢰성을 향상할 수 있기 때문이다.
도 20(a) 및 도 21(a)에 도시된 바와 같이, 시프트 레지스터에 포함된 제1 및 제2풀다운 트랜지스터들의 경우 동작시간이 길어질수록 열화될 수 있다. 그 결과, 제1 및 제2풀다운 트랜지스터들을 턴온시키기 위해 사용되는 제1 및 제2게이트하이전압(Vgh_o, Vgh_e)의 필요전압 또한 동작시간이 길어질수록 초기 인가 전압 수준 대비 ΔV1 또는 ΔV2 만큼 높아질 수 있다.
도 20(b)에 도시된 바와 같이, 종래의 구조는 고정된 제1 및 제2게이트하이전압(Vgh_o, Vgh_e)을 사용하는 바 동작시간이 길어지더라도 초기 인가 전압 수준을 유지한다. 즉, 종래의 구조는 제1 및 제2게이트하이전압(Vgh_o, Vgh_e)의 보상이 불가능하다. 또한, 종래의 구조는 제1 및 제2풀다운 트랜지스터들의 열화를 고려하여 제1 및 제2게이트하이전압(Vgh_o, Vgh_e)의 초기 인가 전압 조건을 높은 레벨에서 설정할 수 밖에 없다.
그러나 도 21(b)에 도시된 바와 같이, 실시예의 구조는 센싱을 기반으로 가변될 수 있는 제1 및 제2게이트하이전압(Vgh_o, Vgh_e)을 사용하는 바 동작시간이 길어지면 초기 인가 전압 수준 대비 승압될 수 있다. 즉, 실시예의 구조는 제1 및 제2게이트하이전압(Vgh_o, Vgh_e)의 보상이 가능하고 또한 제1 및 제2풀다운 트랜지스터들의 열화에 대응하여 같거나 다른 레벨로 가변될 수 있다. 또한, 실시예의 구조는 제1 및 제2풀다운 트랜지스터들의 열화에 대응한 전압 가변이 가능한 바 비교적 낮은 레벨에서 제1 및 제2게이트하이전압(Vgh_o, Vgh_e)의 초기 인가 전압 조건을 설정할 수 있어 트랜지스터들이 받는 스트레스를 최소화할 수 있다.
이상 본 발명은 스캔 구동부에 포함된 풀다운 트랜지스터들의 장시간 구동에 따른 스트레스를 낮춤과 더불어 풀다운 트랜지스터들의 턴온 전압 조건을 만족시켜 구동 신뢰성 및 구동 안정성을 향상할 수 있는 효과가 있다. 또한, 본 발명은 스캔 구동부에 포함된 출력 회로부의 듀티 가변 방식으로 풀다운 트랜지스터들 간의 특성 편차를 보상할 수 있는 효과가 있다. 또한, 본 발명은 비교적 낮은 레벨로 초기 인가 전압 조건을 설정할 수 있어 풀다운 트랜지스터들이 받는 스트레스를 최소화할 수 있는 효과가 있다.
120: 타이밍 제어부 131: 시프트 레지스터
135: 레벨 시프터 150: 표시패널
160: 게이트하이전압 보상 회로부 161: 전압 제어부
165: 노드 전압 센싱부 166: 스케일러부
167: 아날로그 디지털변환부 180: 전원 공급부

Claims (11)

  1. 영상을 표시하는 표시패널;
    상기 표시패널에 스캔신호를 공급하는 스캔 구동부; 및
    상기 스캔 구동부의 제1노드 제어부와 제2노드 제어부로부터 제1노드전압과 제2노드전압을 각각 센싱하고, 센싱된 상기 제1노드전압과 상기 제2노드전압을 기반으로 상기 제1노드 제어부와 상기 제2노드 제어부의 턴온 듀티비를 가변하도록 구성된 게이트 보상 회로부를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 게이트 보상 회로부는
    센싱된 상기 제1노드전압과 상기 제2노드전압을 기반으로 상기 제1노드 제어부에 인가되는 제1전압과 상기 제2노드 제어부에 인가되는 제2전압의 레벨을 가변하도록 구성된 표시장치.
  3. 제2항에 있어서,
    상기 게이트 보상 회로부는
    상기 제1노드 제어부와 상기 제2노드 제어부의 제어를 받는 풀다운 트랜지스터들의 열화 정도에 따라 상기 제1노드 제어부와 상기 제2노드 제어부의 턴온 듀티비 및 상기 제1전압과 상기 제2전압의 레벨 가변비 중 적어도 하나를 달리하도록 구성된 표시장치.
  4. 제2항에 있어서,
    상기 게이트 보상 회로부는
    센싱된 상기 제1노드전압과 상기 제2노드전압을 디지털 형태로 변환하여 노드전압 센싱값으로 출력하는 아날로그 디지털변환부와,
    상기 노드전압 센싱값을 기반으로 상기 제1노드 제어부와 상기 제2노드 제어부의 제어를 받는 풀다운 트랜지스터들의 열화 유무를 판단하고, 열화 정도에 따른 듀티가변신호 및 레벨가변신호 중 적어도 하나를 생성하는 전압 제어부를 포함하는 표시장치.
  5. 제4항에 있어서,
    상기 게이트 보상 회로부는
    센싱된 상기 제1노드전압과 상기 제2노드전압의 레벨을 낮춘 후 상기 아날로그 디지털변환부에 전달하는 스케일러부를 더 포함하는 표시장치.
  6. 제1항에 있어서,
    상기 게이트 보상 회로부는
    센싱된 상기 제1노드전압과 상기 제2노드전압에서 로직하이 구간의 평균값을 기반으로 상기 제1노드 제어부와 상기 제2노드 제어부에 각각 포함된 풀다운 트랜지스터들의 열화 정도를 판단하도록 구성된 표시장치.
  7. 제1항에 있어서,
    상기 게이트 보상 회로부는
    상기 스캔 구동부에 포함된 제1풀다운 트랜지스터와 제2풀다운 트랜지스터의 게이트전극을 제어하는 제1게이트하이전압과 제2게이트하이전압을 각각 센싱하고, 상기 제1풀다운 트랜지스터와 상기 제2풀다운 트랜지스터의 열화 정도에 따라 보상 비율을 달리하도록 구성된 표시장치.
  8. 제4항에 있어서,
    상기 게이트 보상 회로부는
    상기 스캔 구동부에 포함된 레벨 시프터에 상기 듀티가변신호를 전송하고,
    상기 레벨 시프터에 전압을 제공하는 전원 공급부에 상기 레벨가변신호를 전송하도록 구성된 표시장치.
  9. 스캔 구동부의 제1노드 제어부와 제2노드 제어부에 제1게이트하이전압과 제2게이트하이전압을 교번 충전하는 단계;
    상기 제1노드 제어부로부터 제1노드전압을 센싱하고, 상기 제2노드 제어부로부터 제2노드전압을 센싱하는 단계;
    센싱된 상기 제1노드전압과 상기 제2노드전압을 기반으로 상기 스캔 구동부에 포함된 제1풀다운 트랜지스터와 제2풀다운 트랜지스터의 열화 정도를 판단하는 단계; 및
    상기 제1풀다운 트랜지스터와 제2풀다운 트랜지스터의 열화 정도에 따라 상기 제1노드 제어부와 상기 제2노드 제어부의 턴온 듀티비를 가변하는 단계를 포함하는 표시장치의 구동방법.
  10. 제9항에 있어서,
    상기 가변 단계는
    상기 제1풀다운 트랜지스터와 제2풀다운 트랜지스터의 열화 정도에 따라 상기 제1게이트하이전압과 상기 제2게이트하이전압의 레벨을 가변하는 단계를 더 포함하는 표시장치의 구동방법.
  11. 제10항에 있어서,
    상기 가변 단계는
    상기 제1풀다운 트랜지스터와 제2풀다운 트랜지스터의 열화 정도에 따라 상기 제1노드 제어부와 상기 제2노드 제어부의 턴온 듀티비 및 상기 제1게이트하이전압과 상기 제2게이트하이전압의 레벨 가변비 중 적어도 하나를 달리하는 표시장치의 구동방법.
KR1020200138483A 2020-10-23 2020-10-23 표시장치 및 이의 구동방법 KR20220054031A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200138483A KR20220054031A (ko) 2020-10-23 2020-10-23 표시장치 및 이의 구동방법
CN202111215194.3A CN114512090B (zh) 2020-10-23 2021-10-19 显示装置及其驱动方法
US17/508,651 US11580911B2 (en) 2020-10-23 2021-10-22 Display device having a gate driver compensation circuit, and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200138483A KR20220054031A (ko) 2020-10-23 2020-10-23 표시장치 및 이의 구동방법

Publications (1)

Publication Number Publication Date
KR20220054031A true KR20220054031A (ko) 2022-05-02

Family

ID=81257062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200138483A KR20220054031A (ko) 2020-10-23 2020-10-23 표시장치 및 이의 구동방법

Country Status (3)

Country Link
US (1) US11580911B2 (ko)
KR (1) KR20220054031A (ko)
CN (1) CN114512090B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230095552A (ko) * 2021-12-22 2023-06-29 엘지디스플레이 주식회사 디스플레이 장치 및 구동 회로

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101939777B (zh) * 2008-02-19 2013-03-20 夏普株式会社 显示装置及显示装置的驱动方法
CN101939791A (zh) * 2008-02-19 2011-01-05 夏普株式会社 移位寄存器电路和显示装置以及移位寄存器电路的驱动方法
CN101783124B (zh) * 2010-02-08 2013-05-08 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示装置
KR101951940B1 (ko) * 2012-09-27 2019-02-25 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 표시장치
CN103198781B (zh) * 2013-03-01 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动装置及显示装置
KR102034060B1 (ko) * 2013-06-21 2019-10-18 엘지디스플레이 주식회사 쉬프트 레지스터
CN103761937B (zh) * 2014-01-27 2017-01-11 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
KR20150138527A (ko) * 2014-05-29 2015-12-10 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 전계발광 디스플레이 장치
KR102304355B1 (ko) 2014-12-24 2021-09-23 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
CN104700769B (zh) * 2015-04-09 2017-03-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置以及显示装置
KR102432801B1 (ko) * 2015-10-28 2022-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR102446050B1 (ko) * 2016-01-19 2022-09-23 삼성디스플레이 주식회사 스캔 구동 회로 및 이를 포함하는 유기 발광 표시 장치
KR102578837B1 (ko) * 2016-09-30 2023-09-15 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
KR102338948B1 (ko) * 2017-05-22 2021-12-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
KR20200048784A (ko) 2018-10-30 2020-05-08 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 유기발광 표시장치
KR102573918B1 (ko) * 2018-11-13 2023-09-04 엘지디스플레이 주식회사 표시장치와 그 구동방법
US11348530B2 (en) * 2018-12-10 2022-05-31 Samsung Display Co., Ltd. Scan driver and display device having the same

Also Published As

Publication number Publication date
US11580911B2 (en) 2023-02-14
US20220130336A1 (en) 2022-04-28
CN114512090A (zh) 2022-05-17
CN114512090B (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
KR20200081616A (ko) 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
EP1818899A1 (en) Driving method of self-luminous type display unit, display control device of self-luminous type display unit, current output type drive circuit of self-luminous type display unit
US11170689B2 (en) Source driver and display device including the same
KR102659619B1 (ko) 표시 장치 및 이의 구동 방법
KR102045807B1 (ko) 유기 발광 디스플레이 장치와 이의 구동 방법
CN112242116A (zh) 驱动显示面板的方法和用于执行该方法的显示装置
US11302251B2 (en) Display device and operating method thereof
CN111968578A (zh) 显示装置
CN103956143A (zh) 一种用于主动矩阵有机发光二极管显示器的驱动装置
CN112669745B (zh) 扫描驱动器和具有该扫描驱动器的显示装置
CN114067746A (zh) 显示装置
CN114512090B (zh) 显示装置及其驱动方法
KR20190034854A (ko) 유기발광 표시장치 및 그 구동방법
KR102582060B1 (ko) 표시 장치 및 이의 구동 방법
KR102598361B1 (ko) 유기 발광 디스플레이 장치 및 구동 방법
KR101601092B1 (ko) 액정표시장치 및 그 구동방법
CN116137128A (zh) 显示装置、驱动电路及显示驱动方法
KR20230143650A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230007609A (ko) 표시 장치
US11574604B2 (en) Display device and method for driving the same
US20240212630A1 (en) Power control device and control method of display
US11315485B2 (en) Shift register circuit and light emitting display device including the shift register circuit
US11804185B2 (en) Display device and driving method of the same
US20240282235A1 (en) Data driving circuit, display device including the same, and method of driving the same
US20240105099A1 (en) Data driving device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal