CN101939777B - 显示装置及显示装置的驱动方法 - Google Patents

显示装置及显示装置的驱动方法 Download PDF

Info

Publication number
CN101939777B
CN101939777B CN2008801264546A CN200880126454A CN101939777B CN 101939777 B CN101939777 B CN 101939777B CN 2008801264546 A CN2008801264546 A CN 2008801264546A CN 200880126454 A CN200880126454 A CN 200880126454A CN 101939777 B CN101939777 B CN 101939777B
Authority
CN
China
Prior art keywords
clock
shift register
clock signal
signal line
scan signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801264546A
Other languages
English (en)
Other versions
CN101939777A (zh
Inventor
岩本明久
森井秀树
水永隆行
太田裕己
广兼正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101939777A publication Critical patent/CN101939777A/zh
Application granted granted Critical
Publication of CN101939777B publication Critical patent/CN101939777B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

本发明提供一种显示装置及显示装置的驱动方法。第一移位寄存器、第二移位寄存器的各级通过对输入到第一时钟输入端子(CKA)的时钟信号的时钟脉冲进行传输，输出扫描脉冲(Qn-1)，所述第一移位寄存器、第二移位寄存器的各级具备第一晶体管(Tr2)，将输入到第二时钟输入端子(CKB)的时钟信号输入到第一晶体管(Tr2)的栅极，第一晶体管(Tr2)是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的，第一移位寄存器的两个时钟信号与第二移位寄存器的两个时钟信号的时钟脉冲的定时彼此错开。由此，能够实现一种能将栅极线拉至低电平、同时能抑制拉至低电平用晶体管的阈值电压的移位现象的显示装置。

Description

显示装置及显示装置的驱动方法
技术领域
本发明涉及显示装置的扫描信号线驱动电路。
背景技术
近年来，用非晶硅在液晶面板上形成栅极驱动器以实现削减成本的栅极单片化正日益发展。栅极单片也被称为无栅极驱动器(gate driverless)、面板内置栅极驱动器、栅极内置面板(gate in panel)等。专利文献1～3等揭示了利用栅极单片构成移位寄存器的例子。
图12中示出这种栅极单片化的液晶显示装置的栅极驱动器中的移位寄存器的结构例。
如图12所示，栅极驱动器具备移位寄存器501，该移位寄存器501相对于作为显示面板有源区的显示区域200a，配置在沿栅极线G1、G2、…的延伸方向的一侧相邻的区域。
移位寄存器501包括串联连接的多个移位寄存器级sr(sr1、sr2、…)。各移位寄存器级sr包括置位输入端子Qn-1、输出端子GOUT、复位输入端子Qn+1、时钟输入端子CKA、CKB、以及低电平电源输入端子VSS。
第i级(i＝1，2，…)移位寄存器级sri的输出端子GOUT的输出成为输出到第i根栅极线的栅极输出Gi。
向第一级移位寄存器级sr1的置位输入端子Qn-1输入栅极起始脉冲GSP1，向第二级及之后的移位寄存器级sri分别输入各自的前一级移位寄存器级sri-1的栅极输出Gi-1。向复位输入端子Qn+1输入后一级移位寄存器级sr+1的栅极输出Gi+1。
向时钟输入端子CKA和时钟输入端子CKB的其中一个端子输入时钟信号CK1，向另一个端子输入时钟信号CK2，使得相邻的移位寄存器级sr之间交替地成为时钟信号CK1的输入目标和时钟信号CK2的输入目标。此处，在i为奇数(i＝1，3，5，…)的移位寄存器级sri中，向时钟输入端子CKA输入时钟信号CK1，向时钟输入端子CKB输入时钟信号CK2。在i为偶数(i＝2，4，6，…)的移位寄存器级sri中，向时钟输入端子CKA输入时钟信号CK2，向时钟输入端子CKB输入时钟信号CK1。时钟信号CK1和时钟信号CK2具有例如图14所示的时钟脉冲期间相互不重叠的相位关系。
由此，利用两相时钟对移位寄存器501进行驱动。
图13中，示出上述移位寄存器级sr的结构例。
图13的移位寄存器级sr是记载在专利文献1中的技术，RS(1)、RS(2)、RS(3)、…分别相当于各移位寄存器级sr，分别包括n沟道型的TFT21、22、23、24。进行二极管连接的TFT21的栅极及漏极对应于置位输入端子Qn-1，TFT23的栅极对应于复位输入端子Qn+1，TFT22的漏极对应于时钟输入端子CKA，TFT24的栅极对应于时钟输入端子CKB，输出信号OUT(OUT1、OUT2、…)对应于栅极输出Gi，Pst对应于栅极起始脉冲GSP1，TFT23、24的各源极相当于低电平电源输入端子VSS。
图14中，示出具有图13所示结构的移位寄存器级sr的移位寄存器的动作。
1T期间为一行期间，各栅极线的选择期间为1T以内的期间。1F期间为一帧期间。时钟信号CK1、CK2具有时钟脉冲期间(高电平期间)相互不重叠的相位关系。
在移位寄存器级RS(1)中，若向TFT21的栅极及漏极输入栅极起始脉冲Pst，则TFT21变成导通状态，布线电容Ca(图14中为Ca(1))被充电。若栅极起始脉冲Pst的输入结束，则TFT21变成截止状态。布线电容Ca是由TFT21的源极、TFT22的栅极、以及TFT23的漏极所包围连接的布线形成的电容。通过对布线电容Ca的充电，TFT22变成导通状态，将时钟信号CK1作为输出信号OUT1输出。此时，由于自举效应，TFT22的栅极电位上扬，时钟信号CK1急剧上升，作为输出信号OUT1输出。
接着，在移位寄存器级RS(2)中，将移位寄存器级RS(1)的输出信号OUT1输入到TFT21的栅极及漏极，进行与移位寄存器级RS(1)相同的动作。此时，移位寄存器级RS(2)的输出信号OUT2输出时钟信号CK2。另外，将相当于时钟信号CK2的时钟脉冲的输出信号OUT2的脉冲输入到移位寄存器级RS(1)的TFT23的栅极，TFT23变成导通状态，移位寄存器级RS(1)的布线电容Ca利用输入到TFT23、24的各源极的低电平电源电压Vss而放电。
之后，从各移位寄存器级RS依次输出时钟脉冲作为输出信号OUT3、OUT4、…。奇数级的输出信号OUT1、OUT3、…输出时钟信号CK1的时钟脉冲，偶数级的输出信号OUT2、OUT4、…输出时钟信号CK2的时钟脉冲。
另外，将时钟信号CK2的时钟脉冲输入到奇数级的移位寄存器级RS(1)、RS(3)、…的TFT24的栅极，将时钟信号CK1的时钟脉冲输入到偶数级的移位寄存器级RS(2)、RS(4)、…的TFT24的栅极。从而，每当时钟脉冲输入时，各TFT24就变成导通状态，在该导通期间中，将栅极线固定在低电平电压Vss。称之为将栅极线拉至低电平。
专利文献1：日本公开专利公报“特开2001-273785号公报(公开日：2001年10月5日)”
专利文献2：日本公开专利公报“特开2006-24350号公报(公开日：2006年1月26日)”
专利文献3：日本公开专利公报“特开2007-114771号公报(公开日：2007年5月10日)”
发明内容
然而，在专利文献1～3中记载的现有的栅极单片化的液晶显示装置中，由于将导通电压施加到在栅极线的选择期间外将栅极线周期性地固定在低电平电压(相当于图13中的低电平电压Vss)的拉至低电平用TFT(相当于图13中的TFT24)的栅极的期间很长，因此，存在该TFT的阈值电压发生移位的问题。由于上述栅极单片中TFT为n沟道型，因此阈值电压沿上升方向发生移位。在图14的例子中，由时钟信号CK1、CK2的波形可知，拉至低电平用TFT的导通占空比接近50％，这导致阈值电压发生大的移位。
由图14的时钟信号CK1、CK2的波形可知，拉至低电平的一部分也是利用时钟信号CK1、CK2作为输出信号OUT输出的期间中输出的时钟信号本身的低电平电压来进行的，但是若发生上述的TFT的阈值电压的移位的现象，则拉至低电平用TFT无法达到充分导通的状态，从而难以可靠地将栅极线拉至低电平。在栅极线的选择期间外的拉至低电平用TFT的截止期间中，栅极线变为浮置状态。若该浮置期间很长，则当噪声从源极线等传送到栅极线时，栅极线的电位有可能脱离使像素的选择元件可靠地变成截止状态的电位。因而，希望使拉至低电平用TFT可靠地处于导通状态，使栅极线的电位正常地周期性地固定在低电平电压。
本发明是鉴于上述现有问题而完成的，其目的在于实现一种能将栅极线拉至低电平、同时能抑制拉至低电平用TFT的阈值电压的移位现象的显示装置及显示装置的驱动方法。
本发明的显示装置为了解决上述问题，具备有源矩阵型面板，其特征在于，包括第一扫描信号线驱动电路和第二扫描信号线驱动电路，所有与所述第一扫描信号线驱动电路连接的扫描信号线和与所述第二扫描信号线驱动电路连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一扫描信号线驱动电路连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二扫描信号线驱动电路连接，所述第一扫描信号线驱动电路具备第一移位寄存器，向该第一移位寄存器输入第一时钟信号和第二时钟信号这两个时钟信号，所述第一移位寄存器的各级包括第一时钟输入端子及第二时钟输入端子，所述第一移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第一时钟输入端子输入所述第一时钟输入信号，并且向所述第二时钟输入端子输入所述第二时钟输入信号，另一种移位寄存器级是向所述第一时钟输入端子输入所述第二时钟输入信号，并且向所述第二时钟输入端子输入所述第一时钟输入信号，所述第一移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第一时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第一移位寄存器的各级具备第一晶体管，将输入到所述第二时钟输入端子的时钟信号输入到所述第一晶体管的栅极，所述第一晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的，所述第二扫描信号线驱动电路具备第二移位寄存器，向该第二移位寄存器输入第三时钟信号和第四时钟信号这两个时钟信号，所述第二移位寄存器的各级包括第三时钟输入端子及第四时钟输入端子，所述第二移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第三时钟输入端子输入所述第三时钟输入信号，并且向所述第四时钟输入端子输入所述第四时钟输入信号，另一种移位寄存器级是向所述第三时钟输入端子输入所述第四时钟输入信号，并且向所述第四时钟输入端子输入所述第三时钟输入信号，所述第二移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第三时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第二移位寄存器的各级具备第二晶体管，将输入到所述第四时钟输入端子的时钟信号输入到所述第二晶体管的栅极，所述第二晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
根据上述发明，由于扫描信号线被不同的两个扫描信号线驱动电路交替驱动，因此，第一移位寄存器及第二移位寄存器的各级为了通过传输两个时钟信号中的一个时钟信号而向扫描信号线输出扫描脉冲，并且利用另一个时钟信号使扫描信号线在选择期间外成为低电位侧电源的电位，即，为了将扫描信号线拉至低电平，只要用一个扫描信号线驱动电路来驱动所有扫描信号线时的一半频率即可。对于不同的两根扫描信号线，通过如上述那样规定第一时钟信号～第四时钟信号的时钟脉冲的定时，并且恰当地设定各扫描信号线驱动电路的栅极起始脉冲，可以对所有扫描信号线依次进行扫描。
因而，可以将第一移位寄存器的各级中的第一晶体管及第二移位寄存器的各级中的第二晶体管的各栅极上施加的时钟脉冲的导通占空比减小到以往的一半左右。由此，能够抑制拉至低电平用晶体管的阈值电压的移位现象。
由此，取得如下效果：即，能够实现一种能将栅极线拉至低电平、同时能抑制拉至低电平用TFT的阈值电压的移位现象的显示装置。
本发明的显示装置为了解决上述问题，具备有源矩阵型面板，其特征在于，包括第一扫描信号线驱动电路和第二扫描信号线驱动电路，所有与所述第一扫描信号线驱动电路连接的扫描信号线和与所述第二扫描信号线驱动电路连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一扫描信号线驱动电路连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二扫描信号线驱动电路连接，所述第一扫描信号线驱动电路具备第一移位寄存器，向该第一移位寄存器输入第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号这四个时钟信号，所述第一移位寄存器的各级包括第一时钟输入端子、第二时钟输入端子、第三时钟输入端子和第四时钟输入端子，所述第一移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第一时钟输入端子输入所述第一时钟输入信号，向所述第二时钟输入端子输入所述第二时钟输入信号，向所述第三时钟输入端子输入所述第三时钟信号，以及向所述第四时钟输入端子输入所述第四时钟信号，另一种移位寄存器级是向所述第一时钟输入端子输入所述第二时钟输入信号，向所述第二时钟输入端子输入所述第一时钟输入信号，向所述第三时钟输入端子输入所述第四时钟信号，以及向所述第四时钟输入端子输入所述第三时钟信号，所述第一移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第一时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第一移位寄存器的各级包括：第一晶体管，将输入到所述第二时钟输入端子的时钟信号输入到所述第一晶体管的栅极，所述第一晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的；第二晶体管，将输入到所述第三时钟输入端子的时钟信号的时钟脉冲施加到所述第二晶体管的栅极，所述第二晶体管是为了连接及切断对应的扫描信号线与所述低电位侧电源而设置的；以及第三晶体管，将输入到所述第四时钟输入端子的时钟信号的时钟脉冲施加到所述第三晶体管的栅极，所述第三晶体管是为了连接及切断对应的扫描信号线与所述低电位侧电源而设置的，所述第二扫描信号线驱动电路具备第二移位寄存器，向该第二移位寄存器输入所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号这四个时钟信号，所述第二移位寄存器的各级包括第五时钟输入端子、第六时钟输入端子、第七时钟输入端子和第八时钟输入端子，所述第二移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第五时钟输入端子输入所述第三时钟输入信号，向所述第六时钟输入端子输入所述第四时钟输入信号，向所述第七时钟输入端子输入所述第一时钟信号，以及向所述第八时钟输入端子输入所述第二时钟信号，另一种移位寄存器级是向所述第五时钟输入端子输入所述第四时钟输入信号，向所述第六时钟输入端子输入所述第三时钟输入信号，向所述第七时钟输入端子输入所述第二时钟信号，以及向所述第八时钟输入端子输入所述第一时钟信号，所述第二移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第五时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第二移位寄存器的各级包括：第四晶体管，将输入到所述第六时钟输入端子的时钟信号输入到所述第四晶体管的栅极，所述第四晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的；第五晶体管，将输入到所述第七时钟输入端子的时钟信号的时钟脉冲施加到所述第五晶体管的栅极，所述第五晶体管是为了连接及切断对应的扫描信号线与所述低电位侧电源而设置的；以及第六晶体管，将输入到所述第八时钟输入端子的时钟信号的时钟脉冲施加到所述第六晶体管的栅极，所述第六晶体管是为了连接及切断对应的扫描信号线与所述低电位侧电源而设置的，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
根据上述发明，由于扫描信号线被不同的两个扫描信号线驱动电路交替驱动，因此，第一移位寄存器及第二移位寄存器的各级为了通过传输一个时钟信号而向扫描信号线输出扫描脉冲，并且利用另外三个时钟信号使扫描信号线在选择期间外成为低电位侧电源的电位，即，为了将扫描信号线拉至低电平，只要用一个扫描信号线驱动电路来驱动所有扫描信号线时的一半频率即可。对于不同的两根扫描信号线，通过如上述那样规定第一时钟信号～第四时钟信号的时钟脉冲的定时，并且恰当地设定各扫描信号线驱动电路的栅极起始脉冲，可以对所有扫描信号线依次进行扫描。
因而，可以将第一移位寄存器的各级中的第一晶体管～第三晶体管及第二移位寄存器的各级中的第四晶体管～第六晶体管的各栅极上施加的时钟脉冲的导通占空比减小到以往的一半左右。由此，能够抑制拉至低电平用晶体管的阈值电压的移位现象。另外，由于各级中有三个拉至低电平用晶体管，分别在输入的时钟脉冲的期间中拉至低电平，因此，能够使得将扫描信号线拉至低电平的期间变长，能够使得选择期间外的扫描信号线的电位更加稳定。
由此，取得如下效果：即，能够实现一种能将栅极线拉至低电平、同时能抑制拉至低电平用TFT的阈值电压的移位现象的显示装置。
本发明的显示装置为了解决上述问题，其特征在于，所述第一扫描信号线驱动电路与所述第二扫描信号线驱动电路的其中一个扫描信号线驱动电路相对于所述面板的显示区域设置在扫描信号线延伸方向的一侧相邻的区域，所述第一扫描信号线驱动电路与所述第二扫描信号线驱动电路中的另一个扫描信号线驱动电路相对于所述面板的显示区域设置在扫描信号线延伸方向的另一侧相邻的区域。
根据上述发明，将两个扫描信号线驱动电路设置成夹着显示区域。另外，由于各扫描信号线驱动电路只要驱动所有扫描信号线的一半即可，因此移位寄存器的级数较少。因而，取得如下效果：即，能够缩小各扫描信号线驱动电路的占有面积，能提供在面板上将显示区域夹在中央的窄边缘区域的显示装置。
本发明的显示装置为了解决上述问题，具备有源矩阵型面板，其特征在于，扫描信号线驱动电路相对于所述面板的显示区域设置在扫描信号线延伸方向的一侧相邻的区域，并且包括与扫描信号线连接的第一移位寄存器和第二移位寄存器，所有与所述第一移位寄存器连接的扫描信号线和与所述第二移位寄存器连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一移位寄存器连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二移位寄存器连接，向所述第一移位寄存器输入第一时钟信号和第二时钟信号这两个时钟信号，所述第一移位寄存器的各级包括第一时钟输入端子和第二时钟输入端子，所述第一移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第一时钟输入端子输入所述第一时钟输入信号，并且向所述第二时钟输入端子输入所述第二时钟输入信号，另一种移位寄存器级是向所述第一时钟输入端子输入所述第二时钟输入信号，并且向所述第二时钟输入端子输入所述第一时钟输入信号，所述第一移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第一时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第一移位寄存器的各级具备第一晶体管，将输入到所述第二时钟输入端子的时钟信号输入到所述第一晶体管的栅极，所述第一晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的，向所述第二移位寄存器输入第三时钟信号和第四时钟信号这两个时钟信号，所述第二移位寄存器的各级包括第三时钟输入端子和第四时钟输入端子，所述第二移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第三时钟输入端子输入所述第三时钟输入信号，并且向所述第四时钟输入端子输入所述第四时钟输入信号，另一种移位寄存器级是向所述第三时钟输入端子输入所述第四时钟输入信号，并且向所述第四时钟输入端子输入所述第三时钟输入信号，所述第二移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第三时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第二移位寄存器的各级具备第二晶体管，将输入到所述第四时钟输入端子的时钟信号输入到所述第二晶体管的栅极，所述第二晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
根据上述发明，由于扫描信号线被不同的两个移位寄存器交替驱动，因此，第一移位寄存器及第二移位寄存器的各级为了通过传输两个时钟信号中的一个时钟信号而向扫描信号线输出扫描脉冲，并且利用另一个时钟信号使扫描信号线在选择期间外成为低电位侧电源的电位，即，为了将扫描信号线拉至低电平，只要用一个扫描信号线驱动电路来驱动所有扫描信号线时的一半频率即可。对于不同的两根扫描信号线，通过如上述那样规定第一时钟信号～第四时钟信号的时钟脉冲的定时，并且恰当地设定各扫描信号线驱动电路的栅极起始脉冲，可以对所有扫描信号线依次进行扫描。
因而，可以将第一移位寄存器的各级中的第一晶体管及第二移位寄存器的各级中的第二晶体管的各栅极上施加的时钟脉冲的导通占空比减小到以往的一半左右。由此，能够抑制拉至低电平用晶体管的阈值电压的移位现象。
由此，取得如下效果：即，能够实现一种能将栅极线拉至低电平、同时能抑制拉至低电平用TFT的阈值电压的移位现象的显示装置。
本发明的显示装置为了解决上述问题，其特征在于，所述第一扫描信号线驱动电路和所述第二扫描信号线驱动电路在所述面板中形成单片。
根据上述发明，在所谓的栅极单片化的显示装置中，由于能够抑制拉至低电平用晶体管的阈值电压的移位现象，因此，取得如下效果：即，能够进一步发挥可以与显示区域采用同时工艺及使面板小型化的驱动器状态的优点。
本发明的显示装置为了解决上述问题，其特征在于，所述扫描信号线驱动电路在所述面板中形成单片。
根据上述发明，在所谓的栅极单片化的显示装置中，由于能够抑制拉至低电平用晶体管的阈值电压的移位现象，因此，取得如下效果：即，能够进一步发挥可以与显示区域采用同时工艺及使面板小型化的驱动器状态的优点。
本发明的显示装置为了解决上述问题，其特征在于，所述面板用非晶硅形成。
根据上述发明，虽然在晶体管的沟道极性仅限于n型而使电源电压范围大大偏向于一个极性侧时，将构成移位寄存器级的电路中容易形成的浮置部位拉至低电平，但由于能抑制拉至低电平用晶体管的阈值电压的移位现象，因此取得能大大改善电路特性的效果。
本发明的显示装置为了解决上述问题，其特征在于，所述面板用多晶硅形成。
根据上述发明，虽然在将晶体管的沟道极性作为单一极性而使电源电压范围大大偏向于一个极性侧时，将构成移位寄存器级的电路中容易形成的浮置部位拉至低电平，但由于能抑制拉至低电平用晶体管的阈值电压的移位现象，因此取得能大大改善电路特性的效果。
本发明的显示装置为了解决上述问题，其特征在于，所述面板用CG硅形成。
根据上述发明，虽然在将晶体管的沟道极性作为单一极性而使电源电压范围大大偏向于一个极性侧时，将构成移位寄存器级的电路中容易形成的浮置部位拉至低电平，但由于能抑制拉至低电平用晶体管的阈值电压的移位现象，因此取得能大大改善电路特性的效果。
本发明的显示装置为了解决上述问题，其特征在于，所述面板用微晶硅形成。
根据上述发明，虽然在将晶体管的沟道极性作为单一极性而使电源电压范围大大偏向于一个极性侧时，将构成移位寄存器级的电路中容易形成的浮置部位拉至低电平，但由于能抑制拉至低电平用晶体管的阈值电压的移位现象，因此取得能大大改善电路特性的效果。
本发明的显示装置的驱动方法为了解决上述问题，对具备有源矩阵型面板的显示装置进行驱动，所述显示装置包括具有第一移位寄存器的第一扫描信号线驱动电路、以及具有第二移位寄存器的第二扫描信号线驱动电路，所有与所述第一扫描信号线驱动电路连接的扫描信号线和与所述第二扫描信号线驱动电路连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一扫描信号线驱动电路连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二扫描信号线驱动电路连接，所述显示装置的驱动方法的特征在于，向所述第一移位寄存器的各级输入第一时钟信号和第二时钟信号这两个时钟信号，以第一种移位寄存器级和第二种移位寄存器级交替排列的方式使所述第一移位寄存器的各级工作，所述第一种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第一时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第二种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第二时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，通过向设置于所述第一种移位寄存器级的晶体管的栅极输入所述第二时钟信号，使所述第一种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，通过向设置于所述第二种移位寄存器级的晶体管的栅极输入所述第一时钟信号，使所述第二种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，向所述第二移位寄存器的各级输入第三时钟信号和第四时钟信号这两个时钟信号，以第三种移位寄存器级和第四种移位寄存器级交替排列的方式使所述第二移位寄存器的各级工作，所述第三种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第三时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第四种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第四时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，通过向设置于所述第三种移位寄存器级的晶体管的栅极输入所述第四时钟信号，使所述第三种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，通过向设置于所述第四种移位寄存器级的晶体管的栅极输入所述第三时钟信号，使所述第四种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
根据上述发明，由于扫描信号线被不同的两个扫描信号线驱动电路交替驱动，因此，第一移位寄存器及第二移位寄存器的各级为了通过传输两个时钟信号中的一个时钟信号而向扫描信号线输出扫描脉冲，并且利用另一个时钟信号使扫描信号线在选择期间外成为低电位侧电源的电位，即，为了将扫描信号线拉至低电平，只要用一个扫描信号线驱动电路来驱动所有扫描信号线时的一半频率即可。对于不同的两根扫描信号线，通过如上述那样规定第一时钟信号～第四时钟信号的时钟脉冲的定时，并且恰当地设定各扫描信号线驱动电路的栅极起始脉冲，可以对所有扫描信号线依次进行扫描。
因而，可以将第一移位寄存器的各级中的第一晶体管及第二移位寄存器的各级中的第二晶体管的各栅极上施加的时钟脉冲的导通占空比减小到以往的一半左右。由此，能够抑制拉至低电平用晶体管的阈值电压的移位现象。
由此，取得如下效果：即，能够实现一种能将栅极线拉至低电平、同时能抑制拉至低电平用晶体管的阈值电压的移位现象的显示装置的驱动方法。
本发明的显示装置的驱动方法为了解决上述问题，对具备有源矩阵型面板的显示装置进行驱动，所述显示装置包括具有第一移位寄存器的第一扫描信号线驱动电路、以及具有第二移位寄存器的第二扫描信号线驱动电路，所有与所述第一扫描信号线驱动电路连接的扫描信号线和与所述第二扫描信号线驱动电路连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一扫描信号线驱动电路连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二扫描信号线驱动电路连接，所述显示装置的驱动方法的特征在于，向所述第一移位寄存器的各级输入第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号这四个时钟信号，以第一种移位寄存器级和第二种移位寄存器级交替排列的方式使所述第一移位寄存器的各级工作，所述第一种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第一时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第二种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第二时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，通过向设置于所述第一种移位寄存器级的三个晶体管各自的栅极分别输入所述第二时钟信号或所述第三时钟信号或所述第四时钟信号，使所述第一种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，通过向设置于所述第二种移位寄存器级的三个晶体管各自的栅极分别输入所述第一时钟信号或所述第三时钟信号或所述第四时钟信号，使所述第二种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，向所述第二移位寄存器的各级输入所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号这四个时钟信号，以第三种移位寄存器级和第四种移位寄存器级交替排列的方式使所述第二移位寄存器的各级工作，所述第三种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第三时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第四种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第四时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，通过向设置于所述第三种移位寄存器级的三个晶体管各自的栅极分别输入所述第一时钟信号或所述第二时钟信号或所述第四时钟信号，使所述第三种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，通过向设置于所述第四种移位寄存器级的三个晶体管各自的栅极分别输入所述第一时钟信号或所述第二时钟信号或所述第三时钟信号，使所述第四种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
根据上述发明，由于扫描信号线被不同的两个扫描信号线驱动电路交替驱动，因此，第一移位寄存器及第二移位寄存器的各级为了通过传输两个时钟信号中的一个时钟信号而向扫描信号线输出扫描脉冲，并且利用另一个时钟信号使扫描信号线在选择期间外成为低电位侧电源的电位，即，为了将扫描信号线拉至低电平，只要用一个扫描信号线驱动电路来驱动所有扫描信号线时的一半频率即可。对于不同的两根扫描信号线，通过如上述那样规定第一时钟信号～第四时钟信号的时钟脉冲的定时，并且恰当地设定各扫描信号线驱动电路的栅极起始脉冲，可以对所有扫描信号线依次进行扫描。
因而，可以将第一移位寄存器的各级中的第一晶体管～第三晶体管及第二移位寄存器的各级中的第四晶体管～第六晶体管的各栅极上施加的时钟脉冲的导通占空比减小到以往的一半左右。由此，能够抑制拉至低电平用晶体管的阈值电压的移位现象。另外，由于各级中有三个拉至低电平用晶体管，分别在输入的时钟脉冲的期间中拉至低电平，因此，能够使得将扫描信号线拉至低电平的期间变长，能够使得选择期间外的扫描信号线的电位更加稳定。
由此，取得如下效果：即，能够实现一种能将栅极线拉至低电平、同时能抑制拉至低电平用晶体管的阈值电压的移位现象的显示装置的驱动方法。
本发明的显示装置的驱动方法为了解决上述问题，其特征在于，所述第一扫描信号线驱动电路与所述第二扫描信号线驱动电路的其中一个扫描信号线驱动电路相对于所述面板的显示区域设置在扫描信号线延伸方向的一侧相邻的区域，所述第一扫描信号线驱动电路与所述第二扫描信号线驱动电路中的另一个扫描信号线驱动电路相对于所述面板的显示区域设置在扫描信号线延伸方向的另一侧相邻的区域。
根据上述发明，将两个扫描信号线驱动电路设置成夹着显示区域。另外，由于各扫描信号线驱动电路只要驱动所有扫描信号线的一半即可，因此移位寄存器的级数较少。因而，取得如下效果：即，能缩小各扫描信号线驱动电路的占有面积，能很好地驱动在面板上将显示区域夹在中央的窄边缘区域的显示装置。
本发明的显示装置的驱动方法为了解决上述问题，对具备有源矩阵型面板的显示装置进行驱动，所述显示装置的扫描信号线驱动电路相对于所述面板的显示区域设置在扫描信号线延伸方向的一侧相邻的区域，并且包括与扫描信号线连接的第一移位寄存器和第二移位寄存器，所有与所述第一移位寄存器连接的扫描信号线和与所述第二移位寄存器连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一移位寄存器连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二移位寄存器连接，所述显示装置的驱动方法的特征在于，向所述第一移位寄存器的各级输入第一时钟信号和第二时钟信号这两个时钟信号，以第一种移位寄存器级和第二种移位寄存器级交替排列的方式使所述第一移位寄存器的各级工作，所述第一种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第一时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第二种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第二时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，通过向设置于所述第一种移位寄存器级的晶体管的栅极输入所述第二时钟信号，使所述第一种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，通过向设置于所述第二种移位寄存器级的晶体管的栅极输入所述第一时钟信号，使所述第二种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，向所述第二移位寄存器的各级输入第三时钟信号和第四时钟信号这两个时钟信号，以第三种移位寄存器级和第四种移位寄存器级交替排列的方式使所述第二移位寄存器的各级工作，所述第三种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第三时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第四种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第四时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，通过向设置于所述第三种移位寄存器级的晶体管的栅极输入所述第四时钟信号，使所述第三种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，通过向设置于所述第四种移位寄存器级的晶体管的栅极输入所述第三时钟信号，使所述第四种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
根据上述发明，由于扫描信号线被不同的两个移位寄存器交替驱动，因此，第一移位寄存器及第二移位寄存器的各级为了通过传输两个时钟信号中的一个时钟信号而向扫描信号线输出扫描脉冲，并且利用另一个时钟信号使扫描信号线在选择期间外成为低电位侧电源的电位，即，为了将扫描信号线拉至低电平，只要用一个扫描信号线驱动电路来驱动所有扫描信号线时的一半频率即可。对于不同的两个扫描信号线，通过如上述那样规定第一时钟信号～第四时钟信号的时钟脉冲的定时，并且恰当地设定各扫描信号线驱动电路的栅极起始脉冲，可以对所有扫描信号线依次进行扫描。
因而，可以将第一移位寄存器的各级中的第一晶体管及第二移位寄存器的各级中的第二晶体管的各栅极上施加的时钟脉冲的导通占空比减小到以往的一半左右。由此，能够抑制拉至低电平用晶体管的阈值电压的移位现象。
由此，取得如下效果：即，能够实现一种能将栅极线拉至低电平、同时能抑制拉至低电平用晶体管的阈值电压的移位现象的显示装置的驱动方法。
本发明的显示装置的驱动方法为了解决上述问题，其特征在于，所述第一扫描信号线驱动电路和所述第二扫描信号线驱动电路在所述面板中形成单片。
根据上述发明，在所谓的栅极单片化的显示装置中，由于能够抑制拉至低电平用晶体管的阈值电压的移位现象，因此，取得如下效果：即，能够进一步发挥可以与显示区域采用同时工艺及使面板小型化的驱动器状态的优点。
本发明的显示装置的驱动方法为了解决上述问题，其特征在于，所述扫描信号线驱动电路在所述面板中形成单片。
根据上述发明，在所谓的栅极单片化的显示装置中，由于能够抑制拉至低电平用晶体管的阈值电压的移位现象，因此，取得如下效果：即，能够进一步发挥可以与显示区域采用同时工艺及使面板小型化的驱动器状态的优点。
本发明的显示装置的驱动方法为了解决上述问题，其特征在于，所述面板用非晶硅形成。
根据上述发明，虽然在晶体管的沟道极性仅限于n型而使电源电压范围大大偏向于一个极性侧时，将构成移位寄存器级的电路中容易形成的浮置部位拉至低电平，但由于能抑制拉至低电平用晶体管的阈值电压的移位现象，因此取得能大大改善电路特性的效果。
本发明的显示装置的驱动方法为了解决上述问题，其特征在于，所述面板用多晶硅形成。
根据上述发明，虽然在将晶体管的沟道极性作为单一极性而使电源电压范围大大偏向于一个极性侧时，将构成移位寄存器级的电路中容易形成的浮置部位拉至低电平，但由于能抑制拉至低电平用晶体管的阈值电压的移位现象，因此取得能大大改善电路特性的效果。
本发明的其它目的、特征以及优点通过以下所示的叙述可以充分了解。另外，本发明的优点通过参照附图的以下说明将变得明白。
附图说明
图1表示本发明的实施方式，是说明第一显示装置的移位寄存器级的图，(a)是表示第一显示装置的移位寄存器级的结构的电路图，(b)是表示(a)的电路动作的时序图。
图2是表示第一显示装置的动作的时序图。
图3是表示第一显示装置的栅极驱动器的结构的框图。
图4表示本发明的实施方式，是表示第二显示装置的栅极驱动器的结构的框图。
图5是说明第二显示装置的移位寄存器级的图，(a)是表示第二显示装置的移位寄存器级的结构的电路图，(b)是表示(a)的电路动作的时序图。
图6是表示第二显示装置的动作的时序图。
图7表示本发明的实施方式，是表示第三显示装置的栅极驱动器的结构的框图。
图8是说明第三显示装置的移位寄存器级的图，(a)是表示第三显示装置的移位寄存器级的结构的电路图，(b)是表示(a)的电路动作的时序图。
图9是表示第三显示装置的动作的时序图。
图10是表示第一显示装置及第二显示装置的结构的框图。
图11是表示第三显示装置的结构的框图。
图12表示现有技术，是表示显示装置的栅极驱动器的结构的框图。
图13表示现有技术，是表示栅极驱动器的移位寄存器的结构的电路图。
图14是表示图13的移位寄存器的动作的时序图。
标号说明
1、11 液晶显示装置(显示装置)
5a    栅极驱动器(第一扫描信号线驱动电路)
5b    栅极驱动器(第二扫描信号线驱动电路)
15    栅极驱动器(扫描信号线驱动电路)
51a   第一移位寄存器
51b   第二移位寄存器
52a        第一移位寄存器
52b        第二移位寄存器
151a       第一移位寄存器
151b       第二移位寄存器
GL1～GLn   栅极线(扫描信号线)
CK1        时钟信号(第一时钟信号)
CK2        时钟信号(第二时钟信号)
CK3        时钟信号(第三时钟信号)
CK4        时钟信号(第四时钟信号)
CKA        时钟输入端子(第一时钟输入端子)
CKB        时钟输入端子(第二时钟输入端子)
CKC        时钟输入端子(第三时钟输入端子)
CKD        时钟输入端子(第四时钟输入端子)
Tr2        晶体管(第一晶体管、第二晶体管、第四晶体管)
Tr5        晶体管(第二晶体管、第五晶体管)
Tr6        晶体管(第三晶体管、第六晶体管)
具体实施方式
根据图1～图12说明本发明的一个实施方式，如下所述。
实施方式1
图10中，示出本实施方式所涉及的第一显示装置即液晶显示装置1的结构。
液晶显示装置1包括：显示面板2、柔性印刷基板3、以及控制基板4。
显示面板2是在玻璃基板上用非晶硅、多晶硅、CG硅、微晶硅等制作有显示区域2a、多根栅极线(扫描信号线)GL…、多根源极线(数据信号线)SL…、以及栅极驱动器(扫描信号线驱动电路)5a、5b的有源矩阵型显示面板。显示区域2a是将多个像素PIX…配置成矩阵状的区域。像素PIX包括：作为像素选择元件的TFT21、液晶电容CL、以及辅助电容Cs。TFT21的栅极与栅极线GL连接，TFT21的源极与源极线SL连接。液晶电容CL及辅助电容Cs与TFT21的漏极连接。
多根栅极线GL…由栅极线GL1、GL2、GL3、…、GLn构成，其中，由每隔一根配置的栅极线GL1、GL3、GL5、…构成的第一组栅极线GL…与栅极驱动器(第一扫描信号线驱动电路)5a的输出连接，由剩下的每隔一根配置的栅极线GL2、GL4、GL6、…构成的第二组栅极线GL…与栅极驱动器(第二扫描信号线驱动电路)5b的输出连接。多根源极线SL…包括源极线SL1、SL2、SL3、…、SLm，各自与后述的源极驱动器6的输出连接。此外，虽然未图示，但形成有对像素PIX…的各辅助电容Cs提供辅助电容电压的辅助电容布线。
栅极驱动器5a在显示面板2上相对于显示区域2a设置在栅极线GL…的延伸方向的一侧相邻的区域，分别向第一组的栅极线GL1、GL3、GL5…依次提供栅极脉冲(扫描脉冲)。栅极驱动器5b在显示面板2上相对于显示区域2a设置在栅极线GL…的延伸方向的另一侧相邻的区域，分别向第二组的栅极线GL2、GL4、GL6…依次提供栅极脉冲(扫描脉冲)。这些栅极驱动器5a、5b在显示面板2中，用非晶硅、多晶硅、CG硅、微晶硅等与显示区域2a制作成单片，被称为栅极单片、无栅极驱动器、面板内置栅极驱动器、栅极内置面板等的所有栅极驱动器都可包含在栅极驱动器5a、5b内。
柔性印刷基板3具有源极驱动器6。源极驱动器6分别向源极线SL…提供数据信号。控制基板4与柔性印刷基板3连接，向栅极驱动器5a、5b及源极驱动器6提供必要的信号和电源。从控制基板4输出并提供给栅极驱动器5a、5b的信号及电源，通过柔性印刷基板3从显示面板2上提供给栅极驱动器5a、5b。
图3中，示出栅极驱动器5a、5b的结构。
栅极驱动器5a包括将多个移位寄存器级SR(SR1、SR3、SR5、…)串联连接而成的第一移位寄存器51a。各移位寄存器级SR包括：置位输入端子Qn-1、输出端子GOUT、复位输入端子Qn+1、时钟输入端子CKA、CKB、以及低电平电源输入端子VSS。从控制基板4提供时钟信号(第一时钟信号)CK1、时钟信号(第二时钟信号)CK2、栅极起始脉冲(移位脉冲)GSP1、以及低电平电源VSS(为了方便起见，用与低电平电源输入端子VSS相同的标号来代用)。低电平电源VSS既可以是负电位，又可以是GND(接地)电位，还可以是正电位，但为了使TFT可靠地变成截止状态，这里设为负电位。
在第一移位寄存器51a内，从位于第j号(j＝1，2，3，…，i＝1，3，5，…，j＝(i+1)/2)的移位寄存器级SRi的输出端子GOUT的输出，成为输出到第i号栅极线GLi的栅极输出Gi。
向位于扫描方向一端的第一级移位寄存器级SR1的置位输入端子Qn-1输入栅极起始脉冲GSP1，对于j，向第二级及之后的移位寄存器级SRi分别输入各自前一级的移位寄存器级SRi-2的栅极输出Gi-2。向复位输入端子Qn+1输入后一级的移位寄存器级SRi+2的栅极输出Gi+2。
对于j，在从第一级移位寄存器级SR1开始每隔一级的移位寄存器级(第一种移位寄存器级)SR中，向时钟输入端子CKA输入时钟信号CK1，并且向时钟输入端子CKB输入时钟信号CK2。对于j，在从第二级移位寄存器级SR3开始每隔一级的移位寄存器级(第二种移位寄存器级)SR中，向时钟输入端子CKA输入时钟信号CK2，并且向时钟输入端子CKB输入时钟信号CK1。由此，在第一移位寄存器51a内，第一种移位寄存器级和第二种移位寄存器级交替排列。
时钟信号CK1、CK2具有图1(b)所示的波形(CK1参照CKA，CK2参照CKB)。时钟信号CK1、CK2彼此的时钟脉冲不重叠，并且具有以下定时：即，时钟信号CK1的时钟脉冲出现在时钟信号CK2的时钟脉冲之后，并间隔一个时钟脉冲，时钟信号CK2的时钟脉冲出现在时钟信号CK1的时钟脉冲之后，并间隔一个时钟脉冲。
栅极驱动器5b包括将多个移位寄存器级SR(SR2、SR4、SR6、…)串联连接而成的第二移位寄存器51b。各移位寄存器级SR包括：置位输入端子Qn-1、输出端子GOUT、复位输入端子Qn+1、时钟输入端子CKA、CKB、以及低电平电源输入端子VSS。从控制基板4提供时钟信号(第三时钟信号)CK3、时钟信号(第四时钟信号)CK4、栅极起始脉冲(移位脉冲)GSP2、以及所述低电平电源VSS。
在第二移位寄存器51b内，从位于第k号(k＝1，2，3，…，i＝2，4，6，…，k＝i/2)的移位寄存器级SRi的输出端子GOUT的输出，成为输出到第i号栅极线GLi的栅极输出Gi。
向位于扫描方向一端的第一级移位寄存器级SR2的置位输入端子Qn-1输入栅极起始脉冲GSP2，对于k，向第二级及之后的移位寄存器级SRi分别输入各自前一级的移位寄存器级SRi-2的栅极输出Gi-2。向复位输入端子Qn+1输入后一级的移位寄存器级SRi+2的栅极输出Gi+2。
对于k，在从第一级移位寄存器级SR2开始每隔一级的移位寄存器级(第三种移位寄存器级)中，向时钟输入端子CKA输入时钟信号CK3，并且向时钟输入端子CKB输入时钟信号CK4。对于k，在从第二级移位寄存器级SR4开始每隔一级的移位寄存器级(第四种移位寄存器级)SR中，向时钟输入端子CKA输入时钟信号CK4，并且向时钟输入端子CKB输入时钟信号CK3。由此，在第二移位寄存器51b内，第三种移位寄存器级和第四种移位寄存器级交替排列。
时钟信号CK3、CK4具有图1(b)所示的波形(CK3参照CKA，CK4参照CKB)。时钟信号CK3、CK4的彼此的时钟脉冲不重叠，并且具有以下定时：即，时钟信号CK3的时钟脉冲出现在时钟信号CK4的时钟脉冲之后，并间隔一个时钟脉冲，时钟信号CK4的时钟脉冲出现在时钟信号CK3的时钟脉冲之后，并间隔一个时钟脉冲。
另外，如图2所示，时钟信号CK1、CK2、CK3、CK4具有以下定时：即，时钟信号CK1的时钟脉冲出现在时钟信号CK4的时钟脉冲之后，时钟信号CK3的时钟脉冲出现在时钟信号CK1的时钟脉冲之后，时钟信号CK2的时钟脉冲出现在时钟信号CK3的时钟脉冲之后，时钟信号CK4的时钟脉冲出现在时钟信号CK2的时钟脉冲之后。
栅极起始脉冲GSP1、GSP2如图2所示，是使栅极起始脉冲GSP1先行、且彼此相邻的脉冲。栅极起始脉冲GSP1的脉冲与时钟信号CK2的时钟脉冲同步，栅极起始脉冲GSP2的脉冲与时钟信号CK4的时钟脉冲同步。
接着，图1(a)中示出移位寄存器51a、51b的各移位寄存器级SRi的结构。
移位寄存器级SRi包括晶体管Tr1、Tr2、Tr3、Tr4以及电容CAP。上述晶体管全为n沟道型TFT。
晶体管Tr1中，栅极及漏极与置位输入端子Qn-1连接，源极与晶体管Tr4的栅极连接。晶体管Tr4中，漏极与时钟输入端子CKA连接，源极与输出端子GOUT连接。即，晶体管Tr4作为传输门，使输入到时钟输入端子CKA的时钟信号通过及切断。电容CAP连接在晶体管Tr4的栅极和源极之间。将与晶体管Tr4的栅极相同电位的节点称为netA。
晶体管Tr2(相当于第一移位寄存器51a中的第一晶体管、第二移位寄存器51b中的第二晶体管)中，栅极与时钟输入端子CKB连接，漏极与输出端子GOUT连接，源极与低电平电源输入端子VSS连接。晶体管Tr3中，栅极与复位输入端子Qn+1连接，漏极与输出端子GOUT连接，源极与低电平电源输入端子VSS连接。
接着，用图1(b)说明图1(a)的结构中的移位寄存器级SRi的动作。
若向置位输入端子Qn-1输入移位脉冲，则晶体管Tr1变成导通状态，对电容CAP进行充电。该移位脉冲对于移位寄存器级SR1、SR2，分别是栅极起始脉冲GSP1、GSP2，对于除此以外的移位寄存器级Sri，是前一级的栅极输出Gj-1、Gk-1。因电容CAP充电，导致节点netA的电位上升，晶体管Tr4变成导通状态，从时钟输入端子CKA输入的时钟信号出现在晶体管Tr4的源极，但在接着向时钟输入端子CKA输入时钟脉冲的瞬间，因电容CAP的自举效应，导致节点netA的电位急剧上升，所输入的时钟脉冲被传输到移位寄存器级SRi的输出端子GOUT并输出，从而成为栅极脉冲。
若栅极脉冲向置位输入端子Qn-1的输入结束，则晶体管Tr4变成截止状态。然后，为了解除因节点netA和移位寄存器级SRi的输出端子GOUT成为浮置而导致的电荷保持，利用输入到复位输入端子Qn+1的复位脉冲，使晶体管Tr3变成导通状态，使节点netA及输出端子GOUT变为低电平电源VSS的电位。
然后，到再次向置位输入端子Qn-1输入移位脉冲之前，利用输入到时钟输入端子CKB的时钟脉冲，使晶体管Tr2周期性地变成导通状态，从而将节点netA及移位寄存器级SRi的输出端子GOUT更新为低电平电源电位，即，将栅极线GLi拉至低电平。
由此，如图2所示，向栅极线G1、G2、G3、…依次输出栅极脉冲。
本实施方式中，由于扫描信号线被不同的两个扫描信号线驱动电路交替驱动，因此，第一移位寄存器及第二移位寄存器的各级为了通过传输两个时钟信号中的一个时钟信号而向扫描信号线输出扫描脉冲，并且利用另一个时钟信号使扫描信号线在选择期间外成为低电位侧电源的电位，即，为了将扫描信号线拉至电平，只要用一个扫描信号线驱动电路来驱动所有扫描信号线时的一半频率即可。对于不同的两根扫描信号线，通过如上述那样规定第一时钟信号～第四时钟信号的时钟脉冲的定时，并且恰当地设定各扫描信号线驱动电路的栅极起始脉冲，可以对所有扫描信号线依次进行扫描。
因而，可以将第一移位寄存器的各级中的第一晶体管(晶体管Tr2)及第二移位寄存器的各级中的第二晶体管(晶体管Tr2)的各栅极上施加的时钟脉冲的导通占空比减小到以往的一半左右。由此，能够抑制拉至低电平用晶体管的阈值电压的移位现象。
由此，能够实现一种能将栅极线拉至低电平、同时能抑制拉至低电平用晶体管的阈值电压的移位现象的显示装置。
实施方式2
本实施方式所涉及的第二显示装置，是在图10的液晶显示装置1中改变了栅极驱动器51、5b所具备的移位寄存器的结构。
图4中示出这种情况下的栅极驱动器5a、5b的结构。
栅极驱动器5a包括将多个移位寄存器级SR(SR1、SR3、SR5、…)串联连接而成的第一移位寄存器52a。各移位寄存器级SR包括：置位输入端子Qn-1、输出端子GOUT、复位输入端子Qn+1、时钟输入端子CKA、CKB、CKC、CKD、以及低电平电源输入端子VSS。从控制基板4提供时钟信号(第一时钟信号)CK1、时钟信号(第二时钟信号)CK2、时钟信号(第三时钟信号)CK3、时钟信号(第四时钟信号)CK4、栅极起始脉冲(移位脉冲)GSP1、以及低电平电源VSS(为了方便起见，用与低电平电源输入端子VSS相同的标号来代用)。低电平电源VSS既可以是负电位，又可以是GND(接地)电位，还可以是正电位，但为了使TFT可靠地变成截止状态，这里设为负电位。
在第一移位寄存器52a内，从位于第j号(j＝1，2，3，…，i＝1，3，5，…，j＝(i+1)/2)的移位寄存器级SRi的输出端子GOUT的输出，成为输出到第i号栅极线GLi的栅极输出Gi。
向位于扫描方向一端的第一级移位寄存器级SR1的置位输入端子Qn-1输入栅极起始脉冲GSP1，对于j，向第二级及之后的移位寄存器级SRi分别输入各自前一级的移位寄存器级SRi-2的栅极输出Gi-2。向复位输入端子Qn+1输入后一级的移位寄存器级SRi+2的栅极输出Gi+2。
对于j，在从第一级移位寄存器级SR1开始每隔一级的移位寄存器级(第一种移位寄存器级)SR中，向时钟输入端子CKA输入时钟信号CK1，向时钟输入端子CKB输入时钟信号CK2，向时钟输入端子CKC输入时钟信号CK3，向时钟输入端子CKD输入时钟信号CK4。对于j，在从第二级移位寄存器级SR3开始每隔一级的移位寄存器级(第二种移位寄存器级)SR中，向时钟输入端子CKA输入时钟信号CK2，向时钟输入端子CKB输入时钟信号CK1，向时钟输入端子CKC输入时钟信号CK4，向时钟输入端子CKD输入时钟信号CK3。由此，在第一移位寄存器52a内，第一种移位寄存器级和第二种移位寄存器级交替排列。
时钟信号CK1、CK2、CK3、CK4具有图5(b)所示的波形(CK1参照CKA，CK2参照CKB，CK3参照CKC，CK4参照CKD)。
时钟信号CK1、CK2的彼此的时钟脉冲不重叠，并且具有以下定时：即，时钟信号CK1的时钟脉冲出现在时钟信号CK2的时钟脉冲之后，并间隔一个时钟脉冲，时钟信号CK2的时钟脉冲出现在时钟信号CK1的时钟脉冲之后，并间隔一个时钟脉冲。
时钟信号CK3、CK4的彼此的时钟脉冲不重叠，并且具有以下定时：即，时钟信号CK3的时钟脉冲出现在时钟信号CK4的时钟脉冲之后，并间隔一个时钟脉冲，时钟信号CK4的时钟脉冲出现在时钟信号CK3的时钟脉冲之后，并间隔一个时钟脉冲。
另外，如图5(b)及图6所示，时钟信号CK1、CK2、CK3、CK4还具有以下定时：即，时钟信号CK1的时钟脉冲出现在时钟信号CK4的时钟脉冲之后，时钟信号CK3的时钟脉冲出现在时钟信号CK1的时钟脉冲之后，时钟信号CK2的时钟脉冲出现在时钟信号CK3的时钟脉冲之后，时钟信号CK4的时钟脉冲出现在时钟信号CK2的时钟脉冲之后。
栅极起始脉冲GSP1、GSP2如图6所示，是使栅极起始脉冲GSP1先行、且彼此相邻的脉冲。栅极起始脉冲GSP1的脉冲与时钟信号CK2的时钟脉冲同步，栅极起始脉冲GSP2的脉冲与时钟信号CK4的时钟脉冲同步。
栅极驱动器5b包括将多个移位寄存器级SR(SR2、SR4、SR6、…)串联连接而成的第二移位寄存器52b。各移位寄存器级SR包括：置位输入端子Qn-1、输出端子GOUT、复位输入端子Qn+1、时钟输入端子CKA、CKB、CKC、CKD、以及低电平电源输入端子VSS。从控制基板4提供时钟信号(第一时钟信号)CK1、时钟信号(第二时钟信号)CK2、时钟信号(第三时钟信号)CK3、时钟信号(第四时钟信号)CK4、栅极起始脉冲(移位脉冲)GSP2、以及所述低电平电源VSS。
在第二移位寄存器52b内，从位于第k号(k＝1，2，3，…，i＝2，4，6，…，k＝i/2)的移位寄存器级SRi的输出端子GOUT的输出，成为输出到第i号栅极线GLi的栅极输出Gi。
向位于扫描方向一端的第一级移位寄存器级SR2的置位输入端子Qn-1输入栅极起始脉冲GSP2，对于k，向第二级及之后的移位寄存器级SRi分别输入各自前一级的移位寄存器级SRi-2的栅极输出Gi-2。向复位输入端子Qn+1输入后一级的移位寄存器级SRi+2的栅极输出Gi+2。
对于k，在从第一级移位寄存器级SR2开始每隔一级的移位寄存器级(第三种移位寄存器级)SR中，向时钟输入端子CKA输入时钟信号CK3，向时钟输入端子CKB输入时钟信号CK4，向时钟输入端子CKC输入时钟信号CK1，向时钟输入端子CKD输入时钟信号CK2。对于k，在从第二级移位寄存器级SR4开始每隔一级的移位寄存器级(第四种移位寄存器级)SR中，向时钟输入端子CKA输入时钟信号CK4，向时钟输入端子CKB输入时钟信号CK3，向时钟输入端子CKC输入时钟信号CK2，向时钟输入端子CKD输入时钟信号CK1。由此，在第二移位寄存器52b内，第三种移位寄存器级和第四种移位寄存器级交替排列。
接着，图5(a)中示出第一移位寄存器52a及第二移位寄存器52b的各移位寄存器级SRi的结构。
移位寄存器级SRi包括晶体管Tr1、Tr2、Tr3、Tr4、Tr5、Tr6、以及电容CAP。上述晶体管全为n沟道型TFT。
晶体管Tr1中，栅极及漏极与置位输入端子Qn-1连接，源极与晶体管Tr4的栅极连接。晶体管Tr4中，漏极与时钟输入端子CKA连接，源极与输出端子GOUT连接。即，晶体管Tr4作为传输门，使输入到时钟输入端子CKA的时钟信号通过及切断。电容CAP连接在晶体管Tr4的栅极和源极之间。将与晶体管Tr4的栅极相同电位的节点称为netA。
晶体管Tr2(相当于第一移位寄存器52a中的第一晶体管、第二移位寄存器52b中的第四晶体管)中，栅极与时钟输入端子CKB连接，漏极与输出端子GOUT连接，源极与低电平电源输入端子VSS连接。晶体管Tr3中，栅极与复位输入端子Qn+1连接，漏极与输出端子GOUT连接，源极与低电平电源输入端子VSS连接。
晶体管Tr5(相当于第一移位寄存器52a中的第二晶体管、第二移位寄存器52b中的第五晶体管)中，栅极与时钟输入端子CKC连接，漏极与输出端子GOUT连接，源极与低电平电源输入端子VSS连接。晶体管Tr6(相当于第一移位寄存器52a中的第三晶体管、第二移位寄存器52b中的第六晶体管)中，栅极与时钟输入端子CKD连接，漏极与输出端子GOUT连接，源极与低电平电源输入端子VSS连接。
接着，用图5(b)说明图5(a)的结构中的移位寄存器级SRi的动作。
若向置位输入端子Qn-1输入移位脉冲，则晶体管Tr1变成导通状态，对电容CAP进行充电。该移位脉冲对于移位寄存器级SR1、SR2，分别是栅极起始脉冲GSP1、GSP2，对于除此以外的移位寄存器级Sri，是前一级的栅极输出Gj-1、Gk-1。因电容CAP充电，导致节点netA的电位上升，晶体管Tr4变成导通状态，从时钟输入端子CKA输入的时钟信号出现在晶体管Tr4的源极，但在接着向时钟输入端子CKA输入时钟脉冲的瞬间，因电容CAP的自举效应，导致节点netA的电位急剧上升，所输入的时钟脉冲被传输到移位寄存器级SRi的输出端子GOUT并输出，从而成为栅极脉冲。
若栅极脉冲向置位输入端子Qn-1的输入结束，则晶体管Tr4变成截止状态。然后，为了解除因节点netA和移位寄存器级SRi的输出端子GOUT成为浮置而导致的电荷保持，利用输入到复位输入端子Qn+1的复位脉冲，使晶体管Tr3变成导通状态，使节点netA及输出端子GOUT变为低电平电源VSS的电位。
然后，到再次向置位输入端子Qn-1输入移位脉冲之前，利用输入到时钟输入端子CKB的时钟脉冲，使晶体管Tr2、Tr5、Tr6周期性地变成导通状态，从而将节点netA及移位寄存器级SRi的输出端子GOUT更新为低电平电源电位，即，将栅极线GLi拉至低电平。
由此，如图6所示，向栅极线G1、G2、G3、…依次输出栅极脉冲。
本实施方式中，由于扫描信号线被不同的两个扫描信号线驱动电路交替驱动，因此，第一移位寄存器及第二移位寄存器的各级为了通过传输一个时钟信号而向扫描信号线输出扫描脉冲，并且利用另外三个时钟信号使扫描信号线在选择期间外成为低电位侧电源的电位，即，将扫描信号线拉至低电平，只要用一个扫描信号线驱动电路来驱动所有扫描信号线时的一半频率即可。对于不同的两根扫描信号线，通过如上述那样规定第一时钟信号～第四时钟信号的时钟脉冲的定时，并且恰当地设定各扫描信号线驱动电路的栅极起始脉冲，可以对所有扫描信号线依次进行扫描。
因而，可以将第一移位寄存器的各级中的第一晶体管～第三晶体管及第二移位寄存器的各级中的第四晶体管～第六晶体管的各栅极上施加的时钟脉冲的导通占空比减小到以往的一半左右。由此，能够抑制拉至低电平用晶体管的阈值电压的移位现象。另外，由于各级中有三个拉至低电平用晶体管(晶体管Tr2、Tr5、Tr6)，分别在输入的时钟脉冲的期间中拉至低电平，因此，能够使得将扫描信号线拉至低电平的期间变长，能够使得选择期间外的扫描信号线的电位更加稳定。
由此，取得如下效果：即，能够实现一种能将栅极线拉至低电平、同时能抑制拉至低电平用晶体管的阈值电压的移位现象的显示装置。
实施方式3
图11中，示出本实施方式所涉及的第三显示装置即液晶显示装置11的结构。
液晶显示装置11包括：显示面板12、柔性印刷基板13、以及控制基板14。
显示面板12是在玻璃基板上用非晶硅、多晶硅、CG硅、微晶硅等制作有显示区域12a、多根栅极线(扫描信号线)GL…、多根源极线(数据信号线)SL…、以及栅极驱动器(扫描信号线驱动电路)15的有源矩阵型显示面板。显示区域12a是将多个像素PIX配置成矩阵状的区域。像素PIX包括：作为像素选择元件的TFT21、液晶电容CL、以及辅助电容Cs。TFT21的栅极与栅极线GL连接，TFT21的源极与源极线SL连接。液晶电容CL及辅助电容Cs与TFT21的漏极连接。
多根栅极线GL…包括栅极线GL1、GL2、GL3、…、GLn，各自与栅极驱动器(扫描信号线驱动电路)15的输出连接。多根源极线SL…包括源极线SL1、SL2、SL3、…、SLm，各自与后述的源极驱动器16的输出连接。此外，虽然未图示，但形成有对像素PIX…的各辅助电容Cs提供辅助电容电压的辅助电容布线。
栅极驱动器15在显示面板12上相对于显示区域12a设置在栅极线GL…的延伸方向的一侧相邻的区域，分别向栅极线GL…依次提供栅极脉冲(扫描脉冲)。该栅极驱动器15在显示面板12中，用非晶硅、多晶硅、CG硅、微晶硅等与显示区域12a制作成单片，被称为栅极单片、无栅极驱动器、面板内置栅极驱动器、栅极内置面板等的所有栅极驱动器都可包含在栅极驱动器15内。
柔性印刷基板13具有源极驱动器16。源极驱动器16分别向源极线SL…提供数据信号。控制基板14与柔性印刷基板13连接，向栅极驱动器15及源极驱动器16提供必要的信号和电源。从控制基板14输出并提供给栅极驱动器15的信号及电源，通过柔性印刷基板13从显示面板12上提供给栅极驱动器15。
图7中，示出栅极驱动器15的结构。
栅极驱动器15包括将多个移位寄存器级SR(SR1、SR3、SR5、…)串联连接而成的第一移位寄存器151a、以及将多个移位寄存器级SR(SR2、SR4、SR6、…)串联连接而成的第二移位寄存器151b。
第一移位寄存器151a中，各移位寄存器级SR包括：置位输入端子Qn-1、输出端子GOUT、复位输入端子Qn+1、时钟输入端子CKA、CKB、以及低电平电源输入端子VSS。从控制基板14提供时钟信号(第一时钟信号)CK1、时钟信号(第二时钟信号)CK2、栅极起始脉冲(移位脉冲)GSP1、以及低电平电源VSS(为了方便起见，用与低电平电源输入端子VSS相同的标号来代用)。低电平电源VSS既可以是负电位，又可以是GND(接地)电位，还可以是正电位，但为了使TFT可靠地变成截止状态，这里设为负电位。
在第一移位寄存器151a内，从位于第j号(j＝1，2，3，…，i＝1，3，5，…，j＝(i+1)/2)的移位寄存器级SRi的输出端子GOUT的输出，成为输出到第i号栅极线GLi的栅极输出Gi。
向位于扫描方向一端的第一级移位寄存器级SR1的置位输入端子Qn-1输入栅极起始脉冲GSP1，对于j，向第二级及之后的移位寄存器级SRi分别输入各自前一级的移位寄存器级SRi-2的栅极输出Gi-2。向复位输入端子Qn+1输入后一级的移位寄存器级SRi+2的栅极输出Gi+2。
对于j，在从第一级移位寄存器级SR1开始每隔一级的移位寄存器级(第一种移位寄存器级)SR中，向时钟输入端子CKA输入时钟信号CK1，并且向时钟输入端子CKB输入时钟信号CK2。对于j，在从第二级移位寄存器级SR3开始每隔一级的移位寄存器级(第二种移位寄存器级)SR中，向时钟输入端子CKA输入时钟信号CK2，并且向时钟输入端子CKB输入时钟信号CK1。由此，在第一移位寄存器151a内，第一种移位寄存器级和第二种移位寄存器级交替排列。
时钟信号CK1、CK2具有图8(b)所示的波形(CK1参照CKA，CK2参照CKB)。时钟信号CK1、CK2的彼此的时钟脉冲不重叠，并且具有以下定时：即，时钟信号CK1的时钟脉冲出现在时钟信号CK2的时钟脉冲之后，并间隔一个时钟脉冲，时钟信号CK2的时钟脉冲出现在时钟信号CK1的时钟脉冲之后，并间隔一个时钟脉冲。
另外，第二移位寄存器151b中，各移位寄存器级SR包括：置位输入端子Qn-1、输出端子GOUT、复位输入端子Qn+1、时钟输入端子CKA、CKB、以及低电平电源输入端子VSS。从控制基板14提供时钟信号(第三时钟信号)CK3、时钟信号(第四时钟信号)CK4、栅极起始脉冲(移位脉冲)GSP2、以及所述低电平电源VSS。
在第二移位寄存器151b内，从位于第k号(k＝1，2，3，…，i＝2，4，6，…，k＝i/2)的移位寄存器级SRi的输出端子GOUT的输出，成为输出到第i号栅极线GLi的栅极输出Gi。
向位于扫描方向一端的第一级移位寄存器级SR2的置位输入端子Qn-1输入栅极起始脉冲GSP2，对于k，向第二级及之后的移位寄存器级SRi分别输入各自前一级的移位寄存器级SRi-2的栅极输出Gi-2。向复位输入端子Qn+1输入后一级的移位寄存器级SRi+2的栅极输出Gi+2。
对于k，在从第一级移位寄存器级SR2开始每隔一级的移位寄存器级(第三种移位寄存器级)中，向时钟输入端子CKA输入时钟信号CK3，并且向时钟输入端子CKB输入时钟信号CK4。对于k，在从第二级移位寄存器级SR4开始每隔一级的移位寄存器级(第四种移位寄存器级)SR中，向时钟输入端子CKA输入时钟信号CK4，并且向时钟输入端子CKB输入时钟信号CK3。由此，在第二移位寄存器151b内，第三种移位寄存器级和第四种移位寄存器级交替排列。
时钟信号CK3、CK4具有图8(b)所示的波形(CK3参照CKA，CK4参照CKB)。时钟信号CK3、CK4的彼此的时钟脉冲不重叠，并且具有以下定时：即，时钟信号CK3的时钟脉冲出现在时钟信号CK4的时钟脉冲之后，并间隔一个时钟脉冲，时钟信号CK4的时钟脉冲出现在时钟信号CK3的时钟脉冲之后，并间隔一个时钟脉冲。
另外，如图9所示，时钟信号CK1、CK2、CK3、CK4具有以下定时：即，时钟信号CK1的时钟脉冲出现在时钟信号CK4的时钟脉冲之后，时钟信号CK3的时钟脉冲出现在时钟信号CK1的时钟脉冲之后，时钟信号CK2的时钟脉冲出现在时钟信号CK3的时钟脉冲之后，时钟信号CK4的时钟脉冲出现在时钟信号CK2的时钟脉冲之后。
栅极起始脉冲GSP1、GSP2如图9所示，是使栅极起始脉冲GSP1先行、且彼此相邻的脉冲。栅极起始脉冲GSP1的脉冲与时钟信号CK2的时钟脉冲同步，栅极起始脉冲GSP2的脉冲与时钟信号CK4的时钟脉冲同步。
接着，图8(a)中示出第一移位寄存器151a及第二移位寄存器151b的各移位寄存器级SRi的结构。
移位寄存器级SRi包括晶体管Tr1、Tr2、Tr3、Tr4、以及电容CAP。上述晶体管全为n沟道型TFT。
晶体管Tr1中，栅极及漏极与置位输入端子Qn-1连接，源极与晶体管Tr4的栅极连接。晶体管Tr4中，漏极与时钟输入端子CKA连接，源极与输出端子GOUT连接。即，晶体管Tr4作为传输门，使输入到时钟输入端子CKA的时钟信号通过及切断。电容CAP连接在晶体管Tr4的栅极和源极之间。将与晶体管Tr4的栅极相同电位的节点称为netA。
晶体管Tr2(相当于第一移位寄存器151a中的第一晶体管、第二移位寄存器151b中的第二晶体管)中，栅极与时钟输入端子CKB连接，漏极与输出端子GOUT连接，源极与低电平电源输入端子VSS连接。晶体管Tr3中，栅极与复位输入端子Qn+1连接，漏极与输出端子GOUT连接，源极与低电平电源输入端子VSS连接。
接着，用图8(b)说明图8(a)的结构中的移位寄存器级SRi的动作。
若向置位输入端子Qn-1输入移位脉冲，则晶体管Tr1变成导通状态，对电容CAP进行充电。该移位脉冲对于移位寄存器级SR1、SR2，分别是栅极起始脉冲GSP1、GSP2，对于除此以外的移位寄存器级SRi，是前一级的栅极输出Gj-1、Gk-1。因电容CAP充电，导致节点netA的电位上升，晶体管Tr4变成导通状态，从时钟输入端子CKA输入的时钟信号出现在晶体管Tr4的源极，但在接着向时钟输入端子CKA输入时钟脉冲的瞬间，因电容CAP的自举效应，导致节点netA的电位急剧上升，所输入的时钟脉冲被传输到移位寄存器级SRi的输出端子GOUT并输出，从而成为栅极脉冲。
若栅极脉冲向置位输入端子Qn-1的输入结束，则晶体管Tr4变成截止状态。然后，为了解除因节点netA和移位寄存器级SRi的输出端子GOUT成为浮置而导致的电荷保持，利用输入到复位输入端子Qn+1的复位脉冲，使晶体管Tr3变成导通状态，使节点netA及输出端子GOUT变为低电平电源VSS的电位。
然后，到再次向置位输入端子Qn-1输入移位脉冲之前，利用输入到时钟输入端子CKB的时钟脉冲，使晶体管Tr2周期性地变成导通状态，从而将节点netA及移位寄存器级SRi的输出端子GOUT更新为低电平电源电位，即，将栅极线GLi拉至低电平。
由此，如图9所示，向栅极线G1、G2、G3、…依次输出栅极脉冲。
根据本实施方式，由于扫描信号线被不同的两个移位寄存器交替驱动，因此，第一移位寄存器及第二移位寄存器的各级为了通过传输两个时钟信号中的一个而向扫描信号线输出扫描脉冲，并且利用另一个时钟信号使扫描信号线在选择期间外成为低电位侧电源的电位，即，将扫描信号线拉至低电平，只要用一个扫描信号线驱动电路来驱动所有扫描信号线时的一半频率即可。对于不同的两根扫描信号线，通过如上述那样规定第一时钟信号～第四时钟信号的时钟脉冲的定时，并且恰当地设定各扫描信号线驱动电路的栅极起始脉冲，可以对所有扫描信号线依次进行扫描。
因而，可以将第一移位寄存器的各级中的第一晶体管(晶体管Tr2)及第二移位寄存器的各级中的第二晶体管(晶体管Tr2)的各栅极上施加的时钟脉冲的导通占空比减小到以往的一半左右。由此，能够抑制拉至低电平用晶体管的阈值电压的移位现象。
由此，取得如下效果：即，能够实现一种能将栅极线拉至低电平、同时能抑制拉至低电平用晶体管的阈值电压的移位现象的显示装置。
以上，对各实施方式进行了说明。此外，时钟信号CK1～CK4也可以有彼此时钟脉冲部分重叠的期间。另外，时钟脉冲是指时钟信号的激活期间。
本发明并不限定于上述实施方式，在权利要求项所示的范围内可以进行各种变更。即，对于在权利要求项所示的范围内适当变更的技术方法进行组合而得到的实施方式，也包含在本发明的技术范围内。
本发明的显示装置如上所述，包括第一扫描信号线驱动电路和第二扫描信号线驱动电路，所有与所述第一扫描信号线驱动电路连接的扫描信号线和与所述第二扫描信号线驱动电路连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一扫描信号线驱动电路连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二扫描信号线驱动电路连接，所述第一扫描信号线驱动电路具备第一移位寄存器，向该第一移位寄存器输入第一时钟信号和第二时钟信号这两个时钟信号，所述第一移位寄存器的各级包括第一时钟输入端子及第二时钟输入端子，所述第一移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第一时钟输入端子输入所述第一时钟输入信号，并且向所述第二时钟输入端子输入所述第二时钟输入信号，另一种移位寄存器级是向所述第一时钟输入端子输入所述第二时钟输入信号，并且向所述第二时钟输入端子输入所述第一时钟输入信号，所述第一移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第一时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第一移位寄存器的各级具备第一晶体管，将输入到所述第二时钟输入端子的时钟信号输入到所述第一晶体管的栅极，所述第一晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的，所述第二扫描信号线驱动电路具备第二移位寄存器，向该第二移位寄存器输入第三时钟信号和第四时钟信号这两个时钟信号，所述第二移位寄存器的各级包括第三时钟输入端子及第四时钟输入端子，所述第二移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第三时钟输入端子输入所述第三时钟输入信号，并且向所述第四时钟输入端子输入所述第四时钟输入信号，另一种移位寄存器级是向所述第三时钟输入端子输入所述第四时钟输入信号，并且向所述第四时钟输入端子输入所述第三时钟输入信号，所述第二移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第三时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第二移位寄存器的各级具备第二晶体管，将输入到所述第四时钟输入端子的时钟信号输入到所述第二晶体管的栅极，所述第二晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
由此，取得如下效果：即，能够实现一种能将栅极线拉至低电平、同时能抑制拉至低电平用TFT的阈值电压的移位现象的显示装置。
本发明的显示装置的驱动方法如上所述，对显示装置进行驱动，所述显示装置包括具有第一移位寄存器的第一扫描信号线驱动电路、以及具有第二移位寄存器的第二扫描信号线驱动电路，所有与所述第一扫描信号线驱动电路连接的扫描信号线和与所述第二扫描信号线驱动电路连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一扫描信号线驱动电路连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二扫描信号线驱动电路连接，向所述第一移位寄存器的各级输入第一时钟信号和第二时钟信号这两个时钟信号，以第一种移位寄存器级和第二种移位寄存器级交替排列的方式使所述第一移位寄存器的各级工作，所述第一种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第一时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第二种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第二时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，通过向设置于所述第一种移位寄存器级的晶体管的栅极输入所述第二时钟信号，使所述第一种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，通过向设置于所述第二种移位寄存器级的晶体管的栅极输入所述第一时钟信号，使所述第二种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，向所述第二移位寄存器的各级输入第三时钟信号和第四时钟信号这两个时钟信号，以第三种移位寄存器级和第四种移位寄存器级交替排列的方式使所述第二移位寄存器的各级工作，所述第三种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第三时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第四种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第四时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，通过向设置于所述第三种移位寄存器级的晶体管的栅极输入所述第四时钟信号，使所述第三种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，通过向设置于所述第四种移位寄存器级的晶体管的栅极输入所述第三时钟信号，使所述第四种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
由此，取得如下效果：即，能够实现一种能将栅极线拉至低电平、同时能抑制拉至低电平用晶体管的阈值电压的移位现象的显示装置的驱动方法。
发明的详细说明内容中叙述的具体实施方式或实施例都只是阐明本发明的技术内容，不应狭义地解释为只限定于这样的具体示例，在本发明的思想和后文记载的权利要求书的范围内，可以进行各种变更而实施。
工业上的实用性
本发明能够适用于液晶显示装置。

Claims (18)

1.一种显示装置，具备有源矩阵型面板，其特征在于，
包括第一扫描信号线驱动电路和第二扫描信号线驱动电路，
所有与所述第一扫描信号线驱动电路连接的扫描信号线和与所述第二扫描信号线驱动电路连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一扫描信号线驱动电路连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二扫描信号线驱动电路连接，
所述第一扫描信号线驱动电路具备第一移位寄存器，向该第一移位寄存器输入第一时钟信号和第二时钟信号这两个时钟信号，
所述第一移位寄存器的各级包括第一时钟输入端子及第二时钟输入端子，
所述第一移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第一时钟输入端子输入所述第一时钟信号，并且向所述第二时钟输入端子输入所述第二时钟信号，另一种移位寄存器级是向所述第一时钟输入端子输入所述第二时钟信号，并且向所述第二时钟输入端子输入所述第一时钟信号，
所述第一移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第一时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，
所述第一移位寄存器的各级具备第一晶体管，将输入到所述第二时钟输入端子的时钟信号输入到所述第一晶体管的栅极，所述第一晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的，
所述第二扫描信号线驱动电路具备第二移位寄存器，向该第二移位寄存器输入第三时钟信号和第四时钟信号这两个时钟信号，
所述第二移位寄存器的各级包括第三时钟输入端子及第四时钟输入端子，
所述第二移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第三时钟输入端子输入所述第三时钟信号，并且向所述第四时钟输入端子输入所述第四时钟信号，另一种移位寄存器级是向所述第三时钟输入端子输入所述第四时钟信号，并且向所述第四时钟输入端子输入所述第三时钟信号，
所述第二移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第三时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，
所述第二移位寄存器的各级具备第二晶体管，将输入到所述第四时钟输入端子的时钟信号输入到所述第二晶体管的栅极，所述第二晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的，
所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
2.如权利要求1所述的显示装置，其特征在于，
所述第一扫描信号线驱动电路和所述第二扫描信号线驱动电路的其中一个扫描信号线驱动电路相对于所述面板的显示区域设置在扫描信号线延伸方向的一侧相邻的区域，
所述第一扫描信号线驱动电路和所述第二扫描信号线驱动电路中的另一个扫描信号线驱动电路相对于所述面板的显示区域设置在扫描信号线延伸方向的另一侧相邻的区域。
3.如权利要求1或2所述的显示装置，其特征在于，
所述第一扫描信号线驱动电路与所述第二扫描信号线驱动电路在所述面板中形成单片。
4.如权利要求3所述的显示装置，其特征在于，
所述面板用非晶硅形成。
5.如权利要求3所述的显示装置，其特征在于，
所述面板用多晶硅形成。
6.如权利要求3所述的显示装置，其特征在于，
所述面板用CG硅形成。
7.如权利要求3所述的显示装置，其特征在于，
所述面板用微晶硅形成。
8.一种显示装置，具备有源矩阵型面板，其特征在于，
包括第一扫描信号线驱动电路和第二扫描信号线驱动电路，
所有与所述第一扫描信号线驱动电路连接的扫描信号线和与所述第二扫描信号线驱动电路连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一扫描信号线驱动电路连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二扫描信号线驱动电路连接，
所述第一扫描信号线驱动电路具备第一移位寄存器，向该第一移位寄存器输入第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号这四个时钟信号，
所述第一移位寄存器的各级包括第一时钟输入端子、第二时钟输入端子、第三时钟输入端子和第四时钟输入端子，
所述第一移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第一时钟输入端子输入所述第一时钟信号，向所述第二时钟输入端子输入所述第二时钟信号，向所述第三时钟输入端子输入所述第三时钟信号，以及向所述第四时钟输入端子输入所述第四时钟信号，另一种移位寄存器级是向所述第一时钟输入端子输入所述第二时钟信号，向所述第二时钟输入端子输入所述第一时钟信号，向所述第三时钟输入端子输入所述第四时钟信号，以及向所述第四时钟输入端子输入所述第三时钟信号，
所述第一移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第一时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，
所述第一移位寄存器的各级包括：第一晶体管，将输入到所述第二时钟输入端子的时钟信号输入到所述第一晶体管的栅极，所述第一晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的；第二晶体管，将输入到所述第三时钟输入端子的时钟信号的时钟脉冲施加到所述第二晶体管的栅极，所述第二晶体管是为了连接及切断对应的扫描信号线与所述低电位侧电源而设置的；以及第三晶体管，将输入到所述第四时钟输入端子的时钟信号的时钟脉冲施加到所述第三晶体管的栅极，所述第三晶体管是为了连接及切断对应的扫描信号线与所述低电位侧电源而设置的，
所述第二扫描信号线驱动电路具备第二移位寄存器，向该第二移位寄存器输入所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号这四个时钟信号，
所述第二移位寄存器的各级包括第五时钟输入端子、第六时钟输入端子、第七时钟输入端子和第八时钟输入端子，
所述第二移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第五时钟输入端子输入所述第三时钟信号，向所述第六时钟输入端子输入所述第四时钟信号，向所述第七时钟输入端子输入所述第一时钟信号，以及向所述第八时钟输入端子输入所述第二时钟信号，另一种移位寄存器级是向所述第五时钟输入端子输入所述第四时钟信号，向所述第六时钟输入端子输入所述第三时钟信号，向所述第七时钟输入端子输入所述第二时钟信号，以及向所述第八时钟输入端子输入所述第一时钟信号，
所述第二移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第五时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，
所述第二移位寄存器的各级具备：第四晶体管，将输入到所述第六时钟输入端子的时钟信号输入到所述第四晶体管的栅极，所述第四晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的；第五晶体管，将输入到所述第七时钟输入端子的时钟信号的时钟脉冲施加到所述第五晶体管的栅极，所述第五晶体管是为了连接及切断对应的扫描信号线与所述低电位侧电源而设置的；以及第六晶体管，将输入到所述第八时钟输入端子的时钟信号的时钟脉冲施加到所述第六晶体管的栅极，所述第六晶体管是为了连接及切断对应的扫描信号线与所述低电位侧电源而设置的，
所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
9.一种显示装置，具备有源矩阵型面板，其特征在于，
扫描信号线驱动电路相对于所述面板的显示区域设置在扫描信号线延伸方向的一侧相邻的区域，并且包括与扫描信号线连接的第一移位寄存器和第二移位寄存器，
所有与所述第一移位寄存器连接的扫描信号线和与所述第二移位寄存器连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一移位寄存器连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二移位寄存器连接，
向所述第一移位寄存器输入第一时钟信号和第二时钟信号这两个时钟信号，
所述第一移位寄存器的各级包括第一时钟输入端子和第二时钟输入端子，
所述第一移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第一时钟输入端子输入所述第一时钟信号，并且向所述第二时钟输入端子输入所述第二时钟信号，另一种移位寄存器级是向所述第一时钟输入端子输入所述第二时钟信号，并且向所述第二时钟输入端子输入所述第一时钟信号，
所述第一移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第一时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，
所述第一移位寄存器的各级具备第一晶体管，将输入到所述第二时钟输入端子的时钟信号输入到所述第一晶体管的栅极，所述第一晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的，
向所述第二移位寄存器输入第三时钟信号和第四时钟信号这两个时钟信号，
所述第二移位寄存器的各级包括第三时钟输入端子和第四时钟输入端子，
所述第二移位寄存器采用两种移位寄存器级交替串联连接的结构，其中一种移位寄存器级是向所述第三时钟输入端子输入所述第三时钟信号，并且向所述第四时钟输入端子输入所述第四时钟信号，另一种移位寄存器级是向所述第三时钟输入端子输入所述第四时钟信号，并且向所述第四时钟输入端子输入所述第三时钟信号，
所述第二移位寄存器的各级在从前一级输入了移位脉冲之后，将输入到所述第三时钟输入端子的时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，
所述第二移位寄存器的各级具备第二晶体管，将输入到所述第四时钟输入端子的时钟信号输入到所述第二晶体管的栅极，所述第二晶体管是为了连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源而设置的，
所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
10.如权利要求9所述的显示装置，其特征在于，
所述扫描信号线驱动电路在所述面板中形成单片。
11.一种显示装置的驱动方法，对具备有源矩阵型面板的显示装置进行驱动，
所述显示装置包括具有第一移位寄存器的第一扫描信号线驱动电路、以及具有第二移位寄存器的第二扫描信号线驱动电路，
所有与所述第一扫描信号线驱动电路连接的扫描信号线和与所述第二扫描信号线驱动电路连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一扫描信号线驱动电路连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二扫描信号线驱动电路连接，所述显示装置的驱动方法的特征在于，
向所述第一移位寄存器的各级输入第一时钟信号和第二时钟信号这两个时钟信号，
以第一种移位寄存器级和第二种移位寄存器级交替排列的方式使所述第一移位寄存器的各级工作，所述第一种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第一时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第二种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第二时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，
通过向设置于所述第一种移位寄存器级的晶体管的栅极输入所述第二时钟信号，使所述第一种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，
通过向设置于所述第二种移位寄存器级的晶体管的栅极输入所述第一时钟信号，使所述第二种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，
向所述第二移位寄存器的各级输入第三时钟信号和第四时钟信号这两个时钟信号，
以第三种移位寄存器级和第四种移位寄存器级交替排列的方式使所述第二移位寄存器的各级工作，所述第三种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第三时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第四种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第四时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，
通过向设置于所述第三种移位寄存器级的晶体管的栅极输入所述第四时钟信号，使所述第三种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，
通过向设置于所述第四种移位寄存器级的晶体管的栅极输入所述第三时钟信号，使所述第四种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，
所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
12.如权利要求11所述的显示装置的驱动方法，其特征在于，
所述第一扫描信号线驱动电路和所述第二扫描信号线驱动电路的其中一个扫描信号线驱动电路相对于所述面板的显示区域设置在扫描信号线延伸方向的一侧相邻的区域，
所述第一扫描信号线驱动电路和所述第二扫描信号线驱动电路中的另一个扫描信号线驱动电路相对于所述面板的显示区域设置在扫描信号线延伸方向的另一侧相邻的区域。
13.如权利要求11或12所述的显示装置的驱动方法，其特征在于，
所述第一扫描信号线驱动电路与所述第二扫描信号线驱动电路在所述面板中形成单片。
14.如权利要求13所述的显示装置的驱动方法，其特征在于，
所述面板用非晶硅形成。
15.如权利要求13所述的显示装置的驱动方法，其特征在于，
所述面板用多晶硅形成。
16.一种显示装置的驱动方法，对具备有源矩阵型面板的显示装置进行驱动，
所述显示装置包括具有第一移位寄存器的第一扫描信号线驱动电路、以及具有第二移位寄存器的第二扫描信号线驱动电路，
所有与所述第一扫描信号线驱动电路连接的扫描信号线和与所述第二扫描信号线驱动电路连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一扫描信号线驱动电路连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二扫描信号线驱动电路连接，所述显示装置的驱动方法的特征在于，
向所述第一移位寄存器的各级输入第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号这四个时钟信号，
以第一种移位寄存器级和第二种移位寄存器级交替排列的方式使所述第一移位寄存器的各级工作，所述第一种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第一时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第二种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第二时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，
通过向设置于所述第一种移位寄存器级的三个晶体管各自的栅极分别输入所述第二时钟信号或所述第三时钟信号或所述第四时钟信号，使所述第一种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，
通过向设置于所述第二种移位寄存器级的三个晶体管各自的栅极分别输入所述第一时钟信号或所述第三时钟信号或所述第四时钟信号，使所述第二种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，
向所述第二移位寄存器的各级输入所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号这四个时钟信号，
以第三种移位寄存器级和第四种移位寄存器级交替排列的方式使所述第二移位寄存器的各级工作，所述第三种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第三时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第四种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第四时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，
通过向设置于所述第三种移位寄存器级的三个晶体管各自的栅极分别输入所述第一时钟信号或所述第二时钟信号或所述第四时钟信号，使所述第三种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，
通过向设置于所述第四种移位寄存器级的三个晶体管各自的栅极分别输入所述第一时钟信号或所述第二时钟信号或所述第三时钟信号，使所述第四种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，
所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
17.一种显示装置的驱动方法，对具备有源矩阵型面板的显示装置进行驱动，
扫描信号线驱动电路相对于所述面板的显示区域设置在扫描信号线延伸方向的一侧相邻的区域，并且包括与扫描信号线连接的第一移位寄存器和第二移位寄存器，
所有与所述第一移位寄存器连接的扫描信号线和与所述第二移位寄存器连接的扫描信号线中，由每隔一根配置的扫描信号线构成的第一组扫描信号线与所述第一移位寄存器连接，由剩下的每隔一根配置的扫描信号线构成的第二组扫描信号线与所述第二移位寄存器连接，所述显示装置的驱动方法的特征在于，
向所述第一移位寄存器的各级输入第一时钟信号和第二时钟信号这两个时钟信号，
以第一种移位寄存器级和第二种移位寄存器级交替排列的方式使所述第一移位寄存器的各级工作，所述第一种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第一时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第二种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第二时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，
通过向设置于所述第一种移位寄存器级的晶体管的栅极输入所述第二时钟信号，使所述第一种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，
通过向设置于所述第二种移位寄存器级的晶体管的栅极输入所述第一时钟信号，使所述第二种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，
向所述第二移位寄存器的各级输入第三时钟信号和第四时钟信号这两个时钟信号，
以第三种移位寄存器级和第四种移位寄存器级交替排列的方式使所述第二移位寄存器的各级工作，所述第三种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第三时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，所述第四种移位寄存器级进行以下动作：即，从前一级输入了移位脉冲之后，将所述第四时钟信号的时钟脉冲传输到对应的扫描信号线，从而输出扫描脉冲，
通过向设置于所述第三种移位寄存器级的晶体管的栅极输入所述第四时钟信号，使所述第三种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，
通过向设置于所述第四种移位寄存器级的晶体管的栅极输入所述第三时钟信号，使所述第四种移位寄存器级进行连接及切断对应的扫描信号线与扫描脉冲的低电位侧电源的动作，
所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号具有以下定时：即，所述第一时钟信号的时钟脉冲出现在所述第四时钟信号的时钟脉冲之后，所述第三时钟信号的时钟脉冲出现在所述第一时钟信号的时钟脉冲之后，所述第二时钟信号的时钟脉冲出现在所述第三时钟信号的时钟脉冲之后，所述第四时钟信号的时钟脉冲出现在所述第二时钟信号的时钟脉冲之后。
18.如权利要求17所述的显示装置的驱动方法，其特征在于，
所述扫描信号线驱动电路在所述面板中形成单片。
CN2008801264546A 2008-02-19 2008-10-20 显示装置及显示装置的驱动方法 Expired - Fee Related CN101939777B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008037625 2008-02-19
JP2008-037625 2008-02-19
PCT/JP2008/068989 WO2009104306A1 (ja) 2008-02-19 2008-10-20 表示装置および表示装置の駆動方法

Publications (2)

Publication Number Publication Date
CN101939777A CN101939777A (zh) 2011-01-05
CN101939777B true CN101939777B (zh) 2013-03-20

Family

ID=40985200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801264546A Expired - Fee Related CN101939777B (zh) 2008-02-19 2008-10-20 显示装置及显示装置的驱动方法

Country Status (4)

Country Link
US (1) US20100321372A1 (zh)
CN (1) CN101939777B (zh)
RU (1) RU2452038C2 (zh)
WO (1) WO2009104306A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101939791A (zh) * 2008-02-19 2011-01-05 夏普株式会社 移位寄存器电路和显示装置以及移位寄存器电路的驱动方法
KR101904811B1 (ko) * 2009-07-24 2018-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8654108B2 (en) * 2009-09-25 2014-02-18 Sharp Kabushiki Kaisha Liquid crystal display device
WO2011055570A1 (ja) * 2009-11-04 2011-05-12 シャープ株式会社 シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
US8531224B2 (en) 2009-11-04 2013-09-10 Sharp Kabushiki Kaisha Shift register, scanning signal line drive circuit provided with same, and display device
KR101245438B1 (ko) 2009-12-15 2013-03-19 샤프 가부시키가이샤 주사 신호선 구동 회로 및 그것을 구비한 표시 장치
CN101783124B (zh) * 2010-02-08 2013-05-08 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示装置
CN102637401B (zh) * 2011-01-25 2015-06-24 群康科技(深圳)有限公司 显示驱动电路与应用其的显示面板
KR101832409B1 (ko) * 2011-05-17 2018-02-27 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 액정 표시 장치
TWI459365B (zh) * 2012-03-29 2014-11-01 Ili Technology Corp Display device and scan driver
CN103377626A (zh) * 2012-04-26 2013-10-30 奕力科技股份有限公司 显示装置及扫描驱动器
US10838259B2 (en) * 2012-05-16 2020-11-17 Sharp Kabushiki Kaisha Liquid crystal display
CN104914641B (zh) 2015-06-30 2018-05-01 上海天马微电子有限公司 一种阵列基板、显示面板和液晶显示装置
CN105469764B (zh) * 2015-12-31 2018-11-27 上海天马微电子有限公司 一种阵列基板、液晶显示面板及电子设备
CN108886595B (zh) * 2016-03-30 2020-09-08 夏普株式会社 有源基板及摄像装置
KR102513988B1 (ko) * 2016-06-01 2023-03-28 삼성디스플레이 주식회사 표시 장치
US11847973B2 (en) 2016-06-01 2023-12-19 Samsung Display Co., Ltd. Display device capable of displaying an image of uniform brightness
CN106531117B (zh) * 2017-01-05 2019-03-15 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置
CN107861302B (zh) * 2017-10-25 2020-06-23 上海中航光电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN107633834B (zh) * 2017-10-27 2020-03-31 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
CN108831369B (zh) * 2018-06-29 2021-11-02 厦门天马微电子有限公司 一种显示面板和驱动方法
CN109817182B (zh) * 2019-04-10 2021-04-23 京东方科技集团股份有限公司 一种显示面板及显示装置
CN110197637B (zh) * 2019-06-29 2022-11-22 上海天马微电子有限公司 一种扫描电路、显示面板和显示面板的驱动方法
KR20220054031A (ko) * 2020-10-23 2022-05-02 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
CN112365857A (zh) * 2020-12-04 2021-02-12 深圳市华星光电半导体显示技术有限公司 驱动电路、显示面板以及显示装置
CN114495789B (zh) * 2022-01-19 2023-07-25 Tcl华星光电技术有限公司 驱动扫描电路及显示面板
TWI765564B (zh) * 2021-02-04 2022-05-21 友達光電股份有限公司 移位暫存器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1083137C (zh) * 1994-08-12 2002-04-17 汤姆森消费电子(法国)有限公司 用作液晶显示器的选定行扫描器的移位寄存器
JP2003149668A (ja) * 2001-11-16 2003-05-21 Matsushita Electric Ind Co Ltd 画像表示用信号駆動装置
CN1797155A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651148A (en) * 1983-09-08 1987-03-17 Sharp Kabushiki Kaisha Liquid crystal display driving with switching transistors
US5222082A (en) * 1991-02-28 1993-06-22 Thomson Consumer Electronics, S.A. Shift register useful as a select line scanner for liquid crystal display
US5313222A (en) * 1992-12-24 1994-05-17 Yuen Foong Yu H. K. Co., Ltd. Select driver circuit for an LCD display
US5410583A (en) * 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
FR2720185B1 (fr) * 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.
US6919874B1 (en) * 1994-05-17 2005-07-19 Thales Avionics Lcd S.A. Shift register using M.I.S. transistors and supplementary column
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
US5701136A (en) * 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
US5949398A (en) * 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
AU2003240026A1 (en) * 2002-06-15 2003-12-31 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
TW586105B (en) * 2002-07-09 2004-05-01 Au Optronics Corp Continuous pulse array generator using low-voltage clock signal
US6888604B2 (en) * 2002-08-14 2005-05-03 Samsung Electronics Co., Ltd. Liquid crystal display
US7759736B2 (en) * 2002-11-14 2010-07-20 Sharp Laboratories Of America, Inc. Oxide interface with improved oxygen bonding
JP4460822B2 (ja) * 2002-11-29 2010-05-12 東芝モバイルディスプレイ株式会社 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
WO2004102515A1 (ja) * 2003-05-13 2004-11-25 Toshiba Matsushita Display Technology Co., Ltd. アクティブマトリクス型表示装置
US7486269B2 (en) * 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
KR101032945B1 (ko) * 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
JP4895538B2 (ja) * 2004-06-30 2012-03-14 三星電子株式会社 シフトレジスタ、それを有する表示装置、及び、そのシフトレジスタの駆動方法
JP4378314B2 (ja) * 2005-04-26 2009-12-02 シャープ株式会社 表示装置及び表示装置の製造方法
CN101694766A (zh) * 2005-05-02 2010-04-14 株式会社半导体能源研究所 发光器件、以及电子器具
KR101147125B1 (ko) * 2005-05-26 2012-05-25 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치 및 그의 구동방법
JP4644087B2 (ja) * 2005-09-29 2011-03-02 株式会社 日立ディスプレイズ シフトレジスタ回路及びそれを用いた表示装置
KR100658284B1 (ko) * 2005-09-30 2006-12-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
US9153341B2 (en) * 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
KR101167663B1 (ko) * 2005-10-18 2012-07-23 삼성전자주식회사 게이트 구동 회로 및 이를 포함하는 액정 표시 장치
TWI349245B (en) * 2006-03-22 2011-09-21 Au Optronics Corp Liquid crystal display and shift register unit thereof
TWI295457B (en) * 2006-07-03 2008-04-01 Wintek Corp Flat display structure
US7605793B2 (en) * 2006-08-29 2009-10-20 Tpo Displays Corp. Systems for display images including two gate drivers disposed on opposite sides of a pixel array
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI346929B (en) * 2006-10-13 2011-08-11 Au Optronics Corp Gate driver and driving method of liquid crystal display device
TWI354262B (en) * 2006-12-14 2011-12-11 Au Optronics Corp Gate driving circuit and driving circuit unit ther
KR101307414B1 (ko) * 2007-04-27 2013-09-12 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 액정 표시 장치
CN101939791A (zh) * 2008-02-19 2011-01-05 夏普株式会社 移位寄存器电路和显示装置以及移位寄存器电路的驱动方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1083137C (zh) * 1994-08-12 2002-04-17 汤姆森消费电子(法国)有限公司 用作液晶显示器的选定行扫描器的移位寄存器
JP2003149668A (ja) * 2001-11-16 2003-05-21 Matsushita Electric Ind Co Ltd 画像表示用信号駆動装置
CN1797155A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件

Also Published As

Publication number Publication date
RU2452038C2 (ru) 2012-05-27
CN101939777A (zh) 2011-01-05
US20100321372A1 (en) 2010-12-23
RU2010136276A (ru) 2012-03-27
WO2009104306A1 (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
CN101939777B (zh) 显示装置及显示装置的驱动方法
JP5230853B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置
KR101245438B1 (ko) 주사 신호선 구동 회로 및 그것을 구비한 표시 장치
EP2357642B1 (en) Scanning signal line driving circuit and shift register
US8031827B2 (en) Shift register
WO2011055584A1 (ja) 液晶表示装置およびその駆動方法
US8519764B2 (en) Shift register, scanning signal line drive circuit provided with same, and display device
JP6305709B2 (ja) 表示パネル
CN100389452C (zh) 移位寄存器电路与改善稳定的方法及栅极线驱动电路
US9666140B2 (en) Display device and method for driving same
CN102473385B (zh) 扫描信号线驱动电路和具备它的显示装置
CN101939791A (zh) 移位寄存器电路和显示装置以及移位寄存器电路的驱动方法
JP5399555B2 (ja) シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
CN101952875A (zh) 显示装置、显示装置的驱动方法、以及扫描信号线驱动电路
JP2006106394A (ja) 液晶駆動回路および液晶表示装置
JP5536799B2 (ja) シフトレジスタ及び表示装置
CN101409055B (zh) 平面显示器及其驱动方法
KR101248097B1 (ko) 액정표시장치의 쉬프트레지스터 및 이의 구동방법
TW202215398A (zh) 移位暫存器及顯示裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130320

Termination date: 20191020