CN108886595B - 有源基板及摄像装置 - Google Patents

有源基板及摄像装置 Download PDF

Info

Publication number
CN108886595B
CN108886595B CN201780020317.3A CN201780020317A CN108886595B CN 108886595 B CN108886595 B CN 108886595B CN 201780020317 A CN201780020317 A CN 201780020317A CN 108886595 B CN108886595 B CN 108886595B
Authority
CN
China
Prior art keywords
shift register
transistor
input
output
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780020317.3A
Other languages
English (en)
Other versions
CN108886595A (zh
Inventor
山本薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN108886595A publication Critical patent/CN108886595A/zh
Application granted granted Critical
Publication of CN108886595B publication Critical patent/CN108886595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/30—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming X-rays into image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Shift Register Type Memory (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种能够实现使特定的扫描信号线同时有源的高速扫描(high‑speed scan)的有源基板。2个移位寄存器区块(2、3)中的第N段的移位寄存器(4)的每一个以相邻的扫描信号线(GLn、GLn+1)同时成为有源的方式将输出信号输出。

Description

有源基板及摄像装置
技术领域
本发明涉及一种将驱动扫描信号线的驱动电路单片(monolithic)地形成在基板上而成的有源(active)基板及具备所述有源基板的摄像装置。
背景技术
目前，X射线摄像装置以间接转换方式为主流，为了检测经闪烁器(scintillator)转换后的电信号，而采用有源矩阵(active matrix)型的TFT(Thin Film Transistor，薄膜晶体管)阵列。以往，为了形成TFT阵列中的薄膜晶体管元件(TFT元件)，使用a-Si层作为半导体层。
根据该a-Si层的特性，a-Si层无法用作栅极驱动器(gate driver)等驱动电路用的半导体层。
因此，在具备a-Si层的TFT阵列中，以外设的形式形成栅极驱动器等驱动电路。
像这样以外设的形式形成栅极驱动器的情况下，如专利文献1及专利文献2所记载那样，局部选择TFT阵列中的各扫描信号线，而能够进行设为High(高)状态(有源)的扫描(scan)。
然而，近年来，由于高迁移率所带来的性能提高、画面均匀性的提高等，而开发出具备氧化物半导体层、例如含有铟(In)、镓(Ga)及锌(Zn)的氧化物半导体层的TFT阵列。
在具备氧化物半导体层的TFT阵列中，通过栅极驱动器单片(以下称为GDM)、也就是说将栅极驱动器直接形成在TFT阵列上，而实现零件件数的削减、可靠性提高。
现有技术文献
[专利文献]
[专利文献1]日本公开专利公报“日本专利特开2015-100711号”公报(2015年6月4日公开)
[专利文献2]日本公开专利公报“日本专利特开2003-198956号”公报(2003年7月11日公开)
发明内容
本发明所要解决的技术问题
以下，基于图24及图25，对具备以往的有源基板的摄像装置的问题进行说明，所述以往的有源基板是将栅极驱动器以GDM的形式形成在TFT阵列上。
图24是表示以往的摄像装置100的概略构成的图。
摄像装置100具备有源基板101及外部驱动电路150。
有源基板101中具备以GDM的形式形成的栅极驱动器120、多条数据信号线(DL1～DLm)、多条扫描信号线(GL1～GLn)、以及分别对应于这些多条数据信号线(DL1～DLm)与多条扫描信号线(GL1～GLn)的交叉点而设置的多个(m×n个)像素部PIX。
这些m×N个像素部PIX呈矩阵(matrix)状配置而构成受光区域110。各像素部PIX中具备：TFT元件114，作为在通过对应的交叉点的扫描信号线连接着栅极(gate)端子并且在通过交叉点的数据信号线连接着源极(source)端子的开关(switching)元件；以及光电二极管(Photodiode)115，接收利用闪烁器由X射线进行转换所得的光并将光转换为电信号。
也就是说，具备半导体层的TFT元件114、与驱动连接于TFT元件114的每一个的多条扫描信号线(GL1～GLn)的栅极驱动器120形成在同一基板上。
此外，以GDM的形式形成的栅极驱动器120中包含移位寄存器(Shift register)电路121。
另外，外部驱动电路150具备栅极信号驱动电路160、及数据信号驱动电路(读出电路)170。
栅极信号驱动电路160经由有源基板101所具备的栅极信号用端子140，以各种控制信号控制栅极驱动器120。
数据信号驱动电路(读出电路)170经由有源基板101所具备的数据信号读出端子130，以指定的时序(timing)从有源基板101读出信号。
图25(a)是表示使用以往的摄像装置100所具备的栅极驱动器120能够进行的扫描信号线(GL1～GLn)的扫描方法的图，图25(b)是表示栅极驱动器120所具备的移位寄存器电路121的概略构成的图，图25(c)是表示输入到移位寄存器电路121的信号、以及从移位寄存器电路121输出的信号的图。
如图25(b)所图示那样，栅极驱动器120所具备的移位寄存器电路121包含单一的移位寄存器区块，该单一的移位寄存器区块包含以时钟(clock)信号CK1及时钟信号CK2予以控制的移位寄存器122a、122b、122c、122d···。
由于栅极驱动器120所具备的移位寄存器电路121为这种构成，所以如图25(c)所图示那样，扫描信号线(GL1～GLn)依次被选择为High状态(有源)，如图25(a)所图示那样，在以往的摄像装置100中，只能进行将扫描信号线(GL1～GLn)依次选择为High状态(有源)的普通扫描，而难以只将特定的扫描信号线选择性地设为High状态(有源)或将特定的扫描信号线同时设为High状态(有源)等。
本发明是鉴于所述问题而完成的，其目的在于提供一种有源基板，即便是在同一基板上形成有具备半导体层的多个开关元件、以及驱动连接于所述开关元件的每一个的多条扫描信号线的驱动电路的有源基板，也能进行使特定的扫描信号线同时有源的高速扫描(high-speed scan)。
解决问题的手段
本发明的有源基板的特征在于：为了解决所述课题，而在同一基板上形成有具备半导体层的多个开关元件、以及驱动连接于所述开关元件的每一个的多条扫描信号线的驱动电路，所述驱动电路包含N(N是2以上的自然数)个移位寄存器区块，所述移位寄存器区块具备多段将输出信号输出到所述多条扫描信号线中的一条的移位寄存器，所述N个移位寄存器区块中的同一段的N个移位寄存器的每一个连接于相邻的N个扫描信号线的每一个，属于所述N个移位寄存器区块中的多个同一段中的至少一个以上的同一段的每一个的N个移位寄存器以所述相邻的N个扫描信号线中的2个以上同时成为有源的方式，将输出信号输出。
根据所述构成，在所述驱动电路中，属于所述N个移位寄存器区块中的多个同一段中的至少一个以上的同一段的每一个的N个移位寄存器以所述相邻的N个扫描信号线中的2个以上同时成为有源的方式，将输出信号输出，因此，即便是在同一基板上形成有具备半导体层的多个开关元件、以及驱动连接于所述开关元件的每一个的多条扫描信号线的驱动电路的有源基板，也能实现可进行使特定的扫描信号线同时有源的高速扫描(high-speedscan)的有源基板。
发明效果
根据本发明的一形态，即便是在同一基板上形成有具备半导体层的多个开关元件、以及驱动连接于所述开关元件的每一个的多条扫描信号线的驱动电路的有源基板，也能提供可进行使特定的扫描信号线同时有源的高速扫描(high-speed scan)的有源基板。
附图说明
图1是表示有源基板上的栅极驱动器所具备的移位寄存器电路的概略构成的图。
图2是表示移位寄存器的概略构成的图。
图3是表示移位寄存器的驱动时序图的一例的图。
图4(a)是表示在进行使具备有源基板的摄像装置的扫描信号线依次有源的普通扫描的情况下所使用的时钟信号的一例的图，图4(b)是表示在进行使具备有源基板的摄像装置的扫描信号线同时有源的高速扫描的情况下所使用的时钟信号的一例的图。
图5是用来说明在具备有源基板的摄像装置中，以普通扫描模式及高速扫描驱动栅极驱动器，且数据信号驱动电路进行所有像素部PIX的读出的情况下的分辨率的变化及帧速率(frame rate)的变化的图。
图6是用来说明在具备有源基板的摄像装置的1V期间(1垂直期间)中切换普通扫描与高速扫描的情况的图。
图7是表示具备下拉(pull down)电路或电容的移位寄存器的概略构成的图。
图8是表示具备CK下拉电路的移位寄存器的驱动时序图的一例的图。
图9是表示基于CLR信号，将VC节点(node)及包含连接于该移位寄存器的扫描信号线的输出节点下拉的移位寄存器的概略构成的图。
图10是表示一部分晶体管为双栅(Dual Gate)结构的晶体管的移位寄存器的概略构成的图。
图11是表示有源基板上的栅极驱动器所具备的移位寄存器电路的概略构成的图。
图12是表示移位寄存器的概略构成的图。
图13是表示移位寄存器的驱动时序图的一例的图。
图14(a)是表示移位寄存器区块的概略构成的图，图14(b)是表示从移位寄存器的输出端子输出电压及其宽度经调整之输出信号的情况的图，图14(c)是表示利用跳过(skip)功能而未从移位寄存器的输出端子将输出信号输出的情况的图。
图15是表示在有源基板上设置着以GDM的形式形成的2个栅极驱动器的摄像装置的概略构成的图。
图16是表示移位寄存器电路的概略构成的图。
图17是表示移位寄存器区块的概略构成的图。
图18是表示移位寄存器的概略构成的图。
图19是表示摄像装置中的能够驱动的扫描方法的一例的图。
图20是使图19(a)所图示的摄像装置的所有扫描信号线进行普通扫描的情况下的时序图的一例。
图21是使图19(b)所图示的摄像装置的所有扫描信号线以相邻的2行为单位进行高速扫描的情况下的时序图的一例。
图22是使图19(c)所图示的摄像装置的所有扫描信号线的一部分以相邻的8行为单位或以相邻的4行为单位进行高速扫描且使摄像装置的所有扫描信号线的另一部分以1行为单位进行普通扫描的情况下的时序图的一例。
图23是表示具备作为氧化物半导体层的In-Ga-Zn-O系半导体层的晶体管的特性的图。
图24是表示以往的摄像装置的概略构成的图。
图25(a)是表示使用以往的摄像装置所具备的栅极驱动器能够进行的扫描信号线的扫描方法的图，图25(b)是表示栅极驱动器所具备的移位寄存器电路的概略构成的图，图25(c)是表示输入至移位寄存器电路的信号、及从移位寄存器电路输出地信号的图。
具体实施方式
如果基于图1至图23对本发明的实施方式进行说明，那么如下所述。以下，为了便于说明，对于具有与特定的实施方式中所说明的构成相同的功能的构成，存在标注相同的符号并省略它的说明的情况。
[第一实施方式]
以下，基于图1至图6对本发明的第一实施方式进行说明。本实施方式中，栅极驱动器(驱动电路)所具备的移位寄存器电路的构成与图24中所图示的以往的摄像装置100的栅极驱动器120所具备的移位寄存器电路121不同，其它方面如以往的摄像装置100中所说明那样。为了便于说明，对于具有与以往的摄像装置100中已经说明过的部件相同的功能的部件，省略它的说明。
图1是表示有源基板1上的栅极驱动器所具备的移位寄存器电路的概略构成的图。
虽省略图示，但在有源基板1中，与图24中所图示的有源基板101同样地，具备半导体层的TFT元件114与驱动连接于TFT元件114的每一个的多条扫描信号线的栅极驱动器形成在同一基板上。
如图1所图示那样，有源基板1上所具备的栅极驱动器(驱动电路)包含2个移位寄存器区块，所述移位寄存器区块具备多段将输出信号输出到所述多条扫描信号线中的一条的移位寄存器4。
而且，2个移位寄存器区块2、3中的同一段的移位寄存器的每一个连接于相邻的N个扫描信号线的每一个。例如，移位寄存器区块2的第N段的移位寄存器4连接于扫描信号线(GLn)，移位寄存器区块3的第N段的移位寄存器4连接于与扫描信号线(GLn)相邻的扫描信号线(GLn+1)，移位寄存器区块2的第N+1段的移位寄存器4连接于扫描信号线(GLn+2)，移位寄存器区块3的第N+1段的移位寄存器4连接于与扫描信号线(GLn+2)相邻的扫描信号线(GLn+3)。
而且，对移位寄存器区块2输入两相时钟(GCK1、GCK1B)，对移位寄存器区块3输入两相时钟(GCK2、GCK2B)。
在各个移位寄存器区块2、3中，移位寄存器4由级联连接的多级(stage)构成。
移位寄存器区块2中，例如，作为第N段的移位寄存器4的S信号(输入到置位(set)端子(S)的置位信号)，输入第N－1段的移位寄存器4的OUT信号(从OUT端子(OUT)输出的输出信号)、也就是对扫描信号线(GLn－2)的输出信号，作为第N段的移位寄存器4的R信号(输入到复位(reset)端子(R)的复位信号)，输入第N+1段的移位寄存器4的OUT信号(从OUT端子(OUT)输出的输出信号)、也就是对扫描信号线(GLn+2)的输出信号。
另一方面，移位寄存器区块3中，例如，作为第N段的移位寄存器4的S信号(输入到置位端子(S)的置位信号)，输入第N－1段的移位寄存器4的OUT信号、也就是对扫描信号线(GLn－1)的输出信号，作为第N段的移位寄存器4的R信号(输入到复位端子(R)的复位信号)，输入第N+1段的移位寄存器4的OUT信号、也就是对扫描信号线(GLn+3)的输出信号。
此外，移位寄存器区块2中，如果从第N段的移位寄存器4的第一输入端子(CKA)输入第一时钟信号(GCK1)，那么会从第N段的移位寄存器4的第二输入端子(CKB)输入第二时钟信号(GCK1B)，从第N+1段的移位寄存器4的第一输入端子(CKA)输入第二时钟信号(GCK1B)，且从第N+1段的移位寄存器4的第二输入端子(CKB)输入第一时钟信号(GCK1)。
另外，移位寄存器区块3中，如果从第N段的移位寄存器4的第一输入端子(CKA)输入第一时钟信号(GCK2)，那么会从第N段的移位寄存器4的第二输入端子(CKB)输入第二时钟信号(GCK2B)，从第N+1段的移位寄存器4的第一输入端子(CKA)输入第二时钟信号(GCK2B)，且从第N+1段的移位寄存器4的第二输入端子(CKB)输入第一时钟信号(GCK2)。
图2是表示移位寄存器4的概略构成的图。
如图所示，移位寄存器4具备第一晶体管(T1)5、第二晶体管(T2)6、第三晶体管(T3)7及第四晶体管(T4)8。
第一晶体管5中，漏极电极连接于移位寄存器4的第一输入端子(CKA)，源极电极连接于与多条扫描信号线(GLn)中的任一条连接的移位寄存器4的输出端子(OUT)。
第二晶体管6中，栅极电极及漏极电极连接于移位寄存器4的置位端子(S)，源极电极连接于第一晶体管5的栅极电极。
第三晶体管7中，栅极电极连接于移位寄存器4的复位端子(R)，漏极电极连接于第二晶体管6的源极电极及第一晶体管5的栅极电极，源极电极连接于低电位侧电源(VSS)。
第四晶体管8中，栅极电极连接于移位寄存器4的第二输入端子(CKB)，漏极电极连接于移位寄存器4的输出端子(OUT)，源极电极与低电位侧电源(VSS)连接。
此外，低电位侧电源(VSS)是在移位寄存器4的动作中成为基准的电压。
而且，如上所述，对移位寄存器4的置位端子(S)输入前段的移位寄存器的输出信号，对第一输入端子(CKA)，例如，输入互不相同的第一时钟信号(GCK1)与第二时钟信号(GCK1B)中的一时钟信号，对第二输入端子(CKB)输入所述互不相同的第一时钟信号(GCK1)与第二时钟信号(GCK1B)中的另一时钟信号。
图3是表示移位寄存器4的驱动时序图的一例的图。
如图所示，移位寄存器区块2中，作为两相时钟的第一时钟信号(GCK1)与第二时钟信号(GCK1B)以半周期为单位错开而依次输入到各段的移位寄存器4的第一输入端子(CKA)及第二输入端子(CKB)，从而驱动移位寄存器4。
关于移位寄存器区块2中的第N段的移位寄存器4的驱动，首先，前段即第N－1段的移位寄存器4动作，将从第N－1段的移位寄存器4的输出端子(OUT)输出的输出信号、也就是对扫描信号线(GLn－2)的输出信号输入到第N段的移位寄存器4的置位端子(S)(参照图中(1))。
然后，如图2所图示那样，连接于置位端子(S)的第二晶体管6由于为二极管(diode)连接，所以对VC节点(VC)进行充电(参照图中(2))。
接着，如果在对图2中所图示的第一晶体管5的栅极电极进行充电的状态下第一时钟信号(GCK1)进入到第N段的移位寄存器4的第一输入端子(CKA)，那么通过自举(Bootstrap)动作，VC节点(VC)被升压(boost)而成为高电位(参照图中(3))。
然后，如图3所图示那样，当VC节点(VC)升压到足够高的电压时，将第一时钟信号(GCK1)输出到第N段的移位寄存器4的输出端子(OUT)、也就是扫描信号线(GLn)(参照图中(4))。
然后，因第一时钟信号(GCK1)下降，而第N段的移位寄存器4的输出端子(OUT)、也就是扫描信号线(GLn)的输出信号从High状态(有源状态)被下拉为Low(低)状态(非有源状态)(参照图中(5))。
之后，将对移位寄存器区块2中的第N+1段的移位寄存器4的输出端子(OUT)、也就是扫描信号线(GLn+2)输出的输出信号输入到第N段的移位寄存器4的复位端子(R)，从而VC节点(VC)降低为低电位侧电源(VSS)状态(参照图中(6))。
此外，虽省略图示，但在移位寄存器区块3中，也与所述图3同样地驱动移位寄存器4。
图4(a)是表示在进行上文所述的使具备有源基板1的摄像装置的扫描信号线依次有源的普通扫描的情况下所使用的时钟信号的一例的图，图4(b)是表示在进行上文所述的使具备有源基板1的摄像装置的扫描信号线同时有源的高速扫描的情况下所使用的时钟信号的一例的图。
如图4(a)所图示那样，在进行上文所述的使具备有源基板1的摄像装置的扫描信号线依次有源的普通扫描的情况下，对移位寄存器区块2、3输入作为四相时钟的第一时钟信号(GCK1)、第二时钟信号(GCK1B)、第一时钟信号(GCK2)及第二时钟信号(GCK2B)。
具体来说，对移位寄存器区块2输入第一时钟信号(GCK1)及第二时钟信号(GCK1B)，对移位寄存器区块3输入第一时钟信号(GCK2)及第二时钟信号(GCK2B)。
如图所示，第一时钟信号(GCK1)、第二时钟信号(GCK1B)、第一时钟信号(GCK2)及第二时钟信号(GCK2B)是按照GCK1→GCK2→GCK1B→GCK2B的顺序成为High状态(有源状态)，并输入到各个移位寄存器区块2、3的各段的移位寄存器4，依次选择移位寄存器区块2、3的各段的移位寄存器4，从而连接于各移位寄存器4的输出端子(OUT)的扫描信号线依次成为High状态(有源状态)。
另一方面，如图4(b)所图示那样，在进行上文所述的使具备有源基板1的摄像装置的扫描信号线同时有源的高速扫描的情况下，对移位寄存器区块2、3的每一个输入经同步的各两相时钟。
具体来说，将对移位寄存器区块2输入的第一时钟信号(GCK1)与对移位寄存器区块3输入的第一时钟信号(GCK2)设为同相时钟，将对移位寄存器区块2输入的第二时钟信号(GCK1B)与对移位寄存器区块3输入的第二时钟信号(GCK2B)设为同相时钟。
此外，第一时钟信号(GCK1)是与第二时钟信号(GCK1B)不同的信号，第一时钟信号(GCK2)是与第二时钟信号(GCK2B)不同的信号。
通过像这样对移位寄存器区块2、3的每一个输入经同步的各两相时钟，而连接于移位寄存器区块2、3的各移位寄存器4的输出端子(OUT)的扫描信号线以相邻的2行为单位依次同时成为High状态(有源状态)，从而能够实现高速扫描。
如上所述，在上文所述的具备有源基板1的摄像装置中，将第一时钟信号(GCK1)、第二时钟信号(GCK1B)、第一时钟信号(GCK2)及第二时钟信号(GCK2B)设为普通扫描用的信号或高速扫描用的信号，由此，能够对所述摄像装置所具备的所有扫描信号线选择性地进行普通扫描或高速扫描。
图5是用来说明在上文所述的具备有源基板1的摄像装置中以普通扫描模式及高速扫描模式驱动栅极驱动器，从而数据信号驱动电路(读出电路)进行所有像素部PIX的读出的情况下的分辨率的变化与帧速率的变化的图。
如图所示，在将上文所述的具备有源基板1的摄像装置由普通扫描模式切换为高速扫描模式的情况下，扫描信号线以相邻的2行为单位依次同时成为High状态(有源状态)，因此，它的分辨率下降到1/2，它的帧速率成为2倍。
此外，在本实施方式中，列举具备2个移位寄存器区块的情况作为一例进行了说明，但在具备3个移位寄存器区块的情况下，它的分辨率下降到1/3，它的帧速率成为3倍，在具备4个移位寄存器区块的情况下，它的分辨率下降到1/4，它的帧速率成为4倍，在具备N个移位寄存器区块的情况下，它的分辨率下降到1/N，它的帧速率成为N倍。
图6是对在上文所述的具备有源基板1的摄像装置的1V期间(1垂直期间)中切换普通扫描与高速扫描的情况进行说明。
图6(a)是表示上文所述的具备有源基板1的摄像装置中被进行普通扫描的部分与被进行高速扫描的部分的图，图6(b)是表示在该情况下所使用的第一时钟信号(GCK1)、第二时钟信号(GCK1B)、第一时钟信号(GCK2)及第二时钟信号(GCK2B)的一例的图。
如图6(a)所图示那样，在相当于上文所述的具备有源基板1的摄像装置的所有扫描信号线的50％的L行以240Hz被进行了高速扫描，相当于所有扫描信号线的10％的M行以60Hz被进行了普通扫描，相当于所有扫描信号线的40％的N行以240Hz被进行了高速扫描的情况下，相当于所有扫描信号线的10％的M行维持高分辨率，并且作为整体的帧速率，能以222Hz的高速帧速率进行扫描动作。
如图6(b)所图示那样，关于第一时钟信号(GCK1)、第二时钟信号(GCK1B)、第一时钟信号(GCK2)及第二时钟信号(GCK2B)，在扫描中途，时钟的驱动时序从高速扫描切换为普通扫描以及从普通扫描切换为高速扫描，切换了2次。
通过使用这种第一时钟信号(GCK1)、第二时钟信号(GCK1B)、第一时钟信号(GCK2)及第二时钟信号(GCK2B)，相当于所有扫描信号线的50％的L行以相邻的2行为单位依次同时成为High状态(有源状态)，相当于所有扫描信号线的10％的M行以1行为单位依次成为High状态(有源状态)，相当于所有扫描信号线的40％的N行以相邻的2行为单位依次同时成为High状态(有源状态)。
如上所述，在上文所述的具备有源基板1的摄像装置中，不仅可进行使扫描信号线依次有源的普通扫描，而且能够使特定的扫描信号线同时有源。
本实施方式中，列举如下情况作为一例进行了说明：相当于所有扫描信号线的50％的L行以相邻的2行为单位依次同时成为High状态(有源状态)，相当于所有扫描信号线的10％的M行以1行为单位依次成为High状态(有源状态)，相当于所有扫描信号线的40％的N行以相邻的2行为单位依次同时成为High状态(有源状态)，但并不限定于此，在有源基板1中，属于2个移位寄存器区块2、3中的多个同一段中的至少一个以上的同一段的每一个的2个移位寄存器4也能以相邻的2个扫描信号线同时成为有源的方式将输出信号输出。
[第二实施方式]
接着，基于图7及图8对本发明的第二实施方式进行说明。本实施方式中，2个移位寄存器区块2、3所具备的各段移位寄存器14、14a具备下拉电路及电容(Cbst)12，在此方面与第一实施方式不同，关于其它方面，如第一实施方式中所说明那样。为了便于说明，对具有与第一实施方式的附图所示的部件相同的功能的部件标注相同的符号，并省略说明。
图7是表示具备下拉电路及电容(Cbst)12的移位寄存器14、14a的概略构成的图。
图7(a)是表示具备利用高电位侧电源(VDD)的电位的DC(Direct Current，直流)下拉电路的移位寄存器14的图。
关于图7(a)所图示的第一晶体管(T1)5、第二晶体管(T2)6、第三晶体管(T3)7及第四晶体管(T4)8，因在第一实施方式中已进行了说明，所以此处省略说明。
移位寄存器14除了具备第一晶体管5、第二晶体管6、第三晶体管7及第四晶体管8以外，还具备构成下拉电路的第五晶体管(T5)9、第六晶体管(T6)10及第七晶体管(T7)11、以及电容(Cbst)12。
第五晶体管9中，栅极电极连接于VX节点(VX)，漏极电极连接于VC节点(VC)，源极电极连接于低电位侧电源(VSS)。
第六晶体管10中，栅极电极及漏极电极连接于高电位侧电源(VDD)，源极电极连接于VX节点(VX)。
第七晶体管11中，栅极电极连接于VC节点(VC)，漏极电极连接于VX节点(VX)，源极电极连接于低电位侧电源(VSS)。
此外，高电位侧电源(VDD)及低电位侧电源(VSS)是在移位寄存器14的动作中成为基准的电压。
第六晶体管10与第七晶体管11是产生输出到VX节点(VX)的VX信号的电路，在该移位寄存器14为非选择状态时，经由第六晶体管10将VX节点(VX)预充电(precharge)至从高电位侧电源(VDD)的电位下降了第六晶体管10的阈值电压的量所得的电压，利用连接着VX节点(VX)的第五晶体管9，将VC节点(VC)始终下拉到低电位侧电源(VSS)的电位电平(level)。
另外，在第四晶体管8、也就是包含连接于该移位寄存器14的扫描信号线的输出节点的下拉用第四晶体管8的栅极电极也连接VX节点(VX)，由此，在该移位寄存器14为非选择状态时所述输出节点始终被下拉到低电位侧电源(VSS)的电位电平。
如上所述，移位寄存器14具备DC下拉电路，由此，在该移位寄存器14为非选择状态时，消除VC节点(VC)浮动(floating)的期间，因此，噪声(noise)耐性提高。也就是说，利用从移位寄存器14的第一输入端子(CKA)输入的时钟信号，可完全阻止VC节点(VC)因耦合(coupling)而上浮，因此，能够抑制移位寄存器14的第一输入端子(CKA)的时钟噪声被输出到连接于该移位寄存器14的扫描信号线。
此外，在该移位寄存器14为选择状态时，如果通过预充电动作对VC节点(VC)充电，那么第七晶体管11将会接通(ON)，而将VX节点(VX)降低到低电位侧电源(VSS)的电位电平附近。此时，输出到VX节点(VX)的电位取决于第六晶体管10与第七晶体管11的比例(ratio)，在本实施方式中，通过相对于第六晶体管10增大第七晶体管11的能力，而在第七晶体管11接通的情况下，将VX节点(VX)降低到低电位侧电源(VSS)的电位电平附近。
图7(b)是表示具备CK下拉电路的移位寄存器14a的图，所述CK下拉电路利用从CKB端子输入的信号。
移位寄存器14a除了具备第一晶体管5、第二晶体管6、第三晶体管7及第四晶体管8以外，还具备构成下拉电路的第五晶体管(T5)9、第六晶体管(T6)10及第七晶体管(T7)11、以及电容(Cbst)12。
第五晶体管9中，栅极电极连接于VX节点(VX)，漏极电极连接于VC节点(VC)，源极电极连接于低电位侧电源(VSS)。
第六晶体管10中，栅极电极及漏极电极连接于移位寄存器14a的第二输入端子(CKB)，源极电极连接于VX节点(VX)。
第七晶体管11中，栅极电极连接于VC节点(VC)，漏极电极连接于VX节点(VX)，源极电极连接于低电位侧电源(VSS)。
第六晶体管10与第七晶体管11是产生输出到VX节点(VX)的VX信号的电路，在该移位寄存器14a为非选择状态时，经由第六晶体管10，将VX节点(VX)预充电至从第二输入端子(CKB)的电位下降了第六晶体管10的阈值电压的量所得的电压，利用连接着VX节点(VX)的第五晶体管9，将VC节点(VC)始终下拉到低电位侧电源(VSS)的电位电平。
另外，在第四晶体管8、也就是包含连接于该移位寄存器14a的扫描信号线的输出节点的下拉用第四晶体管8的栅极电极也连接VX节点(VX)，由此，在该移位寄存器14a为非选择状态时，所述输出节点始终被下拉到低电位侧电源(VSS)的电位电平。
图8是表示具备CK下拉电路的移位寄存器14a的驱动时序图的一例的图。
分别为，图8中的CKA表示第一输入端子的电位，CKB表示第二输入端子的电位，S表示置位端子(S)的电位，OUT表示输出端子的电位，VC表示VC节点的电位，VX表示VX节点的电位，R表示复位端子(R)的电位。
如图中(1)及(2)所图示那样，通过移位寄存器14a具备CK下拉电路，而在该移位寄存器14a为非选择状态时，消除VC节点(VC)浮动的期间，由此，噪声耐性提高。也就是说，利用从移位寄存器14a的第一输入端子(CKA)输入的时钟信号，可完全阻止VC节点(VC)因耦合而上浮的情况，因此，能够抑制移位寄存器14a的第一输入端子(CKA)的时钟噪声被输出到连接于该移位寄存器14a的扫描信号线。
此外，如图中(3)所图示那样，在该移位寄存器14a为选择状态时，如果通过预充电动作对VC节点(VC)充电，那么第七晶体管11将会接通，而将VX节点(VX)降低到低电位侧电源(VSS)的电位电平附近。此时，输出到VX节点(VX)的电位取决于第六晶体管10与第七晶体管11的比例，在本实施方式中，通过相对于第六晶体管10增大第七晶体管11的能力，而在第七晶体管11接通的情况下，将VX节点(VX)降低到低电位侧电源(VSS)的电位电平附近。
此外，如图7(a)及图7(b)所图示那样，移位寄存器14、14a在VC节点(VC)与包含连接于该移位寄存器14、14a的扫描信号线的输出节点之间具备电容(Cbst)12。
电容(Cbst)12作为自举动作时的上推电容发挥作用，因此，上推效率上升，而能够提高驱动力。
另外，在该移位寄存器14、14a的非选择动作时，电容(Cbst)12以使VC节点(VC)的电位稳定的方式发挥作用，利用从该移位寄存器14、14a的第一输入端子(CKA)输入的时钟信号，能够防止VC节点(VC)因耦合而上浮的情况。
此外，在本实施方式中，列举了具备电容(Cbst)12的情况作为一例，但也可以不具备电容(Cbst)12。
[第三实施方式]
接下来，基于图9对本发明的第三实施方式进行说明。本实施方式中，基于CLR信号，将VC节点(VC)及包含连接于移位寄存器24的扫描信号线的输出节点下拉，在该方面与第二实施方式不同，关于其它方面，如第二实施方式中所说明那样。为了便于说明，对具有与第二实施方式的附图所示的部件相同的功能的部件标注相同的符号，并省略说明。
图9是表示基于CLR信号将VC节点(VC)及输出节点下拉的移位寄存器24的概略构成的图，所述输出节点包含连接于该移位寄存器24的扫描信号线。
关于图中所示的第一晶体管(T1)5、第二晶体管(T2)6、第三晶体管(T3)7、第四晶体管(T4)8、第五晶体管(T5)9、第六晶体管(T6)10及第七晶体管(T7)11，由于在第一实施方式及第二实施方式中已进行了说明，所以此处省略说明。
移位寄存器24除了具备第一晶体管5、第二晶体管6、第三晶体管7、第四晶体管8、第五晶体管9、第六晶体管10及第七晶体管11、电容(Cbst)12以外，还具备栅极电极被输入CLR信号的第八晶体管(T8)13及第九晶体管(T9)15。
第八晶体管13中，漏极电极连接于VC节点(VC)，源极电极连接于低电位侧电源(VSS)。
第九晶体管15中，漏极电极连接于包含连接于该移位寄存器24的扫描信号线的输出节点，源极电极连接于低电位侧电源(VSS)。
而且，当CLR信号为High状态时，VC节点(VC)及包含连接于该移位寄存器24的扫描信号线的输出节点被下拉。
根据上述构成，可将移位寄存器24总括地初始化。
另外，在扫描期间的最初，将CLR信号设为High状态，由此能从经初始化的状态开始动作，而能够抑制意外的动作或输出。进而，在扫描期间的最后，将CLR信号设为High状态，由此在扫描期间的最后将移位寄存器24初始化，而进行各节点的电荷释放。因此，可防止因动作暂停时电荷残留而导致的晶体管劣化。
此外，如图9所图示那样，移位寄存器24在VC节点(VC)与包含连接于该移位寄存器24的扫描信号线的输出节点之间具备电容(Cbst)12。
电容(Cbst)12作为自举动作时的上推电容发挥作用，因此，上推效率上升，而能够提高驱动力。
另外，在该移位寄存器24的非选择动作时，电容(Cbst)12以使VC节点(VC)的电位稳定的方式发挥作用，利用从该移位寄存器24的第一输入端子(CKA)输入的时钟信号，能够防止VC节点(VC)因耦合而上浮的情况。
此外，在本实施方式中，列举了具备电容(Cbst)12的情况作为一例，但也可以不具备电容(Cbst)12。
[第四实施方式]
接下来，基于图10对本发明的第四实施方式进行说明。本实施方式中，将移位寄存器34中的第二晶体管26、第三晶体管27、第五晶体管29及第八晶体管23设为双栅结构的晶体管，在该方面与第三实施方式不同，关于其它方面，如第三实施方式中所说明那样。为了便于说明，对具有与第三实施方式的附图所示的部件相同的功能的部件标注相同的符号，并省略说明。
图10是表示一部分晶体管为双栅结构的晶体管的移位寄存器34的概略构成的图。
如图所示，在移位寄存器34中，将第二晶体管(T2a、T2b)26、第三晶体管(T3a、T3b)27、第五晶体管(T5a、T5b)29及第八晶体管(T8a、T8b)23设为双栅结构的晶体管。
此外，所谓双栅结构的晶体管，是将2个晶体管(T2a、T2b)级联(cascading)连接而成的晶体管。
如上所述，在移位寄存器34中，将第二晶体管(T2a、T2b)26、第三晶体管(T3a、T3b)27、第五晶体管(T5a、T5b)29及第八晶体管(T8a、T8b)23设为双栅结构的晶体管，由此，在动作时通过自举使VC节点(VC)升压时，在这些晶体管中，可使施加到源极电极与漏极电极间的电位差(Vds)变为约一半，能够提高耐压。
[第五实施方式]
接下来，基于图11至图14对本发明的第五实施方式进行说明。本实施方式中，移位寄存器块52、53具备移位器(shift)57及缓冲器(buffer)部58，在该方面与第一实施方式至第四实施方式不同，关于其它方面，如第一实施方式至第四实施方式中所说明那样。为了便于说明，对具有与第一实施方式至第四实施方式的附图所示的部件相同的功能的部件标注相同的符号，并省略说明。
图11是表示有源基板51上的栅极驱动器所具备的移位寄存器电路的概略构成的图。
虽省略图示，但在有源基板51中，也和图24所图示的有源基板101同样地，具备半导体层的TFT元件114与驱动连接于TFT元件114的每一个的多条扫描信号线的栅极驱动器形成在同一基板上。
如图11所图示那样，配置在有源基板51上的栅极驱动器(驱动电路)包含2个移位寄存器区块，所述移位寄存器区块具备多段将输出信号输出到所述多条扫描信号线中的一条的移位寄存器54。
而且，2个移位寄存器区块52、53中的同一段的移位寄存器的每一个连接于相邻的N个扫描信号线的每一个。例如，移位寄存器区块52的第N段的移位寄存器54连接于扫描信号线(GLn)，移位寄存器区块53的第N段的移位寄存器54连接于与扫描信号线(GLn)相邻的扫描信号线(GLn+1)，移位寄存器区块52的第N+1段的移位寄存器54连接于扫描信号线(GLn+2)，移位寄存器区块53的第N+1段的移位寄存器54连接于与扫描信号线(GLn+2)相邻的扫描信号线(GLn+3)。
而且，对移位寄存器区块52输入两相时钟(GCK1、GCK1B)、及两相使能信号(GEN1、GEN1B)，对移位寄存器区块53输入两相时钟(GCK2、GCK2B)、及两相使能信号(GEN2、GEN2B)。
在各个移位寄存器区块52、53中，移位寄存器54由级联连接的多个级构成。
在移位寄存器区块52中，例如，作为第N段的移位寄存器54的S信号(输入到置位端子(S)的置位信号)，输入第N－1段的移位寄存器54的Z信号(从Z端子输出的输出信号)，作为第N段的移位寄存器54的R信号(输入到复位端子(R)的复位信号)，输入第N+1段的移位寄存器54的Z信号(从Z端子输出的输出信号)。
另一方面，在移位寄存器区块53中，例如，作为第N段的移位寄存器54的S信号(输入到置位端子(S)的置位信号)，输入第N－1段的移位寄存器54的Z信号(从第二输出端子(Z)输出的输出信号)，作为第N段的移位寄存器54的R信号(输入到复位端子(R)的复位信号)，输入第N+1段的移位寄存器54的Z信号(从第二输出端子(Z)输出的输出信号)。
此外，在移位寄存器区块52中，如果从第N段的移位寄存器54的第一输入端子(CKA)输入第一时钟信号(GCK1)，那么会从第N段的移位寄存器54的第二输入端子(CKB)输入第二时钟信号(GCK1B)，从第N+1段的移位寄存器54的第一输入端子(CKA)输入第二时钟信号(GCK1B)，且从第N+1段的移位寄存器54的第二输入端子(CKB)输入第一时钟信号(GCK1)。
另外，在移位寄存器区块53中，如果从第N段的移位寄存器54的第一输入端子(CKA)输入第一时钟信号(GCK2)，那么会从第N段的移位寄存器54的第二输入端子(CKB)输入第二时钟信号(GCK2B)，从第N+1段的移位寄存器54的第一输入端子(CKA)输入第二时钟信号(GCK2B)，且从第N+1段的移位寄存器54的第二输入端子(CKB)输入第一时钟信号(GCK2)。
图12是表示移位寄存器54的概略构成的图。
如图所示，移位寄存器54具备第一晶体管(T1)5、第二晶体管(T2)6、第三晶体管(T3)7、第四晶体管(T4)8、第五晶体管(T5)55及第六晶体管(T6)56。
而且，第一晶体管5、第二晶体管6、第三晶体管7及第四晶体管8构成移位器57，第五晶体管(T5)55及第六晶体管(T6)56构成缓冲器部58。
第一晶体管5中，漏极电极连接于移位寄存器54的第一输入端子(CKA)，源极电极连接于移位寄存器54的第二输出端子(Z)。
第二晶体管6中，栅极电极及漏极电极连接于移位寄存器54的置位端子(S)，源极电极连接于第一晶体管5的栅极电极。
第三晶体管7中，栅极电极连接于移位寄存器54的复位端子(R)，漏极电极连接于第二晶体管6的源极电极及第一晶体管5的栅极电极，源极电极连接于第一低电位侧电源(VSS1)。
第四晶体管8中，栅极电极连接于移位寄存器54的第二输入端子(CKB)，漏极电极连接于第二输出端子(Z)，源极电极连接于第一低电位侧电源(VSS1)。
第五晶体管55中，栅极电极连接于VC节点(VC)，该VC节点(VC)将第二晶体管6的源极电极及第三晶体管7的漏极电极与第一晶体管5的栅极电极连接，源极电极连接于移位寄存器54的使能端子(PEN)，漏极电极连接于移位寄存器54的输出端子(OUT)。
第六晶体管56中，栅极电极连接于第二输入端子(CKB)，漏极电极连接于输出端子(OUT)，源极电极与第二低电位侧电源(VSS2)连接。
此外，从移位寄存器区块52的第偶数段(第N段)的移位寄存器54的使能端子(PEN)输入使能信号(GEN1)，从第奇数段(第N+1段)的移位寄存器54的使能端子(PEN)输入使能信号(GEN1B)。
而且，从移位寄存器区块53的第偶数段(第N段)的移位寄存器54的使能端子(PEN)输入使能信号(GEN2)，从第奇数段(第N+1段)的移位寄存器54的使能端子(PEN)输入使能信号(GEN2B)。
此外，本实施方式中，第一低电位侧电源(VSS1)设为与第一时钟信号(GCK1)、第二时钟信号(GCK1B)、第一时钟信号(GCK2)及第二时钟信号(GCK2B)的Low电位相同的电压，第二低电位侧电源(VSS2)设为与使能信号(GEN1、GEN1B、GEN2、GEN2B)的Low电位相同的电压。
图13是表示移位寄存器54的驱动时序图的一例的图。
首先，作为前段的第N－1段的移位寄存器54动作，将从第N－1段的移位寄存器54的第二输出端子(Z)输出的输出信号输入到第N段的移位寄存器54的置位端子(S)(参照图中(1))。
然后，如图12所图示那样，连接于置位端子(S)的第二晶体管6由于为二极管连接，所以VC节点(VC)被充电(参照图中(2))。
接着，如果在对图12所图示的第一晶体管5的栅极电极进行充电的状态下第一时钟信号(GCK1)进入到第N段的移位寄存器54的第一输入端子(CKA)，那么通过自举动作，VC节点(VC)被升压而成为高电位(参照图中(3))。
然后，如图13所图示那样，当VC节点(VC)升压到足够高的电压时，将第一时钟信号(GCK1)输出到第N段的移位寄存器54的第二输出端子(Z)(参照图中(4))。
然后，如果在VC节点(VC)成为High状态的期间PEN信号变为High状态，那么经由第五晶体管55从移位寄存器54的输出端子(OUT)、也就是连接于该移位寄存器54的扫描信号线输出PEN信号(从使能端子(PEN)输入的信号)(参照图中A)。另一方面，如果PEN信号变为Low状态，那么连接于该移位寄存器54的扫描信号线也成为Low状态。
然后，因第一时钟信号(GCK1)下降，来自第N段的移位寄存器54的第二输出端子(Z)的输出信号被下拉成Low状态(非有源状态)(参照图中(5))。
之后，将来自移位寄存器区块2中的第N+1段的移位寄存器54的第二输出端子(Z)的输出信号输入到第N段的移位寄存器54的复位端子(R)，VC节点(VC)降低为第一低电位侧电源(VSS1)的电位状态(参照图中(6))。
此外，虽省略图示，但在移位寄存器区块53中，也和所述图13同样地驱动移位寄存器54。
图14(a)是表示移位寄存器区块52的概略构成的图，图14(b)是表示从移位寄存器54的输出端子(OUT)、也就是连接于该移位寄存器54的扫描信号线输出电压振幅及其脉冲宽度经调整后的输出信号的情况的图，图14(c)是表示利用跳过功能，而不从移位寄存器54的输出端子(OUT)、也就是连接于该移位寄存器54的扫描信号线将输出信号输出的情况的图。
如图14(a)所图示那样，在移位寄存器区块52中，如果从第N段的移位寄存器54的移位器部57的第一输入端子(CKA)输入第一时钟信号(GCK1)，那么从第N段的移位寄存器54的移位器部57的第二输入端子(CKB)输入第二时钟信号(GCK1B)，从第N+1段的移位寄存器54的移位器部57的第一输入端子(CKA)输入第二时钟信号(GCK1B)，从第N+1段的移位寄存器54的移位器部57的第二输入端子(CKB)输入第一时钟信号(GCK1)。
而且，从移位寄存器区块52的第偶数段(第N段)的移位寄存器54的缓冲器部58的使能端子(PEN)输入使能信号(GEN1)，从第奇数段(第N+1段)的移位寄存器54的缓冲器部58的使能端子(PEN)输入使能信号(GEN1B)。
在上文所述的第一实施方式至第四实施方式中，无法从移位寄存器的输出端子(OUT)、也就是连接于该移位寄存器的扫描信号线输出电压及脉冲宽度经调整后的输出信号，但在本实施方式中，如图14(b)所图示那样，能够从移位寄存器54的输出端子(OUT)、也就是连接于该移位寄存器54的扫描信号线输出电压振幅及脉冲宽度经调整后的输出信号。
在该情况下，第一时钟信号(GCK1)及第二时钟信号(GCK1B)以恒定电压动作，在充分地确保移位器部57的动作裕度(margin)后，将使能信号(GEN1、GEN1B)设为第一时钟信号(GCK1)的High电压(Vckh)及Low电压(Vckl)，在该情况下，经由第五晶体管55从移位寄存器54的输出端子(OUT)、也就是连接于该移位寄存器54的扫描信号线输出的输出信号的High电压(Vgh)及Low电压(Vgl)分别为Vckl≤High电压(Vgh)≤Vckh及Vckl≤Low电压(Vgl)≤Vckh，在该范围内能够可变地驱动输出信号的电压振幅。此外，成为Low电压(Vgl)≤High电压(Vgh)。
也就是说，从移位寄存器54的输出端子(OUT)、也就是连接于该移位寄存器54的扫描信号线输出的输出信号的电压VGL成为使能信号(GEN1、GEN1B)的电压VGE。
另外，使能信号(GEN1、GEN1B)可根据0μs≤脉冲宽度(twGE)≤时钟信号的脉冲宽度(twCK)来调节它的脉冲宽度(twGE)，所以能够从移位寄存器54的输出端子(OUT)、也就是连接于该移位寄存器54的扫描信号线输出脉冲宽度经调整后的输出信号。
另外，如图12所图示那样，由于扫描信号线的负载未施加给移位寄存器54的第二输出端子(Z)，所以能够更快地驱动移位寄存器54的第二输出端子(Z)的脉冲(pulse)信号的上升、下降，因此，移位动作的动作裕度变大。也就是说，能够进行更高速的扫描，对于应对动态图像等有利。
另外，如图14(c)所图示那样，通过在将使能信号(GEN1、GEN1B)设为断开(off)(Low状态)的状态下只进行移位动作，而不从移位寄存器54的输出端子(OUT)、也就是连接于该移位寄存器54的扫描信号线将输出信号输出便能进行扫描动作、也就是跳过驱动。
因此，在具备有源基板51的摄像装置中，通过进行该跳过驱动，能够只进行特定区域的读出，从而能够实现更高速的扫描。另外，通过跳过驱动，可削减扫描信号线的驱动次数，因此，能够实现低耗电化。
[第六实施方式]
接下来，基于图15至图22对本发明的第六实施方式进行说明。本实施方式中，在有源基板101上设置着以GDM的形式形成的2个栅极驱动器61、63，在该方面与第一实施方式至第五实施方式不同，关于其它方面，如第一实施方式至第五实施方式中所说明那样。为了便于说明，对具有与第一实施方式至第五实施方式的附图所示的部件相同的功能的部件标注相同的符号，并省略说明。
图15是表示在有源基板101上设置着以GDM的形式形成的2个栅极驱动器61、63的摄像装置60的概略构成的图。
摄像装置60具备有源基板101及外部驱动电路66。
有源基板101中具备：2个栅极驱动器61、63，以GDM的形式形成；多条数据信号线(DL1～DLm)；多条扫描信号线(GL1～GLn)；以及多个(m×n个)像素部PIX(摄像单元)，分别对应于这些多条数据信号线(DL1～DLm)与多条扫描信号线(GL1～GLn)的交叉点而设置。
此外，以GDM的形式形成的2个栅极驱动器61、63与多条扫描信号线(GL1～GLn)的两端连接。
具备半导体层的TFT元件114与驱动连接于TFT元件114的每一个的多条扫描信号线(GL1～GLn)的栅极驱动器61、63形成在同一基板上。
此外，分别在以GDM的形式形成的栅极驱动器61中包含移位寄存器电路62，在以GDM的形式形成的栅极驱动器63中包含移位寄存器电路64。
另外，外部驱动电路66具备栅极信号驱动电路67、及数据信号驱动电路68。
栅极信号驱动电路67经由有源基板101所具备的栅极信号用端子140，利用各种控制信号控制栅极驱动器61、63。
数据信号驱动电路68经由有源基板101所具备的数据信号读出端子65，以指定的时序从有源基板101读出信号。
此外，在本实施方式中，列举如下情况作为一例进行说明：像素部PIX包含1344×1280，数据信号线包含1344条即192信道(channel)×7区块。
图16是表示移位寄存器电路62的概略构成的图。
如图所示，左侧的移位寄存器电路62包含具备多段移位寄存器69的8个移位寄存器区块70a、70b、70c、70d、70e、70f、70g、70h。
此外，虽未图示，但右侧的移位寄存器电路64也同样包含具备多段移位寄存器69的8个移位寄存器区块70a、70b、70c、70d、70e、70f、70g、70h。
而且，对各个移位寄存器区块70a、70b、70c、70d、70e、70f、70g、70h输入两相时钟信号、两相使能信号、及1个栅极启动脉冲信号(gate start pulse signal)。
图17是表示移位寄存器区块70a的概略构成的图。
如图所示，移位寄存器区块70a的第N段的移位寄存器69连接于扫描信号线(GLn)，移位寄存器区块70a的第N+1段的移位寄存器69连接于扫描信号线(GLn+8)。
而且，对移位寄存器区块70a输入两相时钟(GCK1、GCK1B)、以及两相使能信号(GEN1、GEN1B)，在移位寄存器区块70a中，移位寄存器69包含级联连接的多个级。
在移位寄存器区块70a中，例如，作为第N段的移位寄存器69的S信号(输入到置位端子(S)的置位信号)，输入第N－1段的移位寄存器69的Z信号(从Z端子输出的输出信号)，作为第N段的移位寄存器69的R信号(输入到复位端子(R)的复位信号)，输入第N+1段的移位寄存器69的Z信号(从Z端子输出的输出信号)。
此外，在移位寄存器区块70a中，如果从第N段的移位寄存器69的第一输入端子(CKA)输入第一时钟信号(GCK1)，那么会从第N段的移位寄存器69的第二输入端子(CKB)输入第二时钟信号(GCK1B)，从第N+1段的移位寄存器69的第一输入端子(CKA)输入第二时钟信号(GCK1B)，从第N+1段的移位寄存器69的第二输入端子(CKB)输入第一时钟信号(GCK1)。
此外，虽省略图示，但关于移位寄存器区块70b、70c、70d、70e、70f、70g、70h也同样。
图18是表示移位寄存器69的概略构成的图。
第一晶体管(T1)71是用来将输出信号输出到移位寄存器69的第二输出端子(Z)的输出晶体管。
第一晶体管(T1)71中，漏极电极连接于第一输入端子(CKA)，栅极电极连接于节点VC(VC)，源极电极连接于移位寄存器69的第二输出端子(Z)。
第二晶体管(T2a、T2b)72具有双栅结构，在栅极电极及源极电极连接着置位端子(S)，漏极电极连接于节点VC(VC)。
第三晶体管(T3a、T3b)73具有双栅结构，栅极电极连接于复位端子(R)，源极电极连接于第一低电位侧电源(VSS1)，漏极电极连接于节点VC(VC)。
此外，第五晶体管(T5a、T5b)75、第六晶体管(T6)76、及第七晶体管(T7)77构成VC节点(VC)的下拉电路，第六晶体管76及第七晶体管77是产生VR信号(输出到VR节点(VR)的信号)的电路。
在该移位寄存器69为非选择状态时，经由第六晶体管76，将VR节点(VR)预充电至由从移位寄存器69的第二输入端子(CKB)输入的信号的电位下降了第六晶体管76的阈值电压的量所得的电压，利用连接VR节点(VR)的第五晶体管75，将VC节点(VC)始终下拉到第一低电位侧电源(VSS1)的电位电平。
另外，为了将连接于移位寄存器69的第二输出端子(Z)的节点及连接于移位寄存器69的输出端子(GOUT)的节点分别下拉，而在第四晶体管(T4)74及第十二晶体管(T12)82的栅极电极也连接VR节点(VR)，由此，在该移位寄存器69为非选择状态时，连接于移位寄存器69的第二输出端子(Z)的节点及连接于移位寄存器69的输出端子(GOUT)的节点始终被下拉到第一低电位侧电源(VSS1)及第二低电位侧电源(VSS2)的电位电平。
第十一晶体管(T11)81是用来将输出信号输出到移位寄存器69的输出端子(GOUT)的输出晶体管。第十一晶体管81中，漏极电极连接于使能端子(PEN)，栅极电极连接于节点VC(VC)，源极电极连接于移位寄存器69的输出端子(GOUT)。
第十二晶体管(T12)82中，在栅极电极连接着节点VR(VR)，在漏极电极连接着移位寄存器69的输出端子(GOUT)，在源极电极连接着第二低电位侧电源(VSS2)。
移位寄存器69的第二输出端子(Z)分别连接于下段的置位端子(S)及前段的复位端子(R)，进行置位动作及复位动作。
另外，本实施方式中，第一低电位侧电源(VSS1)设为与时钟信号的Low电位相同的电压，第二低电位侧电源(VSS2)设为与使能信号(GEN1、GEN1B)的Low电位相同的电压。
此外，第八晶体管(T8a、T8b)78、第九晶体管(T9)79、第十晶体管(T10)80、及第十三晶体管(T13)83分别在CLR信号变为High时，将VC节点(VC)、移位寄存器69的第二输出端子(Z)、VR节点(VR)及移位寄存器69的输出端子(GOUT)下拉(初始化)。
图19是表示摄像装置60中的能够驱动的扫描方法的一例的图。
图19(a)图示出使摄像装置60的所有扫描信号线进行普通扫描的情况，图19(b)图示出使摄像装置60的所有扫描信号线以相邻的2行为单位进行高速扫描的情况，图19(c)图示出摄像装置60的所有扫描信号线的一部分以相邻的8行为单位或以相邻的4行为单位进行高速扫描且摄像装置60的所有扫描信号线的一部分以1行为单位进行普通扫描的情况。
图20是图19(a)所图示的使摄像装置60的所有扫描信号线进行普通扫描的情况下的时序图的一例。
对移位寄存器区块70a、70b、70c、70d、70e、70f、70g、70h的每一个，设置1H期间而依次输入栅极启动脉冲信号(GSP1至GSP8)，通过依次输入第一时钟信号(GCK1至GCK8)及第二时钟信号(GCK1B至GCK8B)，而将从各个移位寄存器69的第二输出端子(Z)输出的Z1至Z1280的输出信号依次选择为High状态。
在Z1至Z1280的输出信号依次成为High状态的期间中，将使能信号(GEN1、GEN1B至GEN8、GEN8B)以各自的时序设为High，由此，扫描信号线(GL1至GL1280)依次输出变为High状态的输出信号。
此外，第一时钟信号(GCK1至GCK8)及第二时钟信号(GCK1B至GCK8B)为分别相位相反的信号输入，相对于此，使能信号(GEN1、GEN1B至GEN8、GEN8B)是以分别不同时成为High状态的方式受到控制。
以如上方式，在摄像装置60中，可一边使所有扫描信号线进行普通扫描一边进行所有像素部PIX的读出。
图21是图19(b)所图示的使摄像装置60的所有扫描信号线以相邻的2行为单位进行高速扫描的情况下的时序图的一例。
如图所示，对移位寄存器区块70a、70b、70c、70d、70e、70f、70g、70h的每一个，使所要输入的输入时钟信号以GCK1＝GCK2、GCK1B＝GCK2B、GCK3＝GCK4、GCK3B＝GCK4B、GCK5＝GCK6、GCK5B＝GCK6B、GCK7＝GCK8及GCK7B＝GCK8B的方式同步并予以驱动，由此，能以扫描信号线的相邻的2行为单位同时进行选择。即便GCK信号的动作频率或1H期间的长度相同，也以2条为单位选择扫描信号线，因此，1垂直期间变为一半，它的动作频率成为2倍。
通过以这种方式驱动摄像装置60，可使分辨率为一半，但使帧速率为2倍。
以如上方式，在摄像装置60中，可一边以2条为单位对所有扫描信号线进行扫描，一边进行所有像素部PIX的读出。
图22是图19(c)所图示的摄像装置60的所有扫描信号线的一部分以相邻的8行为单位或以相邻的4行为单位进行高速扫描，且摄像装置60的所有扫描信号线的另一部分以1行为单位进行普通扫描的情况下的时序图的一例。
此外，在该情况下，对以8行为单位或以4行为单位进行高速扫描的部分，不进行读出，对以1行为单位进行普通扫描的部分，进行读出。
另外，如图所示，关于第一时钟信号(GCK1至GCK8)及第二时钟信号(GCK1B至GCK8B)，在扫描中途，时钟的驱动时序从以8行为单位的高速扫描切换为以4行为单位的高速扫描，从以4行为单位的高速扫描切换为以1行为单位的普通扫描，且从以1行为单位的普通扫描切换为以8行为单位的高速扫描。
如图所示，对于以8行为单位进行高速扫描的部分，对移位寄存器区块70a、70b、70c、70d、70e、70f、70g、70h的每一个，使所要输入的输入时钟信号以GCK1＝GCK2＝GCK3＝GCK4＝GCK5＝GCK6＝GCK7＝GCK8、GCK1B＝GCK2B＝GCK3B＝GCK4B＝GCK5B＝GCK6B＝GCK7B＝GCK8B的方式同步并予以驱动，由此，能以8行为单位同时进行选择。
另外，如图所示，对于以4行为单位进行高速扫描的部分(GL617～620)，对移位寄存器区块70a、70b、70c、70d的每一个，使所要输入的输入时钟信号以GCK1＝GCK2＝GCK3＝GCK4、GCK1B＝GCK2B＝GCK3B＝GCK4B的方式同步并予以驱动，由此，能以4行为单位同时进行选择。
此外，关于以1行为单位的普通扫描，由于上文中已进行了叙述(参照图20)，所以此处省略说明。
对以8行为单位或以4行为单位进行高速扫描的部分，不进行读出动作，而只进行扫描。另外，此时将像素部PIX的电荷释放而进行初始化。
另一方面，对以1行为单位进行普通扫描的部分，以与普通扫描相同的方式进行读出动作。
如上所述，在摄像装置60中，可不针对指定的区域一边进行高速扫描一边进行读出动作，而只对指定的区域一边进行普通扫描一边进行读出动作。
[第七实施方式]
接下来，基于图23对本发明的第七实施方式进行说明。本实施方式中，有源基板所具备的半导体层为氧化物半导体层，在该方面与第一实施方式至第六实施方式不同，关于其它方面，如第一实施方式至第六实施方式中所说明那样。为了便于说明，对具有与第一实施方式至第六实施方式的附图所示的部件相同的功能的部件标注相同的符号，并省略说明。
氧化物半导体层例如为In-Ga-Zn-O系半导体层。氧化物半导体层例如包含In-Ga-Zn-O系半导体层。此处，In-Ga-Zn-O系半导体层是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，且In、Ga及Zn的比率(组成比)并无特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等情况。在本实施方式中，列举以1：1：1的比率包含例如In、Ga及Zn的In-Ga-Zn-O系半导体层的情况作为一例进行说明。
图23是表示具备作为氧化物半导体层的In-Ga-Zn-O系半导体层的晶体管的特性的图。
具有In-Ga-Zn-O系半导体层的晶体管由于具有高迁移率(与具有a-Si半导体层的晶体管相比超过20倍)及低漏电流(与具有a-Si半导体层的晶体管相比未达千分之一)，所以能优选地用作栅极驱动器所具备的驱动晶体管或像素部PIX所具备的像素晶体管。
此外，如果使用具有In-Ga-Zn-O系半导体层的晶体管，那么将能够大幅度地削减摄像装置的耗电。
另外，In-Ga-Zn-O系半导体层即可为非晶质(amorphous)，也可以包含晶质部分，而具有结晶性。作为晶质In-Ga-Zn-O系半导体层，优选为c轴大致垂直于层面地取向的晶质In-Ga-Zn-O系半导体层。关于这种In-Ga-Zn-O系半导体层的结晶结构，例如，在日本专利特开2012-134475号公报中进行了公开。
另外，作为氧化物半导体层，也可以包含其它氧化物半导体层来代替In-Ga-Zn-O系半导体层。例如也可以包含Zn-O系半导体层(ZnO)、In-Zn-O系半导体层(IZO(注册商标))、Zn-Ti-O系半导体层(ZTO)、Cd-Ge-O系半导体层、Cd-Pb-O系半导体层、CdO(氧化镉)系半导体层、Mg-Zn-O系半导体层、In-Sn-Zn-O系半导体层(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O系半导体层等。
[总结]
本发明的形态1的有源基板的特征在于：在同一基板上形成有具备半导体层的多个开关元件、以及驱动连接于所述开关元件的每一个的多条扫描信号线的驱动电路，且所述驱动电路包含N(N是2以上的自然数)个移位寄存器区块，所述移位寄存器区块具备多段将输出信号输出到所述多条扫描信号线中的一条的移位寄存器，所述N个移位寄存器区块中的同一段的N个移位寄存器的每一个连接于相邻的N个扫描信号线的每一个，且属于所述N个移位寄存器区块中的多个同一段中的至少一个以上的同一段的每一个的N个移位寄存器以所述相邻的N个扫描信号线中的2个以上同时成为有源的方式将输出信号输出。
根据所述构成，在所述驱动电路中，属于所述N个移位寄存器区块中的多个同一段中的至少一个以上的同一段的每一个的N个移位寄存器以所述相邻的N个扫描信号线中的2个以上同时成为有源的方式将输出信号输出，因此，即便为在同一基板上形成有具备半导体层的多个开关元件、以及驱动连接于所述开关元件的每一个的多条扫描信号线的驱动电路的有源基板，也可实现能够进行使特定的扫描信号线同时有源的高速扫描(high-speedscan)的有源基板。
本发明的形态2的有源基板是根据所述形态1，其中优选为：对所述N个移位寄存器区块的每一个输入时钟信号，所述同一段的N个移位寄存器的每一个基于所述时钟信号输出所述输出信号，以所述相邻的N个扫描信号线中的2个以上同时成为有源的方式将输出信号输出的情况下对所述N个移位寄存器区块的每一个输入的时钟信号的频率比以所述相邻的N个扫描信号线逐个依次成为有源的方式将输出信号输出的情况下对所述N个移位寄存器区块的每一个输入的时钟信号的频率高。
根据所述构成，能够实现所述扫描信号线的高速扫描(high-speed scan)。
本发明的形态3的有源基板是根据所述形态2，其中也可以在1垂直期间中，至少改变一次对所述N个移位寄存器区块的每一个输入的时钟信号的频率。
根据所述构成，能够切换扫描(scan)速度。
本发明的形态4的有源基板是根据所述形态1至形态3中任一项，其也可以为如下构成：对所述N个移位寄存器区块的每一个输入2种以上不同的时钟信号，且对所述N个移位寄存器区块的每一个供给所述2种以上不同的时钟信号的配线相互电分离。
根据所述构成，可实现能够进行使特定的扫描信号线同时有源的高速扫描(high-speed scan)的有源基板。
本发明的形态5的有源基板是根据所述形态4，其也可以为如下构成：对所述N个移位寄存器区块的每一个输入互不相同的第一时钟信号与第二时钟信号，对所述N个移位寄存器区块的每一个中的前段的移位寄存器的第一输入端子输入所述第二时钟信号，对第二输入端子输入所述第一时钟信号，且对所述前段的移位寄存器的下一段的移位寄存器即当前段的移位寄存器的第一输入端子输入所述第一时钟信号，对第二输入端子输入所述第二时钟信号。
根据所述构成，使用2×N个时钟信号，可实现能够进行使特定的扫描信号线同时有源的高速扫描(high-speed scan)的有源基板。
本发明的形态6的有源基板是根据所述形态1至形态5中任一项，其也可以为如下构成：所述移位寄存器具备第一、第二、第三及第四晶体管，所述第一晶体管中，漏极电极连接于所述移位寄存器的第一输入端子，源极电极连接于与所述多条扫描信号线中的任一条连接的所述移位寄存器的输出端子，所述第二晶体管中，栅极电极及漏极电极连接于所述移位寄存器的置位端子，源极电极连接于所述第一晶体管的栅极电极，所述第三晶体管中，栅极电极连接于所述移位寄存器的复位端子，漏极电极连接于所述第二晶体管的源极电极及所述第一晶体管的栅极电极，源极电极连接于低电位侧电源，所述第四晶体管中，栅极电极连接于所述移位寄存器的第二输入端子，漏极电极连接于所述输出端子，源极电极与所述低电位侧电源连接，且对所述置位端子输入前段的移位寄存器的输出信号，且
对所述第一输入端子输入互不相同的第一时钟信号与第二时钟信号中的一时钟信号，对所述第二输入端子输入所述互不相同的第一时钟信号与第二时钟信号中的另一时钟信号。
根据所述构成，使用包含第一、第二、第三及第四晶体管的移位寄存器，可实现能够进行使特定的扫描信号线同时有源的高速扫描(high-speed scan)的有源基板。
本发明的形态7的有源基板是根据所述形态6，其也可以为如下构成：对所述N个移位寄存器区块的每一个中的当前段的移位寄存器的复位端子输入所述当前段的移位寄存器的下一段的移位寄存器即后段的移位寄存器的输出信号。
根据所述构成，所述N个移位寄存器区块的每一个中的当前段的移位寄存器通过后段的移位寄存器而复位。
本发明的形态8的有源基板是根据所述形态6或形态7，其也可以为如下构成：在从所述输出端子将输出信号输出的期间以外的期间中，所述输出端子经由所述第四晶体管与所述低电位侧电源连接。
根据所述构成，可实现提高了噪声耐性的有源基板。
本发明的形态9的有源基板是根据所述形态6至形态8中任一项，其也可以为如下构成：在从所述输出端子将输出信号输出的期间以外的期间中，第一节点与所述低电位侧电源连接，所述第一节点将所述第二晶体管的源极电极及所述第三晶体管的漏极电极与所述第一晶体管的栅极电极连接。
根据所述构成，可实现提高了噪声耐性的有源基板。
本发明的形态10的有源基板是根据所述形态6至形态9中任一项，其也可以为如下构成：第一节点及第二节点与所述低电位侧电源连接，所述第一节点是基于清除(clear)信号，将所述第二晶体管的源极电极及所述第三晶体管的漏极电极与所述第一晶体管的栅极电极连接，所述第二节点与所述输出端子连接。
根据所述构成，可将移位寄存器总括地初始化。另外，在扫描期间的最初，将清除信号设为High状态，由此，能够从经初始化的状态开始动作，可抑制意外的动作或输出。
本发明的形态11的有源基板是根据所述形态6至形态10中任一项，其也可以为如下构成：在第一节点与第二节点之间具备电容元件，所述第一节点将所述第二晶体管的源极电极及所述第三晶体管的漏极电极与所述第一晶体管的栅极电极连接，所述第二节点与所述输出端子连接。
根据所述构成，由于电容元件作为自举动作时的上推电容发挥作用，所以上推效率上升，而能够提高驱动力。
另外，在该移位寄存器的非选择动作时，电容元件以使第一节点的电位稳定的方式发挥作用，利用从该移位寄存器的第一输入端子输入的时钟信号，能够防止第一节点因耦合而上浮的情况。
本发明的形态12的有源基板是根据所述形态6至形态11中任一项，其中所述第二晶体管及所述第三晶体管的至少一晶体管也可以是双栅结构的晶体管。
根据所述构成，可实现提高了耐压的有源基板。
本发明的形态13的有源基板是根据所述形态1至形态5中任一项，其也可以为如下构成：所述移位寄存器具备第一、第二、第三、第四、第五及第六晶体管，所述第一晶体管中，漏极电极连接于所述移位寄存器的第一输入端子，源极电极连接于所述移位寄存器的第二输出端子，所述第二晶体管中，栅极电极及漏极电极连接于所述移位寄存器的置位端子，源极电极连接于所述第一晶体管的栅极电极，所述第三晶体管中，栅极电极连接于所述移位寄存器的复位端子，漏极电极连接于所述第二晶体管的源极电极及所述第一晶体管的栅极电极，源极电极连接于第一低电位侧电源，所述第四晶体管中，栅极电极连接于所述移位寄存器的第二输入端子，漏极电极连接于所述第二输出端子，源极电极与所述第一低电位侧电源连接，所述第五晶体管中，栅极电极连接于第一节点，所述第一节点将所述第二晶体管的源极电极及所述第三晶体管的漏极电极与所述第一晶体管的栅极电极连接，源极电极连接于所述移位寄存器的使能端子，漏极电极连接于所述移位寄存器的输出端子，所述第六晶体管中，栅极电极连接于所述第二输入端子，漏极电极连接于所述输出端子，源极电极与第二低电位侧电源连接，且对所述置位端子输入来自前段的移位寄存器的第二输出端子的输出信号，对所述复位端子输入来自后段的移位寄存器的第二输出端子的输出信号，对所述使能端子输入使能信号，对所述第一输入端子输入互不相同的第一时钟信号与第二时钟信号中的一时钟信号，对所述第二输入端子输入所述互不相同的第一时钟信号与第二时钟信号中的另一时钟信号。
根据所述构成，使用包含第一、第二、第三、第四、第五及第六晶体管的移位寄存器，可实现能够进行使特定的扫描信号线同时有源的高速扫描(high-speed scan)的有源基板。
本发明的形态14的有源基板是根据所述形态13，其中也可以为，相比所述第一时钟信号及所述第二时钟信号的脉冲宽度来说，从所述移位寄存器的输出端子输出的输出信号的脉冲宽度较窄。
根据所述构成，可实现从所述移位寄存器的输出端子输出的输出信号的脉冲宽度比所述第一时钟信号及所述第二时钟信号的脉冲宽度窄的有源基板。
本发明的形态15的有源基板是根据所述形态13，其中也可以为，相比所述第一时钟信号及所述第二时钟信号的电压振幅来说，从所述移位寄存器的输出端子输出的输出信号的电压振幅较小。
根据所述构成，可实现从所述移位寄存器的输出端子输出的输出信号的电压振幅比所述第一时钟信号及所述第二时钟信号的电压振幅小的有源基板。
本发明的形态16的有源基板是根据所述形态13，其也可以为如下构成：对所述多条扫描信号线的一部分输出所述输出信号，不对所述多条扫描信号线的剩余部分输出所述输出信号。
根据所述构成，就所述多条扫描信号线的一部分来说，可不输出所述输出信号而只进行跳过。
本发明的形态17的有源基板是根据所述形态1至形态16中任一项，其中所述多个开关元件的每一个所具备的半导体层及所述移位寄存器的每一个的晶体管所具备的半导体层也可以为氧化物半导体层。
根据所述构成，能够大幅度地削减耗电。
本发明的形态18的有源基板是根据所述形态17，其也可以为如下构成：所述氧化物半导体层含有铟、镓及锌。
根据所述构成，能够大幅度地削减耗电。
本发明的形态19的有源基板是根据所述形态18，其中所述氧化物半导体层的至少一部分也可以为晶质。
根据所述构成，能够大幅度地削减耗电。
本发明的形态20的摄像装置也可以为如下构成：具备根据所述形态1至形态19中任一项所记载的有源基板、以及读出电路，在所述有源基板，呈矩阵状配置着摄像单元，所述摄像单元包含具备所述开关元件且产生基于所入射的光的光量的电信号的传感器元件，当所述扫描信号线成为有源时，读出连接于所述扫描信号线的摄像单元的数据的所述读出电路将连接于所述多条扫描信号线中的至少一部分的摄像单元的数据读出。
根据所述构成，可实现能够将连接于所述多条扫描信号线中的至少一部分的摄像单元的数据读出的摄像装置。
[附注事项]
本发明并不限定于上文所述的各实施方式，可在技术方案所示的范围内进行各种变更，将在不同的实施方式中分别公开的技术手段适当组合而获得的实施方式也包含在本发明的技术范围内。进而，通过将在各实施方式中分别公开的技术手段组合，可形成新的技术特征。
工业上的可利用性
本发明可利用于将驱动扫描信号线的驱动电路单片地形成在基板上而成的有源基板及具备所述有源基板的摄像装置。
符号说明
1 有源基板
2 移位寄存器区块
3 移位寄存器区块
4 移位寄存器
5 第一晶体管
6 第二晶体管
7 第三晶体管
8 第四晶体管
9 第五晶体管
10 第六晶体管
11 第七晶体管
12 电容(电容元件)
13 第八晶体管
14 移位寄存器
14a 移位寄存器
15 第九晶体管
23 第八晶体管(双栅结构的晶体管)
24 移位寄存器
26 第二晶体管(双栅结构的晶体管)
27 第三晶体管(双栅结构的晶体管)
29 第五晶体管(双栅结构的晶体管)
34 移位寄存器
54 移位寄存器
55 第五晶体管
56 第六晶体管
57 移位器部
58 缓冲器部
60 摄像装置
61 栅极驱动器(驱动电路)
62 移位寄存器电路
63 栅极驱动器(驱动电路)
64 移位寄存器电路
68 数据信号驱动电路(读出电路)
69 移位寄存器
70a～70h 移位寄存器区块
71 第一晶体管
72 第二晶体管(双栅结构的晶体管)
73 第三晶体管(双栅结构的晶体管)
74 第四晶体管
75 第五晶体管(双栅结构的晶体管)
76 第六晶体管
77 第七晶体管
78 第八晶体管(双栅结构的晶体管)
79 第九晶体管
80 第十晶体管
81 第十一晶体管
82 第十二晶体管
83 第十三晶体管
114 TFT元件(开关元件)
115 光电二极管(传感器元件)
S 置位端子
R 复位端子
CKA 第一输入端子
CKB 第二输入端子
VC VC节点(第一节点)
OUT 输出端子
VX VX节点(第二节点)
VSS 低电位侧电源
VDD 高电位侧电源
CLR CLR信号(清除信号)
VSS1 第一低电位侧电源
VSS2 第二低电位侧电源
Z 第二输出端子
PEN 使能端子
twCK 时钟信号的脉冲宽度
twGE 使能信号的脉冲宽度
VGE 使能信号的电压振幅
VGL 输出信号的电压振幅
GLn 扫描信号线
DLm 数据信号线
PIX 像素部
GOUT 输出端子

Claims (20)

1.一种有源基板，其在同一基板上形成有具备半导体层的多个开关元件、以及驱动连接于所述开关元件的每一个的多条扫描信号线的驱动电路，其特征在于：
所述驱动电路包含N(N是2以上的自然数)个移位寄存器区块，所述移位寄存器区块具备多段将输出信号输出到所述多条扫描信号线中的一条的移位寄存器，
所述N个移位寄存器区块中的同一段的N个移位寄存器的每一个连接于相邻的N个扫描信号线的每一个，
属于所述N个移位寄存器区块中的多个同一段中的至少一个以上的同一段的每一个的N个移位寄存器以所述相邻的N个扫描信号线中的2个以上同时成为有源的方式，将输出信号输出。
2.根据权利要求1所述的有源基板，其特征在于：
对所述N个移位寄存器区块的每一个输入时钟信号，
所述同一段的N个移位寄存器的每一个基于所述时钟信号输出所述输出信号，
以所述相邻的N个扫描信号线中的2个以上同时成为有源的方式将输出信号输出的情况下对所述N个移位寄存器区块的每一个输入的时钟信号的频率比以所述相邻的N个扫描信号线逐一依次成为有源的方式将输出信号输出的情况下对所述N个移位寄存器区块的每一个输入的时钟信号的频率高。
3.根据权利要求2所述的有源基板，其特征在于：
在1垂直期间中，至少改变一次对所述N个移位寄存器区块的每一个输入的时钟信号的频率。
4.根据权利要求1至3中任一项所述的有源基板，其特征在于：
对所述N个移位寄存器区块的每一个输入2种以上不同的时钟信号，且
对所述N个移位寄存器区块的每一个供给所述2种以上不同的时钟信号的配线相互电分离。
5.根据权利要求4所述的有源基板，其特征在于：
对所述N个移位寄存器区块的每一个输入互不相同的第一时钟信号与第二时钟信号，
对所述N个移位寄存器区块的每一个中的前段的移位寄存器的第一输入端子输入所述第二时钟信号，对第二输入端子输入所述第一时钟信号，
对所述前段的移位寄存器的下一段的移位寄存器即当前段的移位寄存器的第一输入端子输入所述第一时钟信号，对第二输入端子输入所述第二时钟信号。
6.根据权利要求1至3中任一项所述的有源基板，其特征在于：
所述移位寄存器具备第一、第二、第三及第四晶体管，
所述第一晶体管中，漏极电极连接于所述移位寄存器的第一输入端子，源极电极连接于与所述多条扫描信号线中的任一条连接的所述移位寄存器的输出端子，
所述第二晶体管中，栅极电极及漏极电极连接于所述移位寄存器的置位端子，源极电极连接于所述第一晶体管的栅极电极，
所述第三晶体管中，栅极电极连接于所述移位寄存器的复位端子，漏极电极连接于所述第二晶体管的源极电极及所述第一晶体管的栅极电极，源极电极连接于低电位侧电源，
所述第四晶体管中，栅极电极连接于所述移位寄存器的第二输入端子，漏极电极连接于所述输出端子，源极电极与所述低电位侧电源连接，且
对所述置位端子输入前段的移位寄存器的输出信号，
对所述第一输入端子输入互不相同的第一时钟信号与第二时钟信号中的一时钟信号，对所述第二输入端子输入所述互不相同的第一时钟信号与第二时钟信号中的另一时钟信号。
7.根据权利要求6所述的有源基板，其特征在于：
对所述N个移位寄存器区块的每一个中的当前段的移位寄存器的复位端子输入所述当前段的移位寄存器的下一段的移位寄存器即后段的移位寄存器的输出信号。
8.根据权利要求6所述的有源基板，其特征在于：
在从所述输出端子将输出信号输出的期间以外的期间中，所述输出端子经由所述第四晶体管与所述低电位侧电源连接。
9.根据权利要求6所述的有源基板，其特征在于：
在从所述输出端子将输出信号输出的期间以外的期间中，
将所述第二晶体管的源极电极及所述第三晶体管的漏极电极与所述第一晶体管的栅极电极连接的第一节点与所述低电位侧电源连接。
10.根据权利要求6所述的有源基板，其特征在于：
基于清除信号，
将所述第二晶体管的源极电极及所述第三晶体管的漏极电极与所述第一晶体管的栅极电极连接的第一节点、以及
与所述输出端子连接的第二节点与所述低电位侧电源连接。
11.根据权利要求6所述的有源基板，其特征在于：
在第一节点与第二节点之间具备电容元件，所述第一节点将所述第二晶体管的源极电极及所述第三晶体管的漏极电极与所述第一晶体管的栅极电极连接，所述第二节点与所述输出端子连接。
12.根据权利要求6所述的有源基板，其特征在于：
所述第二晶体管及所述第三晶体管中的至少一晶体管是双栅结构的晶体管。
13.根据权利要求1至3中任一项所述的有源基板，其特征在于：
所述移位寄存器具备第一、第二、第三、第四、第五及第六晶体管，
所述第一晶体管中，漏极电极连接于所述移位寄存器的第一输入端子，源极电极连接于所述移位寄存器的第二输出端子，
所述第二晶体管中，栅极电极及漏极电极连接于所述移位寄存器的置位端子，源极电极连接于所述第一晶体管的栅极电极，
所述第三晶体管中，栅极电极连接于所述移位寄存器的复位端子，漏极电极连接于所述第二晶体管的源极电极及所述第一晶体管的栅极电极，源极电极连接于第一低电位侧电源，
所述第四晶体管中，栅极电极连接于所述移位寄存器的第二输入端子，漏极电极连接于所述第二输出端子，源极电极连接于所述第一低电位侧电源，
所述第五晶体管中，栅极电极连接于第一节点，所述第一节点将所述第二晶体管的源极电极及所述第三晶体管的漏极电极与所述第一晶体管的栅极电极连接，源极电极连接于所述移位寄存器的使能端子，漏极电极连接于所述移位寄存器的输出端子，
所述第六晶体管中，栅极电极连接于所述第二输入端子，漏极电极连接于所述输出端子，源极电极与第二低电位侧电源连接，且
对所述置位端子输入来自前段的移位寄存器的第二输出端子的输出信号，
对所述复位端子输入来自后段的移位寄存器的第二输出端子的输出信号，
对所述使能端子输入使能信号，且
对所述第一输入端子输入互不相同的第一时钟信号与第二时钟信号中的一时钟信号，对所述第二输入端子输入所述互不相同的第一时钟信号与第二时钟信号中的另一时钟信号。
14.根据权利要求13所述的有源基板，其特征在于：
相比所述第一时钟信号及所述第二时钟信号的脉冲宽度来说，从所述移位寄存器的输出端子输出的输出信号的脉冲宽度较窄。
15.根据权利要求13所述的有源基板，其特征在于：
相比所述第一时钟信号及所述第二时钟信号的电压振幅来说，从所述移位寄存器的输出端子输出的输出信号的电压振幅较小。
16.根据权利要求13所述的有源基板，其特征在于：
对所述多条扫描信号线的一部分输出所述输出信号，
不对所述多条扫描信号线的剩余部分输出所述输出信号。
17.根据权利要求1至3中任一项所述的有源基板，其特征在于：
所述多个开关元件的每一个所具备的半导体层及所述移位寄存器的每一个的晶体管所具备的半导体层是氧化物半导体层。
18.根据权利要求17所述的有源基板，其特征在于：
所述氧化物半导体层含有铟、镓及锌。
19.根据权利要求18所述的有源基板，其特征在于：
所述氧化物半导体层的至少一部分为晶质。
20.一种摄像装置，其具备根据所述权利要求1至19中任一项所述的有源基板、以及读出电路，其特征在于：
在所述有源基板，呈矩阵状配置着摄像单元，所述摄像单元包含具备所述开关元件且产生基于所入射的光的光量的电信号的传感器元件，
当所述扫描信号线成为有源时，读出连接于所述扫描信号线的摄像单元的数据的所述读出电路将连接于所述多条扫描信号线中的至少一部分的摄像单元的数据读出。
CN201780020317.3A 2016-03-30 2017-03-23 有源基板及摄像装置 Active CN108886595B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-067246 2016-03-30
JP2016067246 2016-03-30
PCT/JP2017/011574 WO2017170072A1 (ja) 2016-03-30 2017-03-23 アクティブ基板及び撮像装置

Publications (2)

Publication Number Publication Date
CN108886595A CN108886595A (zh) 2018-11-23
CN108886595B true CN108886595B (zh) 2020-09-08

Family

ID=59964397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780020317.3A Active CN108886595B (zh) 2016-03-30 2017-03-23 有源基板及摄像装置

Country Status (4)

Country Link
US (1) US10341582B2 (zh)
JP (1) JP6615986B2 (zh)
CN (1) CN108886595B (zh)
WO (1) WO2017170072A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446200B2 (en) 2018-03-19 2019-10-15 Micron Technology, Inc. Memory device with configurable input/output interface
DE112021008527T5 (de) * 2021-12-21 2024-10-24 Boe Technology Group Co., Ltd. Schieberegister, Abtasttreiberschaltung und Anzeigesubstrat

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198956A (ja) * 2001-12-21 2003-07-11 Canon Inc 撮像装置及びその制御方法
US6627896B1 (en) * 1999-07-27 2003-09-30 Canon Kabushiki Kaisha Image sensing apparatus
CN1534583A (zh) * 2003-03-31 2004-10-06 京东方显示器科技公司 液晶驱动装置
CN1648972A (zh) * 2004-01-28 2005-08-03 夏普株式会社 触发器、移位寄存器、及有源矩型显示装置
CN101939777A (zh) * 2008-02-19 2011-01-05 夏普株式会社 显示装置及显示装置的驱动方法
WO2011080936A1 (ja) * 2009-12-28 2011-07-07 シャープ株式会社 シフトレジスタ
CN102598104A (zh) * 2009-10-28 2012-07-18 夏普株式会社 有源矩阵基板、液晶面板、液晶显示装置、液晶显示单元、电视接收机
JP2015100711A (ja) * 2013-11-27 2015-06-04 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ｘ線検出器、ｘ線映像装置及び制御方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627896B1 (en) * 1999-07-27 2003-09-30 Canon Kabushiki Kaisha Image sensing apparatus
JP2003198956A (ja) * 2001-12-21 2003-07-11 Canon Inc 撮像装置及びその制御方法
CN1534583A (zh) * 2003-03-31 2004-10-06 京东方显示器科技公司 液晶驱动装置
CN1648972A (zh) * 2004-01-28 2005-08-03 夏普株式会社 触发器、移位寄存器、及有源矩型显示装置
CN101939777A (zh) * 2008-02-19 2011-01-05 夏普株式会社 显示装置及显示装置的驱动方法
CN102598104A (zh) * 2009-10-28 2012-07-18 夏普株式会社 有源矩阵基板、液晶面板、液晶显示装置、液晶显示单元、电视接收机
WO2011080936A1 (ja) * 2009-12-28 2011-07-07 シャープ株式会社 シフトレジスタ
JP2015100711A (ja) * 2013-11-27 2015-06-04 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ｘ線検出器、ｘ線映像装置及び制御方法

Also Published As

Publication number Publication date
US20190116324A1 (en) 2019-04-18
JP6615986B2 (ja) 2019-12-04
JPWO2017170072A1 (ja) 2018-12-27
WO2017170072A1 (ja) 2017-10-05
CN108886595A (zh) 2018-11-23
US10341582B2 (en) 2019-07-02

Similar Documents

Publication Publication Date Title
KR100847092B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
JP4990034B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
KR101310004B1 (ko) 주사 신호선 구동 회로 및 그것을 구비한 표시 장치
KR100838649B1 (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
US11227524B2 (en) Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device
US8531376B2 (en) Bootstrap circuit, and shift register, scanning circuit, display device using the same
US7852303B2 (en) Liquid crystal display and drive circuit thereof
KR100207299B1 (ko) 화상 표시 장치 및 주사 회로
US7499518B2 (en) Shift register and image display apparatus containing the same
KR100838653B1 (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
US8982015B2 (en) Shift register and active matrix device
EP2186097B1 (en) Shift register, display driver and display
KR102040648B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
US9147370B2 (en) Image display apparatus
US6989810B2 (en) Liquid crystal display and data latch circuit
US10706803B2 (en) Shift register circuit
US20100007598A1 (en) Shift register
CN110782940B (zh) 移位寄存单元、栅极驱动电路、阵列基板及显示装置
CN110415659B (zh) 显示装置
US20210366352A1 (en) Gate Driver Circuit, Display Device and Driving Method
CN108886595B (zh) 有源基板及摄像装置
JP2007242129A (ja) シフトレジスタ回路およびそれを備える画像表示装置
US10796659B2 (en) Display device and method for driving the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant