CN112365857A - 驱动电路、显示面板以及显示装置 - Google Patents

驱动电路、显示面板以及显示装置 Download PDF

Info

Publication number
CN112365857A
CN112365857A CN202011412356.8A CN202011412356A CN112365857A CN 112365857 A CN112365857 A CN 112365857A CN 202011412356 A CN202011412356 A CN 202011412356A CN 112365857 A CN112365857 A CN 112365857A
Authority
CN
China
Prior art keywords
thin film
film transistor
array substrate
clock signal
substrate row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011412356.8A
Other languages
English (en)
Inventor
奚苏萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202011412356.8A priority Critical patent/CN112365857A/zh
Publication of CN112365857A publication Critical patent/CN112365857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供一种驱动电路，显示面板以及显示装置，其中，驱动电路包括多个级联的主阵列基板行驱动单元，其中，每一级主阵列基板行驱动单元至少包括：第一驱动控制单元，包括：第一子阵列基板行驱动单元和第一薄膜晶体管，第一薄膜晶体管的控制端与第一时钟信号连接，第一薄膜晶体管的第二端为当级主阵列基板行驱动单元的输出端；第二驱动控制单元，包括：第二子阵列基板行驱动单元和第二薄膜晶体管，第二薄膜晶体管的控制端与第二时钟信号连接，第二薄膜晶体管的第二端为当级主阵列基板行驱动单元的输出端；第一时钟信号控制第一子阵列基板行驱动单元的输出端处于工作状态时，第二时钟信号控制第二子阵列基板行驱动单元的输出端处于休息状态。

Description

驱动电路、显示面板以及显示装置
技术领域
本申请涉及显示技术领域，具体涉及一种驱动电路、显示面板以及显示装置。
背景技术
主动式液晶显示器中，每个像素具有一个薄膜晶体管(TFT)，其栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得该条线上的所有TFT打开，此时该水平扫描线上的像素电极会与垂直方向的数据线连接，从而将数据线上的显示信号电压写入像素，控制不同液晶的透光度进而达到控制色彩的效果。目前主动式液晶显示面板水平扫描线的驱动主要由面板外接的IC来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而阵列基板行驱动电路(Gate Driver On Array，简称GOA)技术，可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC(IntegratedCircuit)来完成水平扫描线的驱动。GOA技术能减少外接IC的绑定(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
虽然目前GOA技术已经广泛地运用于面板设计当中，但是GOA电路设计仍然有待优化，尤其是GOA的使用时长的仍有待提高，GOA电路的使用寿命也对显示屏幕的使用寿命有着直接的影响，因此解决GOA电路寿命不高的问题显得尤为必要。
发明内容
本申请提供一种驱动电路、显示面板以及显示装置，以解决GOA电路寿命不高的问题。
一方面，本申请提供一种驱动电路，该驱动电路具体为阵列基板行驱动电路，即GOA电路。所述GOA电路包括多个级联的主阵列基板行驱动单元，其中，每一级主阵列基板行驱动单元至少包括：
第一驱动控制单元，包括：第一子阵列基板行驱动单元和第一薄膜晶体管，所述第一薄膜晶体管的第一端与所述第一子阵列基板行驱动单元的输出端连接，所述第一薄膜晶体管的控制端与第一时钟信号连接，所述第一薄膜晶体管的第二端为当级所述主阵列基板行驱动单元的输出端；
第二驱动控制单元，包括：第二子阵列基板行驱动单元和第二薄膜晶体管，所述第二薄膜晶体管的第一端与所述第二子阵列基板行驱动单元的输出端连接，所述第二薄膜晶体管的控制端与第二时钟信号连接，所述第二薄膜晶体管的第二端为当级所述主阵列基板行驱动单元的输出端；
所述第一时钟信号控制所述第一子阵列基板行驱动单元的输出端处于工作状态时，所述第二时钟信号控制所述第二子阵列基板行驱动单元的输出端处于休息状态；或，所述第一时钟信号控制所述第一子阵列基板行驱动单元的输出端处于休息状态时，所述第二时钟信号控制所述第二子阵列基板行驱动单元的输出端处于工作状态。
在本申请一种可能的实现方式中，所述第一时钟信号控制所述第一薄膜晶体管处于打开状态时，所述第二时钟信号控制所述第二薄膜晶体管处于关闭状态；或，所述第一时钟信号控制所述第一薄膜晶体管处于关闭状态时，所述第二时钟信号控制所述第二薄膜晶体管处于打开状态。
在本申请一种可能的实现方式中，所述第一薄膜晶体管为P型薄膜晶体管或N型薄膜晶体管，所述第二薄膜晶体管为P型薄膜晶体管或N型薄膜晶体管。
在本申请一种可能的实现方式中，当所述第一薄膜晶体管和所述第二薄膜晶体管均为P型薄膜晶体管或均为N型薄膜晶体管时，所述第一时钟信号和所述第二时钟信号的相位相同。
在本申请一种可能的实现方式中，当所述第一薄膜晶体管为P型薄膜晶体管或N型薄膜晶体管中的一个，所述第二薄膜晶体管为P型薄膜晶体管或N型薄膜晶体管中的另一个时，所述第一时钟信号和所述第二时钟信号的相位相反。
在本申请一种可能的实现方式中，所述第一时钟信号通过公共的金属线输入所述多个级联的主阵列基板行驱动单元，所述第二时钟信号通过公共的金属线输入所述多个级联的主阵列基板行驱动单元。
另一方面，本申请还提供一种显示面板，包括所述的驱动电路。
在本申请一种可能的实现方式中，所述显示面板包括显示区和非显示区，所述第一薄膜晶体管和第二薄膜晶体管设置于所述非显示区。
在本申请一种可能的实现方式中，所述驱动电路为双侧驱动电路，分别设置于所述非显示区的两侧。
另一方面，本申请还提供一种显示装置，所述显示面板包括所述的显示面板。
本申请中通过在现有的阵列基板行驱动电路(GOA电路)的基础上，在每一级的阵列基板行驱动单元中引入对应的相同又一个阵列基板行驱动单元，使得每一级阵列基板行驱动单元都包括第一子阵列基板行驱动单元和第二子阵列基板行驱动单元，所述第一时钟信号控制所述第一子阵列基板行驱动单元的输出端处于工作状态时，所述第二时钟信号控制所述第二子阵列基板行驱动单元的输出端处于休息状态；或，所述第一时钟信号控制所述第一子阵列基板行驱动单元的输出端处于休息状态时，所述第二时钟信号控制所述第二子阵列基板行驱动单元的输出端处于工作状态，从而将对应处于工作状态的输出端作为当级主阵列基板行驱动单元的输出端，以此控制第一驱动控制单元和第二驱动控制单元交替工作，当第一子阵列基板行驱动单元或第二子阵列基板行驱动单元的其中一个子阵列基板行驱动单元不工作的时候，可以用另外一个子阵列基板行驱动单元顶替，使得GOA电路能够在完成本身功能的基础上，使得相应的第一薄膜晶体管和第二薄膜晶体管的工作时间减半，从而减小了第一薄膜晶体管和第二薄膜晶体管的工作压力，提高了GOA电路的使用时长，延长了GOA电路的使用寿命，进而提高显示屏的使用时长。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的第n级主阵列基板行驱动单元的示意图；
图2是本申请实施例中第n级主阵列基板行驱动单元中时钟信号相位相反的一时序信号图；
图3是本申请实施例中第n级主阵列基板行驱动单元中时钟信号相位相反的又一时序信号图；
图4是本申请实施例中第n级主阵列基板行驱动单元中时钟信号相位相同的一时序信号图；
图5是本申请实施例中第n级主阵列基板行驱动单元中时钟信号相位相同的又一时序信号图；
图6是本申请实施例中提供的显示面板的一个实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
本申请实施例提供一种驱动电路、显示面板以及显示装置，以下分别进行详细说明。
一方面，本申请实施例提供一种驱动电路，包括m个级联的主阵列基板行驱动单元，其中m＞n，m、n为正整数，如图1所示，其中，第n级主阵列基板行驱动单元包括：第一驱动控制单元1和第二子驱动控制单元2。
第一驱动控制单元1包括：第一子阵列基板行驱动单元11和第一薄膜晶体管T1，所述第一薄膜晶体管T1的第一端与所述第一子阵列基板行驱动单元11的输出端G(n)1连接，所述第一薄膜晶体管T1的控制端与第一时钟信号LC1连接，所述第一薄膜晶体管T1的第二端为当级(第n级)主阵列基板行驱动单元的输出端G(n)；在本实施例中，所述第一薄膜晶体管T1的第一端为源极，其第二端为漏极，其控制端为栅极。
第二驱动控制单元2包括：第二子阵列基板行驱动单元21和第二薄膜晶体管T2，所述第二薄膜晶体管T2的第一端与所述第二子阵列基板行驱动单元21的输出端G(n)2连接，所述第二薄膜晶体管T2的控制端与第二时钟信号LC2连接，所述第二薄膜晶体管T2的第二端为当级(第n级)主阵列基板行驱动单元的输出端G(n)；在本实施例中，所述第一薄膜晶体管T1的第一端为源极，其第二端为漏极，其控制端为栅极。
所述第一时钟信号LC1控制所述第一子阵列基板行驱动单元11的输出端G(n)1处于工作状态时，所述第二时钟信号LC2控制所述第二子阵列基板行驱动单元21的输出端G(n)2处于休息状态；或，所述第一时钟信号LC1控制所述第一子阵列基板行驱动单元11的输出端G(n)1处于休息状态时，所述第二时钟信号LC2控制所述第二子阵列基板行驱动单元21的输出端G(n)2处于工作状态。
本申请中通过在原本的GOA电路的基础上，在每一级的阵列基板行驱动单元(GOA单元)中引入对应的相同又一个GOA单元，使得每一级主阵列基板行驱动单元都包括第一子阵列基板行驱动单元11和第二子阵列基板行驱动单元21，所述第一时钟信号LC1控制所述第一子阵列基板行驱动单元11的输出端G(n)1处于工作状态时，所述第二时钟信号LC2控制所述第二子阵列基板行驱动单元21的输出端G(n)2处于休息状态；或，所述第一时钟信号LC1控制所述第一子阵列基板行驱动单元11的输出端G(n)1处于休息状态时，所述第二时钟信号LC2控制所述第二子阵列基板行驱动单元21的输出端G(n)2处于工作状态，从而将对应处于工作状态的输出端作为第n级主阵列基板行驱动单元的输出端，以此控制第一驱动控制单元1和第二驱动控制单元2交替工作，当第一子阵列基板行驱动单元11或第二子阵列基板行驱动单元21的其中一个子阵列基板行驱动单元不工作的时候，可以用另外一个子阵列基板行驱动单元顶替，使得GOA电路能够在完成本身功能的基础上，使得相应的第一薄膜晶体管T1和第二薄膜晶体管T2的工作时间减半，从而减小了第一薄膜晶体管T1和第二薄膜晶体管T2的工作压力，提高了GOA电路的使用时长，延长了GOA电路的使用寿命，进而有利于提高显示屏的使用时长。
，当所述第一薄膜晶体管T1为打开状态时，所述第一薄膜晶体管T1为关闭状态。LC和LC2均为低频时钟信号，当所述第一低频时钟信号LC1为高电位时，所述第一子阵列基板行驱动单元11的输出端G(n)1处于工作状态；或，当所述第二低频时钟信号为高电位时，所述第二子阵列基板行驱动单元21的输出端G(n)2处于工作状态。
在一些实施例中，第一薄膜晶体管T1为P型薄膜晶体管或N型薄膜晶体管，第二薄膜晶体管T2为P型薄膜晶体管或N型薄膜晶体管。P型薄膜晶体管在低电平信号作用下导通，在高电平信号作用下截止；N型薄膜晶体管在高电平信号作用下导通，在低电平信号作用下截止。例如第一薄膜晶体管T1和第二薄膜晶体管T2的晶体管类型可以是以下中的一种：可以是第一薄膜晶体管T1和第二薄膜晶体管T2均为P型薄膜晶体管，可以是第一薄膜晶体管T1和第二薄膜晶体管T2均为N型薄膜晶体管，也可以是第一薄膜晶体管T1为P型薄膜晶体管，第二薄膜晶体管T2为N型薄膜晶体管，还可以是第一薄膜晶体管T1为N型薄膜晶体管，第二薄膜晶体管T2为P型薄膜晶体管，均能实现通过控制第一驱动控制单元1和第二驱动控制单元2交替工作，以提高了GOA的使用时长，延长GOA的使用寿命，进而提高显示屏的使用时长的目的，在此不做限制。
在一些实施例中，当所述第一薄膜晶体管T1为P型薄膜晶体管或N型薄膜晶体管中的一个，所述第二薄膜晶体管T2为P型薄膜晶体管或N型薄膜晶体管中的另一个时，所述第一时钟信号LC1和所述第二时钟信号LC2的相位相反。
以第一薄膜晶体管T1和第二薄膜晶体管T2均为N型薄膜晶体管为例，图2是第n级主阵列基板行驱动单元中时钟信号相位相反的一时序信号图，其中，m为2160，即2160个主阵列基板行驱动单元级联的GOA电路的信号示意图，共有2160级扫描线，由图可以看到，第一低频时钟信号LC1与第二低频时钟信号LC2为低频交流信号，LC1和LC2每100帧反转一次，其中，LC1与LC2的高电位为VGH。起始时，LC1为高电位，LC2为低电位，此时，第一薄膜晶体管T1为打开状态，第一薄膜晶体管T1为关闭状态，也就是说，第二子阵列基板行驱动单元21的输出端G(n)2的信号不能通过第一薄膜晶体管T1传递到面内的栅极端，第一子阵列基板行驱动单元11的输出端G(n)1的信号能够通过第一薄膜晶体管T1传递到面内的栅极端。即在LC1为高电位、LC2为低电位的时候，第一子阵列基板行驱动单元11的输出端G(n)1向面内输出栅极控制信号，而此时第二子阵列基板行驱动单元G(n)2处于休息状态。而当LC1和LC2信号反转后，即LC2为高电位、LC1为低电位时，第二子阵列基板行驱动单元21的输出端G(n)2处于工作状态，而第一子阵列基板行驱动单元11的输出端G(n)1处于休息状态。
以第一薄膜晶体管T1和第二薄膜晶体管T2均为P型薄膜晶体管为例，图3是第n级主阵列基板行驱动单元中时钟信号相位相反的又一时序信号图，起始时，LC1为低电位，LC2为高电位，此时，第一薄膜晶体管T1为打开状态，第一薄膜晶体管T1为关闭状态，也就是说，第二子阵列基板行驱动单元21的输出端G(n)2的信号不能通过第一薄膜晶体管T1传递到面内的栅极端，第一子阵列基板行驱动单元11的输出端G(n)1的信号能够通过第一薄膜晶体管T1传递到面内的栅极端。即在LC1为低电位、LC2为高电位的时候，第一子阵列基板行驱动单元11的输出端G(n)1向面内输出栅极控制信号，此时第二子阵列基板行驱动单元G(n)2处于休息状态，而当LC1和LC2信号反转后，即LC2为低电位、LC1为高电位时，第二子阵列基板行驱动单元21的输出端G(n)2处于工作状态，而第一子阵列基板行驱动单元11的输出端G(n)1处于休息状态。
在一些实施例中，当所述第一薄膜晶体管T1和所述第二薄膜晶体管T2均为P型薄膜晶体管或均为N型薄膜晶体管时，所述第一时钟信号LC1和所述第二时钟信号LC2的相位相同。
以第一薄膜晶体管T1为N型薄膜晶体管，第二薄膜晶体管T2均为P型薄膜晶体管为例，图4是第n级主阵列基板行驱动单元中时钟信号相位相同的一时序信号图。起始时，LC1和LC2均为高电位，此时，第一薄膜晶体管T1为打开状态，第一薄膜晶体管T1为关闭状态，也就是说，第二子阵列基板行驱动单元21的输出端G(n)2的信号不能通过第一薄膜晶体管T1传递到面内的栅极端，第一子阵列基板行驱动单元11的输出端G(n)1的信号能够通过第一薄膜晶体管T1传递到面内的栅极端。即在LC1和LC2均为高电位的时候，第一子阵列基板行驱动单元11的输出端G(n)1向面内输出栅极控制信号，此时第二子阵列基板行驱动单元G(n)2处于休息状态，而当LC1和LC2均为低电位的时候，第二子阵列基板行驱动单元21的输出端G(n)2处于工作状态，而第一子阵列基板行驱动单元11的输出端G(n)1处于休息状态。
以第一薄膜晶体管T1为P型薄膜晶体管，第二薄膜晶体管T2为N型薄膜晶体管为例，图5是第n级主阵列基板行驱动单元中时钟信号相位相同的又一时序信号图。起始时，LC1和LC2均为低电位，此时，第一薄膜晶体管T1为打开状态，第一薄膜晶体管T1为关闭状态，也就是说，第二子阵列基板行驱动单元21的输出端G(n)2的信号不能通过第一薄膜晶体管T1传递到面内的栅极端，第一子阵列基板行驱动单元11的输出端G(n)1的信号能够通过第一薄膜晶体管T1传递到面内的栅极端。即在LC1和LC2均为低电位的时候，第一子阵列基板行驱动单元11的输出端G(n)1向面内输出栅极控制信号，此时第二子阵列基板行驱动单元G(n)2处于休息状态，而当LC1和LC2均为高电位的时候，第二子阵列基板行驱动单元21的输出端G(n)2处于工作状态，而第一子阵列基板行驱动单元11的输出端G(n)1处于休息状态。
第一低频时钟信号LC1、第二低频时钟信号LC2分别可以通过各自的公共的金属线输入级联的多个主阵列基板行驱动单元中。第n级第一驱动控制单元和第二驱动控制单元分别接受LC1和LC2信号，并产生G(n)1或G(n)2信号，并最终产生G(n)信号以使GOA信号可以逐级传递，使得各级水平扫描线可以被逐级充电和放电。
为了更好实施本申请实施例中GOA电路，在GOA电路基础之上，本申请实施例中还提供一种显示面板，所述显示面板包括前述的GOA电路，由于该显示面板采用了所述的GOA电路，因此具有GOA电路所带来的有益效果，在此不再赘述。
在一些实施例中，如图6所示，所述显示面板具有显示区50和非显示区10，所述第一薄膜晶体管T1和第二薄膜晶体管T2可设置于所述非显示区10，将第一薄膜晶体管T1和第二薄膜晶体管T2设置于非显示区10不会影响显示区50的面积的大小。
当然，在其他一些实施例中，所述第一薄膜晶体管T1和第二薄膜晶体管T2也可以设置于所述显示区50，有利于显示面板窄边框的实现。
在一些实施例中，所述显示面板还包括总线区20和驱动电路区(30、40)，其中，总线区包括用于传输GOA电路工作时所需各种信号的多条信号线，驱动电路区包括多个级联的主阵列基板行驱动单元，各级主阵列基板行驱动单元分别输出对应的各级扫描信号至面板的显示区50的各级扫描线。
如图4所示，非显示区的10上方的总线区20中设置有为非显示区的10提供驱动和控制信号的驱动控制板，非显示区的10左侧区域30和右侧区域40均制作了如前所述的驱动电路，具体为GOA电路，可从左侧和右侧两个方向驱动显示区域50的水平扫描线。GOA电路接受驱动控制板20的输入信号并逐级产生水平扫描线的控制信号，可以控制显示区域50中的像素逐行打开。由于左侧区域10的GOA电路和右侧区域的GOA电路完全相同，且GOA电路结构如前所述，在此不再赘述。
另一方面，本申请实施例中还提供一种显示装置，所述显示装置包括所述的显示面板。
在本申请一些实施例中，所述第一子阵列基板行驱动单元11和/或第二子阵列基板行驱动单元21可以为现有技术中的任意阵列基板行驱动单元，在此不作具体限定。
为了更好实施本申请实施例中显示面板，在显示面板的基础之上，本申请实施例中还提供一种显示装置，所述显示装置包括所述显示面板，因此包括所述显示面板所带来的有益效果，在此不再赘述。
以上对本申请实施例所提供的一种驱动电路、显示面板以及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种驱动电路，其特征在于，包括多个级联的主阵列基板行驱动单元，其中，每一级主阵列基板行驱动单元至少包括：
第一驱动控制单元，包括：第一子阵列基板行驱动单元和第一薄膜晶体管，所述第一薄膜晶体管的第一端与所述第一子阵列基板行驱动单元的输出端连接，所述第一薄膜晶体管的控制端与第一时钟信号连接，所述第一薄膜晶体管的第二端为当级所述主阵列基板行驱动单元的输出端；
第二驱动控制单元，包括：第二子阵列基板行驱动单元和第二薄膜晶体管，所述第二薄膜晶体管的第一端与所述第二子阵列基板行驱动单元的输出端连接，所述第二薄膜晶体管的控制端与第二时钟信号连接，所述第二薄膜晶体管的第二端为当级所述主阵列基板行驱动单元的输出端；
所述第一时钟信号控制所述第一子阵列基板行驱动单元的输出端处于工作状态时，所述第二时钟信号控制所述第二子阵列基板行驱动单元的输出端处于休息状态；或，所述第一时钟信号控制所述第一子阵列基板行驱动单元的输出端处于休息状态时，所述第二时钟信号控制所述第二子阵列基板行驱动单元的输出端处于工作状态。
2.根据权利要求1所述的驱动电路，其特征在于，所述第一时钟信号控制所述第一薄膜晶体管处于打开状态时，所述第二时钟信号控制所述第二薄膜晶体管处于关闭状态；或，所述第一时钟信号控制所述第一薄膜晶体管处于关闭状态时，所述第二时钟信号控制所述第二薄膜晶体管处于打开状态。
3.根据权利要求1所述的驱动电路，其特征在于，所述第一薄膜晶体管为P型薄膜晶体管或N型薄膜晶体管，所述第二薄膜晶体管为P型薄膜晶体管或N型薄膜晶体管。
4.根据权利要求3所述的驱动电路，其特征在于，当所述第一薄膜晶体管和所述第二薄膜晶体管均为P型薄膜晶体管或均为N型薄膜晶体管时，所述第一时钟信号和所述第二时钟信号的相位相同。
5.根据权利要求3所述的驱动电路，其特征在于，当所述第一薄膜晶体管为P型薄膜晶体管或N型薄膜晶体管中的一个，所述第二薄膜晶体管为P型薄膜晶体管或N型薄膜晶体管中的另一个时，所述第一时钟信号和所述第二时钟信号的相位相反。
6.根据权利要求1所述的驱动电路，其特征在于，所述第一时钟信号通过公共的金属线输入多个所述级联的主阵列基板行驱动单元，所述第二时钟信号通过公共的金属线输入多个所述级联的主阵列基板行驱动单元。
7.一种显示面板，其特征在于，包括权利要求1-6任意一项所述的驱动电路。
8.根据权利要求7所述的显示面板，其特征在于，所述显示面板包括显示区和非显示区，所述第一薄膜晶体管和第二薄膜晶体管设置于所述非显示区。
9.根据权利要求7所述的显示面板，其特征在于，所述驱动电路为双侧驱动电路，分别设置于所述非显示区的两侧。
10.一种显示装置，其特征在于，所述显示面板包括权利要求7-9任意一项所述的显示面板。
CN202011412356.8A 2020-12-04 2020-12-04 驱动电路、显示面板以及显示装置 Pending CN112365857A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011412356.8A CN112365857A (zh) 2020-12-04 2020-12-04 驱动电路、显示面板以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011412356.8A CN112365857A (zh) 2020-12-04 2020-12-04 驱动电路、显示面板以及显示装置

Publications (1)

Publication Number Publication Date
CN112365857A true CN112365857A (zh) 2021-02-12

Family

ID=74535380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011412356.8A Pending CN112365857A (zh) 2020-12-04 2020-12-04 驱动电路、显示面板以及显示装置

Country Status (1)

Country Link
CN (1) CN112365857A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131812A (zh) * 2006-08-23 2008-02-27 乐金电子（南京）等离子有限公司 图像显示设备的亮度控制装置及其方法
CN101178940A (zh) * 2007-12-12 2008-05-14 友达光电股份有限公司 双向移位寄存器组的开关组
JP2010266849A (ja) * 2009-04-14 2010-11-25 Nec Lcd Technologies Ltd 走査線駆動回路、表示装置及び走査線駆動方法
RU2010136276A (ru) * 2008-02-19 2012-03-27 Шарп Кабусики Кайся (Jp) Дисплейное устройство и способ для возбуждения дисплейного устройства
CN103730093A (zh) * 2013-12-26 2014-04-16 深圳市华星光电技术有限公司 一种阵列基板驱动电路、阵列基板及相应的液晶显示器
CN105575319A (zh) * 2014-10-14 2016-05-11 上海箩箕技术有限公司 Asg驱动电路、平板传感器以及电子装置
US20180144694A1 (en) * 2016-05-20 2018-05-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display panel, driving circuit and driving method
CN108648671A (zh) * 2018-04-28 2018-10-12 武汉华星光电半导体显示技术有限公司 检测信号选择电路及选择方法、阵列基板、显示面板
CN109559706A (zh) * 2019-01-29 2019-04-02 深圳市华星光电技术有限公司 显示驱动电路及显示装置
CN109712582A (zh) * 2019-01-09 2019-05-03 惠科股份有限公司 一种显示面板的驱动方法、驱动模块和显示装置
CN112634810A (zh) * 2021-01-05 2021-04-09 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131812A (zh) * 2006-08-23 2008-02-27 乐金电子（南京）等离子有限公司 图像显示设备的亮度控制装置及其方法
CN101178940A (zh) * 2007-12-12 2008-05-14 友达光电股份有限公司 双向移位寄存器组的开关组
RU2010136276A (ru) * 2008-02-19 2012-03-27 Шарп Кабусики Кайся (Jp) Дисплейное устройство и способ для возбуждения дисплейного устройства
JP2010266849A (ja) * 2009-04-14 2010-11-25 Nec Lcd Technologies Ltd 走査線駆動回路、表示装置及び走査線駆動方法
CN103730093A (zh) * 2013-12-26 2014-04-16 深圳市华星光电技术有限公司 一种阵列基板驱动电路、阵列基板及相应的液晶显示器
CN105575319A (zh) * 2014-10-14 2016-05-11 上海箩箕技术有限公司 Asg驱动电路、平板传感器以及电子装置
US20180144694A1 (en) * 2016-05-20 2018-05-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display panel, driving circuit and driving method
CN108648671A (zh) * 2018-04-28 2018-10-12 武汉华星光电半导体显示技术有限公司 检测信号选择电路及选择方法、阵列基板、显示面板
CN109712582A (zh) * 2019-01-09 2019-05-03 惠科股份有限公司 一种显示面板的驱动方法、驱动模块和显示装置
CN109559706A (zh) * 2019-01-29 2019-04-02 深圳市华星光电技术有限公司 显示驱动电路及显示装置
CN112634810A (zh) * 2021-01-05 2021-04-09 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Similar Documents

Publication Publication Date Title
US10741139B2 (en) Goa circuit
US9959830B2 (en) GOA circuit
US10510308B2 (en) Display device with each column of sub-pixel units being driven by two data lines and driving method for display device
US7839374B2 (en) Liquid crystal display device and method of driving the same
JP4942405B2 (ja) 表示装置用シフトレジスタ及びこれを含む表示装置
CN102810303B (zh) 显示装置
US20060119755A1 (en) Liquid crystal display device
US10665194B1 (en) Liquid crystal display device and driving method thereof
JP4880663B2 (ja) 薄膜トランジスタ液晶ディスプレイ
US11482184B2 (en) Row drive circuit of array substrate and display device
JP2005532590A (ja) 液晶表示装置及びその駆動方法
KR101349781B1 (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
US8384704B2 (en) Liquid crystal display device
US11462187B2 (en) Row drive circuit of array substrate and display device
US11862064B2 (en) Array substrate and display panel with gate driver on array circuit in display area
KR100745404B1 (ko) 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
US10777161B2 (en) Array substrate, liquid crystal display panel and display device
JPH11338432A (ja) 液晶駆動ｉｃ
CN112365857A (zh) 驱动电路、显示面板以及显示装置
CN113763902A (zh) 一种16t1c多输出gip电路及其驱动方法
JP2005128101A (ja) 液晶表示装置
US20090059106A1 (en) Liquid crystal device, driving method of liquid crystal device, integrated circuit device for driving liquid crystal device, and electronic apparatus
KR20070077379A (ko) 구동 장치 및 이를 포함하는 액정 표시 장치
US20090303155A1 (en) Display device
CN113793573A (zh) 一种低功耗的gip电路及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210212

RJ01 Rejection of invention patent application after publication