CN101178940A - 双向移位寄存器组的开关组 - Google Patents
双向移位寄存器组的开关组 Download PDFInfo
- Publication number
- CN101178940A CN101178940A CNA2007101987468A CN200710198746A CN101178940A CN 101178940 A CN101178940 A CN 101178940A CN A2007101987468 A CNA2007101987468 A CN A2007101987468A CN 200710198746 A CN200710198746 A CN 200710198746A CN 101178940 A CN101178940 A CN 101178940A
- Authority
- CN
- China
- Prior art keywords
- coupled
- shift register
- input end
- signal
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Shift Register Type Memory (AREA)
Abstract
本发明公开了一种用于双向移位寄存电路的开关组包含多个开关装置,每个开关装置都有对应的控制信号,用以根据该移位寄存电路于顺向或逆向的状态进行操作,其中一个开关装置包含第一开关单元及第二开关单元,该第一开关单元可根据第一控制信号将前一级移位寄存信号传送至一移位寄存器,该第二开关单元可根据第二控制信号将下一级移位寄存信号送至该移位寄存器。第一控制信号与第二控制信号与该移位寄存电路的频率相同。
Description
技术领域
本发明涉及一种双向移位寄存器组的开关组,尤其涉及一种利用频率信号来控制的双向移位寄存器组的开关组。
背景技术
请参考图1,图1为现有技术双向移位寄存器电路的示意图。如图所示,双向移位寄存器电路100包含移位寄存器组110及开关组120。移位寄存器组110包含移位寄存器SR1、SR2以及SR3。开关组120包含开关装置SW1、SW2及SW3。移位寄存器SR1~SR3为1对1的移位寄存器,也就是说移位寄存器SR1~SR3仅接收前一级或后一级移位寄存器所输出的信号,以作为其所需的输入信号。例如,移位寄存器SR2仅接收移位寄存器SR1所输出的移位寄存信号SRO1或移位寄存器SR3所输出的移位寄存信号SRO3。移位寄存器SR1~SR3包含第一输入端I5、第二输入端I6以及第三输入端I7,第一输入端I5是用来接收移位寄存信号,第二输入端I6(频率输入端)是用来接收一频率信号,第三输入端I7(频率输入端)则是用来接收该频率信号的反相频率信号。移位寄存器SR1~SR3根据频率信号及该频率信号的反相频率信号来对所接收的移位寄存信号执行取样与触发来输出移位寄存信号。移位寄存器组110以调整频率信号CLK及XCLK来控制移位寄存器SR1~SR3传送移位寄存信号的方向。频率信号XCLK为频率信号CLK的反相。例如,当移位寄存器组110设定为顺向时,则在每个移位寄存器SR1~SR3的第二输入端I6输入频率信号CLK、第三输入端I7输入频率信号XCLK,如此便能达到顺向传送移位寄存信号的效果。反过来说,移位寄存器组110设定为逆向时,则在每个移位寄存器SR1~SR3的第二输入端I6输入频率信号XCLK、第三输入端I7输入频率信号CLK,如此便能达到逆向传送移位寄存信号的效果。
请继续参考图1。开关装置SW1用以控制移位寄存器SR1的输入信号SRI1。开关装置SW1包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM11、CM12。开关装置SW1的控制端C1用以接收控制信号VBD,控制端C2用以接收控制信号XBD,控制端C3用以接收该控制信号VBD。开关装置SW1的输入端I1用以接收一开始信号ST,输入端I2耦接于移位寄存器SR2的输出端O3用以接收移位寄存信号SRO2。开关装置SW1的输出端O1与O2都耦接于移位寄存器SR1的输入端I5,以作为移位寄存器的输入信号SRI1。开关单元CM11和CM12可为任何能执行开关功能的元件,例如可以用互补金属氧化半导体(Complementary Metal Oxide Semiconductor,CMOS)晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则以N型金属氧化半导体晶体管。如图所示,开关单元CM11的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM11的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM12的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM12的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
请继续参考图1。开关装置SW2用以控制移位寄存器SR2的输入信号SRI2。开关装置SW2包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM21、CM22。开关装置SW2的控制端C1用以接收控制信号VBD,控制端C2用以接收控制信号XBD,控制端C3用以接收该控制信号VBD。开关装置SW2的输入端I1耦接于移位寄存器SR1的输出端O3用以接收移位寄存信号SRO1,输入端I2耦接于移位寄存器SR3的输出端O3用以接收移位寄存信号SRO3。开关装置SW2的输出端O1与O2都耦接于移位寄存器SR2的输入端I5,以作为移位寄存器的输入信号SRI2。开关单元CM21、CM22可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含二个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则为N型金属氧化半导体晶体管。如图所示,开关单元CM21的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM21的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM22的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM22的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
请继续参考图1。开关装置SW3用以控制移位寄存器SR3的输入信号SRI3。开关装置SW3包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM31、CM32。开关装置SW3的控制端C1用以接收控制信号VBD,控制端C2用以接收控制信号XBD,控制端C3用以接收该控制信号VBD。开关装置SW3的输入端I1耦接于移位寄存器SR2的输出端O3,用以接收移位寄存信号SRO2,输入端I2用以接收开始信号ST。开关装置SW3的输出端O1与O2都耦接于移位寄存器SR3的输入端I5,以作为移位寄存器的输入信号SRI3。开关单元CM31和CM32可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。开关单元CM31的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM31的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM32的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM32的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
当移位寄存器电路100处于顺向操作状态时,开关组120的控制信号VBD设为第一电压准位(高准位),控制信号XBD设为第二电压准位(低电位)。如此一来,开关装置SW1中的开关单元CM11将被导通,开关单元CM12将被关闭,而将开始信号ST传送至移位寄存器SR1的输入端I5以作为输入信号SRI1;开关装置SW2中的开关单元CM21将被导通,开关单元CM22将被关闭,而将移位寄存信号SRO1传送至移位寄存器SR2的输入端I5以作为输入信号SRI2;开关装置SW3中的开关单元CM31将被导通,开关单元CM32将被关闭,而将移位寄存信号SRO2传送至移位寄存器SR3的输入端I5以作为输入信号SRI3。
反的,当移位寄存器电路100处于逆向操作状态时,开关组120的控制信号VBD设为该第二电压准位(低准位),控制信号XBD设为该第一电压准位(高电位)。如此一来,开关装置SW1中的开关单元CM12将被导通,开关单元CM11将被关闭,而将移位寄存信号SRO2传送至移位寄存器SR1的输入端I5以作为输入信号SRI1;开关装置SW2中的开关单元CM22将被导通,开关单元CM21将被关闭,而将移位寄存信号SRO3传送至移位寄存器SR2的输入端I5以作为输入信号SRI2;开关装置SW3中的开关单元CM32将被导通,开关单元CM31将被关闭,而将开始信号ST传送至移位寄存器SR3的输入端I5以作为输入信号SRI3。
现有技术开关组120的缺点在于当要控制开关装置以符合移位寄存电路操作于顺向或逆向状态时,其控制信号VBD与XBD需持续保持第一电压准位或第二电压准位。由于控制信号VBD与XBD需常处于固定电压(当移位寄存电路固定处于顺向或逆向状态时),因而造成开关容易有劣化的现象,特别是采用非晶硅制程制作开关元件时更为严重。
请参考图2。图2为另一种现有技术双向移位寄存器电路的示意图。如图所示,双向移位寄存器电路200包含移位寄存器组210及开关组220。移位寄存器组210包含移位寄存器SR1、SR2以及SR3。开关组220包含开关装置SW11、SW12、SW21、SW22及SW31、SW32。移位寄存器SR1~SR3为2对1的移位寄存器,也就是说移位寄存器SR1~SR3同时接收前一级与后一级移位寄存器的输出信号以作为其输入信号。例如,移位寄存器SR2接收移位寄存器SR1与移位寄存器SR3所输出的移位寄存信号SRO1及移位寄存器SR3所输出的移位寄存信号SRO3。移位寄存器SR1~SR3包含第一输入端I5、第二输入端I6、第三输入端I7及第四输入端I8,其中第一输入端I5是用来接收移位寄存信号,第二输入端I6(频率输入端)是用来接收频率信号,第三输入端I7(频率输入端)是用来接收该频率信号的反相频率信号,第四输入端I8亦用来接收移位寄存信号。移位寄存器SR1~SR3根据该频率信号及该频率信号的反相信号来对所接收的移位寄存信号执行取样与触发来输出移位寄存信号。移位寄存器组210以调整频率信号CLK及XCLK来控制移位寄存器SR1~SR3传送移位寄存信号的方向。频率信号XCLK为频率信号CLK的反相。例如,当移位寄存器组210设定为顺向时,则在每个移位寄存器SR1~SR3的第二输入端I6输入频率信号CLK,在第三输入端I7输入频率信号XCLK,如此便能达到顺向传送移位寄存信号的效果。反过来说,移位寄存器组210设定为逆向时,则在每个移位寄存器SR1~SR3的第二输入端I6输入频率信号XCLK,在第三输入端I7输入频率信号CLK,如此便能达到逆向传送移位寄存信号的效果。
请继续参考图2。开关装置SW11用以控制移位寄存器SR1的输入信号SRI11;开关装置SW12用以控制移位寄存器SR1的输入信号SRI12。开关装置SW11包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM11、CM12。开关装置SW11的控制端C1用以接收控制信号VBD,控制端C2用以接收控制信号XBD,控制端C3用以接收该控制信号VBD。开关装置SW11的输入端I1用以接收开始信号ST,输入端I2耦接于移位寄存器SR2的输出端O3用以接收移位寄存信号SRO2。开关装置SW11的输出端O1与O2都耦接于移位寄存器SR1的第一输入端I5,以作为移位寄存器的输入信号SRI11。开关单元CM11和CM12可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。如图所示,开关单元CM11的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM11的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM12的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM12的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
开关装置SW12包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM13、CM14。开关装置SW12的控制端C1用以接收控制信号XBD,控制端C2用以接收控制信号VBD,控制端C3用以接收该控制信号XBD。开关装置SW12的输入端I1用以接收开始信号ST,输入端I2耦接于移位寄存器SR2的输出端O3用以接收移位寄存信号SRO2。开关装置SW12的输出端O1与O2都耦接于移位寄存器SR1的一第二输入端I8,以作为移位寄存器的输入信号SRI12。开关单元CM13、CM14可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。如图所示,开关单元CM13的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM13的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM14的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM14的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
请继续参考图2。开关装置SW21用以控制移位寄存器SR2的输入信号SRI21;开关装置SW22用以控制移位寄存器SR2的输入信号SRI22。开关装置SW21包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM21、CM22。开关装置SW21的控制端C1用以接收控制信号VBD,控制端C2用以接收控制信号XBD,控制端C3用以接收该控制信号VBD。开关装置SW21的输入端I1耦接于移位寄存器SR1的输出端O3,用以接收移位寄存信号SRO1,输入端I2耦接于移位寄存器SR3的输出端O3,用以接收移位寄存信号SRO3。开关装置SW21的输出端O1与O2都耦接于移位寄存器SR2的一第一输入端I5,以作为移位寄存器的输入信号SRI21。开关单元CM21和CM22可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。如图所示,开关单元CM21的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM21的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM22的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM22的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
开关装置SW22包含三个控制端C1、C2、C3、两个输入端I1、I2以及二输出端O1、O2和两个开关单元CM23、CM24。开关装置SW22的控制端C1用以接收控制信号XBD,控制端C2用以接收控制信号VBD,控制端C3用以接收该控制信号XBD。开关装置SW22的输入端I1耦接于移位寄存器SR1的输出端O3,用以接收移位寄存信号SRO1,输入端I2耦接于移位寄存器SR3的输出端O3,用以接收移位寄存信号SRO3。开关装置SW22的输出端O1与O2都耦接于移位寄存器SR2的一第二输入端I8,以作为移位寄存器的输入信号SRI22。开关单元CM23和CM24可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。开关单元CM23的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1、控制端耦接于控制端C1;开关单元CM23的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM24的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM24的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
请继续参考图2。开关装置SW31用以控制移位寄存器SR3的输入信号SRI31;开关装置SW32用以控制移位寄存器SR3的输入信号SRI32。开关装置SW31包含三个控制端C1、C2、C3、两个输入端I1、I2以及二输出端O1、O2和两个开关单元CM31、CM32。开关装置SW31的控制端C1用以接收控制信号VBD,控制端C2用以接收控制信号XBD,控制端C3用以接收该控制信号VBD。开关装置SW31的输入端I1耦接于移位寄存器SR2的输出端O3,用以接收移位寄存信号SRO2,输入端I2用以接收开始信号ST。开关装置SW31的输出端O1与O2都耦接于移位寄存器SR3的第一输入端I5,以作为移位寄存器的输入信号SRI31。开关单元CM31和CM32可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。如图所示,开关单元CM31的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM31的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM32的P型金氧半导体晶体管的第一端耦接于输入端I2、第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM32的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
开关装置SW32包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM33、CM34。开关装置SW32的控制端C1用以接收控制信号XBD,控制端C2用以接收控制信号VBD,控制端C3用以接收该控制信号XBD。开关装置SW32的输入端I1耦接于移位寄存器SR2的输出端O3,用以接收移位寄存信号SRO2,输入端I2用以接收开始信号ST。开关装置SW32的输出端O1与O2都耦接于移位寄存器SR3的第二输入端I8,以作为移位寄存器的输入信号SRI32。开关单元CM33和CM34可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。如图所示,开关单元CM33的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM33的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM34的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM34的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
当移位寄存器电路200处于顺向操作状态时,开关组220的控制信号VBD设为第一电压准位(高准位),控制信号XBD设为第二电压准位(低电位)。如此一来,开关装置SW11中的开关单元CM11将被导通,开关单元CM12将被关闭,而将开始信号ST传送至移位寄存器SR1的第一输入端I5,以作为输入信号SRI11;开关装置SW12中的开关单元CM14将被导通,开关单元CM13将被关闭,而将移位寄存信号SRO2传送至移位寄存器SR1的第二输入端I8,以作为输入信号SRI12;开关装置SW21中的开关单元CM21将被导通,开关单元CM22将被关闭,而将移位寄存信号SRO1传送至移位寄存器SR2的第一输入端I5,以作为输入信号SRI21;开关装置SW22中的开关单元CM24将被导通,开关单元CM23将被关闭,而将移位寄存信号SRO3传送至移位寄存器SR2的第二输入端I8,以作为输入信号SRI22;开关装置SW31中的开关单元CM31将被导通,开关单元CM32将被关闭,而将移位寄存信号SRO2传送至移位寄存器SR3的第一输入端I5,以作为输入信号SRI31;开关装置SW22中的开关单元CM34将被导通,开关单元CM33将被关闭,而将开始信号ST传送至移位寄存器SR3的第二输入端I8,以作为输入信号SRI32。
反之,当移位寄存器电路100处于逆向操作状态时,开关组120的控制信号VBD设为该第二电压准位(低准位),控制信号XBD设为该第一电压准位(高电位)。如此一来,开关装置SW11中的开关单元CM12将被导通,开关单元CM11将被关闭,而将移位寄存信号SRO2传送至移位寄存器SR1的第一输入端I5,以作为输入信号SRI11;开关装置SW12中的开关单元CM13将被导通,开关单元CM14将被关闭,而将开始信号ST传送至移位寄存器SR1的第二输入端I8,以作为输入信号SRI12;开关装置SW21中的开关单元CM22将被导通,开关单元CM21将被关闭,而将移位寄存信号SRO3传送至移位寄存器SR2的第一输入端I5,以作为输入信号SRI21;开关装置SW22中的开关单元CM23将被导通,开关单元CM24将被关闭,而将移位寄存信号SRO1传送至移位寄存器SR2的第二输入端I8,以作为输入信号SRI22;开关装置SW31中的开关单元CM32将被导通,开关单元CM31将被关闭,而将开始信号ST传送至移位寄存器SR3的第一输入端I5,以作为输入信号SRI31;开关装置SW22中的开关单元CM33将被导通,开关单元CM34将被关闭,而将移位寄存信号SRO2传送至移位寄存器SR3的第二输入端I8,以作为输入信号SRI32。
现有技术开关组220的缺点在于当要控制开关装置以符合移位寄存电路操作于顺向或逆向状态时,其控制信号VBD与XBD需持续保持第一电压准位或第二电压准位。由于控制信号VBD与XBD常处于固定电压(当移位寄存电路固定处于顺向或逆向状态时),因而造成开关容易有劣化的现象,特别是采用非晶硅制程制作开关元件时更为严重。
发明内容
本发明所要解决的技术问题在于提供一种用于双向移位寄存器组的开关组,可解决现有技术中开关容易有劣化的问题。
为实现上述目的,本发明提供了一种用于双向移位寄存器组的开关组,该移位寄存器组包含第一移位寄存器、第二移位寄存器,以及第三移位寄存器。该第二移位寄存器耦接于该第一移位寄存器。该第三移位寄存器耦接于该第二移位寄存器。该移位寄存器组根据第一频率信号及该第一频率信号的反相信号依序传送移位寄存信号。该开关组包含第一开关装置及第二开关装置。该第一开关装置包含第一控制端,用以接收第二频率信号;第二控制端,用以接收该第二频率信号的反相信号;第三控制端,用以接收该第二频率信号;第一输入端,用以接收开始信号;第二输入端,耦接于该第二移位寄存器的输出端;第一输出端,耦接于该第一移位寄存器的输入端,用以于该第二频率信号位于第一准位时,将该第一开关装置的该第一输入端与该第一移位寄存器的该输入端耦接;及第二输出端,耦接于该第一移位寄存器的该输入端,用以于该第二频率信号的反相信号位于该第一准位时,将该第一开关装置的该第二输入端与该第一移位寄存器的该输入端耦接。该第二开关装置包含第一控制端,用以接收该第二频率信号的反相信号;第二控制端,用以接收该第二频率信号;第三控制端,用以接收该第二频率信号的反相信号;第一输入端,耦接于该第一移位寄存器的该输出端;第二输入端,耦接于该第三移位寄存器的输出端;第一输出端,耦接于该第二移位寄存器的输入端,用以于该该第二频率信号的反相信号位于该第一准位时,将该第二开关装置的该第一输入端与该第二移位寄存器的该输入端耦接;及第二输出端,耦接于该第二移位寄存器的该输入端,用以于该第二频率信号位于该第一准位时,将该第二开关装置的该第二输入端与该第二移位寄存器的该输入端耦接。
为实现上述目的,本发明另提供一种用于双向移位寄存器组的开关组。该移位寄存器组包含第一移位寄存器、第二移位寄存器,以及第三移位寄存器。该第二移位寄存器耦接于该第一移位寄存器。该第三移位寄存器耦接于该第二移位寄存器。该移位寄存器组根据第一频率信号及该第一频率信号的反相信号依序传送移位寄存信号。该开关组包含第一开关装置、第二开关装置、第三开关装置及第四开关装置。该第一开关装置包含第一控制端,用以接收第二频率信号;第二控制端,用以接收该第二频率信号的反相信号;第三控制端,用以接收该第二频率信号;第一输入端,用以接收开始信号;第二输入端,耦接于该第二移位寄存器的输出端;第一输出端,耦接于该第一移位寄存器的第一输入端,用以于该第二频率信号位于第一准位时,将该第一开关装置的第一输入端与该第一移位寄存器的该第一输入端耦接;及第二输出端,耦接于该第一移位寄存器的该第一输入端,用以于该第二频率信号的反相信号位于该第一准位时,将该第一开关的该第二输入端与该第一移位寄存器的该第一输入端耦接。该第二开关装置包含第一控制端,用以接收该第二频率信号的反相信号;第二控制端,用以接收该第二频率信号;第三控制端,用以接收该第二频率信号的反相信号;第一输入端,用以接收该开始信号;第二输入端,耦接于该第二移位寄存器的输出端;第一输出端,耦接于该第一移位寄存器的第二输入端,用以于该第二频率信号的反相信号位于该第一准位时,将该第二开关装置的第一输入端与该第一移位寄存器的该第二输入端耦接;及第二输出端,耦接于该第一移位寄存器的该第二输入端,用以于该第二频率信号位于该第一准位时,将该第二开关装置的该第二输入端与该第一移位寄存器的该第二输入端耦接。该第三开关装置包含第一控制端,用以接收该第二频率信号的反相信号;第二控制端,用以接收该第二频率信号;第三控制端,用以接收该第二频率信号的反相信号;第一输入端,耦接于该第一移位寄存器的输出端;第二输入端,耦接于该第三移位寄存器的输出端;第一输出端,耦接于该第二移位寄存器的第一输入端,用以于该第二频率信号的反相信号位于该第一准位时,将该第三开关装置的该第一输入端与该第二移位寄存器的该第一输入端耦接;及第二输出端,耦接于该第二移位寄存器的该第一输入端,用以于该第二频率信号位于该第一准位时,将该第三开关装置的该第二输入端与该第二移位寄存器的该第一输入端耦接。该第四开关装置包含第一控制端,用以接收该第二频率信号;第二控制端,用以接收该第二频率信号的反相信号;第三控制端,用以接收该第二频率信号;第一输入端,耦接于该第一移位寄存器的该输出端;第二输入端,耦接于该第三移位寄存器的该输出端;第一输出端,耦接于该第二移位寄存器的第二输入端,用以于该第二频率信号位于该第一准位时,将该第四开关装置的该第一输入端与该第二移位寄存器的该第二输入端耦接;及第二输出端,耦接于该第二移位寄存器的该第二输入端,用以于该第二频率信号的反相信号位于该第一准位时,将该第四开关装置的该第二输入端与该第二移位寄存器的该第二输入端耦接。
本发明的双向移位寄存电路所使用的开关组,其控制信号为一频率信号来控制开关,由于该频率信号没有长时间固定于一电压准位,因此可以降低开关组长时间处于固定偏压而加速劣化的问题,可增加开关组的使用寿命。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1为现有技术双向移位寄存器电路的示意图;
图2为另一现有技术双向移位寄存器电路的示意图;
图3为本发明移位寄存电路的第一实施例的示意图;
图4为本发明移位寄存电路的第一实施例的时序图;
图5为本发明移位寄存电路的第二实施例的示意图;
图6为本发明移位寄存电路的第二实施例的时序图。
其中,附图标记:
100、200、300、500:移位寄存电路 D:相位差异
120、220、320、520:开关组 SW:开关装置
CM:开关单元 I:输入端
O:输出端 C:控制端
ST:开始信号 SRI:输入信号
SRO:移位寄存信号 CLK、XCLK:频率信号
110、210、310、510:移位寄存器组 SR:移位寄存器
VBD、XBD、VBDCLK、XBDCLK:控制信号
具体实施方式
请参考图3。图3为本发明移位寄存电路的一实施例的示意图。如图所示,双向移位寄存器电路300包含移位寄存器组110及开关组320。移位寄存器组310包含移位寄存器SR1、SR2以及SR3。开关组320包含开关装置SW4、SW5及SW6。移位寄存器SR1~SR3为1对1的移位寄存器,也就是说移位寄存器SR1~SR3仅接收前一级或后一级移位寄存器所输出的移位寄存信号以作为输出移位寄存信号的驱动。例如,移位寄存器SR2仅接收移位寄存器SR1所输出的移位寄存信号SRO1或移位寄存器SR3所输出的移位寄存信号SRO3。移位寄存器SR1~SR3包含第一输入端I5、第二输入端I6以及第三输入端I7,其中第一输入端I5用来接收移位寄存信号,第二输入端I6(频率输入端)用来接收一频率信号,第三输入端I7(频率输入端)用来接收该频率信号的反相频率信号。移位寄存器SR1~SR3根据该频率信号及反相的该频率信号来对所接收的移位寄存信号执行取样与触发来输出移位寄存信号。移位寄存器组310以调整频率信号CLK及XCLK来控制移位寄存器SR1~SR3传送移位寄存信号的方向。频率信号XCLK为频率信号CLK的反相。例如,当移位寄存器组110设定为顺向时,则在每个移位寄存器SR1~SR3的第二输入端I6输入频率信号CLK,第三输入端I7输入频率信号XCLK,如此便能达到顺向传送移位寄存信号的效果。反过来说,移位寄存器组310设定为逆向时,则在每个移位寄存器SR1~SR3的第二输入端I6输入频率信号XCLK,第三输入端I7输入频率信号CLK,如此便能达到逆向传送移位寄存信号的效果。
请继续参考图3。开关装置SW4用以控制移位寄存器SR1的输入信号SRI1。开关装置SW4包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM41、CM42。开关装置SW4的控制端C1用以接收控制信号VBDCLK,控制端C2用以接收控制信号XBDCLK,控制端C3用以接收该控制信号VBDCLK。开关装置SW4的输入端I1用以接收一开始信号ST,输入端I2耦接于移位寄存器SR2的输出端O3用以接收移位寄存信号SRO2。开关装置SW4的输出端O1与O2都耦接于移位寄存器SR1的输入端I5,以作为移位寄存器的输入信号SRI1。开关单元CM41、CM42可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则为N型金属氧化半导体晶体管。如图所示,开关单元CM41的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM41的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM42的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM42的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
请继续参考图3。开关装置SW5用以控制移位寄存器SR2的输入信号SRI2。开关装置SW5包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM51、CM52。开关装置SW5的控制端C1用以接收控制信号XBDCLK,控制端C2用以接收控制信号VBDCLK,控制端C3用以接收该控制信号XBDCLK。开关装置SW5的输入端I1耦接于移位寄存器SR1的输出端O3,用以接收移位寄存信号SRO1,输入端I2耦接于移位寄存器SR3的输出端O3,用以接收移位寄存信号SRO3。开关装置SW5的输出端O1与O2都耦接于移位寄存器SR2的输入端I5,以作为移位寄存器的输入信号SRI2。开关单元CM51、CM52可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。如图所示,开关单元CM51的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM51的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM52的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM22的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
请继续参考图3。开关装置SW6用以控制移位寄存器SR3的输入信号SRI3。开关装置SW6包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM61、CM62。开关装置SW6的控制端C1用以接收控制信号VBDCLK,控制端C2用以接收控制信号XBDCLK,控制端C3用以接收该控制信号VBDCLK。开关装置SW6的输入端I1耦接于移位寄存器SR2的输出端O3,用以接收移位寄存信号SRO2,输入端I2用以接收开始信号ST。开关装置SW6的输出端O1与O2都耦接于移位寄存器SR3的输入端I5,以作为移位寄存器的输入信号SRI3。开关单元CM61、CM62可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。如图所示,开关单元CM61的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM61的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM62的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM62的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
值得注意的是,开关组320的控制信号VBDCLK与XBDCLK互为反相信号,而控制信号VBDCLK与XBDCLK都为频率信号(也即非固定于一电压准位),且两者的频率都与频率信号CLK相同。另外,控制信号VBDCLK与XBDCLK的工作周期责任比(Duty ratio)为可调整以符合使用者要求。当移位寄存器电路300处于顺向或逆向的操作状态时,开关组320的控制信号VBDCLK与XBDCLK都保持不变,改变的只有移位寄存器组所接收的频率信号CLK与XCLK的交替。而现有技术的开关组,其控制信号VBD与XBD于同一种状态时(如顺向),其电位会维持固定的电压准位(控制信号VBD固定于第一电压准位、控制信号XBD固定于第二电压准位),如此易造成开关裂化的现象。而本发明的开关组,其控制信号VBDCLK与XBDCLK于同一种状态时(如顺向),并不会固定于同一电压准位而造成开关裂化的现象。
请参考图4。图4为移位寄存电路300的时序图。如图所示,控制信号VBDCLK与XBDCLK的相位与频率信号CLK、XCLK有些许差异D,此为确保移位寄存器能有效地对输入的信号取样。设移位寄存电路300的操作状态为顺向,移位寄存器SR1~SR3在频率信号CLK为下缘(falling edge)时对输入信号SRI1~SRI3取样,移位寄存器SR1~SR3在频率信号XCLK为上缘(rising edge)时停止输出移位寄存信号SRO1~SRO3。因此,对移位寄存器SR1来说,在开始信号ST输入时,控制信号VBDCLK为低电位(控制信号XBDCLK为高电位)而将开关单元CM41导通、开关单元CM42关闭而使开始信号ST成为输入信号SRI1;对移位寄存器SR2来说,在移位寄存信号SRO1输入时,控制信号XBDCLK为低电位(控制信号VBDCLK为高电位)而将开关单元CM51导通、开关单元CM52关闭而使移位寄存信号SRO1成为输入信号SRI2;对移位寄存器SR3来说,在移位寄存信号SRO2输入时,控制信号VBDCLK为低电位(控制信号XBDCLK为高电位)而将开关单元CM61导通、开关单元CM62关闭而使移位寄存信号SRO2成为输入信号SRI3;如此便可以频率控制的方式来完成移位寄存电路300顺向传送移位寄存信号的功能。移位寄存电路300逆向传送移位寄存信号的功能原理与前述类似,于此不再赘述。
请参考图5。图5为本发明另一实施例的移位寄存电路500的示意图。如图所示,移位寄存电路500包含移位寄存器组510及开关组520。移位寄存器组510包含移位寄存器SR1、SR2以及SR3。开关组520包含开关装置SW41、SW42、SW51、SW52及SW61、SW62。移位寄存器SR1~SR3为2对1的移位寄存器,也就是说移位寄存器SR1~SR3同时接收前一级与后一级移位寄存器所输出的移位寄存信号以作为输出移位寄存信号的驱动。例如,移位寄存器SR2接收移位寄存器SR1与移位寄存器SR3所输出的移位寄存信号SRO1及移位寄存器SR3所输出的移位寄存信号SRO3。移位寄存器SR1~SR3包含第一输入端I5、第二输入端I6、第三输入端I7和第四输入端I8,其中第一输入端I5用来接收移位寄存信号,第四输入端I8也用来接收移位寄存信号,第二输入端I6(频率输入端)用来接收一频率信号,第三输入端I7(频率输入端)则用来接收该频率信号的反相频率信号。移位寄存器SR1~SR3根据该频率信号及反相的该频率信号来对所接收的移位寄存信号执行取样与触发来输出移位寄存信号。移位寄存器组510以调整频率信号CLK及XCLK来控制移位寄存器SR1~SR3传送移位寄存信号的方向。频率信号CLK与XCLK互为反相信号。例如,当移位寄存器组510设定为顺向时,则在每个移位寄存器SR1~SR3的第二输入端I6输入频率信号CLK,第三输入端I7输入频率信号XCLK,如此便能达到顺向传送移位寄存信号的效果。反过来说,移位寄存器组510设定为逆向时,则在每个移位寄存器SR1~SR3的第二输入端I6输入频率信号XCLK,第三输入端I7输入频率信号CLK,如此便能达到逆向传送移位寄存信号的效果。
请继续参考图5。开关装置SW41用以控制移位寄存器SR1的输入信号SRI11;开关装置SW42用以控制移位寄存器SR1的输入信号SRI12。开关装置SW41包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM41、CM42。开关装置SW41的控制端C1用以接收控制信号VBDCLK,控制端C2用以接收控制信号XBDCLK,控制端C3用以接收该控制信号VBDCLK。开关装置SW41的输入端I1用以接收开始信号ST,输入端I2耦接于移位寄存器SR2的输出端O3用以接收移位寄存信号SRO2。开关装置SW41的输出端O1与O2都耦接于移位寄存器SR1的一第一输入端I5,以作为移位寄存器的输入信号SRI11。开关单元CM41、CM42可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。如图所示,开关单元CM41的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM41的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM42的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM42的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
开关装置SW42包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM43、CM44。开关装置SW42的控制端C1用以接收控制信号XBDCLK,控制端C2用以接收控制信号VBDCLK,控制端C3用以接收该控制信号XBDCLK。开关装置SW42的输入端I1用以接收开始信号ST,输入端I2耦接于移位寄存器SR2的输出端O3用以接收移位寄存信号SRO2。开关装置SW42的输出端O1与O2都耦接于移位寄存器SR1的第二输入端I8,以作为移位寄存器的输入信号SRI12。开关单元CM43、CM44可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。如图所示,开关单元CM43的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM43的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM44的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM44的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
请继续参考图5。开关装置SW51用以控制移位寄存器SR2的输入信号SRI21;开关装置SW52用以控制移位寄存器SR2的输入信号SRI22。开关装置SW51包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM51、CM52。开关装置SW51的控制端C1用以接收控制信号XBDCLK,控制端C2用以接收控制信号VBDCLK,控制端C3用以接收该控制信号XBDCLK。开关装置SW51的输入端I1耦接于移位寄存器SR1的输出端O3,用以接收移位寄存信号SRO1,输入端I2耦接于移位寄存器SR3的输出端O3,用以接收移位寄存信号SRO3。开关装置SW51的输出端O1与O2都耦接于移位寄存器SR2的第一输入端I5,以作为移位寄存器的输入信号SRI21。开关单元CM51、CM52可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。如图所示,开关单元CM51的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM51的N型金氧半导体晶体管的第一端耦接于输入端I1、第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM52的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM52的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
开关装置SW52包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM53、CM54。开关装置SW52的控制端C1用以接收控制信号VBDCLK,控制端C2用以接收控制信号XBDCLK,控制端C3用以接收该控制信号VBDCLK。开关装置SW52的输入端I1耦接于移位寄存器SR1的输出端O3用以接收移位寄存信号SRO1,输入端I2耦接于移位寄存器SR3的输出端O3用以接收移位寄存信号SRO3。开关装置SW52的输出端O1与O2都耦接于移位寄存器SR2的第二输入端I8,以作为移位寄存器的输入信号SRI22。开关单元CM53、CM54可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含两个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。如图所示,开关单元CM53的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM53的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM54的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM54的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
请继续参考图5。开关装置SW61用以控制移位寄存器SR3的输入信号SRI31;开关装置SW62用以控制移位寄存器SR3的输入信号SRI32。开关装置SW61包含三个控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM61、CM62。开关装置SW61的控制端C1用以接收控制信号VBDCLK,控制端C2用以接收控制信号XBDCLK,控制端C3用以接收该控制信号VBDCLK。开关装置SW61的输入端I1耦接于移位寄存器SR2的输出端O3,用以接收移位寄存信号SRO2,输入端I2用以接收开始信号ST。开关装置SW31的输出端O1与O2都耦接于移位寄存器SR3的第一输入端I5以作为移位寄存器的输入信号SRI31。开关单元CM61、CM62可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含二个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。如图所示,开关单元CM61的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM61的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM62的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM62的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
开关装置SW62包含三控制端C1、C2、C3、两个输入端I1、I2以及两个输出端O1、O2和两个开关单元CM63、CM64。开关装置SW62的控制端C1用以接收控制信号XBDCLK,控制端C2用以接收控制信号VBDCLK,控制端C3用以接收该控制信号XBDCLK。开关装置SW62的输入端I1耦接于移位寄存器SR2的输出端O3用以接收移位寄存信号SRO2,输入端I2用以接收开始信号ST。开关装置SW62的输出端O1与O2都耦接于移位寄存器SR3的一第二输入端I8,以作为移位寄存器的输入信号SRI32。开关单元CM63、CM64可为任何能执行开关功能的元件,例如可以用CMOS晶体管来实现,而CMOS晶体管包含二个开关,其中一个开关以P型金属氧化半导体晶体管来实现,另一开关则是N型金属氧化半导体晶体管。如图所示,开关单元CM63的P型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C1;开关单元CM63的N型金氧半导体晶体管的第一端耦接于输入端I1,第二端耦接于输出端O1,控制端耦接于控制端C2。开关单元CM64的P型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C2;开关单元CM64的N型金氧半导体晶体管的第一端耦接于输入端I2,第二端耦接于输出端O2,控制端耦接于控制端C3。
值得注意的是,开关组520的控制信号VBDCLK与XBDCLK互为反相信号,而控制信号VBDCLK与XBDCLK都为频率信号(也即非固定于一电压准位),且两者的频率都与频率信号CLK相同。另外,控制信号VBDCLK与XBDCLK的工作周期责任比(Duty ratio)为可调整以符合使用者要求。当移位寄存器电路500处于顺向或逆向的操作状态时,开关组520的控制信号VBDCLK与XBDCLK都保持不变,改变的只有移位寄存器组所接收的频率信号CLK与XCLK的交替。而现有技术的开关组,其控制信号VBD与XBD于同一种状态时(如顺向),其电位会维持固定的电压准位(控制信号VBD固定于第一电压准位、控制信号XBD固定于第二电压准位),如此易造成开关裂化的现象。而本发明的开关组,其控制信号VBDCLK与XBDCLK于同一种状态时(如顺向),并不会固定于同一电压准位而造成开关裂化的现象。
请参考图6。图6为移位寄存电路500的时序图。如图所示,控制信号VBDCLK与XBDCLK的相位与频率信号CLK、XCLK有些许差异D,此为确保移位寄存器能有效地对输入的信号取样。设移位寄存电路500的操作状态为顺向,移位寄存器SR1~SR3在频率信号CLK为下缘(falling edge)时对输入信号SRI11~SRI31取样,移位寄存器SR1~SR3在频率信号XCLK为上缘(rising edge)时对输入信号SRI12~SRI32取样以停止输出移位寄存信号。因此,对移位寄存器SR1来说,在开始信号ST输入时,控制信号VBDCLK为低电位(控制信号XBDCLK为高电位)而将开关单元CM41导通、开关单元CM42关闭而使开始信号ST成为输入信号SRI11;在移位寄存信号SRO2输入时,控制信号XBDCLK为低电位(控制信号VBDCLK为高电位)而将开关单元CM43导通,开关单元CM44关闭而使移位寄存信号SRO2成为输入信号SRI12。对移位寄存器SR2来说,在移位寄存信号SRO-1输入时,控制信号XBDCLK为低电位(控制信号VBDCLK为高电位)而将开关单元CM51导通、开关单元CM52关闭而使移位寄存信号SRO1成为输入信号SRI21;在移位寄存信号SRO3输入时,控制信号VBDCLK为低电位(控制信号XBDCLK为高电位)而将开关单元CM53导通、开关单元CM54关闭而使移位寄存信号SRO3成为输入信号SRI22。对移位寄存器SR3来说,在移位寄存信号SRO2输入时,控制信号VBDCLK为低电位(控制信号XBDCLK为高电位)而将开关单元CM61导通、开关单元CM62关闭而使移位寄存信号SRO2成为输入信号SRI31;在开始信号ST输入时,控制信号XBDCLK为低电位(控制信号VBDCLK为高电位)而将开关单元CM63导通、开关单元CM64关闭而使开始信号ST成为输入信号SRI32。如此便可以频率控制的方式来完成移位寄存电路500顺向传送移位寄存信号的功能。移位寄存电路500逆向传送移位寄存信号的功能原理与前述类似,于此不再赘述。
综上述,本发明的双向移位寄存电路所使用的开关组,其控制信号为一频率信号来控制开关,由于该频率信号没有长时间固定于一电压准位,因此可以降低开关组长时间处于固定偏压而加速劣化的问题,可增加开关组的使用寿命。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (16)
1.一种用于双向移位寄存器组的开关组,该移位寄存器组包含一第一移位寄存器、一第二移位寄存器,以及一第三移位寄存器,该第二移位寄存器耦接于该第一移位寄存器,该第三移位寄存器耦接于该第二移位寄存器,该移位寄存器组根据一第一频率信号及该第一频率信号的反相信号依序传送移位寄存信号,该开关组包含:
一第一开关装置,包含:
一第一控制端,用以接收一第二频率信号;
一第二控制端,用以接收该第二频率信号的反相信号;
一第三控制端,用以接收该第二频率信号;
一第一输入端,用以接收一开始信号;
一第二输入端,耦接于该第二移位寄存器的一输出端;
一第一输出端,耦接于该第一移位寄存器的一输入端,用以于该第二频率信号位于一第一准位时,将该第一开关装置的该第一输入端与该第一移位寄存器的该输入端耦接;及
一第二输出端,耦接于该第一移位寄存器的该输入端,用以于该第二频率信号的反相信号位于该第一准位时,将该第一开关装置的该第二输入端与该第一移位寄存器的该输入端耦接;
一第二开关装置,包含:
一第一控制端,用以接收该第二频率信号的反相信号;
一第二控制端,用以接收该第二频率信号;
一第三控制端,用以接收该第二频率信号的反相信号;
一第一输入端,耦接于该第一移位寄存器的该输出端;
一第二输入端,耦接于该第三移位寄存器的一输出端;
一第一输出端,耦接于该第二移位寄存器的一输入端,用以于该该第二频率信号的反相信号位于该第一准位时,将该第二开关装置的该第一输入端与该第二移位寄存器的该输入端耦接;及
一第二输出端,耦接于该第二移位寄存器的该输入端,用以于该第二频率信号位于该第一准位时,将该第二开关装置的该第二输入端与该第二移位寄存器的该输入端耦接。
2.根据权利要求1所述的开关组,其特征在于,该第一开关装置包含:
一第一开关单元,包含:
一第一开关,包含:
一第一端,耦接于该第一开关装置的该第一输入端;
一控制端,耦接于该第一开关装置的该第一控制端;及
一第二端,耦接于该第一开关装置的该第一输出端,当该第二频率信号位于该第一准位时,耦接于该第一开关的该第一端;及
一第二开关,包含:
一第一端,耦接于该第一开关装置的该第一输入端;
一控制端,耦接于该第一开关装置的该第二控制端;及
一第二端,耦接于该第一开关装置的该第一输出端,当该第二频率信号的反相信号位于该第一准位时,耦接于该第二开关的该第一端;及
一第二开关单元,包含:
一第三开关,包含:
一第一端,耦接于该第一开关装置的该第二输入端;
一控制端,耦接于该第一开关装置的该第二控制端;及
一第二端,耦接于该第一开关装置的该第二输出端,当该第三频率信号位于该第一准位时,耦接于该第三开关的该第一端;及
一第四开关,包含:
一第一端,耦接于该第一开关装置的该第二输入端;
一控制端,耦接于该第一开关装置的该第三控制端;及
一第二端,耦接于该第一开关装置的该第二输出端,当该第二频率信号位于该第一准位时,耦接于该第四开关的该第一端。
3.根据权利要求2所述的开关组,其特征在于,该第一、三开关为P型金氧半导体晶体管;该第二、四开关为N型金氧半导体晶体管。
4.根据权利要求1所述的开关组,其特征在于,当该移位寄存器组设定于顺向传送时,该第一、第二、第三移位寄存器的一第一频率输入端接收该第一频率信号,该第一、第二、第三移位寄存器的一第二频率输入端接收该第一频率信号的反相信号;当该移位寄存器组设定于逆向传送时,该第一、第二、第三移位寄存器的该第一频率输入端接收该第一频率信号的反相信号,该第一、第二、第三移位寄存器的该第二频率输入端接收该第一频率信号。
5.根据权利要求1所述的开关组,其特征在于,该第一、第二频率信号的频率相同。
6.根据权利要求1所述的开关组,其特征在于,该第二频率信号的相位与该第一频率信号的相位相异。
7.根据权利要求4所述的开关组,其特征在于,该第二频率信号的相位与该第一频率信号的相位相同。
8.根据权利要求1所述的开关组,其特征在于,该第二频率信号的工作周期责任比为可调整。
9.一种用于双向移位寄存器组的开关组,该移位寄存器组包含一第一移位寄存器、一第二移位寄存器,以及一第三移位寄存器,该第二移位寄存器耦接于该第一移位寄存器,该第三移位寄存器耦接于该第二移位寄存器,该移位寄存器组根据一第一频率信号及该第一频率信号的反相信号依序传送移位寄存信号,该开关组包含:
一第一开关装置,包含:
一第一控制端,用以接收一第二频率信号;
一第二控制端,用以接收该第二频率信号的反相信号;
一第三控制端,用以接收该第二频率信号;
一第一输入端,用以接收一开始信号;
一第二输入端,耦接于该第二移位寄存器的一输出端;
一第一输出端,耦接于该第一移位寄存器的一第一输入端,用以于该第二频率信号位于一第一准位时,将该第一开关装置的第一输入端与该第一移位寄存器的该第一输入端耦接;及
一第二输出端,耦接于该第一移位寄存器的该第一输入端,用以于该第二频率信号的反相信号位于该第一准位时,将该第一开关的该第二输入端与该第一移位寄存器的该第一输入端耦接;
一第二开关装置,包含:
一第一控制端,用以接收该第二频率信号的反相信号;
一第二控制端,用以接收该第二频率信号;
一第三控制端,用以接收该第二频率信号的反相信号;
一第一输入端,用以接收该开始信号;
一第二输入端,耦接于该第二移位寄存器的一输出端;
一第一输出端,耦接于该第一移位寄存器的一第二输入端,用以于该第二频率信号的反相信号位于该第一准位时,将该第二开关装置的第一输入端与该第一移位寄存器的该第二输入端耦接;及
一第二输出端,耦接于该第一移位寄存器的该第二输入端,用以于该第二频率信号位于该第一准位时,将该第二开关装置的该第二输入端与该第一移位寄存器的该第二输入端耦接;
一第三开关装置,包含:
一第一控制端,用以接收该第二频率信号的反相信号;
一第二控制端,用以接收该第二频率信号;
一第三控制端,用以接收该第二频率信号的反相信号;
一第一输入端,耦接于该第一移位寄存器的一输出端;
一第二输入端,耦接于该第三移位寄存器的一输出端;
一第一输出端,耦接于该第二移位寄存器的一第一输入端,用以于该第二频率信号的反相信号位于该第一准位时,将该第三开关装置的该第一输入端与该第二移位寄存器的该第一输入端耦接;及
一第二输出端,耦接于该第二移位寄存器的该第一输入端,用以于该第二频率信号位于该第一准位时,将该第三开关装置的该第二输入端与该第二移位寄存器的该第一输入端耦接;及
一第四开关装置,包含:
一第一控制端,用以接收该第二频率信号;
一第二控制端,用以接收该第二频率信号的反相信号;
一第三控制端,用以接收该第二频率信号;
一第一输入端,耦接于该第一移位寄存器的该输出端;
一第二输入端,耦接于该第三移位寄存器的该输出端;
一第一输出端,耦接于该第二移位寄存器的一第二输入端,用以于该第二频率信号位于该第一准位时,将该第四开关装置的该第一输入端与该第二移位寄存器的该第二输入端耦接;及
一第二输出端,耦接于该第二移位寄存器的该第二输入端,用以于该第二频率信号的反相信号位于该第一准位时,将该第四开关装置的该第二输入端与该第二移位寄存器的该第二输入端耦接。
10.根据权利要求9所述的开关组,其特征在于,该第一开关装置包含:
一第一开关单元,包含:
一第一开关,包含:
一第一端,耦接于该第一开关装置的该第一输入端;
一控制端,耦接于该第一开关装置的该第一控制端;及
一第二端,耦接于该第一开关装置的该第一输出端,当该第二频率信号位于该第一准位时,耦接于该第一开关的该第一端;及
一第二开关,包含:
一第一端,耦接于该第一开关装置的该第一输入端;
一控制端,耦接于该第一开关装置的该第二控制端;及
一第二端,耦接于该第一开关装置的该第一输出端,当该第二频率信号的反相信号位于该第一准位时,耦接于该第二开关的该第一端;及
一第二开关单元,包含:
一第三开关,包含:
一第一端,耦接于该第一开关装置的第二输入端;
一控制端,耦接于该第一开关装置的第二控制端;及
一第二端,耦接于该第一开关装置的第二输出端,当该第二频率信号的反相信号位于该第一准位时,耦接于该第三开关的该第一端;及
一第四开关,包含:
一第一端,耦接于该第一开关装置的该第二输入端;
一控制端,耦接于该第一开关装置的该第三控制端;及
一第二端,耦接于该第一开关装置的该第二输出端,当该第二频率信号位于该第一准位时,耦接于该第四开关的该第一端。
11.根据权利要求10所述的开关组,其特征在于,该第一、三开关为P型金氧半导体晶体管;该第二、四开关为N型金氧半导体晶体管。
12.根据权利要求9所述的开关组,其特征在于,当该移位寄存器组设定于顺向传送时,该第一、第二、第三移位寄存器的一第一频率输入端接收该第一频率信号,该第一、第二、第三移位寄存器的一第二频率输入端接收该第一频率信号的反相信号;当该移位寄存器组设定于逆向传送时,该第一、第二、第三移位寄存器的该第一频率输入端接收该第一频率信号的反相信号,该第一、第二、第三移位寄存器的该第二频率输入端接收该第一频率信号。
13.根据权利要求9所述的开关组,其特征在于,该第一、第二频率信号的频率相同。
14.根据权利要求9所述的开关组,其特征在于,该第二频率信号的相位与该第一频率信号的相位相异。
15.根据权利要求12所述的开关组,其特征在于,该第二频率信号的相位与该第一频率信号的相位相同。
16.根据权利要求9所述的开关组,其特征在于,该第二频率信号的工作周期责任比为可调整。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101987468A CN100573723C (zh) | 2007-12-12 | 2007-12-12 | 双向移位寄存器组的开关组 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101987468A CN100573723C (zh) | 2007-12-12 | 2007-12-12 | 双向移位寄存器组的开关组 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101178940A true CN101178940A (zh) | 2008-05-14 |
CN100573723C CN100573723C (zh) | 2009-12-23 |
Family
ID=39405144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101987468A Active CN100573723C (zh) | 2007-12-12 | 2007-12-12 | 双向移位寄存器组的开关组 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100573723C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103295643A (zh) * | 2012-12-21 | 2013-09-11 | 上海中航光电子有限公司 | 移位寄存器 |
CN110111717A (zh) * | 2019-05-06 | 2019-08-09 | 京东方科技集团股份有限公司 | 栅极驱动电路及驱动方法、阵列基板、显示面板 |
CN112365857A (zh) * | 2020-12-04 | 2021-02-12 | 深圳市华星光电半导体显示技术有限公司 | 驱动电路、显示面板以及显示装置 |
-
2007
- 2007-12-12 CN CNB2007101987468A patent/CN100573723C/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103295643A (zh) * | 2012-12-21 | 2013-09-11 | 上海中航光电子有限公司 | 移位寄存器 |
CN103295643B (zh) * | 2012-12-21 | 2017-10-24 | 上海中航光电子有限公司 | 移位寄存器 |
CN110111717A (zh) * | 2019-05-06 | 2019-08-09 | 京东方科技集团股份有限公司 | 栅极驱动电路及驱动方法、阵列基板、显示面板 |
CN112365857A (zh) * | 2020-12-04 | 2021-02-12 | 深圳市华星光电半导体显示技术有限公司 | 驱动电路、显示面板以及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN100573723C (zh) | 2009-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7573972B2 (en) | Switch set of bi-directional shift register module | |
US10984740B2 (en) | Display driving device | |
EP2852059A1 (en) | Semiconductor switch circuit signal processing apparatus and ultrasound diagnostic apparatus | |
TW200641760A (en) | Decode circuitry and display device using the same | |
US9209800B2 (en) | High freuency semiconductor switch and wireless device | |
CN100573723C (zh) | 双向移位寄存器组的开关组 | |
US11081042B2 (en) | Gate driving unit, driving method thereof, gate driving circuit and display device | |
CN104425034A (zh) | 移位寄存器电路及包含其的栅极驱动电路、显示装置 | |
JP2004362745A (ja) | シグナルのアウトプット順序を切換え可能なシフトレジスタ | |
US8575991B2 (en) | Switching circuit sharing a resistor for switching devices | |
US7917778B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
US20090206909A1 (en) | Bidirectional controlling device for increasing resistance of elements on voltage stress | |
US8531227B2 (en) | Level shifter | |
TW200703348A (en) | Shift register | |
JP4119062B2 (ja) | 終端回路 | |
CN106921379B (zh) | 输入电路 | |
US8866466B2 (en) | Power generating circuit and switching circuit | |
US8803587B2 (en) | Resistor-sharing switching circuit | |
US20070236251A1 (en) | Level-shifting apparatus and panel display apparatus using the same | |
CN104935326A (zh) | 接口电路中的输出电路 | |
US8742813B2 (en) | Inverter and switching circuit | |
TW200737711A (en) | Level shifter circuit | |
CN115705814A (zh) | 栅极驱动器电路和用于驱动栅极驱动器电路的方法 | |
JP6434298B2 (ja) | 制御回路 | |
CN103457556A (zh) | 可变增益放大器及其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |