CN115705814A

CN115705814A - 栅极驱动器电路和用于驱动栅极驱动器电路的方法

Info

Publication number: CN115705814A
Application number: CN202210793260.3A
Authority: CN
Inventors: 卞真洙; 李哲虎; 申允秀
Original assignee: LX Semicon Co Ltd
Current assignee: LX Semicon Co Ltd
Priority date: 2021-08-04
Filing date: 2022-07-05
Publication date: 2023-02-17
Also published as: US11749159B2; TW202307814A; KR20230020831A; US20230043062A1

Abstract

本发明提供了显示装置中所使用的栅极驱动器电路和用于驱动栅极驱动器电路的方法。根据栅极驱动器电路中的缓冲器的输出端所输出的时钟信号的相位来自适应地实现电荷共享，使得能够降低当驱动栅极线时所消耗的电力。

Description

栅极驱动器电路和用于驱动栅极驱动器电路的方法

技术领域

本公开涉及栅极驱动器电路和用于驱动栅极驱动器电路的方法。

背景技术

通常，显示装置包括显示面板、显示驱动装置和定时控制器等。

显示驱动装置将定时控制器提供的数字图像数据转换为源信号，并将源信号提供给显示面板。显示驱动装置可以包括集成到芯片中的栅极驱动器。

栅极驱动器用于通过向显示面板发送栅极驱动信号来驱动栅极线。

为了使显示面板输出正常图像，需要系统电路动态地控制和调整栅极驱动器的输出的方法。然而，这样的方法可能会导致系统电路消耗大量电力。因此，为了解决这样的问题，可以使用电荷共享功能。

发明内容

在这样的背景下，在一方面，各种实施例旨在提供适合于在不直接指定进行电荷共享功能的通道的情况下通过根据时钟信号的操作而自动应用电荷共享功能来降低电力消耗的电路、以及用于驱动所述电路的方法。

在一方面，本实施例可以提供一种栅极驱动器电路，包括：控制电路，其被配置为输出栅极时钟信号和连接控制信号；多个缓冲器，其被配置为分别接收栅极时钟信号并且输出栅极时钟信号；以及多个电荷共享开关，其被配置为分别控制缓冲器的输出端之间的连接，以通过电荷共享线与多个缓冲器中的所选择的缓冲器连接，并且分别被连接控制信号控制。

另一方面，本实施例可以提供一种栅极驱动器电路，包括：控制电路，用于输出栅极时钟信号和连接控制信号；第一缓冲器，用于从控制电路接收第一栅极时钟信号并且输出第一栅极时钟信号；第二缓冲器，用于从控制电路接收第二栅极时钟信号并且输出第二栅极时钟信号；第一电荷共享开关，其与第一缓冲器的输出端连接，并且被连接控制信号控制；第二电荷共享开关，其与第二缓冲器的输出端连接，通过电荷共享线与第一电荷共享开关连接，并且被连接控制信号控制。

再一方面，本实施例可以提供一种用于驱动栅极驱动器电路的方法，该方法包括：将栅极时钟信号分别发送到多个缓冲器；将第一栅极时钟信号和第二栅极时钟信号分别发送到多个缓冲器中的第一缓冲器和第二缓冲器；在第一栅极时钟信号和第二栅极时钟信号分别处于不同的沿状态的情况下，接通与第一缓冲器的输出端和第二缓冲器的输出端相对应的电荷共享开关；以及通过电荷共享线来将第一缓冲器的输出端和第二缓冲器的输出端连接。

再一方面，本实施例可以提供一种用于驱动栅极驱动器电路的方法，该方法包括：将第一栅极时钟信号发送到第一缓冲器；将第二栅极时钟信号发送到第二缓冲器；在第一栅极时钟信号和第二栅极时钟信号分别处于不同的沿状态的情况下，接通与第一缓冲器连接的第一电荷共享开关和与第二缓冲器连接的第二电荷共享开关；以及通过电荷共享线来将第一缓冲器的输出端和第二缓冲器的输出端连接。

从以上可知，根据本实施例，能够选择根据时钟信号的相位而自适应地实现电荷共享的通道。此外，根据本实施例，降低了当驱动栅极线时显示装置所消耗的电力。

附图说明

图1是根据实施例的显示装置的配置图。

图2是用于说明根据实施例的栅极驱动器电路的图。

图3是用于说明根据实施例接通电荷共享开关的电路的图。

图4是用于说明根据实施例的从缓冲器输出的波形的图。

图5是用于进一步说明根据实施例的从缓冲器输出的波形的图。

图6是用于说明根据实施例的为了选择要接通的电荷共享开关而对时钟信号的脉冲的数量进行计数的图。

图7是用于说明根据实施例的当实现电荷共享时的时钟脉冲的图。

图8是用于说明根据实施例的多个缓冲器各自包括PMOS晶体管和NMOS晶体管的图。

图9是用于说明根据实施例的栅极驱动器电路的驱动处理的图。

具体实施方式

图1是根据实施例的显示装置100的配置图。

参考图1，显示装置100可以包括面板110以及用于驱动面板110的数据驱动电路120、栅极驱动电路130和数据处理电路140。

在面板110中，可以布置多个数据线DL和多个栅极线GL，并且可以布置多个像素P。

用于驱动面板110中包括的至少一个配置的电路可以被称为面板驱动电路。例如，数据驱动电路120、栅极驱动电路130和数据处理电路140等可以被称为面板驱动电路。

前述数据驱动电路120、栅极驱动电路130和数据处理电路140中的各个电路可以被称为面板驱动电路，并且全部或多个电路可以被称为面板驱动电路。

数据驱动电路120可以驱动多个数据线DL。

栅极驱动电路130可以通过向多个栅极线GL供给扫描信号(也称为‘选通信号’)来驱动多个栅极线GL。

数据处理电路140可以通过向数据驱动电路120和栅极驱动电路130供给各种控制信号来控制数据驱动电路120和栅极驱动电路130。

在面板驱动电路中，栅极驱动电路130可以向栅极线GL供给具有接通电压或关断电压的扫描信号。当将具有接通电压的扫描信号供给到像素P时，像素P连接到数据线DL，并且当将具有关断电压的扫描信号供给到像素P时，像素P从数据线DL断开。

在面板驱动电路中，数据驱动电路120向数据线DL供给数据电压。根据扫描信号，将供给到数据线DL的数据电压传送到连接到数据线DL的像素P。

在面板驱动电路中，数据处理电路140可以向栅极驱动电路130和数据驱动电路120供给各种控制信号。数据处理电路140可以根据在各个帧中实现的定时来生成用于开始扫描的栅极控制信号GCS，并将栅极控制信号GCS发送到栅极驱动电路130。此外，数据处理电路140可以将通过根据数据驱动电路120使用的数据信号格式对外部输入的图像数据进行转换而获得的图像数据RGB输出到数据驱动电路120。此外，数据处理电路140可以发送用于控制数据驱动电路120根据各个定时向各个像素P供给数据电压的数据控制信号DCS。

此外，数据驱动电路120可以被称为源极驱动器。此外，栅极驱动电路130可以被称为栅极驱动器。此外，数据处理电路140可以被称为定时控制器。

虽然本实施例不限于这样的名称，但是在下面的实施例的描述中将省略在源极驱动器、栅极驱动器和定时控制器等中公知的一些组件的描述。因此，在理解本实施例时，需要考虑到这一些组件已被省略。

图2是用于说明根据实施例的用于栅极驱动器的电路200的图。

参考图2，根据本实施例的用于栅极驱动器的电路200可以包括控制电路210、多个缓冲器220_1、220_2、……、220_M、多个电荷共享开关230_1、230_2、……、230_M以及电荷共享线240，其中控制电路210生成栅极时钟信号GCLK和连接控制信号CCS，多个缓冲器220_1、220_2、……、220_M放大栅极时钟信号GCLK以输出放大后的栅极时钟信号GCLK，多个电荷共享开关230_1、230_2、……、230_M分别连接到多个缓冲器220_1、220_2、……、220_M的输出端并且被控制电路210所生成的连接控制信号CCS控制，电荷共享线240连接多个电荷共享开关230_1、230_2、……、230_M。

用于栅极驱动器的电路200可以包括线SW1、SW2、……、SWM和电荷共享开关控制线SW_1、SW_2、……、SW_M，其中线SW1、SW2、……、SWM将控制电路210分别与多个缓冲器220_1、220_2、……、220_M的输入端连接，使得多个缓冲器220_1、220_2、……、220_M与控制电路210连接，电荷共享开关控制线SW_1、SW_2、……、SW_M将控制电路210与多个电荷共享开关230_1、230_2、……、230_M连接以控制多个电荷共享开关230_1、230_2、……、230_M。

多个缓冲器220_1、220_2、……、220_M的输出端可以连接到面板110。当从多个缓冲器220_1、220_2、……、220_M的输出端观察时，连接到多个缓冲器220_1、220_2、……、220_M的输出端的面板110可以被理解为包括电阻器R和电容器C的面板负载250，并且可以理解为多个面板负载250_1、250_2、……、250_M分别连接到多个缓冲器220_1、220_2、……、220_M。

可以理解，多个面板负载250_1、250_2、……、250_M连接到多个缓冲器220_1、220_2、……、220_M的输出端和多个电荷共享开关230_1、230_2、……、230_M，并且用于将多个面板负载250_1、250_2、……、250_M与多个缓冲器220_1、220_2、……、220_M的输出端连接的线可以连接到多个电荷共享开关230_1、230_2、……、230_M。因此，可以理解，多个面板负载250_1、250_2、……、250_M、多个缓冲器220_1、220_2、……、220_M以及多个电荷共享开关230_1、230_2、……、230_M通过一个结点连接。

定时控制器150可以生成接通时钟信号(on-clock signal)和关断时钟信号(off-clock signal)，并且将生成的接通时钟信号和关断时钟信号发送到控制电路210以控制用于栅极驱动器的电路200，其中，该控制电路210包括在用于栅极驱动器的电路200中。

控制电路210可以从单独设置在用于栅极驱动器的电路200外部的定时控制器150接收接通时钟信号和关断时钟信号，并基于从定时控制器150接收到的接通时钟信号和关断时钟信号来生成栅极时钟信号GCLK。

控制电路210可以将生成的栅极时钟信号GCLK顺次发送到多个缓冲器220_1、220_2、……、220_M。因此，发送到多个缓冲器220_1、220_2、……、220_M的各栅极时钟信号GCLK的相位相互不同。

控制电路210可以生成连接控制信号CCS，并通过用于控制多个电荷共享开关230_1、230_2、……、230_M的电荷共享开关控制线SW_1、SW_2、……、SW_M，将连接控制信号CCS发送到电荷共享开关230_1、230_2、……、230_M，由此控制电荷共享开关230_1、230_2、……、230_M的接通/关断。

控制电路210可以根据分别发送到多个缓冲器220_1、220_2、……、220_M的栅极时钟信号GCLK的相位，来判断是否将连接控制信号CCS发送到分别与多个缓冲器220_1、220_2、……、220_M相对应的电荷共享开关230_1、230_2、……、230_M。

控制电路210可以包括计数电路，其中该计数电路对由定时控制器150发送的初始接通时钟信号脉冲和初始关断时钟信号脉冲之间的接通时钟信号脉冲的数量进行计数。由于控制电路210中设置的计数电路对由定时控制器150发送的初始接通时钟信号脉冲和初始关断时钟信号脉冲之间的接通时钟信号脉冲的数量进行计数，因此可以认为控制电路210对由定时控制器150发送的初始接通时钟信号脉冲和初始关断时钟信号脉冲之间的接通时钟信号脉冲的数量进行计数。

多个缓冲器220_1、220_2、……、220_M的各输入端可以通过用于连接多个缓冲器220_1、220_2、……、220_M的线SW1、SW2、……、SWM来连接到控制电路210，并且多个缓冲器220_1、220_2、……、220_M可以从控制电路210接收栅极时钟信号GCLK，并放大栅极时钟信号GCLK以输出放大后的栅极时钟信号GCLK。

多个缓冲器220_1、220_2、……、220_M的输出端可以通过一个结点来分别连接到多个面板负载250_1、250_2、……、250_M和多个电荷共享开关230_1、230_2、……、230_M。

缓冲器220_1可以包括PMOS晶体管QP1和NMOS晶体管QN1，缓冲器220_2可以包括PMOS晶体管QP2和NMOS晶体管QN2，并且缓冲器220_M可以包括PMOS晶体管QPM和NMOS晶体管QNM。

多个电荷共享开关230_1、230_2、……、230_M可以通过一个结点来分别连接到多个缓冲器220_1、220_2、……、220_M的输出端和多个面板负载250_1、250_2、……、250_M。

多个电荷共享开关230_1、230_2、……、230_M可以通过电荷共享线240互连。

多个电荷共享开关230_1、230_2、……、230_M可以由通过电荷共享开关控制线SW_1、SW_2、……、SW_M从控制电路210接收到的连接控制信号CCS来接通和关断。

多个电荷共享开关230_1、230_2、……、230_M可以各自包括晶体管。

电荷共享线240可以包括连接多个电荷共享开关230_1、230_2、……、230_M的一个线。

电荷共享线240可以用于将输出处于下降沿状态的栅极时钟信号GCLK的缓冲器的输出端与输出处于上升沿状态的栅极时钟信号GCLK的缓冲器的输出端连接，并且因此实现电荷共享。这里，下降沿可以指时钟信号中信号值从特定值减小的状态。例如，下降沿可以意味着时钟信号的值从1改变为0的瞬间。上升沿可以指时钟信号中信号值上升到特定值的状态。例如，上升沿可以意味着时钟信号的值从0改变为1的瞬间。

由于电荷共享线240包括一个线，因此可以简化电路的配置。

现有技术的问题在于，由于通过将单独的信号输入到希望实现电荷共享的各个通道来进行电荷共享功能，因此用户需要直接指定要进行电荷共享功能的通道。

然而，在本实施例中，多个电荷共享开关230_1、230_2、……、230_M可以通过一个电荷共享线240连接，并且控制电路210可以通过使用时钟信号的相位来控制多个电荷共享开关230_1、230_2、……、230_M，并且自适应地选择要进行电荷共享功能的缓冲器的输出端。

图3是用于说明电荷共享开关接通的电路的图。

参考图3，控制电路210通过使用被发送到多个缓冲器220_1、220_2、……、220_M的栅极时钟信号GCLK的相位，可以将连接控制信号CCS发送到多个电荷共享开关230_1、230_2、……、230_M中的使得能够进行电荷共享的电荷共享开关230_a和电荷共享开关230_b，由此接通电荷共享开关230_a和电荷共享开关230_b。

可以根据分别连接到多个电荷共享开关230_1、230_2、...、230_M的多个缓冲器220_1、220_2、……、220_M中的第一缓冲器220_a和第二缓冲器220_b的输出端接收到的栅极时钟信号GCLK的相位来确定多个电荷共享开关230_1、230_2、...、230_M中的哪个要被控制电路210接通。第一缓冲器220_a和第二缓冲器220_b可以从多个缓冲器220_1、220_2、……、220_M中选择。

具体地，第一栅极时钟信号和第二栅极时钟信号可以分别发送到多个缓冲器220_1、220_2、……、220_M中的第一缓冲器220_a和第二缓冲器220_b，并且当第一栅极时钟信号和第二栅极时钟信号处于不同的沿状态时，可以接通与第一缓冲器220_a的输出端和第二缓冲器220_b的输出端相对应的电荷共享开关230_a和电荷共享开关230_b。

根据与上述相关的实施例，第一栅极时钟信号和第二栅极时钟信号可以分别发送到多个缓冲器220_1、220_2、……、220_M中的第一缓冲器220_a和第二缓冲器220_b，并且当第一栅极时钟信号处于下降沿状态并且第二栅极时钟信号处于上升沿状态时，控制电路210可以接通与第一缓冲器220_a的输出端和第二缓冲器220_b的输出端相对应的电荷共享开关230_a和电荷共享开关230_b。然后，当第一栅极时钟信号处于上升沿状态并且第二栅极时钟信号同时处于下降沿状态时，控制电路210可以接通与第一缓冲器220_a的输出端和第二缓冲器220_b的输出端相对应的电荷共享开关230_a和电荷共享开关230_b。

当连接到第一缓冲器220_a的第一电荷共享开关230_a和连接到第二缓冲器220_b的第二电荷共享开关230_b被控制电路210接通时，第一缓冲器220_a和第二缓冲器220_b的输出端通过电荷共享线240彼此连接，使得可以进行电荷共享功能。

因此，用户不直接选择要进行电荷共享功能的通道，并且可以根据时钟信号的相位来自适应地选择通道。

由于控制电路210生成的栅极时钟信号GCLK在初始接通时钟信号脉冲和初始关断时钟信号脉冲之间具有间隔并且以预定周期被顺次发送到多个缓冲器220_1、220_2、……、220_M，因此可以通过对由定时控制器150发送的初始接通时钟信号脉冲和初始关断时钟信号脉冲之间的接通时钟信号脉冲的数量进行计数来预测和确定具有不同的沿状态的第一栅极时钟信号和第二栅极时钟信号。

根据与上述相关的实施例，可以预测和确定接收处于下降沿状态的第一栅极时钟信号的第一缓冲器220_a和接收同时处于下降沿状态的第二栅极时钟信号的第二缓冲器220_b，并且可以预测和确定接收处于上升沿状态的第一栅极时钟信号的第一缓冲器220_a和接收同时处于下降沿状态的第二栅极时钟信号的第二缓冲器220_b。

因此，当初始接通时钟信号脉冲和初始关断时钟信号脉冲之间的接通时钟信号脉冲的数量为n(n为正整数)时，第二栅极时钟信号可以是在输出第一栅极时钟信号之后的第n+1次输出的栅极时钟信号。

接通的电荷共享开关230_a和电荷共享开关230_b允许分别与接通的电荷共享开关230_a和电荷共享开关230_b连接的缓冲器220_a和缓冲器220_b的输出端通过电荷共享线240彼此连接。

当第一缓冲器220_a的输出端和第二缓冲器220_b的输出端通过电荷共享而电平衡时，控制电路210可以关断连接到第一缓冲器220_a的输出端的电荷共享开关230_a和连接到第二缓冲器220_b的输出端的电荷共享开关230_b。

图4是用于说明从缓冲器输出的波形的图。

定时控制器150生成接通时钟信号ONCLK和关断时钟信号OFFCLK，并将生成的接通时钟信号ONCLK和关断时钟信号OFFCLK发送到控制电路210。控制电路210可以接收接通时钟信号ONCLK和关断时钟信号OFFCLK，基于接收到的信号来生成栅极时钟信号GCLK，并将生成的栅极时钟信号GCLK分别发送到多个缓冲器220_1、220_2、……、220_M的输入端，并且多个缓冲器220_1、220_2、……、220_M可以放大所接收到的栅极时钟信号GCLK以输出放大后的信号。

由控制电路210生成的栅极时钟信号GCLK可以在初始接通时钟信号脉冲和初始关断时钟信号脉冲之间具有间隔。

参考图4，多个缓冲器220_1、220_2、……、220_M可以分别在时间t1、t2、t3、t4、……处顺次接收到控制电路210生成的栅极时钟信号GCLK，放大所接收到的栅极时钟信号GCLK，并且顺次输出放大后的栅极时钟信号GCLK。

根据与上述相关的实施例，在第一缓冲器接收到由多个缓冲器220_1、220_2、……、220_M输出的放大后的栅极时钟信号GCLK中的处于下降沿状态的第一栅极时钟信号GCLK1的时间t4处，与接收到处于上升沿状态的第二栅极时钟信号GCLK4的第二缓冲器的输出端连接的电荷共享开关被接通，并且第一缓冲器的输出端与第二缓冲器的输出端通过电荷共享线240彼此连接，使得可以实现电荷共享。

第一栅极时钟信号和第二栅极时钟信号可以被分别发送到多个缓冲器220_1、220_2、……、220_M中的第一缓冲器220_a和第二缓冲器220_b，并且当第一栅极时钟信号和第二栅极时钟信号处于不同的沿状态时，可以接通与第一缓冲器220_a的输出端和第二缓冲器220_b的输出端相对应的电荷共享开关230_a和电荷共享开关230_b。

参考图5，多个缓冲器220_1、220_2、……、220_M可以分别在时间t5、t6、t7、t8、……处顺次接收到控制电路210生成的栅极时钟信号GCLK，放大所接收到的栅极时钟信号GCLK，并且顺次输出放大后的栅极时钟信号GCLK。根据与上述相关的实施例，在第一缓冲器接收到由多个缓冲器220_1、220_2、……、220_M输出的放大后的栅极时钟信号GCLK中的处于上升沿状态的第一栅极时钟信号GCLK1的时间t8处，与接收到处于下降沿状态的第二栅极时钟信号GCLK4的第二缓冲器的输出端连接的电荷共享开关被接通，并且第一缓冲器的输出端与第二缓冲器的输出端通过电荷共享线240彼此连接，使得可以实现电荷共享。

图6是用于说明为了选择要接通的电荷共享开关而对时钟信号的脉冲的数量进行计数的图。

控制电路210中包括的计数电路可以对初始接通时钟信号脉冲和初始关断时钟信号脉冲之间的接通时钟信号脉冲的数量进行计数，并且基于栅极时钟信号GCLK被顺次发送到多个缓冲器220_1、220_2、……、220_M的事实、以及计数信息，来预测和计算要连接的缓冲器的输出端。

参考图6，在假设初始接通时钟信号脉冲和初始关断时钟信号脉冲之间存在与n(n为任意正整数)个接通时钟信号脉冲相对应的间隔的情况下生成的栅极时钟信号GCLK可以是具有与n+1个接通时钟信号脉冲相对应的间隔的信号。即，具有不同的沿状态的栅极时钟信号GCLK可以具有与n+1个接通时钟信号脉冲相对应的间隔。

根据与上述相关的实施例，当假设在由定时控制器150生成并被发送到控制电路210的初始接通时钟信号脉冲和初始关断时钟信号脉冲之间存在n(n为正整数)个接通时钟信号脉冲时，处于上升沿状态的第二栅极时钟信号可以是在输出处于下降沿状态的第一栅极时钟信号之后的第n+1次输出的栅极时钟信号。第一栅极时钟信号可以是在t1处生成的信号，并且第二栅极时钟信号可以是在tn+2处生成的信号。可选地，第一栅极时钟信号和第二栅极时钟信号可以是具有相同间隔的任意两个栅极时钟信号。

图7是用于说明当实现电荷共享时的时钟脉冲的图。

多个电荷共享开关230_1、230_2、……、230_M可以各自包括晶体管，并且即使分别与晶体管的接通电阻所接通的电荷共享开关230_1、230_2、……、230_M连接的缓冲器220_1、220_2、……、220_M的输出端通过电荷共享线240相互连接，电荷共享的栅极时钟信号GCLK的波形也可以具有平缓的曲线。

参考图7，如图7的(a)所示，在用于放大处于上升沿状态的栅极时钟信号以输出放大后的信号的缓冲器的输出端与用于输出处于高电平的栅极时钟信号的缓冲器的输出端之间实现电荷共享，使得栅极时钟信号GCLK具有处于特定电平的信号状态。

此外，如图7的(b)所示，在用于放大处于下降沿状态的栅极时钟信号以输出放大后的信号的缓冲器的输出端与用于输出处于低电平的栅极时钟信号的缓冲器的输出端之间实现电荷共享，使得栅极时钟信号GCLK具有处于特定电平的信号状态。

因此，如图7的(c)所示，可以在栅极时钟信号的一个脉冲的上升沿和下降沿处实现电荷共享。

因为处于高电平的栅极时钟信号GCLK和处于低电平的栅极时钟信号GCLK被电平衡，所以由电荷共享导致的栅极时钟信号GCLK的驱动电压具有比当未实现电荷共享时更小的值。因此，在根据本实施例的包括用于栅极驱动器的电路200的显示装置100中，能够大幅降低驱动栅极线GL时消耗的电力。

参考图8，多个缓冲器220_1、220_2、……、220_M可以各自包括PMOS晶体管和NMOS晶体管。

多个缓冲器220_1、220_2、……、220_M可以从第一电压源V1和第二电压源V2接收电压，以放大栅极时钟信号GCLK从而输出放大后的栅极时钟信号GCLK。

PMOS晶体管可以包括栅极端、源极端和漏极端，其中栅极端连接到多个缓冲器220_1、220_2、……、220_M中的各个缓冲器的输入端、源极端连接到第一电压源V1，漏极端连接到多个缓冲器220_1、220_2、……、220_M中的各个缓冲器的输出端。

NMOS晶体管可以包括栅极端、源极端和漏极端，其中栅极端连接到多个缓冲器220_1、220_2、……、220_M中的各个缓冲器的输入端、源极端连接到第二电压源V2，漏极端连接到多个缓冲器220_1、220_2、……、220_M中的各个缓冲器的输出端。

参考图9，根据本实施例的电路驱动方法可以包括步骤S802，该步骤S802用于将栅极时钟信号GCLK分别发送到多个缓冲器220_1、220_2、……、220_M。

定时控制器150可以生成和输出接通时钟信号和关断时钟信号，并且控制电路210可以接收接通时钟信号和关断时钟信号并且生成和输出具有从初始接通时钟信号脉冲到初始关断时钟信号脉冲的间隔的栅极时钟信号GCLK。

控制电路210可以通过各缓冲器的输入端连接到多个缓冲器220_1、220_2、……、220_M。

根据本实施例的电路驱动方法可以包括步骤S804，该步骤S804用于预测和确定栅极时钟信号GCLK中的、同时分别处于下降沿状态和上升沿状态的第一栅极时钟信号和第二栅极时钟信号被发送到的缓冲器。

控制电路210可以包括计数电路，其中该计数电路对初始接通时钟信号脉冲和初始关断时钟信号脉冲之间的接通时钟信号脉冲的数量进行计数，并且可以通过对初始接通时钟信号脉冲和初始关断时钟信号脉冲之间的接通时钟信号脉冲的数量进行计数来理解栅极时钟信号GCLK的间隔。由于控制电路210中设置的计数电路对由定时控制器150发送的初始接通时钟信号脉冲和初始关断时钟信号脉冲之间的接通时钟信号脉冲的数量进行计数，因此可以认为控制电路210对由定时控制器150发送的初始接通时钟信号脉冲和初始关断时钟信号脉冲之间的接通时钟信号脉冲的数量进行计数。

因此，可以通过顺次发送的栅极时钟信号GCLK的周期和栅极时钟信号GCLK的间隔来预测和确定要实现电荷共享的缓冲器的输出端。

根据本实施例的电路驱动方法可以包括步骤S806，该步骤S806用于接通与接收处于下降沿状态的第一栅极时钟信号和处于上升沿状态的第二栅极信号的缓冲器的输出端相对应的第一电荷共享开关和第二电荷共享开关。

第一电荷共享开关和第二电荷共享开关可以被从控制电路210接收到的连接控制信号CCS接通和关断。

根据本实施例的电路驱动方法可以包括步骤S808，该步骤S808用于通过电荷共享线240来将第一缓冲器的输出端和第二缓冲器的输出端连接。

电荷共享线240可以包括单个线，并且连接多个电荷共享开关230_1、230_2、……、230_M。

多个电荷共享开关230_1、230_2、……、230_M可以各自包括晶体管，并且当晶体管的接通电阻呈现电荷共享功能时，电荷共享的栅极时钟信号GCLK的波形可以具有平缓的曲线。

根据本实施例的电路驱动方法可以包括步骤S810，该步骤S810用于当第一缓冲器的输出端和第二缓冲器的输出端被电平衡时关断分别连接到第一缓冲器和第二缓冲器的第一电荷共享开关和第二电荷共享开关。

因为处于高电平的栅极时钟信号GCLK和处于低电平的栅极时钟信号GCLK被电平衡，所以由电荷共享导致的栅极时钟信号GCLK的驱动电压具有比当未实现电荷共享时更小的值。因此，在根据本实施例的使用电路驱动方法的显示装置100中，能够大幅降低驱动栅极线GL时消耗的电力。

Claims

1.一种栅极驱动器电路，包括：

控制电路，其被配置为输出栅极时钟信号和连接控制信号；

第一缓冲器，用于从所述控制电路接收第一栅极时钟信号并且输出所述第一栅极时钟信号；

第二缓冲器，用于从所述控制电路接收第二栅极时钟信号并且输出所述第二栅极时钟信号；

第一电荷共享开关，其与所述第一缓冲器的输出端连接，并且被所述连接控制信号控制；以及

第二电荷共享开关，其与所述第二缓冲器的输出端连接，通过电荷共享线与所述第一电荷共享开关连接，并且被所述连接控制信号控制。

2.根据权利要求1所述的栅极驱动器电路，还包括：

第一电荷共享开关控制线，用于将所述控制电路和所述第一电荷共享开关连接，并且发送所述连接控制信号；以及

第二电荷共享开关控制线，用于将所述控制电路和所述第二电荷共享开关连接，并且发送所述连接控制信号。

3.根据权利要求1所述的栅极驱动器电路，其中，所述控制电路根据所述第一栅极时钟信号和所述第二栅极时钟信号的相位来判断是否发送所述连接控制信号。

4.根据权利要求1所述的栅极驱动器电路，其中，在所述第一栅极时钟信号和所述第二栅极时钟信号分别处于不同沿状态的情况下，所述控制电路接通所述第一电荷共享开关和所述第二电荷共享开关。

5.根据权利要求4所述的栅极驱动器电路，其中，所述控制电路从定时控制器接收接通时钟信号和关断时钟信号，并且基于所述接通时钟信号和所述关断时钟信号来生成所述栅极时钟信号。

6.根据权利要求5所述的栅极驱动器电路，其中，所述控制电路包括计数电路，所述计数电路被配置为对所述定时控制器所发送的初始接通时钟信号脉冲和初始关断时钟信号脉冲之间的接通时钟信号脉冲的数量进行计数。

7.根据权利要求6所述的栅极驱动器电路，其中，在所述初始接通时钟信号脉冲和所述初始关断时钟信号脉冲之间的接通时钟信号脉冲的数量是n的情况下，所述第二栅极时钟信号是在输出了所述第一栅极时钟信号之后输出的第n+1个栅极时钟信号，其中n是正整数。

8.根据权利要求7所述的栅极驱动器电路，其中，在所述第一缓冲器的输出端与所述第二缓冲器的输出端被电平衡的情况下，所述控制电路关断所述第一电荷共享开关和所述第二电荷共享开关。

9.根据权利要求5所述的栅极驱动器电路，其中，所述第一电荷共享开关和所述第二电荷共享开关各自包括晶体管。

10.根据权利要求1所述的栅极驱动器电路，其中，电荷共享的栅极时钟信号的波形由于晶体管的接通电阻而具有平缓弯曲形状。

11.根据权利要求10所述的栅极驱动器电路，其中，所述电荷共享线是单个线。

12.一种用于驱动栅极驱动器电路的方法，所述方法包括：

将第一栅极时钟信号发送到第一缓冲器；

将第二栅极时钟信号发送到第二缓冲器；

在所述第一栅极时钟信号和所述第二栅极时钟信号分别处于不同的沿状态的情况下，接通与所述第一缓冲器连接的第一电荷共享开关和与所述第二缓冲器连接的第二电荷共享开关；以及

通过电荷共享线来将所述第一缓冲器的输出端和所述第二缓冲器的输出端连接。

13.根据权利要求12所述的方法，还包括：

接收接通时钟信号和关断时钟信号，并且基于所述接通时钟信号和所述关断时钟信号来生成所述第一栅极时钟信号和所述第二栅极时钟信号。

14.根据权利要求13所述的方法，还包括：

对初始接通时钟信号脉冲和初始关断时钟信号脉冲之间的接通时钟信号脉冲的数量进行计数，并且判断是否要接通所述第一电荷共享开关和所述第二电荷共享开关。

15.根据权利要求14所述的方法，还包括：

在所述第一缓冲器的输出端和所述第二缓冲器的输出端被电平衡的情况下，关断所述第一电荷共享开关和所述第二电荷共享开关。