JP3937457B2 - 半導体集積回路、動作状態検出器及び電子機器 - Google Patents
半導体集積回路、動作状態検出器及び電子機器 Download PDFInfo
- Publication number
- JP3937457B2 JP3937457B2 JP52813899A JP52813899A JP3937457B2 JP 3937457 B2 JP3937457 B2 JP 3937457B2 JP 52813899 A JP52813899 A JP 52813899A JP 52813899 A JP52813899 A JP 52813899A JP 3937457 B2 JP3937457 B2 JP 3937457B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- operation state
- functional block
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Description
［技術分野］
本発明は、外部電圧源より供給された電源電圧を昇圧もしくは降圧させて一定の電圧を生成する定電圧発生部と、前記定電圧発生部で生成された一定の電圧を電源の電圧供給源とする機能ブロックを有する半導体集積回路およびそれを用いた電子機器の改良に関する。
［背景技術］
この種の半導体集積回路の一例を図１１に示す。図１１において、外部電圧源１より得られる基準電源電圧２は、定電圧発生装置３に供給される。定電圧発生装置３は、基準電源電圧２に基づいて一定の定電圧４を生成して、電源電圧として第１，第２の機能ブロック６Ａ，６Ｂに供給する。第１，第２の機能ブロック６Ａ，６Ｂは、任意の入力信号５Ａ，５Ｂをそれぞれ特定の機能に基づいて変換して、特定の機能を有する出力信号７Ａ，７Ｂを生成する。さらに、第１，第２の機能ブロック６Ａ，６Ｂの待機状態においては、機能停止信号８Ａ，８Ｂにより入力信号５Ａ，５Ｂをそれぞれ抑制することで、第１，第２の機能ブロック６Ａ，６Ｂの動作をそれぞれ停止し、定電圧出力４より供給される電源電流を低減していた。
従来の半導体集積回路は、任意の入力信号５Ａ，５Ｂを特定の機能に変換して出力する全ての動作状態において最高動作速度で応答が可能となる定電圧４が必要であった。
しかしながら、第１，第２の機能ブロック６Ａ，６Ｂの全ての動作状態で、最高の動作速度で応答可能な定電圧４が供給された場合に、一方の機能ブロック５Ａでの動作速度を最高とする必要があっても、他方の機能ブロック５Ｂではそれほど動作速度が速く求められない場合がある。動作状態における最高動作速度と最低動作速度の差が極端に違う場合として、半導体集積回路内にデータアクセス回路及び周波数変換器を共に配置する場合を挙げることができる。
従来技術によれば、このような場合にも一方の機能ブロック６Ａでの最高応答速度に対応した高い電源電圧を必要とし、電力消費量を制限することができなかった。
また、従来技術では、待機時の動作電流を減少させることはできても、動作状態における電源電圧は機能ブロックの最高動作速度での信号応答を実現可能な電圧値が供給されていたために、動作状態における最高動作速度と最低動作速度の差が極端に違う回路が半導体集積回路内に併存する場合には、動作中に多くの動作電流を消費してしまっていた。このため、各機能ブロックが必要とする最高動作速度と最低動作速度での回路応答速度の確保と、電源電流の低減を同時に実現することが困難であった。
また、複数の機能ブロックをそれぞれ構成するＭＯＳトランジスタは、製造工程の時半導体ウエハ面内の不均一性に起因して、しきい値が異なる場合がある。このため、動作速度が同じ各機能ブロックに同一の電源電圧を供給しても、各機能ブロック毎に周波数応答速度が異なってしまうという課題もあった。
本発明の目的は、上述した課題を解決し、最高動作速度と最低動作速度の差が極端に違う回路が半導体集積回路内に併存する場合にも、動作中にながれる動作電流を少なくして消費電力を低減することができる半導体集積回路及びそれを用いた電子機器を提供することにある。
本発明の他の目的は、複数の機能ブロックをそれぞれ構成するＭＯＳトランジスタのしきい値が製造時の要因により異なる場合であって、動作速度が同じ各機能ブロックに同一の電源電圧を供給しても、各機能ブロック毎に周波数応答速度がばらつくことを低減することができる半導体集積回路及びそれを用いた電子機器を提供することにある。
［発明の開示］
本発明に係る半導体集積回路は、
少なくとも一つの外部電源より供給された電源電圧を、基準電圧に基づいて昇圧もしくは降圧させて少なくとも一つの定電圧を生成する少なくとも一つの定電圧発生部と、
前記定電圧発生部で生成された前記少なくとも一つの定電圧が供給される少なくとも一つの機能ブロックと、
前記少なくとも一つの機能ブロックの動作速度情報を有する第１の信号に基づいて、前記少なくとも一つの機能ブロッの動作状態を示す第２の信号を生成する少なくとも一つの動作状態検出部と、
前記第２の信号に基づいて、前記機能ブロックの動作状態を符号化して、動作状態データを生成する少なくとも一つの動作状態符号化部と、
前記動作状態データに基づいて、前記定電圧発生部の前記基準電圧を変更する少なくとも一つの電圧出力制御部と、
を有することを特徴とする。
本発明の半導体集積回路では、機能ブロックの動作速度情報（実動作周波数）を有する第１の信号に基づいて、その機能ブロッの動作状態を示す第２の信号を生成し、それに基づいて機能ブロックの動作に必要とされる最適な電源電圧を得る事が可能となる。さらに本発明の半導体集積回路によれば、製造工程上で発生するＭＯＳトランジスタのしきい値が設計値に対して変動しても、機能ブロックの動作速度に応じた最適な電源電圧を供給する事をも実現できる。
以上により本発明によれば、高速な動作を必要とする信号期間から低速な動作での応答で十分な信号期間の各々の機能ブロックの動作に応じて、最適な電源電圧を設定できることにより、消費電力を低減できるいう効果を奏することができる。
本発明では、機能ブロックには動作設定信号が入力され、機能ブロックは、動作設定信号がアクティブの時に第１の信号を動作検出状態検出部に供給する構成とすることが好ましい。
この場合、動作設定信号は、複数の機能ブロックに対して時間軸で異なるタイミングにてアクティブになるように設定するとよい。
こうすると、複数の機能ブロックに対して、それぞれ一つの動作状態検出器、動作状態符号化部、電圧出力制御部及び前記定電圧発生部を共用することができる。
本発明では、電圧出力制御部は、動作状態データをディジタル−アナログ変換するディジタル−アナログ変換器と、ディジタル−アナログ変換器の出力を動作設定信号に基づいてサンプリングして基準電圧を生成するサンプル−ホールド回路とを有する構成とすることができる。こうすると、各機能ブロックの最適な定電圧を確保するために、各機能ブロック固有の基準電圧を保持つ続けることができる。
本発明ではさらに、動作状態検出部は、第１の信号を積分する積分器と、積分器の出力のピーク値を検出してピーク値を第２の信号として保持するピーク検出器とを有する構成とすることができる。
本発明ではさらに、上述のピーク検出器に代えて積分器の出力の振幅電圧を検出して、その振幅電圧値を第２の信号として保持するピーク トゥ ピーク検出器を用いることができる。
こうすると、製造工程時の条件によりＰ，Ｎ型トランジスタのしきい値が設計値と異なって、積分器出力の立ち上がりと立ち下がりで振幅が異なる場合であっても、正確に負帰還をかけることができる。
本発明ではさらに、動作状態符号化部は、第２の信号の電圧値を複数種の参照電圧値とそれぞれ比較する複数の比較器と、複数の比較器の出力を符号化すエンコーダとを有する構成とすることができる。これにより、第２の信号を用いて負帰還をかけるための符号化が容易となる。
本発明ではさらに、動作状態符号化部は、定電圧発生部からの定電圧を分圧して複数種の参照電圧値を生成する複数の分圧抵抗を有することができる。
こうすると、第２の信号に基づいて符号化するときの予備信号の生成が容易となる。
本発明の他の態様に係る半導体集積回路は、上述の動作状態検出回路を周波数−電圧変換器に変更したものであり、この周波数−電圧変換器は機能ブロックの実動作周波数を電圧値に変換する。
上述した通り、本発明では機能ブロックの実動作周波数を有する第１の信号に基づいて、その機能ブロッの動作状態を示す第２の信号を生成し、それに基づいて機能ブロックの動作に必要とされる最適な電源電圧を得るものであるからである。
この周波数−電圧変換器は、機能ブロックに入力される入力信号の周波数を電圧値に変換することが好ましい。通常入力信号は、機能ブロック内の信号中で最大周波数を有するため、機能ブロックの実動作周波数を反映しているからである。
また、上述した半導体集積回路を有する本発明の電子機器は、消費電力を低減できることから、特に時計、モバイルコンピュータ、携帯電話などに好適に適用できる。。
【図面の簡単な説明】
図１は、本発明の第１実施例の実施例のブロック図である。
図２は、図１の第１の機能ブロックを周波数変換器とした場合であって、この周波数変換器に供給される定電圧を負帰還により変更する構成を詳細に示すブロック図である。
図３は、図２に示す構成にて負帰還をかける過程の各信号波形を示すタイミングチャートである。
図４は、図２に示す動作状態符号化部の動作を説明するための概略説明図である。
図５は、第２の機能ブロックに供給される定電圧を負帰還により変更する過程の各信号波形を示すタイミングチャートである。
図６は、第Ｎの機能ブロックに供給される定電圧を負帰還により変更する過程の各信号波形を示すタイミングチャートである。
図７は、図１に示す各機能ブロックを構成するＭＯＳトランジスタのしきい値電圧Ｖｔｈが異なる場合であって、同一の入力信号が入力される各機能ブロックに供給される定電圧を、負帰還により変更する過程の各信号波形を示す本発明の第２実施例のタイミングチャートである。
図８は、本発明の第３実施例に係る装置のブロック図である。
図９は、図８に示す回路を用いて複数の機能ブロックに供給される定電圧を負帰還により変更する過程の各信号波形を示すタイミングチャートである。
図１０は、本発明の第４実施例に係る電子機器のブロック図である。
図１１は、従来の導体集積回路のブロック図である。
［発明を実施するための最良の形態］
（第１実施例）
以下に本発明の第１実施例を図１〜図６を参照して説明する。
図１に本発明の実施例装置の全体構成のブロック図を示す。図１において、本実施例装置は外部電源１と半導体集積回路１０とを有する。半導体集積回路１０は、定電圧発生部２０と、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎと、動作状態検出器４０と、動作状態符号化部５０と、電圧制御部６０とを有する。
本実施例装置は、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎにそれぞれ供給される定電圧ＶC（ＶC1〜ＶCN）を、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎの動作状態つまり実動作周波数に基づいて負帰還をかけて可変制御することが特徴である。
外部電圧源１より出力される電源電圧ＶSは定電圧発生部２０に供給されて、基準電圧ＶB1〜ＶBNを基準として定電圧ＶC1〜ＶCNを生成する。定電圧発生部２０により生成された定電圧ＶC1〜ＶCNは第１〜第Ｎの機能ブロック３０−１〜３０−Ｎにそれぞれ電源電圧として供給される。第１〜第Ｎの機能ブロック３０−１〜３０−Ｎは、入力信号ＶIN1〜ＶINNをそれぞれ特定の機能を用いて変更し、出力信号ＶOUT1〜ＶOUTNをそれぞれ生成する。この第１〜第Ｎの機能ブロック３０−１〜３０−Ｎにそれぞれ入力された入力信号ＶIN1〜ＶINNは、動作停止信号ＳSTOP1〜ＳSTOPNがそれぞれノンアクティブすなわち“１”であって、かつ動作判定設定信号ＳSET1〜ＳSETNがそれぞれアクティブすなわち“１”の状態の場合に、そのまま動作信号Ｓ１として動作状態検出器４０に出力される。
動作判定設定信号ＳSET1〜ＳSETBが”０”の状態の時には、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎからは動作信号Ｓ１が発生されない。なお、動作判定設定信号ＳSET1〜ＳSETNは、時間軸上でそれぞれ異なるタイミングでアクティブになる。従って、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎの動作状態は、それぞれ異なるタイミングで動作状態検出器４０にて検出されることになる。
動作状態検出器４０は、動作信号Ｓ１に基づいて、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎの動作状態つまり実動作周波数に応じた電圧Ｖfreを有する動作状態信号Ｓ２を、動作状態符号化部５０に向けて出力する。この意味で、動作状態検出器４０は周波数−電圧変換器として機能する。
動作状態符号化部５０は、動作状態信号Ｓ２の電圧Ｖfreを検出して、あらかじめ設定された電圧値符号化情報に従いｎビットのディジタル値の動作状態データＤを生成する。
この動作状態データＤは電圧出力制御部６０に入力される。電圧出力制御部６０は、あらかじめ設定された電圧生成情報に従い動作状態データＤを電圧値に変換する。この変換された電圧値は基準電圧ＶB1〜ＶBNとして定電圧発生部２０に供給される。
定電圧発生部２０は供給された基準電圧ＶB1〜ＶBNに基づいて、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎの電源電圧となる定電圧ＶC1〜ＶCNの電圧値を変更する。
次に、図１中の第１の機能ブロック３０−１の定電圧ＶC1を、負帰還により変更制御するための具体的構成とその動作を、図２〜図４を参照して説明する。
図２は、第１の機能ブロック３０−１の定電圧ＶC1を負帰還により変更制御するための具体的構成を示すブロック図である。
外部電源１より出力される電源電圧ＶSは定電圧発生部２０に供給されて、基準電圧ＶB1を基準として定電圧ＶC1を生成する。この定電圧発生部２０は、演算増幅器２２と、トランジスタＱ１と、２つの抵抗Ｒ１，Ｒ２とを有する。電圧出力制御部６０からの基準電圧ＶB1は演算増幅器２２の反転入力端子に接続され、抵抗Ｒ１，Ｒ２の接続点は演算増幅器２２の正転入力端子に接続されている。この構成により、演算増幅器２２等は負帰還増幅回路を構成し、基準電圧ＶB1に対して正転入力端子の電圧が変化するとき、演算増幅器２２の出力を変化させることによって、演算増幅器２２の出力が安定する。この時の定電圧発生部２０の出力電圧ＶC1は、
ＶC1＝ＶB1×Ｒ１／（Ｒ１＋Ｒ２）
となる。
このように、基準電圧ＶB1を変化させれば、定電圧ＶC1も変化することが分かる。
なお、図２の定電圧発生部２０には、基準電圧ＶB2〜ＶBNに基づいて、第２〜第Ｎの機能ブロック３０−２〜３０−Ｎに供給される定電圧ＶC2〜ＶCNを生成する回路は省略されているが、演算増幅器２２、トランジスタＱ１及び抵抗Ｒ１，Ｒ２からなる負帰還増幅回路が、実際には定電圧発生部２０内にＮ個存在している。また、負帰還をかける前の状態にあっては、基準電圧ＶB1〜ＶBNは初期電圧に設定されている。
定電圧発生部２０により生成された定電圧ＶC1は第１の機能ブロック３０−１に電源電圧として印加される。第１の機能ブロック３０−１は任意の入力信号ＳIN1をフリップフロップＤF0〜ＤFmと、周波数切り替え信号ＦD0〜ＦDmを用いて、周波数設定エンコーダ３４で生成されるセット信号ＦS0−ＦSm及びリセット信号ＦR0〜ＦRmに従い、任意の周波数に変更された出力信号ＶOUT1を生成する。
第１の機能ブロック３０−１に入力された入力信号ＳIN1は機能停止信号ＳSTOP1とともに論理積ゲートＡＮＤに入力されて、機能停止信号ＳSTOP1がノンアクティブすなわち“１”の状態の時に、入力信号ＳIN1をそのまま出力する。機能停止信号ＳSTOP1がアクティブすなわち“０”の状態の時には、論理積ゲートＡＮＤは入力信号ＳIN1を伝達することなく、入力信号ＳIN1を“０”状態に抑制して、第１の機能ブロック３０−１の機能を停止する。
機能停止信号ＳSTOP1が“１”状態の時に出力される入力信号ＳIN1は、動作判定設定信号ＳSET1が“１”の状態の時（図３の期間Ｔ1）に、動作状態伝達器３２を介して動作信号Ｓ１として動作状態検出器４０に出力される（図３参照）。なお、動作判定設定信号ＳSET1が“０”の状態の時には、動作状態伝達器３２は入力信号ＳIN1を伝達せずに、動作信号Ｓ１を“０”状態に保持する。
動作状態検出器４０は、積分器４２とピーク検出器４４とを有する。入力された動作信号Ｓ１は積分器４２にて積分されて積分信号ＳINTEとなる。この積分信号ＳINTEは、ピーク検出器４４にてそのピーク値が保持され、動作状態信号Ｓ２が生成される（図３参照）。
上述した通り、動作状態検出器４０は、第１の機能ブロック３０−１の動作状態を検出するために、第１の機能ブロック３０−１での実動作周波数に応じた電圧を検出する周波数−電圧変換器として機能する。入力信号ＳIN1は通常、第１の機能ブロック３０−１にて用いられる全信号の中で最大周波数を持つため、本実施例の動作状態検出器４０は、入力信号ＳIN1を積分し、そのピーク値を保持するように構成されている。従って、動作状態検出器４０の出力である動作状態信号Ｓ２の電圧値Ｖfreは、第１の機能ブロック３０−１での実動作周波数に応じた電圧となる。
この動作状態信号Ｓ２は動作状態符号化部５０に入力される。この動作状態符号化部５０は、抵抗ｒ0〜ｒnと、電圧比較器５２−１〜５２−ｎと、エンコーダ５４とを有する。抵抗ｒ0〜ｒnは直列に接続され、抵抗ｒ0には定電圧ＶC1が印加される。この定電圧ＶC1は抵抗ｒ0〜ｒnにより分圧され、各抵抗の接続点に参照電圧Ｖref1〜Ｖrefnが生ずる。
ｎ個の電圧比較器５２−１〜５２−ｎの各正転入力端子には動作状態信号Ｓ２の電圧Ｖｆfreが共通に入力され、各反転入力端子には参照電圧Ｖref1〜Ｖrefnがそれぞれ入力される。
従って、ｎ個の電圧比較器５２−１〜５２−ｎは各々の参照電圧Ｖref1〜Ｖrefnと動作状態信号Ｓ２の電圧とを比較することになる。このことを図４を参照して説明する。図４の縦軸は電圧を示し、上述の参照電圧Ｖref1〜Ｖrefnの抵抗値が全て同じであると、参照電圧Ｖref1〜Ｖrefnの関係は図４の通りとなる。動作状態信号Ｓ２の電圧Ｖfreの電圧レベルが図４の通りのＶP1であるとすると、ｎ個の電圧比較器５２−１〜５２−ｎの出力は、ｎ＝８として電圧比較器５２−１〜５２−ｎの配列順に１，０で表すと、（００００１１１１）となる。
このｎ個の電圧比較器５２−１〜５２−ｎの出力はエンコーダ５４に入力され、ここで符号化される。エンコーダ５４は、ｎ個の電圧比較器５２−１〜５２−ｎより入力された信号（００００１１１１）のデータの最上位から最下位までのデータの配列を反転して符号化を行う。従って、上述の例の場合には、エンコーダ５４の出力は（１１１１００００）となる。この他、動作状態信号Ｓ２の電圧Ｖfreが例えば比較電圧値の最大値Ｖref1であると判定した場合は、エンコーダ５４は最小のディジタルデータ（００００００００）に符号化し、例えば最小値Ｖrefnと判定した場合は最大のディジタルデータ（１１１１１１１１）に符号化して、ｎビットの動作状態データＤを生成する。
この動作状態データＤは、ディジタルアナログ変換器６２とサンプルホールド回路６４により構成された電圧出力制御部６０に入力される。入力されたｎビットのディジタルデータである動作状態データＤは、ディジタルアナログ変換器６２によりアナログ電圧値に変換される。さらに、このアナログ電圧値はサンプルホールド回路６４にて動作設定信号ＳSET1によりサンプリングされ、動作設定期間の終了時（動作設定信号ＳSET1が“１”から“０”に移行した時）にアナログ電圧の電圧値が保持されて、定電圧発生部２０の基準電圧を初期電圧からＶB1へと変更する。定電圧発生部２０は、変更された基準電圧ＶB1に基づいて、上述の通り定電圧ＶC1の電圧値を変更する。この結果、第１の機能ブロック３０−１には、その動作状態に適合した定電圧ＶC1が電源用電圧として供給されることになる。
図５及び図６は、図１に示す回路を用いて第２の機能ブロック３０−２及び第Ｎの機能ブロック３０−Ｎにて負帰還により定電圧ＶC2及びＶCNを変更する過程に用いる信号波形を、図３と同様にして示している。
ここで、図３、図５及び図６にて、動作判定設定信号ＳSET1，ＳSET2，ＳSETNがそれぞれアクティブとなる期間Ｔ1，Ｔ2，ＴNは、時間軸上にてそれぞれ異なるタイミングに設定されている。これにより、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎの複数の機能ブロックに対して、負帰還回路としての動作状態検出器４０、動作状態符号化部５０、電圧出力制御部６０及び定電圧発生部２０を共用できる。
ここで、図３，図５及び図６の比較から明らかなように、第１，第２，第Ｎの機能ブロック３０−１，３０−２，３０−Ｎに入力される入力信号ＳIN1，ＳIN2，ＳINNの周波数をそれぞれＳfre1，Ｓfre2，ＳfreNとすると、それらの関係は、Ｓfre2＜Ｓfre1＜ＳfreNとなる。そして、動作周波数が低いほど、入力信号の実効値（矩形波の面積）が大きいので、機能ブロックにて消費される電力が大きくなる。
本実施例では、消費電力が大きくなる機能ブロックほど、供給される定電圧を低くして、消費電力を低減するようにしている。
図３の動作状態信号Ｓ２のピーク電圧ＶP1と、図５及び図６の動作状態信号Ｓ２のピーク電圧ＶP2，ＶPNとの関係は、ＶPN＜ＶP1＜ＶP2となっている。このため、サンプルホールド回路６４より生成される基準電圧ＶB1，ＶB2，ＶBNの関係は、ＶB2＜ＶB1＜ＶBNとなる。これにより、動作周波数が低い機能ブロックほど、供給される定電圧を低くして、消費電力を低減できる。
（第２実施例）
図７は、図１に示す半導体集積回路１０を構成するＭＯＳトランジスタのしきい値が機能ブロック毎に異なっている場合に、図３と同様に図１，図２に示す回路を用いて負帰還動作をしたときの各信号の波形を示すタイミングチャートである。
ここで、第１の機能ブロック３０−１を構成するＭＯＳトランジスタのしきい値をＶth1とし、第２の機能ブロック３０−２を構成するＭＯＳトランジスタのしきい値をＶth2とし、第Ｎの機能ブロック３０−Ｎを構成するＭＯＳトランジスタのしきい値をＶthNとし、各しきい値の関係がＶth2＜Ｖth1＜ＶthNであるとする。
第１の機能ブロック３０−１の定電圧ＶC1を負帰還により変更するとき、ＭＯＳトランジスタのしきい値電圧がＶth1であるため、積分器４２から積分信号ＳINTE1のピーク値はＶＰ１となる。同様に、第２，第Ｎの機能ブロック３０−２，３０−Ｎの定電圧ＶC2，ＶＣNを負帰還により変更するとき、各ブロックのＭＯＳトランジスタのしきい値電圧がＶth2，ＶthNであるため、積分器４２からの積分信号ＳINTE2，ＳINTENのピーク値はそれぞれＶＰ２，ＶＰＮとなる。
上述の実施例では、入力信号ＳINの周波数が異なる場合に、各ピーク値が異なったが、本実施例では図７に示す同一周波数の入力信号ＳINを各機能ブロック３０−１，３０−２，３０−Ｎに入力させても、各機能ブロックを構成するＭＯＳトランジスタのしきい値の違いにより、ピーク値が異なっている。ただし、図７では期間Ｔ1にてアクティブとなる動作設定信号ＳSET1のみを示しているが、上述のピーク値ＶＰ２，ＶＰＮは、動作設定信号ＳSET2，ＳSETNがそれぞれアクティブとなるＴ2，ＴNの時に検出されている。そして、この各ピーク値の関係は、図７の通り、ＶＰＮ＜ＶＰ１＜ＶＰ２となる。
このように、ＭＯＳトランジスタのしきい値が製造工程により変動するため、しきい値Ｖthと入力信号ＳINの電圧ＶINは、ＭＯＳトランジスタの動作時のオン抵抗Ｒｏｎに対してＲｏｎ＝１／（Ｋ×ＶIN−Ｖth））の関係を有する。この定数Ｋは、半導体集積回路の製造工程及び物理的なＭＯＳトランジスタ形状により決定される。このためＭＯＳトランジスタは入力信号ＳINの電圧ＶINが同一で定数Ｋが固定された場合、オン抵抗Ｒｏｎはしきい値電圧Ｖthの変動に依存して変化する。したがって、しきい値電圧Ｖthの値が大きくなるとオン抵抗Ｒｏｎは大きくなり、しきい値電圧Ｖthの値が小さくなるとオン抵抗Ｒｏｎは小さくなる。このように、積分器４２に入力される信号の出力インピーダンスの変化により、積分信号ＳINTEの振幅電圧が変動する。
ＭＯＳトランジスタのオン抵抗ＲｏｎとＶthの関係により、ピーク電圧ＶＰ１とピーク電圧ＶＰ２とピーク電圧ＶＰＮの関係は、上述の通りＶＰＮ＜ＶＰ１＜ＶＰ２となる。
本実施例でもこのピーク電圧に基づいて変更される基準電圧ＶB1，ＶB2，ＶBNに基づいて、各機能ブロック３０−１，３０−２，３０−Ｎに供給される定電圧ＶC1，ＶC2，ＶCNを負帰還により変更しているので、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎに同一周波数の入力信号ＳINが入力された時でも、周波数応答速度が各機能ブロック３０−１〜３０−Ｎにて変動することがない。
（第３実施例）
図８は、本発明の第３実施例に係る回路のブロック図を示す。図８に示す回路が図２に示す回路と相違する点は、図２のピーク検出器４４に代えてピーク トゥ ピーク検出器７０を用いたことである。
このピーク トゥ ピーク検出器７０は、ピーク検出器４４が積分信号ＳINTE1のピーク値を検出して保持していたのに対して、積分信号ＳINTE1の振幅電圧を保持する点で相違している。
図９は、図１に示す半導体集積回路１０を構成するＭＯＳトランジスタのしきい値が機能ブロック毎に異なっている場合に、図１及び図８に示す回路を用いて負帰還動作をしたときの各信号の波形を示すタイミングチャートである。
第１，第２及び第Ｎの機能ブロック３０−１，３０−２，３０−Ｎを構成するＰチャネンネルＭＯＳトランジスタのしきい値の関係が、Ｖthp2＜Ｖthp1＜ＶthpNであるとする。
ここで、第１の機能ブロック３０−１を構成するＰチャンネルＭＯＳトランジスタのしきい値がＶthp1であり、ＮチャンネルＭＯＳトランジスタのしきい値がＶthn1であり、積分器４２より生成される積分信号ＳINTE1の振幅電圧値はＶｐｐ１となる（図９参照）。
第２の機能ブロック３０−２を構成するＰチャンネルＭＯＳトランジスタのしきい値はＶthp2であり、ＮチャンネルＭＯＳトランジスタのしきい値がＶthn2であり、積分器４２より生成される積分信号ＳINTE2の振幅電圧値はＶｐｐ２となる（図９参照）。
第Ｎの機能ブロック３０−Ｎを構成するＰチャンネルＭＯＳトランジスタのしきい値はＶthpNであり、ＮチャンネルＭＯＳトランジスタのしきい値はＶthnNであり、積分器４２より生成される積分信号ＳINTENの振幅電圧値はＶｐｐＮとなる（図９参照）。
これらの振幅電圧値の関係は、図９の通り、ＶｐｐＮ＜Ｖｐｐ２＜Ｖｐｐ１となり、サンプルホールド回路６４よりそれぞれ生成される基準電圧ＶB1，ＶB2，ＶBNの関係は、ＶB2＜ＶB1＜ＶBNとなり、ＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタの各々のしきい値が各機能ブロック毎に異なった場合であって、第２実施例と同様に同一周波数の入力信号ＳINが各機能ブロックに入力された場合でも、各機能ブロックにて周波数応答速度が変動することがない。
特に、図９に示す積分信号ＳINTE2ように、最初の積分波形だけがその立ち上がりと立ち下がりの振幅が異なる場合でも、他の共通する積分波形の振幅電圧を正確に検出できる点において、図２のピーク検出器４４を用いる場合と比較して優れている。
（第４実施例）
図１０は、上述した電圧制御部を有する半導体集積回路を用いた電子機器のブロック図である。
この電子機器３１０は、電源３１１で駆動されるシステム制御部３１２及び特定機能発生部３１３及び半導体集積回路３００で構成される。システム制御部３１２は、マイクロプロセッサー、バス制御システム、またはメモリー制御システムなどの電子機器３１０の機能システム全体を制御する機能を有する。特定機能発生部３１３は、データ転送、内部及び外部記憶装置または入出力装置などに対して、特定の制御を行う機能を有する。システム制御部３１２及び特定機能発生部３１３は、入出力信号３１５により接続されて信号及びデータの入出力を行う。電源３１１は、電子機器３１０を構成するすべての構成要素に対して電源電圧３１４を供給する。
電子機器３１０に設けられた半導体集積回路３００は、システム制御部３１２及び特定機能発生部３１３より与えられる入力信号３０１の動作速度が変化する時、内部電源電圧制御部３０２により、内部定電圧源３０３を昇圧もしくは降圧して、機能ブロック群３０４に供給する電源電圧を変更する。また、半導体集積回路３００の内部定電圧源３０３より出力される電圧が変更される時、半導体集積回路３００は検出信号３０５を生成し、システム制御部３１２と特定機能発生部３１３とに供給する。この検出信号３０５を用いることで、半導体集積回路３００の電力消費量を制御することが、システム制御部３１２と特定機能発生部３１３とに伝達される。
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、図１の実施例では複数の機能ブロック３０−１〜３０−Ｎに対して定電圧発生部２０、動作状態検出器４０、動作状態符号化部５０及び電圧出力制御部６０を共用したが、各機能ブロック毎にそれぞれ設けても良い。また、図１の実施例では一つの外部電源１から半導体集積回路１０に給電する構成であったが、電源電圧が例えば３Ｖ，５Ｖなどと異なる複数の外部電源から給電される半導体集積回路にも本発明は適用できる。この場合、定電圧発生部を外部電源の数だけ配置する必要がある。
本発明は、外部電圧源より供給された電源電圧を昇圧もしくは降圧させて一定の電圧を生成する定電圧発生部と、前記定電圧発生部で生成された一定の電圧を電源の電圧供給源とする機能ブロックを有する半導体集積回路およびそれを用いた電子機器の改良に関する。
［背景技術］
この種の半導体集積回路の一例を図１１に示す。図１１において、外部電圧源１より得られる基準電源電圧２は、定電圧発生装置３に供給される。定電圧発生装置３は、基準電源電圧２に基づいて一定の定電圧４を生成して、電源電圧として第１，第２の機能ブロック６Ａ，６Ｂに供給する。第１，第２の機能ブロック６Ａ，６Ｂは、任意の入力信号５Ａ，５Ｂをそれぞれ特定の機能に基づいて変換して、特定の機能を有する出力信号７Ａ，７Ｂを生成する。さらに、第１，第２の機能ブロック６Ａ，６Ｂの待機状態においては、機能停止信号８Ａ，８Ｂにより入力信号５Ａ，５Ｂをそれぞれ抑制することで、第１，第２の機能ブロック６Ａ，６Ｂの動作をそれぞれ停止し、定電圧出力４より供給される電源電流を低減していた。
従来の半導体集積回路は、任意の入力信号５Ａ，５Ｂを特定の機能に変換して出力する全ての動作状態において最高動作速度で応答が可能となる定電圧４が必要であった。
しかしながら、第１，第２の機能ブロック６Ａ，６Ｂの全ての動作状態で、最高の動作速度で応答可能な定電圧４が供給された場合に、一方の機能ブロック５Ａでの動作速度を最高とする必要があっても、他方の機能ブロック５Ｂではそれほど動作速度が速く求められない場合がある。動作状態における最高動作速度と最低動作速度の差が極端に違う場合として、半導体集積回路内にデータアクセス回路及び周波数変換器を共に配置する場合を挙げることができる。
従来技術によれば、このような場合にも一方の機能ブロック６Ａでの最高応答速度に対応した高い電源電圧を必要とし、電力消費量を制限することができなかった。
また、従来技術では、待機時の動作電流を減少させることはできても、動作状態における電源電圧は機能ブロックの最高動作速度での信号応答を実現可能な電圧値が供給されていたために、動作状態における最高動作速度と最低動作速度の差が極端に違う回路が半導体集積回路内に併存する場合には、動作中に多くの動作電流を消費してしまっていた。このため、各機能ブロックが必要とする最高動作速度と最低動作速度での回路応答速度の確保と、電源電流の低減を同時に実現することが困難であった。
また、複数の機能ブロックをそれぞれ構成するＭＯＳトランジスタは、製造工程の時半導体ウエハ面内の不均一性に起因して、しきい値が異なる場合がある。このため、動作速度が同じ各機能ブロックに同一の電源電圧を供給しても、各機能ブロック毎に周波数応答速度が異なってしまうという課題もあった。
本発明の目的は、上述した課題を解決し、最高動作速度と最低動作速度の差が極端に違う回路が半導体集積回路内に併存する場合にも、動作中にながれる動作電流を少なくして消費電力を低減することができる半導体集積回路及びそれを用いた電子機器を提供することにある。
本発明の他の目的は、複数の機能ブロックをそれぞれ構成するＭＯＳトランジスタのしきい値が製造時の要因により異なる場合であって、動作速度が同じ各機能ブロックに同一の電源電圧を供給しても、各機能ブロック毎に周波数応答速度がばらつくことを低減することができる半導体集積回路及びそれを用いた電子機器を提供することにある。
［発明の開示］
本発明に係る半導体集積回路は、
少なくとも一つの外部電源より供給された電源電圧を、基準電圧に基づいて昇圧もしくは降圧させて少なくとも一つの定電圧を生成する少なくとも一つの定電圧発生部と、
前記定電圧発生部で生成された前記少なくとも一つの定電圧が供給される少なくとも一つの機能ブロックと、
前記少なくとも一つの機能ブロックの動作速度情報を有する第１の信号に基づいて、前記少なくとも一つの機能ブロッの動作状態を示す第２の信号を生成する少なくとも一つの動作状態検出部と、
前記第２の信号に基づいて、前記機能ブロックの動作状態を符号化して、動作状態データを生成する少なくとも一つの動作状態符号化部と、
前記動作状態データに基づいて、前記定電圧発生部の前記基準電圧を変更する少なくとも一つの電圧出力制御部と、
を有することを特徴とする。
本発明の半導体集積回路では、機能ブロックの動作速度情報（実動作周波数）を有する第１の信号に基づいて、その機能ブロッの動作状態を示す第２の信号を生成し、それに基づいて機能ブロックの動作に必要とされる最適な電源電圧を得る事が可能となる。さらに本発明の半導体集積回路によれば、製造工程上で発生するＭＯＳトランジスタのしきい値が設計値に対して変動しても、機能ブロックの動作速度に応じた最適な電源電圧を供給する事をも実現できる。
以上により本発明によれば、高速な動作を必要とする信号期間から低速な動作での応答で十分な信号期間の各々の機能ブロックの動作に応じて、最適な電源電圧を設定できることにより、消費電力を低減できるいう効果を奏することができる。
本発明では、機能ブロックには動作設定信号が入力され、機能ブロックは、動作設定信号がアクティブの時に第１の信号を動作検出状態検出部に供給する構成とすることが好ましい。
この場合、動作設定信号は、複数の機能ブロックに対して時間軸で異なるタイミングにてアクティブになるように設定するとよい。
こうすると、複数の機能ブロックに対して、それぞれ一つの動作状態検出器、動作状態符号化部、電圧出力制御部及び前記定電圧発生部を共用することができる。
本発明では、電圧出力制御部は、動作状態データをディジタル−アナログ変換するディジタル−アナログ変換器と、ディジタル−アナログ変換器の出力を動作設定信号に基づいてサンプリングして基準電圧を生成するサンプル−ホールド回路とを有する構成とすることができる。こうすると、各機能ブロックの最適な定電圧を確保するために、各機能ブロック固有の基準電圧を保持つ続けることができる。
本発明ではさらに、動作状態検出部は、第１の信号を積分する積分器と、積分器の出力のピーク値を検出してピーク値を第２の信号として保持するピーク検出器とを有する構成とすることができる。
本発明ではさらに、上述のピーク検出器に代えて積分器の出力の振幅電圧を検出して、その振幅電圧値を第２の信号として保持するピーク トゥ ピーク検出器を用いることができる。
こうすると、製造工程時の条件によりＰ，Ｎ型トランジスタのしきい値が設計値と異なって、積分器出力の立ち上がりと立ち下がりで振幅が異なる場合であっても、正確に負帰還をかけることができる。
本発明ではさらに、動作状態符号化部は、第２の信号の電圧値を複数種の参照電圧値とそれぞれ比較する複数の比較器と、複数の比較器の出力を符号化すエンコーダとを有する構成とすることができる。これにより、第２の信号を用いて負帰還をかけるための符号化が容易となる。
本発明ではさらに、動作状態符号化部は、定電圧発生部からの定電圧を分圧して複数種の参照電圧値を生成する複数の分圧抵抗を有することができる。
こうすると、第２の信号に基づいて符号化するときの予備信号の生成が容易となる。
本発明の他の態様に係る半導体集積回路は、上述の動作状態検出回路を周波数−電圧変換器に変更したものであり、この周波数−電圧変換器は機能ブロックの実動作周波数を電圧値に変換する。
上述した通り、本発明では機能ブロックの実動作周波数を有する第１の信号に基づいて、その機能ブロッの動作状態を示す第２の信号を生成し、それに基づいて機能ブロックの動作に必要とされる最適な電源電圧を得るものであるからである。
この周波数−電圧変換器は、機能ブロックに入力される入力信号の周波数を電圧値に変換することが好ましい。通常入力信号は、機能ブロック内の信号中で最大周波数を有するため、機能ブロックの実動作周波数を反映しているからである。
また、上述した半導体集積回路を有する本発明の電子機器は、消費電力を低減できることから、特に時計、モバイルコンピュータ、携帯電話などに好適に適用できる。。
【図面の簡単な説明】
図１は、本発明の第１実施例の実施例のブロック図である。
図２は、図１の第１の機能ブロックを周波数変換器とした場合であって、この周波数変換器に供給される定電圧を負帰還により変更する構成を詳細に示すブロック図である。
図３は、図２に示す構成にて負帰還をかける過程の各信号波形を示すタイミングチャートである。
図４は、図２に示す動作状態符号化部の動作を説明するための概略説明図である。
図５は、第２の機能ブロックに供給される定電圧を負帰還により変更する過程の各信号波形を示すタイミングチャートである。
図６は、第Ｎの機能ブロックに供給される定電圧を負帰還により変更する過程の各信号波形を示すタイミングチャートである。
図７は、図１に示す各機能ブロックを構成するＭＯＳトランジスタのしきい値電圧Ｖｔｈが異なる場合であって、同一の入力信号が入力される各機能ブロックに供給される定電圧を、負帰還により変更する過程の各信号波形を示す本発明の第２実施例のタイミングチャートである。
図８は、本発明の第３実施例に係る装置のブロック図である。
図９は、図８に示す回路を用いて複数の機能ブロックに供給される定電圧を負帰還により変更する過程の各信号波形を示すタイミングチャートである。
図１０は、本発明の第４実施例に係る電子機器のブロック図である。
図１１は、従来の導体集積回路のブロック図である。
［発明を実施するための最良の形態］
（第１実施例）
以下に本発明の第１実施例を図１〜図６を参照して説明する。
図１に本発明の実施例装置の全体構成のブロック図を示す。図１において、本実施例装置は外部電源１と半導体集積回路１０とを有する。半導体集積回路１０は、定電圧発生部２０と、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎと、動作状態検出器４０と、動作状態符号化部５０と、電圧制御部６０とを有する。
本実施例装置は、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎにそれぞれ供給される定電圧ＶC（ＶC1〜ＶCN）を、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎの動作状態つまり実動作周波数に基づいて負帰還をかけて可変制御することが特徴である。
外部電圧源１より出力される電源電圧ＶSは定電圧発生部２０に供給されて、基準電圧ＶB1〜ＶBNを基準として定電圧ＶC1〜ＶCNを生成する。定電圧発生部２０により生成された定電圧ＶC1〜ＶCNは第１〜第Ｎの機能ブロック３０−１〜３０−Ｎにそれぞれ電源電圧として供給される。第１〜第Ｎの機能ブロック３０−１〜３０−Ｎは、入力信号ＶIN1〜ＶINNをそれぞれ特定の機能を用いて変更し、出力信号ＶOUT1〜ＶOUTNをそれぞれ生成する。この第１〜第Ｎの機能ブロック３０−１〜３０−Ｎにそれぞれ入力された入力信号ＶIN1〜ＶINNは、動作停止信号ＳSTOP1〜ＳSTOPNがそれぞれノンアクティブすなわち“１”であって、かつ動作判定設定信号ＳSET1〜ＳSETNがそれぞれアクティブすなわち“１”の状態の場合に、そのまま動作信号Ｓ１として動作状態検出器４０に出力される。
動作判定設定信号ＳSET1〜ＳSETBが”０”の状態の時には、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎからは動作信号Ｓ１が発生されない。なお、動作判定設定信号ＳSET1〜ＳSETNは、時間軸上でそれぞれ異なるタイミングでアクティブになる。従って、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎの動作状態は、それぞれ異なるタイミングで動作状態検出器４０にて検出されることになる。
動作状態検出器４０は、動作信号Ｓ１に基づいて、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎの動作状態つまり実動作周波数に応じた電圧Ｖfreを有する動作状態信号Ｓ２を、動作状態符号化部５０に向けて出力する。この意味で、動作状態検出器４０は周波数−電圧変換器として機能する。
動作状態符号化部５０は、動作状態信号Ｓ２の電圧Ｖfreを検出して、あらかじめ設定された電圧値符号化情報に従いｎビットのディジタル値の動作状態データＤを生成する。
この動作状態データＤは電圧出力制御部６０に入力される。電圧出力制御部６０は、あらかじめ設定された電圧生成情報に従い動作状態データＤを電圧値に変換する。この変換された電圧値は基準電圧ＶB1〜ＶBNとして定電圧発生部２０に供給される。
定電圧発生部２０は供給された基準電圧ＶB1〜ＶBNに基づいて、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎの電源電圧となる定電圧ＶC1〜ＶCNの電圧値を変更する。
次に、図１中の第１の機能ブロック３０−１の定電圧ＶC1を、負帰還により変更制御するための具体的構成とその動作を、図２〜図４を参照して説明する。
図２は、第１の機能ブロック３０−１の定電圧ＶC1を負帰還により変更制御するための具体的構成を示すブロック図である。
外部電源１より出力される電源電圧ＶSは定電圧発生部２０に供給されて、基準電圧ＶB1を基準として定電圧ＶC1を生成する。この定電圧発生部２０は、演算増幅器２２と、トランジスタＱ１と、２つの抵抗Ｒ１，Ｒ２とを有する。電圧出力制御部６０からの基準電圧ＶB1は演算増幅器２２の反転入力端子に接続され、抵抗Ｒ１，Ｒ２の接続点は演算増幅器２２の正転入力端子に接続されている。この構成により、演算増幅器２２等は負帰還増幅回路を構成し、基準電圧ＶB1に対して正転入力端子の電圧が変化するとき、演算増幅器２２の出力を変化させることによって、演算増幅器２２の出力が安定する。この時の定電圧発生部２０の出力電圧ＶC1は、
ＶC1＝ＶB1×Ｒ１／（Ｒ１＋Ｒ２）
となる。
このように、基準電圧ＶB1を変化させれば、定電圧ＶC1も変化することが分かる。
なお、図２の定電圧発生部２０には、基準電圧ＶB2〜ＶBNに基づいて、第２〜第Ｎの機能ブロック３０−２〜３０−Ｎに供給される定電圧ＶC2〜ＶCNを生成する回路は省略されているが、演算増幅器２２、トランジスタＱ１及び抵抗Ｒ１，Ｒ２からなる負帰還増幅回路が、実際には定電圧発生部２０内にＮ個存在している。また、負帰還をかける前の状態にあっては、基準電圧ＶB1〜ＶBNは初期電圧に設定されている。
定電圧発生部２０により生成された定電圧ＶC1は第１の機能ブロック３０−１に電源電圧として印加される。第１の機能ブロック３０−１は任意の入力信号ＳIN1をフリップフロップＤF0〜ＤFmと、周波数切り替え信号ＦD0〜ＦDmを用いて、周波数設定エンコーダ３４で生成されるセット信号ＦS0−ＦSm及びリセット信号ＦR0〜ＦRmに従い、任意の周波数に変更された出力信号ＶOUT1を生成する。
第１の機能ブロック３０−１に入力された入力信号ＳIN1は機能停止信号ＳSTOP1とともに論理積ゲートＡＮＤに入力されて、機能停止信号ＳSTOP1がノンアクティブすなわち“１”の状態の時に、入力信号ＳIN1をそのまま出力する。機能停止信号ＳSTOP1がアクティブすなわち“０”の状態の時には、論理積ゲートＡＮＤは入力信号ＳIN1を伝達することなく、入力信号ＳIN1を“０”状態に抑制して、第１の機能ブロック３０−１の機能を停止する。
機能停止信号ＳSTOP1が“１”状態の時に出力される入力信号ＳIN1は、動作判定設定信号ＳSET1が“１”の状態の時（図３の期間Ｔ1）に、動作状態伝達器３２を介して動作信号Ｓ１として動作状態検出器４０に出力される（図３参照）。なお、動作判定設定信号ＳSET1が“０”の状態の時には、動作状態伝達器３２は入力信号ＳIN1を伝達せずに、動作信号Ｓ１を“０”状態に保持する。
動作状態検出器４０は、積分器４２とピーク検出器４４とを有する。入力された動作信号Ｓ１は積分器４２にて積分されて積分信号ＳINTEとなる。この積分信号ＳINTEは、ピーク検出器４４にてそのピーク値が保持され、動作状態信号Ｓ２が生成される（図３参照）。
上述した通り、動作状態検出器４０は、第１の機能ブロック３０−１の動作状態を検出するために、第１の機能ブロック３０−１での実動作周波数に応じた電圧を検出する周波数−電圧変換器として機能する。入力信号ＳIN1は通常、第１の機能ブロック３０−１にて用いられる全信号の中で最大周波数を持つため、本実施例の動作状態検出器４０は、入力信号ＳIN1を積分し、そのピーク値を保持するように構成されている。従って、動作状態検出器４０の出力である動作状態信号Ｓ２の電圧値Ｖfreは、第１の機能ブロック３０−１での実動作周波数に応じた電圧となる。
この動作状態信号Ｓ２は動作状態符号化部５０に入力される。この動作状態符号化部５０は、抵抗ｒ0〜ｒnと、電圧比較器５２−１〜５２−ｎと、エンコーダ５４とを有する。抵抗ｒ0〜ｒnは直列に接続され、抵抗ｒ0には定電圧ＶC1が印加される。この定電圧ＶC1は抵抗ｒ0〜ｒnにより分圧され、各抵抗の接続点に参照電圧Ｖref1〜Ｖrefnが生ずる。
ｎ個の電圧比較器５２−１〜５２−ｎの各正転入力端子には動作状態信号Ｓ２の電圧Ｖｆfreが共通に入力され、各反転入力端子には参照電圧Ｖref1〜Ｖrefnがそれぞれ入力される。
従って、ｎ個の電圧比較器５２−１〜５２−ｎは各々の参照電圧Ｖref1〜Ｖrefnと動作状態信号Ｓ２の電圧とを比較することになる。このことを図４を参照して説明する。図４の縦軸は電圧を示し、上述の参照電圧Ｖref1〜Ｖrefnの抵抗値が全て同じであると、参照電圧Ｖref1〜Ｖrefnの関係は図４の通りとなる。動作状態信号Ｓ２の電圧Ｖfreの電圧レベルが図４の通りのＶP1であるとすると、ｎ個の電圧比較器５２−１〜５２−ｎの出力は、ｎ＝８として電圧比較器５２−１〜５２−ｎの配列順に１，０で表すと、（００００１１１１）となる。
このｎ個の電圧比較器５２−１〜５２−ｎの出力はエンコーダ５４に入力され、ここで符号化される。エンコーダ５４は、ｎ個の電圧比較器５２−１〜５２−ｎより入力された信号（００００１１１１）のデータの最上位から最下位までのデータの配列を反転して符号化を行う。従って、上述の例の場合には、エンコーダ５４の出力は（１１１１００００）となる。この他、動作状態信号Ｓ２の電圧Ｖfreが例えば比較電圧値の最大値Ｖref1であると判定した場合は、エンコーダ５４は最小のディジタルデータ（００００００００）に符号化し、例えば最小値Ｖrefnと判定した場合は最大のディジタルデータ（１１１１１１１１）に符号化して、ｎビットの動作状態データＤを生成する。
この動作状態データＤは、ディジタルアナログ変換器６２とサンプルホールド回路６４により構成された電圧出力制御部６０に入力される。入力されたｎビットのディジタルデータである動作状態データＤは、ディジタルアナログ変換器６２によりアナログ電圧値に変換される。さらに、このアナログ電圧値はサンプルホールド回路６４にて動作設定信号ＳSET1によりサンプリングされ、動作設定期間の終了時（動作設定信号ＳSET1が“１”から“０”に移行した時）にアナログ電圧の電圧値が保持されて、定電圧発生部２０の基準電圧を初期電圧からＶB1へと変更する。定電圧発生部２０は、変更された基準電圧ＶB1に基づいて、上述の通り定電圧ＶC1の電圧値を変更する。この結果、第１の機能ブロック３０−１には、その動作状態に適合した定電圧ＶC1が電源用電圧として供給されることになる。
図５及び図６は、図１に示す回路を用いて第２の機能ブロック３０−２及び第Ｎの機能ブロック３０−Ｎにて負帰還により定電圧ＶC2及びＶCNを変更する過程に用いる信号波形を、図３と同様にして示している。
ここで、図３、図５及び図６にて、動作判定設定信号ＳSET1，ＳSET2，ＳSETNがそれぞれアクティブとなる期間Ｔ1，Ｔ2，ＴNは、時間軸上にてそれぞれ異なるタイミングに設定されている。これにより、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎの複数の機能ブロックに対して、負帰還回路としての動作状態検出器４０、動作状態符号化部５０、電圧出力制御部６０及び定電圧発生部２０を共用できる。
ここで、図３，図５及び図６の比較から明らかなように、第１，第２，第Ｎの機能ブロック３０−１，３０−２，３０−Ｎに入力される入力信号ＳIN1，ＳIN2，ＳINNの周波数をそれぞれＳfre1，Ｓfre2，ＳfreNとすると、それらの関係は、Ｓfre2＜Ｓfre1＜ＳfreNとなる。そして、動作周波数が低いほど、入力信号の実効値（矩形波の面積）が大きいので、機能ブロックにて消費される電力が大きくなる。
本実施例では、消費電力が大きくなる機能ブロックほど、供給される定電圧を低くして、消費電力を低減するようにしている。
図３の動作状態信号Ｓ２のピーク電圧ＶP1と、図５及び図６の動作状態信号Ｓ２のピーク電圧ＶP2，ＶPNとの関係は、ＶPN＜ＶP1＜ＶP2となっている。このため、サンプルホールド回路６４より生成される基準電圧ＶB1，ＶB2，ＶBNの関係は、ＶB2＜ＶB1＜ＶBNとなる。これにより、動作周波数が低い機能ブロックほど、供給される定電圧を低くして、消費電力を低減できる。
（第２実施例）
図７は、図１に示す半導体集積回路１０を構成するＭＯＳトランジスタのしきい値が機能ブロック毎に異なっている場合に、図３と同様に図１，図２に示す回路を用いて負帰還動作をしたときの各信号の波形を示すタイミングチャートである。
ここで、第１の機能ブロック３０−１を構成するＭＯＳトランジスタのしきい値をＶth1とし、第２の機能ブロック３０−２を構成するＭＯＳトランジスタのしきい値をＶth2とし、第Ｎの機能ブロック３０−Ｎを構成するＭＯＳトランジスタのしきい値をＶthNとし、各しきい値の関係がＶth2＜Ｖth1＜ＶthNであるとする。
第１の機能ブロック３０−１の定電圧ＶC1を負帰還により変更するとき、ＭＯＳトランジスタのしきい値電圧がＶth1であるため、積分器４２から積分信号ＳINTE1のピーク値はＶＰ１となる。同様に、第２，第Ｎの機能ブロック３０−２，３０−Ｎの定電圧ＶC2，ＶＣNを負帰還により変更するとき、各ブロックのＭＯＳトランジスタのしきい値電圧がＶth2，ＶthNであるため、積分器４２からの積分信号ＳINTE2，ＳINTENのピーク値はそれぞれＶＰ２，ＶＰＮとなる。
上述の実施例では、入力信号ＳINの周波数が異なる場合に、各ピーク値が異なったが、本実施例では図７に示す同一周波数の入力信号ＳINを各機能ブロック３０−１，３０−２，３０−Ｎに入力させても、各機能ブロックを構成するＭＯＳトランジスタのしきい値の違いにより、ピーク値が異なっている。ただし、図７では期間Ｔ1にてアクティブとなる動作設定信号ＳSET1のみを示しているが、上述のピーク値ＶＰ２，ＶＰＮは、動作設定信号ＳSET2，ＳSETNがそれぞれアクティブとなるＴ2，ＴNの時に検出されている。そして、この各ピーク値の関係は、図７の通り、ＶＰＮ＜ＶＰ１＜ＶＰ２となる。
このように、ＭＯＳトランジスタのしきい値が製造工程により変動するため、しきい値Ｖthと入力信号ＳINの電圧ＶINは、ＭＯＳトランジスタの動作時のオン抵抗Ｒｏｎに対してＲｏｎ＝１／（Ｋ×ＶIN−Ｖth））の関係を有する。この定数Ｋは、半導体集積回路の製造工程及び物理的なＭＯＳトランジスタ形状により決定される。このためＭＯＳトランジスタは入力信号ＳINの電圧ＶINが同一で定数Ｋが固定された場合、オン抵抗Ｒｏｎはしきい値電圧Ｖthの変動に依存して変化する。したがって、しきい値電圧Ｖthの値が大きくなるとオン抵抗Ｒｏｎは大きくなり、しきい値電圧Ｖthの値が小さくなるとオン抵抗Ｒｏｎは小さくなる。このように、積分器４２に入力される信号の出力インピーダンスの変化により、積分信号ＳINTEの振幅電圧が変動する。
ＭＯＳトランジスタのオン抵抗ＲｏｎとＶthの関係により、ピーク電圧ＶＰ１とピーク電圧ＶＰ２とピーク電圧ＶＰＮの関係は、上述の通りＶＰＮ＜ＶＰ１＜ＶＰ２となる。
本実施例でもこのピーク電圧に基づいて変更される基準電圧ＶB1，ＶB2，ＶBNに基づいて、各機能ブロック３０−１，３０−２，３０−Ｎに供給される定電圧ＶC1，ＶC2，ＶCNを負帰還により変更しているので、第１〜第Ｎの機能ブロック３０−１〜３０−Ｎに同一周波数の入力信号ＳINが入力された時でも、周波数応答速度が各機能ブロック３０−１〜３０−Ｎにて変動することがない。
（第３実施例）
図８は、本発明の第３実施例に係る回路のブロック図を示す。図８に示す回路が図２に示す回路と相違する点は、図２のピーク検出器４４に代えてピーク トゥ ピーク検出器７０を用いたことである。
このピーク トゥ ピーク検出器７０は、ピーク検出器４４が積分信号ＳINTE1のピーク値を検出して保持していたのに対して、積分信号ＳINTE1の振幅電圧を保持する点で相違している。
図９は、図１に示す半導体集積回路１０を構成するＭＯＳトランジスタのしきい値が機能ブロック毎に異なっている場合に、図１及び図８に示す回路を用いて負帰還動作をしたときの各信号の波形を示すタイミングチャートである。
第１，第２及び第Ｎの機能ブロック３０−１，３０−２，３０−Ｎを構成するＰチャネンネルＭＯＳトランジスタのしきい値の関係が、Ｖthp2＜Ｖthp1＜ＶthpNであるとする。
ここで、第１の機能ブロック３０−１を構成するＰチャンネルＭＯＳトランジスタのしきい値がＶthp1であり、ＮチャンネルＭＯＳトランジスタのしきい値がＶthn1であり、積分器４２より生成される積分信号ＳINTE1の振幅電圧値はＶｐｐ１となる（図９参照）。
第２の機能ブロック３０−２を構成するＰチャンネルＭＯＳトランジスタのしきい値はＶthp2であり、ＮチャンネルＭＯＳトランジスタのしきい値がＶthn2であり、積分器４２より生成される積分信号ＳINTE2の振幅電圧値はＶｐｐ２となる（図９参照）。
第Ｎの機能ブロック３０−Ｎを構成するＰチャンネルＭＯＳトランジスタのしきい値はＶthpNであり、ＮチャンネルＭＯＳトランジスタのしきい値はＶthnNであり、積分器４２より生成される積分信号ＳINTENの振幅電圧値はＶｐｐＮとなる（図９参照）。
これらの振幅電圧値の関係は、図９の通り、ＶｐｐＮ＜Ｖｐｐ２＜Ｖｐｐ１となり、サンプルホールド回路６４よりそれぞれ生成される基準電圧ＶB1，ＶB2，ＶBNの関係は、ＶB2＜ＶB1＜ＶBNとなり、ＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタの各々のしきい値が各機能ブロック毎に異なった場合であって、第２実施例と同様に同一周波数の入力信号ＳINが各機能ブロックに入力された場合でも、各機能ブロックにて周波数応答速度が変動することがない。
特に、図９に示す積分信号ＳINTE2ように、最初の積分波形だけがその立ち上がりと立ち下がりの振幅が異なる場合でも、他の共通する積分波形の振幅電圧を正確に検出できる点において、図２のピーク検出器４４を用いる場合と比較して優れている。
（第４実施例）
図１０は、上述した電圧制御部を有する半導体集積回路を用いた電子機器のブロック図である。
この電子機器３１０は、電源３１１で駆動されるシステム制御部３１２及び特定機能発生部３１３及び半導体集積回路３００で構成される。システム制御部３１２は、マイクロプロセッサー、バス制御システム、またはメモリー制御システムなどの電子機器３１０の機能システム全体を制御する機能を有する。特定機能発生部３１３は、データ転送、内部及び外部記憶装置または入出力装置などに対して、特定の制御を行う機能を有する。システム制御部３１２及び特定機能発生部３１３は、入出力信号３１５により接続されて信号及びデータの入出力を行う。電源３１１は、電子機器３１０を構成するすべての構成要素に対して電源電圧３１４を供給する。
電子機器３１０に設けられた半導体集積回路３００は、システム制御部３１２及び特定機能発生部３１３より与えられる入力信号３０１の動作速度が変化する時、内部電源電圧制御部３０２により、内部定電圧源３０３を昇圧もしくは降圧して、機能ブロック群３０４に供給する電源電圧を変更する。また、半導体集積回路３００の内部定電圧源３０３より出力される電圧が変更される時、半導体集積回路３００は検出信号３０５を生成し、システム制御部３１２と特定機能発生部３１３とに供給する。この検出信号３０５を用いることで、半導体集積回路３００の電力消費量を制御することが、システム制御部３１２と特定機能発生部３１３とに伝達される。
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、図１の実施例では複数の機能ブロック３０−１〜３０−Ｎに対して定電圧発生部２０、動作状態検出器４０、動作状態符号化部５０及び電圧出力制御部６０を共用したが、各機能ブロック毎にそれぞれ設けても良い。また、図１の実施例では一つの外部電源１から半導体集積回路１０に給電する構成であったが、電源電圧が例えば３Ｖ，５Ｖなどと異なる複数の外部電源から給電される半導体集積回路にも本発明は適用できる。この場合、定電圧発生部を外部電源の数だけ配置する必要がある。
Claims (13)
- 少なくとも一つの外部電源より供給された電源電圧を、基準電圧に基づいて昇圧もしくは降圧させて少なくとも一つの定電圧を生成する少なくとも一つの定電圧発生部と、
前記定電圧発生部で生成された前記少なくとも一つの定電圧が供給される少なくとも一つの機能ブロックと、
前記少なくとも一つの機能ブロックの動作速度情報を有する第１の信号に基づいて、前記少なくとも一つの機能ブロックの動作状態を示す第２の信号を生成する少なくとも一つの動作状態検出部と、
前記第２の信号に基づいて、前記機能ブロックの動作状態を符号化して、動作状態データを生成する少なくとも一つの動作状態符号化部と、
前記動作状態データに基づいて、前記定電圧発生部の前記基準電圧を変更する少なくとも一つの電圧出力制御部と、
を有することを特徴とする半導体集積回路。 - 請求項１において、
前記少なくとも一つの機能ブロックには動作設定信号が入力され、前記少なくとも一つの機能ブロックは、前記動作設定信号がアクティブの時に前記第１の信号を前記動作検出状態検出部に供給することを特徴とする半導体集積回路。 - 請求項２おいて、
前記複数の機能ブロックに対して、それぞれ一つの前記動作状態検出器、前記動作状態符号化部、前記電圧出力制御部及び前記定電圧発生部が共用され、
前記動作設定信号は、前記複数の機能ブロックに対して時間軸で異なるタイミングにてアクティブになることを特徴とする半導体集積回路。 - 請求項１乃至３のいずれかにおいて、
前記少なくとも一つの電圧出力制御部は、
前記動作状態データをディジタル−アナログ変換するディジタル−アナログ変換器と、
前記ディジタル−アナログ変換器の出力を、前記動作設定信号に基づいてサンプリングして、前記基準電圧を生成するサンプル−ホールド回路と、
を有することを特徴とする半導体集積回路。 - 請求項１乃至４のいずれかにおいて、
前記少なくとも一つの動作状態検出部は、
前記第１の信号を積分する積分器と、
前記積分器の出力のピーク値を検出して、前記ピーク値を前記第２の信号として保持するピーク検出器と、
を有することを特徴とする半導体集積回路。 - 請求項１乃至４のいずれかにおいて、
前記少なくとも一つの動作状態検出部は、
前記第１の信号を積分する積分器と、
前記積分器の出力の振幅電圧を検出して、前記振幅電圧値を前記第２の信号として保持する振幅電圧検出器と、
を有することを特徴とする半導体集積回路。 - 請求項１乃至６のいずれかにおいて、
前記少なくとも一つの動作状態符号化部は、
前記第２の信号の電圧値を、複数種の参照電圧値とそれぞれ比較する複数の比較器と、
前記複数の比較器の出力を符号化するエンコーダと、
を有することを特徴とする半導体集積回路。 - 請求項７において、
前記少なくとも一つの定電圧発生部からの前記定電圧を分圧して前記複数種の参照電圧値を生成する複数の分圧抵抗を有することを特徴とする半導体集積回路。 - 少なくとも一つの外部電源より供給された電源電圧を、基準電圧に基づいて昇圧もしくは降圧させて少なくとも一つの定電圧を生成する少なくとも一つの定電圧発生部、
前記定電圧発生部で生成された前記少なくとも一つの定電圧が供給される少なくとも一つの機能ブロックと、
前記少なくとも１つの機能ブロックの実動作周波数を電圧値に変換する少なくとも一つの周波数−電圧変換器と、
前記周波数−電圧変換器の出力電圧に基づいて前記機能ブロックの動作状態を符号化して、動作状態データを生成する少なくとも一つの動作状態符号化部と、
前記動作状態データに基づいて、前記定電圧発生部の前記基準電圧を変更する電圧出力制御部と、
を有することを特徴とする半導体集積回路。 - 請求項９において、
前記周波数−電圧変換器は、前記少なくとも一つの機能ブロックに入力される入力信号の周波数を電圧値に変換することを特徴とする半導体集積回路。 - 請求項１０において、
前記少なくとも１つの機能ブロックには動作設定信号が入力され、前記少なくとも一つの機能ブロックは、前記動作設定信号がアクティブの時に、前記入力信号を前記周波数−電圧変換器に供給することを特徴とする半導体集積回路。 - 請求項１１において、
前記複数の機能ブロックに対して、それぞれ一つの前記周波数−電圧変換器、前記動作状態符号化部、前記電圧出力制御部及び前記定電圧発生部が共用され、
前記動作設定信号は、前記複数の機能ブロックに対して時間軸で異なるタイミングにてアクティブになることを特徴とする半導体集積回路。 - 請求項１乃至１２のいずれかに記載された半導体集積回路を有することを特徴とする電子機器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31211597 | 1997-11-13 | ||
| PCT/JP1998/005116 WO1999026290A1 (fr) | 1997-11-13 | 1998-11-13 | Semiconducteur integre, detecteur d'etat de fonctionnement, et materiel electronique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3937457B2 true JP3937457B2 (ja) | 2007-06-27 |
Family
ID=18025431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52813899A Expired - Fee Related JP3937457B2 (ja) | 1997-11-13 | 1998-11-13 | 半導体集積回路、動作状態検出器及び電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6285248B1 (ja) |
| JP (1) | JP3937457B2 (ja) |
| KR (1) | KR100442166B1 (ja) |
| WO (1) | WO1999026290A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3937457B2 (ja) * | 1997-11-13 | 2007-06-27 | セイコーエプソン株式会社 | 半導体集積回路、動作状態検出器及び電子機器 |
| US7307317B2 (en) * | 2003-04-04 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device |
| WO2005074030A1 (en) | 2004-01-30 | 2005-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4530709B2 (ja) * | 2004-04-21 | 2010-08-25 | Ｈｏｙａ株式会社 | 一定電圧を供給可能な電源回路 |
| KR100970194B1 (ko) * | 2004-06-02 | 2010-07-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제조방법 |
| US7591863B2 (en) * | 2004-07-16 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip |
| US8164933B2 (en) * | 2007-04-04 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Power source circuit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4852126A (en) * | 1986-02-07 | 1989-07-25 | Matsushita Electric Industrial Co., Ltd. | Digital information reproducing apparatus |
| JP2966183B2 (ja) | 1992-03-13 | 1999-10-25 | 富士通株式会社 | 半導体装置 |
| JPH061429A (ja) | 1992-06-22 | 1994-01-11 | Suzuki Seisakusho:Yugen | 板状物の搬送装置 |
| JP2830635B2 (ja) * | 1992-08-05 | 1998-12-02 | 日本電気株式会社 | 半導体駆動装置 |
| JPH06348354A (ja) * | 1993-06-10 | 1994-12-22 | Omron Corp | 集積回路 |
| JPH09246965A (ja) * | 1996-03-14 | 1997-09-19 | Nec Corp | Ｐｌｌ周波数シンセサイザ |
| US5894243A (en) * | 1996-12-11 | 1999-04-13 | Micro Linear Corporation | Three-pin buck and four-pin boost converter having open loop output voltage control |
| US5982835A (en) * | 1997-02-04 | 1999-11-09 | Samsung Electronics Co., Ltd. | Digital processing phase lock loop for synchronous digital micro-wave apparatus |
| JP3937457B2 (ja) * | 1997-11-13 | 2007-06-27 | セイコーエプソン株式会社 | 半導体集積回路、動作状態検出器及び電子機器 |
-
1998
- 1998-11-13 JP JP52813899A patent/JP3937457B2/ja not_active Expired - Fee Related
- 1998-11-13 US US09/341,529 patent/US6285248B1/en not_active Expired - Fee Related
- 1998-11-13 KR KR10-1999-7006308A patent/KR100442166B1/ko not_active IP Right Cessation
- 1998-11-13 WO PCT/JP1998/005116 patent/WO1999026290A1/ja active IP Right Grant
-
2001
- 2001-06-29 US US09/893,679 patent/US6388509B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20010038308A1 (en) | 2001-11-08 |
| US6388509B2 (en) | 2002-05-14 |
| KR100442166B1 (ko) | 2004-07-30 |
| US6285248B1 (en) | 2001-09-04 |
| WO1999026290A1 (fr) | 1999-05-27 |
| KR20000070087A (ko) | 2000-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8094104B2 (en) | Semiconductor integrated circuit, liquid crystal drive device, and liquid crystal display system | |
| US6373459B1 (en) | Device and method for driving a TFT-LCD | |
| US7265707B2 (en) | Successive approximation type A/D converter | |
| US6850232B2 (en) | Semiconductor device capable of internally generating bias changing signal | |
| KR19980070572A (ko) | 액정 디스플레이 패널을 구동시키기 위한 액정 구동 회로 | |
| JP3368819B2 (ja) | 液晶駆動回路 | |
| US20070025707A1 (en) | Driving apparatus for fan motor | |
| KR910001532B1 (ko) | 시프트레지스터를 사용한 메모리장치 | |
| JP3937457B2 (ja) | 半導体集積回路、動作状態検出器及び電子機器 | |
| KR20110058406A (ko) | 클럭 검출기 및 이를 이용한 바이어스 전류 조절 회로 | |
| US7777556B2 (en) | Semiconductor integrated circuit and semiconductor apparatus integrally having semiconductor integrated circuit | |
| US8132028B2 (en) | Motherboard and power supply module thereof | |
| US20110148945A1 (en) | D/a converter circuit and its voltage supply control method | |
| US11226645B2 (en) | Reference voltage generating circuit | |
| US10650215B2 (en) | Fingerprint sensor and terminal device | |
| KR100592220B1 (ko) | 디지털/아날로그 컨버터 및 그를 이용한 액정표시장치의 소스 구동 회로 | |
| US10497455B2 (en) | Apparatus for sampling electrical signals with reduced leakage current and associated methods | |
| JP2002176764A (ja) | 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末 | |
| KR100842673B1 (ko) | 클럭듀티사이클 검출기능을 구비한 입력데이타 처리회로 | |
| US20190319455A1 (en) | Device and method for generating duty cycle | |
| JP2004342011A (ja) | キー入力装置 | |
| CN115705814A (zh) | 栅极驱动器电路和用于驱动栅极驱动器电路的方法 | |
| JP3014864B2 (ja) | 制御信号生成装置 | |
| KR19990010368A (ko) | 칩 연결장치 | |
| KR19980048583A (ko) | 반도체 소자의 전압 변환 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |