KR20000070087A - 반도체 집적 회로, 동작 상태 검출기 및 전자 기기 - Google Patents

반도체 집적 회로, 동작 상태 검출기 및 전자 기기 Download PDF

Info

Publication number
KR20000070087A
KR20000070087A KR1019997006308A KR19997006308A KR20000070087A KR 20000070087 A KR20000070087 A KR 20000070087A KR 1019997006308 A KR1019997006308 A KR 1019997006308A KR 19997006308 A KR19997006308 A KR 19997006308A KR 20000070087 A KR20000070087 A KR 20000070087A
Authority
KR
South Korea
Prior art keywords
voltage
signal
functional block
constant voltage
operation state
Prior art date
Application number
KR1019997006308A
Other languages
English (en)
Other versions
KR100442166B1 (ko
Inventor
히라츠카아키히로
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20000070087A publication Critical patent/KR20000070087A/ko
Application granted granted Critical
Publication of KR100442166B1 publication Critical patent/KR100442166B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Abstract

본 발명은 동작 주파수가 다른 기능 블록을 갖는 반도체 집적 회로 및 상기 기능 블록을 구성하는 MOS 트랜지스터의 임계치가 기능 블록마다 다른 반도체 집적 회로이다.
정전압 발생부(20)에서 발생한 정전압(VC1내지 VCN)이 전원 전압으로서 공급되는 제 1 내지 제 N 기능 블록(30-1 내지 30-N)에 있어서, 동작 속도의 변화 및 트랜지스터의 능력의 변화를 동작 상태 검출기(40)에 의해 전압치(VVfre)로서 검출한다. 또한, 이 전압치(VVfre)를 동작 상태 부호화부(50)에 의해 부호화하여 전압 출력 제어부(60)에 의해, 정전압 발생부(20)의 기준 전압(VB1내지 VBN)을 변경하여, 각 기능 블록(30-1 내지 30-N)에 정전압(VC1내지 VCN)을 변경한다.

Description

반도체 집적 회로, 동작 상태 검출기 및 전자 기기{Semiconductor integrated circuit, operating status detector, and electronic equipment}
이러한 종류의 반도체 집적 회로의 일례를 도 11에 도시한다. 도 11에 있어서, 외부 전압원(1)에서 얻어지는 기준 전원 전압(2)은 정전압 발생 장치(3)에 공급된다. 정전압 발생 장치(3)는 기준 전원 전압(2)에 근거하여 일정한 정전압(4)을 생성하여, 전원 전압으로서 제 1, 제 2 기능 블록(6A, 6B)에 공급한다. 제 1, 제 2 기능 블록(6A , 6B)은 임의의 입력 신호(5A, 5B)를 각각 특정한 기능에 근거하여 변환하며, 특정한 기능을 갖는 출력 신호(7A, 7B)를 생성한다. 또한, 제 1, 제 2 기능 블록(6A, 6B)의 대기 상태에 있어서는, 기능 정지 신호(8A, 8B)에 의해 입력 신호(5A, 5B)를 각각 억제하는 것으로, 제 1, 제 2 기능 블록(6A, 6B)의 동작을 각각 정지하여, 정전압 출력(4)에서 공급되는 전원 전류를 저감하고 있었다.
종래의 반도체 집적 회로는 임의의 입력 신호(5A, 5B)를 특정한 기능으로 변환하여 출력하는 모든 동작 상태에 있어서 최고 동작 속도로 응답이 가능하게 되는 정전압(4)이 필요하였다.
그러나, 제 1, 제 2 기능 블록(6A, 6B)의 모든 동작 상태에서 최고 동작 속도로 응답 가능한 정전압(4)이 공급된 경우에, 한쪽의 기능 블록(5A)에서의 동작 속도를 최고로 할 필요가 있어도, 다른쪽의 기능 블록(5B)에서는 그 정도 동작 속도가 빠르게 요청되지 않는 경우가 있다. 동작 상태에 있어서의 최고 동작 속도와 최저 동작 속도의 차이가 극단적으로 다른 경우로서는, 반도체 집적 회로내에 데이터 액세스 회로 및 주파수 변환기를 같이 배치하는 경우를 들 수 있다.
종래 기술에 의하면, 이러한 경우에도 한쪽의 기능 블록(6A)에서의 최고 응답 속도에 대응한 높은 전원 전압을 필요로 하여, 전력 소비량을 제한할 수 없었다.
또한, 종래 기술로서는 대기시의 동작 전류를 감소시키는 것이 가능해도, 동작 상태에 있어서의 전원 전압은 기능 블록의 최고 동작 속도에서의 신호 응답을 실현 가능한 전압치가 공급되어 있기 때문에, 동작 상태에 있어서의 최고 동작 속도와 최저 동작 속도의 차이가 극단적으로 다른 회로가 반도체 집적 회로내에 함께 존재하는 경우에는, 동작중 많은 동작 전류를 소비해 버렸다. 이 때문에, 각 기능 블록이 필요로 하는 최고 동작 속도와 최저 동작 속도에서의 회로 응답 속도의 확보와 전원 전류의 저감을 동시에 실현하는 것이 곤란하였다.
또한, 복수의 기능 블록을 각각 구성하는 MOS 트랜지스터는 제조 공정시의 반도체 웨이퍼면내의 불균일성에 기인하여 임계치가 다른 경우가 있다. 이 때문에, 동작 속도가 같은 각 기능 블록에 동일의 전원 전압을 공급해도, 각 기능 블록마다 주파수 응답 속도가 다르게 되어 버린다는 과제도 있었다.
본 발명의 목적은 상술한 과제를 해결하여, 최고 동작 속도와 최저 동작 속도의 차가 극단적으로 다른 회로가 반도체 집적 회로내에 함께 존재는 경우에도, 동작중에 흐르는 동작 전류를 적게 하여 소비 전력을 저감할 수 있는 반도체 집적 회로 및 그것을 사용한 전자 기기를 제공하는 것에 있다.
본 발명의 다른 목적은 복수의 기능 블록을 각각 구성하는 MOS 트랜지스터의 임계치가 제조시의 요인에 의해 다른 경우로서, 동작 속도가 같은 각 기능 블록에 동일의 전원 전압을 공급하더라도, 각 기능 블록마다 주파수 응답 속도가 분산되는 것을 저감할 수 있는 반도체 집적 회로 및 그것을 사용한 전자 기기를 제공하는 것에 있다.
본 발명은 외부 전압원에서 공급된 전원 전압을 승압 또는 강압시켜 일정한 전압을 생성하는 정전압 발생부와, 상기 정전압 발생부에서 생성된 일정한 전압을 전원의 전압 공급원으로 하는 기능 블록을 갖는 반도체 집적 회로 및 그것을 사용한 전자 기기의 개량에 관한 것이다.
도 1은 본 발명의 제 1 실시예의 블록도.
도 2는 도 1의 제 1 기능 블록을 주파수 변환기로 한 경우로서, 이 주파수 변환기에 공급되는 정전압을 부궤환에 의해 변경하는 구성을 상세하게 도시하는 블록도.
도 3은 도 2에 도시되는 구성으로써 부궤환을 거는 과정의 각 신호파형을 도시하는 타이밍 챠트.
도 4는 도 2에 도시되는 동작 상태 부호화부의 동작을 설명하기 위한 개략 설명도.
도 5는 제 2 기능 블록에 공급되는 정전압을 부궤환에 의해 변경하는 과정의 각 신호파형을 도시하는 타이밍 챠트.
도 6은 제 N 기능 블록에 공급되는 정전압을 부궤환에 의해 변경하는 과정의 각 신호파형을 도시하는 타이밍 챠트.
도 7은 도 1에 도시하는 각 기능 블록을 구성하는 MOS 트랜지스터의 임계치 전압(Vth)이 다른 경우로서, 동일한 입력 신호가 입력되는 각 기능 블록에 공급되는 정전압을 부궤환에 의해 변경하는 과정의 각 신호파형을 도시하는 본 발명의 제 2실시예의 타이밍 챠트.
도 8은 본 발명의 제 3 실시예에 관계되는 장치의 블록도.
도 9는 도 8에 도시하는 회로를 사용하여 복수의 기능 블록에 공급되는 정전압을 부궤환에 의해 변경하는 과정의 각 신호파형을 도시하는 타이밍 챠트.
도 10은 본 발명의 제 4 실시예에 관계되는 전자 기기의 블록도.
도 11은 종래의 도체 집적 회로의 블록도.
본 발명에 관계되는 반도체 집적 회로는,
적어도 하나의 외부 전원에서 공급된 전원 전압을 기준 전압에 근거하여 승압 또는 강압시켜 적어도 1개의 정전압을 생성하는 적어도 1개의 정전압 발생부와,
상기 정전압 발생부에서 생성된 상기 적어도 1개의 정전압이 공급되는 적어도 하나의 기능 블록과,
상기 적어도 하나의 기능 블록의 동작 속도 정보를 갖는 제 1 신호에 근거하여, 상기 적어도 하나의 기능 블록의 동작 상태를 나타내는 제 2 신호를 생성하는 적어도 하나의 동작 상태 검출부와,
상기 제 2의 신호에 근거하며, 상기 기능 블록의 동작 상태를 부호화하여, 동작 상태 데이터를 생성하는 적어도 하나의 동작 상태 부호화부와,
상기 동작 상태 데이터에 근거하여, 상기 정전압 발생부의 상기 기준 전압을 변경하는 적어도 하나의 전압 출력 제어부를 갖는 것을 특징으로 한다.
본 발명의 반도체 집적 회로로서는 기능 블록의 동작 속도 정보(실제 동작 주파수)를 갖는 제 1 신호에 근거하여, 그 기능 블록의 동작 상태를 나타내는 제 2 신호를 생성하여, 그것에 근거하여 기능 블록의 동작에 필요하게 되는 알맞은 전원 전압을 얻는 것이 가능해진다. 또한 본 발명의 반도체 집적 회로에 의하면, 제조 공정상에서 발생하는 MOS 트랜지스터의 임계치가 설계치에 대하여 변동하더라도, 기능 블록의 동작 속도에 따른 알맞은 전원 전압을 공급하는 것도 실현된다.
이상에 의해 본 발명에 의하면, 고속인 동작을 필요로 하는 신호 기간으로부터 저속인 동작에서의 응답으로 충분한 신호 기간의 각각의 기능 블록의 동작에 따라서, 알맞은 전원 전압을 설정할 수 있는 것에 의해, 소비 전력을 저감할 수 있다는 효과를 얻을 수 있다.
본 발명으로서는, 기능 블록에는 동작 설정 신호가 입력되며, 기능 블록은 동작 설정 신호가 액티브일 때에 제 1 신호를 동작 검출 상태 검출부에 공급하는 구성으로 하는 것이 바람직하다.
이 경우, 동작 설정 신호는 복수의 기능 블록에 대하여 시간축에서 다른 타이밍으로써 액티브하게 되도록 설정하면 좋다.
이렇게 하면, 복수의 기능 블록에 대하여, 각각 하나의 동작 상태 검출기, 동작 상태 부호화부, 전압 출력 제어부 및 상기 정전압 발생부을 공용할 수 있다.
본 발명에서는 전압 출력 제어부는 동작 상태 데이터를 디지털-아날로그 변환하는 디지털-아날로그 변환기와, 디지털-아날로그 변환기의 출력을 동작 설정 신호에 근거하여 샘플링하여 기준 전압을 생성하는 샘플 홀드 회로를 갖는 구성으로 할 수 있다. 이렇게 하면, 각 기능 블록의 알맞은 정전압을 확보하기 위해서, 각 기능 블록 고유의 기준 전압의 유지를 계속할 수 있다.
본 발명에서는 또한, 동작 상태 검출부는 제 1 신호를 적분하는 적분기와, 적분기의 출력 피크치를 검출하여 피크치를 제 2 신호로서 유지하는 피크 검출기를 갖는 구성으로 할 수 있다.
본 발명에서는 또한, 상술의 피크 검출기 대신에 적분기의 출력의 진폭 전압을 검출하여, 그 진폭 전압치를 제 2 신호로서 유지하는 피크 피크 검출기를 사용할 수 있다.
이렇게 하면, 제조 공정시의 조건에 의해 P, N형 트랜지스터의 임계치가 설계치와 다르고, 적분기 출력의 상승과 하강으로 진폭이 다른 경우라도, 정확하게 부궤환을 걸 수 있다.
본 발명에서는 또한, 동작 상태 부호화부는 제 2 신호의 전압치를 복수 종류의 참조 전압치와 각각 비교하는 복수의 비교기와, 복수의 비교기의 출력을 부호화하는 엔코더를 갖는 구성으로 할 수 있다. 이것에 의해, 제 2 신호를 사용하여 부궤환을 걸기 위한 부호화가 용이하게 이루어진다.
본 발명에서는 또한, 동작 상태 부호화부는 정전압 발생부로부터 정전압을 분압하여 복수 종류의 참조 전압치를 생성하는 복수의 분압 저항을 갖을 수 있다.
이렇게 하면, 제 2 신호에 근거하여 부호화할 때의 예비 신호의 생성이 용이하게 이루어진다.
본 발명의 다른 양태에 관계되는 반도체 집적 회로는 상술의 동작 상태 검출회로를 주파수-전압 변환기로 변경한 것이며, 이 주파수-전압 변환기는 기능 블록의 실제 동작 주파수를 전압치로 변환한다.
상술한 바와 같이, 본 발명에서는 기능 블록의 실제 동작 주파수를 갖는 제 1 신호에 근거하여, 그 기능 블록의 동작 상태를 나타내는 제 2 신호를 생성하며, 그것에 근거하여 기능 블록의 동작에 필요하게 되는 알맞은 전원 전압을 얻기 때문이다.
이러한 주파수-전압 변환기는 기능 블록에 입력되는 입력 신호의 주파수를 전압치로 변환하는 것이 바람직하다. 통상 입력 신호는 기능 블록내의 신호중에서 최대 주파수를 갖기 위해서, 기능 블록의 실제 동작 주파수를 반영하고 있기 때문이다.
또한, 상술한 반도체 집적 회로를 갖는 본 발명의 전자 기기는 소비 전력을 저감할 수 있으므로, 특히 시계, 모빌 컴퓨터, 휴대 전화등에 적합하게 적용할 수 있다.
(제 1 실시예)
이하에 본 발명의 제 1 실시예를 도 1 내지 도 6을 참조하여 설명한다.
도 1에 본 발명의 실시예 장치의 전체구성의 블록도를 도시한다. 도 1에 있어서, 본 실시예 장치는 외부전원(1)과 반도체 집적 회로(10)를 갖는다. 반도체 집적 회로(10)는 정전압 발생부(20)와, 제 1 내지 제 N 기능 블록(30-1 내지 30-N)과, 동작 상태 검출기(40)와, 동작 상태 부호화부(50)와, 전압 제어부(60)를 갖는다.
본 실시예 장치는 제 1 내지 제 N 기능 블록(30-1 내지 30-N)에 각각 공급되는 정전압 VC(VC1내지 VCN)를, 제 1 내지 제 N 기능 블록(30-1 내지 30-N)의 동작 상태 즉, 실제 동작 주파수에 근거하여 부궤환을 걸어 가변 제어하는 것이 특징이다.
외부 전압원(1)에서 출력되는 전원 전압(VS)은 정전압 발생부(20)에 공급되어, 기준 전압(VB1내지 VBN)을 기준으로 하여 정전압(VC1내지 VCN)을 생성한다. 정전압 발생부(20)에 의해 생성된 정전압(VC1내지 VCN)은 제 1 내지 제 N 기능 블록(30-1 내지 30-N)에 각각 전원 전압으로서 공급된다. 제 1 내지 제 N 기능 블록(30-1 내지 30-N)은 입력 신호(VIN1내지 VINN)를 각각 특정 기능을 이용하여 변경하며, 출력 신호(VOUT1내지 VOUTN)를 각각 생성한다. 상기 제 1 내지 제 N 기능 블록(30-1 내지 30-N)에 각각 입력된 입력 신호(VIN1내지 VINN)는 동작 정지 신호(SSTOP1내지 SSTOPN)가 각각 액티브 즉 “1”이고, 또한 동작 판정 설정 신호(SSET1내지 SSETN)가 액티브 즉 “1”의 상태인 경우에, 그대로 동작 신호(S1)로서 동작 상태 검출기(40)에 출력된다.
동작 판정 설정 신호(SSET1내지 SSETN)가, “0”의 상태인 때에는, 제 1 내지 제 N 기능 블록(30-1 내지 30-N)에서는 동작 신호(S1)가 발생되지 않는다. 또한, 동작 판정 설정 신호(SSET1내지 SSETN)는 시간축상에서 각각 다른 타이밍으로 액티브하게 된다. 따라서, 제 1 내지 제 N 기능 블록(30-1 내지 30-N)의 동작 상태는 각각 다른 타이밍에서 동작 상태 검출기(40)로써 검출되는 것으로 된다.
동작 상태 검출기(40)는 동작 신호(S1)에 근거하여, 제 1 내지 제 N 기능 블록(30-1 내지 30-N)의 동작 상태 즉, 실제 동작 주파수에 따른 전압(Vfre)을 갖는 동작 상태 신호(S2)를 동작 상태 부호화부(50)를 향하여 출력한다. 이러한 의미에서 동작 상태 검출기(40)는 주파수-전압 변환기로서 기능한다.
동작 상태 부호화부(50)는 동작 상태 신호(S2)의 전압(Vfre)을 검출하여, 미리 설정된 전압치 부호화 정보에 따라서 n비트의 디지털치의 동작 상태 데이터(D)를 생성한다.
상기 동작 상태 데이터(D)는 전압 출력 제어부(60)에 입력된다. 전압 출력 제어부(60)는 미리 설정된 전압 생성 정보에 따라서 동작 상태 데이터(D)를 전압치로 변환한다. 상기 변환된 전압치는 기준 전압(VB1내지 VBN)으로서 정전압 발생부(20)에 공급된다.
정전압 발생부(20)는 공급된 기준 전압(VB1내지 VBN)에 근거하여, 제 1 내지 제 N 기능 블록(30-1 내지 30-N)의 전원 전압으로 되는 정전압(VC1내지 VCN)의 전압치를 변경한다.
다음에, 도 1중 제 1 기능 블록(30-1)의 정전압(VC1)을 부궤환에 의해 변경 제어하기 위한 구체적 구성과 그 동작을 도 2 내지 도 4를 참조하여 설명한다.
도 2는 제 1 기능 블록(30-1)의 정전압(VC1)을 부궤환에 의해 변경 제어하기 위한 구체적 구성을 도시하는 블록도이다.
외부 전원(1)에서 출력되는 전원 전압(VS)은 정전압 발생부(20)에 공급되어, 기준 전압(VB1)을 기준으로서 정전압(VC1)을 생성한다. 상기 정전압 발생부(20)는 연산 증폭기(22)와 트랜지스터(Q1)와 2개의 저항(R1, R2)을 갖는다. 전압 출력 제어부(60)로부터의 기준 전압(VB1)은 연산 증폭기(22)의 반전 입력 단자에 접속되고, 저항(R1, R2)의 접속점은 연산 증폭기(22)의 정전 입력 단자에 접속되어 있다. 상기 구성에 의해, 연산 증폭기(22)등은 부궤환 증폭 회로를 구성하여, 기준 전압(VB1)에 대하여 정전 입력 단자의 전압이 변화할 때, 연산 증폭기(22)의 출력을 변화시킴에 따라서, 연산 증폭기(22)의 출력이 안정된다. 이 때의 정전압 발생부(20)의 출력 전압(VC1)은, VC1=VB1×R1/(R1+R2)로 된다.
이와 같이, 기준 전압(VB1)을 변화시키면, 정전압(VC1)도 변화하는 것이 판명된다.
또한, 도 2의 정전압 발생부(20)에는 기준 전압(VB2내지 VBN)에 근거하여, 제 2 내지 제 N 기능 블록(30-2 내지 30-N)에 공급되는 정전압(VC2내지 VCN)을 생성하는 회로는 생략되어 있지만, 연산 증폭기(22), 트랜지스터(Q1) 및 저항(R1, R2)으로 이루어지는 부궤환 증폭 회로가 실제로는 정전압 발생부(20)내에 N개 존재하고 있다. 또한, 부궤환을 걸기 전의 상태에 있어서는, 기준 전압(VB1내지 VBN)은 초기전압으로 설정되어 있다.
정전압 발생부(20)에 의해 생성된 정전압(VC1)은 제 1 기능 블록(30-1)에 전원 전압으로서 인가된다. 제 1 기능 블록(30-1)은 임의의 입력 신호(SIN1)를 플립플롭(DF0내지 DFm)과, 주파수 전환 신호(FD0내지 FDm)을 사용하여, 주파수 설정 엔코더(34)에서 생성되는 세트 신호(FS0내지 FSm) 및 리세트 신호(FR0내지 FRm)에 따라서, 임의의 주파수로 변경된 출력 신호(VOUT1)을 생성한다.
제 1 기능 블록(30-1)에 입력된 입력 신호(SIN1)는 기능 정지 신호(SSTOP1)와 함께 논리적 게이트(AND)에 입력되어, 기능 정지 신호(SSTOP1)가 논액티브 즉 “1”의 상태인 때에, 입력 신호(SIN1)을 그대로 출력한다. 기능 정지 신호 (SSTOP1)가 액티브 즉 “0”의 상태인 때에는, 논리적 게이트(AND)는 입력 신호(SIN1)를 전달하지 않고, 입력 신호(SIN1)를 “0”상태로 억제하여, 제 1 기능 블록(30-1)의 기능을 정지한다.
기능 정지 신호(SSTOP1)가 “1”상태인 때에 출력되는 입력 신호(SIN1)는 동작 판정 설정 신호(SSET1)가 “1”의 상태인 때(도 3의 기간(T1))에, 동작 상태 전달기(32)를 통하여 동작 신호(S1)로서 동작 상태 검출기(40)에 출력된다(도 3 참조). 또, 동작 판정 설정 신호(SSET1)가 “0”의 상태인 때에는 동작 상태 전달기(32)는 입력 신호(SIN1)를 전달하지 않고서, 동작 신호(S1)를 “0" 상태로 유지한다.
동작 상태 검출기(40)는 적분기(42)와 피크 검출기(44)를 갖는다. 입력된 동작 신호(S1)는 적분기(42)로써 적분되어 적분 신호(SINTE)로 된다. 이 적분 신호(SINTE)는 피크 검출기(44)로써 그 피크치가 유지되어, 동작 상태 신호(S2)가 생성된다(도 3 참조).
상술한 바와 같이, 동작 상태 검출기(40)는 제 1 기능 블록(30-1)의 동작 상태를 검출하기 위해서, 제 1 기능 블록(30-1)에서의 실제 동작 주파수에 따른 전압을 검출하는 주파수-전압 변환기로서 기능한다. 입력 신호(SIN1)는 통상, 제 1 기능 블록(30-1)으로써 사용되는 전체 신호내에서 최대 주파수를 갖기 위해서, 본 실시예의 동작 상태 검출기(40)는 입력 신호(SIN1)을 적분하여, 그 피크치를 유지하도록 구성되어 있다. 따라서, 동작 상태 검출기(40)의 출력인 동작 상태 신호(S2)의 전압치(Vfre)는 제 1 기능 블록(30-1)에서의 실제 동작 주파수에 따른 전압이 된다.
상기 동작 상태 신호(S2)는 동작 상태 부호화부(50)에 입력된다. 상기 동작 상태 부호화부(50)는 저항(r0내지 rn)과 전압 비교기(52-1 내지 52-n)와 엔코더(54)를 갖는다. 저항(r0내지 rn)은 직렬로 접속되며, 저항(r0)에는 정전압(VC1)이 인가된다. 상기 정전압(VC1)은 저항(r0내지 rn)에 의해 분압되어, 각 저항의 접속점에 참조 전압(Vref1내지 Vrefn)이 발생한다.
n개의 전압 비교기(52-1 내지 52-n)의 각 정전 입력 단자에는 동작 상태 신호(S2)의 전압(Vfre)이 공통으로 입력되며, 각 반전 입력 단자에는 참조 전압(Vref1내지 Vrefn)이 각각 입력된다.
따라서, n개의 전압 비교기(52-1 내지 52-n)는 각각의 참조 전압(Vref1내지 Vrefn)과 동작 상태 신호(S2)의 전압을 비교하는 것이 된다. 이것을 도 4를 참조하여 설명한다. 도 4의 세로축은 전압을 나타내며, 상술의 참조 전압(Vref1내지 Vrefn)의 저항치가 모두 같으면, 참조 전압(Vref1내지 Vrefn)의 관계는 도 4와 같게 된다. 동작 상태 신호(S2) 전압(Vfre)의 전압 레벨이 도 4와 같이 VP1로 하면, n개의 전압 비교기(52-1 내지 52-n)의 출력은 n=8로하여 전압 비교기(52-1 내지 52-n)의 배열 순차로 1, 0으로 나타내면 (00001111)이 된다.
상기 n개의 전압 비교기(52-1 내지 52-n)의 출력은 엔코더(54)에 입력되어 여기서 부호화된다. 엔코더(54)는 n개의 전압 비교기(52-1 내지 52-n)에서 입력된 신호(00001111)의 데이터의 최상위로부터 최하위까지 데이터의 배열을 반전하여 부호화를 실시한다. 따라서, 상술의 예인 경우에는 엔코더(54)의 출력은 (11110000)이 된다. 이 밖에, 동작 상태 신호(S2)의 전압(Vfre)이 예를 들면 비교 전압치의 최대치(Vref1)라고 판정한 경우는, 엔코더(54)는 최소의 디지털 데이터(00000000)로 부호화하며, 예를 들면 최소치(Vrefn)로 판정한 경우는 최대의 디지털 데이터(11111111)로 부호화하여, n비트의 동작 상태 데이터(D)를 생성한다.
상기 동작 상태 데이터(D)는 디지털 아날로그 변환기(62)와 샘플 홀드 회로(64)에 의해 구성된 전압 출력 제어부(60)에 입력된다. 입력된 n비트의 디지털 데이터인 동작 상태 데이터(D)는 디지털 아날로그 변환기(62)에 의해 아날로그 전압치로 변환된다. 또한, 이 아날로그 전압치는 샘플 홀드 회로(64)로써 동작 설정 신호(SSETT1)에 의해 샘플링되며, 동작 설정 기간의 종료시(동작 설정 신호(SSET1)가 “1”로부터 “0"으로 이행하였을 때)에 아날로그 전압의 전압치가 유지되어, 정전압 발생부(20)의 기준 전압을 초기 전압으로부터 VB1로 변경한다. 정전압 발생부(20)는 변경된 기준 전압(VB1)에 근거하여, 상술한 대로 정전압(VC1)의 전압치를 변경한다. 그 결과, 제 1 기능 블록(30-1)에는 그 동작 상태에 적합한 정전압(VC1)이 전원용 전압으로서 공급되게 된다.
도 5 및 도 6은 도 1에 도시하는 회로를 사용하여 제 2 기능 블록(30-2) 및 제 N 기능 블록(30-N)에서 부궤환에 의해 정전압(VC2및 VCN)을 변경하는 과정에 사용하는 신호 파형을 도 3과 마찬가지로 하여 도시하고 있다.
여기서, 도 3, 도 5 및 도 6으로써, 동작 판정 설정 신호(SSET1, SSET2, SSETN)가 각각 액티브하게 되는 기간(T1, T2, TN)은 시간축상에서 각각 다른 타이밍으로 설정되어 있다. 이것에 의해, 제 1 내지 제 N 기능 블록(30-1 내지 30-N)의 복수의 기능 블록에 대하여, 부궤환 회로로서의 동작 상태 검출기(40), 동작 상태 부호화부(50), 전압 출력 제어부(60) 및 정전압 발생부(20)을 공용할 수 있다.
여기서, 도 3, 도 5 및 도 6의 비교로부터 분명한 바와 같이, 제 1, 제 2, 제 N 기능 블록(30-1, 30-2, 30-N)에 입력되는 입력 신호(SIN1, SIN2, SINN)의 주파수를 각각 Sfre1, Sfre2, SfreN으로 하면 , 그것들의 관계는, Sfre2＜Sfre1＜SfreN이 된다. 그리고, 동작 주파수가 낮을수록, 입력 신호의 실효치(구형파의 면적)가 크기 때문에, 기능 블록으로써 소비되는 전력이 커진다.
본 실시예에서는 소비 전력이 커지는 기능 블록만큼, 공급되는 정전압을 낮게하여 소비 전력을 저감하도록 하고 있다.
도 3의 동작 상태 신호(S2)의 피크 전압(VP1)과, 도 5 및 도 6의 동작 상태 신호(S2)의 피크 전압(VP2, VPN)과의 관계는 VPN＜VP1＜VP2으로 이루어져 있다. 이 때문에, 샘플 홀드 회로(64)에서 생성되는 기준 전압(VB1, VB2, VBN)의 관계는 VB2＜VB1＜VBN이 된다. 이것에 의해, 동작 주파수가 낮은 기능 블록만큼, 공급되는 정전압을 낮게 하여 소비 전력을 저감할 수 있다.
(제 2 실시예)
도 7은 도 1에 도시하는 반도체 집적 회로(10)를 구성하는 MOS 트랜지스터의 임계치가 기능 블록마다 다른 경우에, 도 3과 마찬가지로 도 1, 도 2에 도시하는 회로를 사용하여 부궤환 동작을 하였을 때의 각 신호의 파형을 도시하는 타이밍 챠트이다.
여기서, 제 1 기능 블록(30-1)을 구성하는 M0S 트랜지스터의 임계치를 Vth1로 하며, 제 2 기능 블록(30-2)을 구성하는 MOS 트랜지스터의 임계치를 Vth2로 하고, 제 N 기능 블록(30-N)을 구성하는 MOS 트랜지스터의 임계치를 VthN으로 하며, 각 임계치의 관계가 Vth2＜Vth1＜VthN라고 한다.
제 1 기능 블록(30-1)의 정전압(VC1)을 부궤환에 의해 변경할 때, MOS 트랜지스터의 임계치 전압이 Vth1이기 때문에, 적분기(42)로부터 적분 신호(SINTE1)의 피크치는 VP1이 된다. 마찬가지로, 제 2, 제 N 기능 블록(30-2, 30-N)의 정전압(VC2, VCN)을 부궤환에 의해 변경할 때, 각 블록의 MOS 트랜지스터의 임계치 전압이 Vth2, VthN이기 때문에, 적분기(42)로부터의 적분 신호(SINTE2, SINTEN)의 피크치는 VP2, VPN으로 된다.
상술의 실시예에서는, 입력 신호 SIN의 주파수가 다른 경우에, 각 피크치가 다르지만, 본 실시예에서는 도 7에 도시하는 동일 주파수의 입력 신호(SIN)를 각 기능 블록(30-1, 30-2, 30-N)에 입력시켜도, 각 기능 블록을 구성하는 MOS 트랜지스터의 임계치의 차이에 의해 피크치가 다르다. 단, 도 7에서는 기간(T1)에서 액티브하게 되는 동작 설정 신호(SSET2)만을 나타내고 있지만, 상술의 피크치(VP2, VPN)는 동작 설정 신호(SSET2, SSETN)가 각각 액티브하게 되는 T2, TN일 때에 검출되고 있다. 그리고, 이 각 피크치의 관계는 도 7과 같이, VPN＜VP1＜VP2가 된다.
이와 같이, MOS 트랜지스터의 임계치가 제조 공정에 의해 변동하기 때문에, 임계치(Vth)와 입력 신호(SIN)의 전압(VIN)은 MOS 트랜지스터의 동작시 온저항(Ron)에 대하여 Ron=1/(K×VIN-Vth)의 관계를 갖는다. 이 정수(K)는 반도체 집적 회로의 제조공정 및 물리적인 MOS 트랜지스터 형상에 의해 결정된다. 이 때문에 MOS 트랜지스터는 입력 신호(SIN)의 전압(VIN)이 동일하게 정수(K)가 고정된 경우, 온저항(Ron)은 임계치 전압(Vth)의 변동에 의존하여 변화한다. 따라서, 임계치 전압(Vth)의 값이 커지면 온저항(Ron)은 커지게 되며, 임계치 전압(Vth)의 값이 작게 되면 온저항 (Ron)은 작게 된다. 이와 같이, 적분기(42)에 입력되는 신호의 출력 임피던스의 변화에 의해, 적분 신호(SINTE)의 진폭 전압이 변동한다.
MOS 트랜지스터의 온저항 Ron과 Vth의 관계에 의해, 피크 전압(VP1)과 피크 전압(VP2)과 피크 전압(VPN)의 관계는 상술한 바와 같이 VPN＜VP1＜VP2가 된다.
본 실시예에서도 이 피크 전압에 근거하여 변경되는 기준 전압(VB1, VB2, VBN)에 근거하여, 각 기능 블록(30-1, 30-2, 30-N)에 공급되는 정전압(VC1, VC2, VCN)을 부궤환에 의해 변경하고 있기 때문에, 제 1 내지 제 N 기능 블록(30-1 내지 30-N)에 동일 주파수의 입력 신호(SIN)가 입력되었을 때라도, 주파수 응답 속도가 각 기능 블록(30-1 내지 30-N)에서 변동하는 일이 없다.
(제 3 실시예)
도 8은 본 발명의 제 3 실시예에 관계되는 회로의 블록도를 도시한다. 도 8에 도시하는 회로가 도 2에 도시하는 회로와 상위한 점은 도 2의 피크 검출기(44)를 대신하여 피크 피크 검출기(70)를 사용한 것이다.
이 피크 피크 검출기(70)는 피크 검출기(44)가 적분 신호(SINTE1)의 피크치를 검출하여 유지한 것에 대하여, 적분 신호(SINTE1)의 진폭 전압을 유지하는 점에서 상위하고 있다.
도 9는 도 1에 도시하는 반도체 집적 회로(10)를 구성하는 M0S 트랜지스터의 임계치가 기능 블록마다 다른 경우에, 도 1 및 도 8에 도시하는 회로를 사용하여 부궤환 동작을 하였을 때의 각 신호의 파형을 도시하는 타이밍 챠트이다.
제 1, 제 2 및 제 N 기능 블록(30-1, 30-2, 30-N)을 구성하는 P채널 MOS 트랜지스터의 임계치의 관계가 Vthp2＜Vthp1＜VthpN로 한다.
여기서, 제 1 기능 블록(30-1)을 구성하는 P채널 MOS 트랜지스터의 임계치가 Vthp1이고, N채널 MOS 트랜지스터의 임계치가 Vthn1이며, 적분기(42)에서 생성되는 적분 신호(SINTE1)의 진폭 전압치는 Vpp1이 된다(도 9 참조).
제 2 기능 블록(30-2)을 구성하는 P채널 MOS 트랜지스터의 임계치는 Vthp2이고, N채널 M0S 트랜지스터의 임계치가 Vthn2이며, 적분기(44)에서 생성되는 적분 신호(SINTE2)의 진폭 전압치는 Vpp2가 된다(도 9 참조).
제 N 기능 블록(30-N)을 구성하는 P채널 MOS 트랜지스터의 임계치는 VthpN이고, N채널 MOS 트랜지스터의 임계치는 VthnN이며, 적분기(44)에서 생성되는 적분 신호(SINTEN)의 진폭 전압치는 VppN이 된다(도 9 참조).
이것들의 진폭 전압치의 관계는 도 9와 같이, VppN＜Vpp2＜Vpp1이 되며, 샘플 홀드 회로(64)에서 각각 생성되는 기준 전압(VB1, VB2, VBN)의 관계는 VB2＜ VB1＜VBN이 되고, P채널 MOS 트랜지스터와 N채널 MOS 트랜지스터 각각의 임계치가 각 기능 블록마다 다른 경우이며, 제 2 실시예와 마찬가지로 동일 주파수의 입력 신호(SIN)가 각 기능 블록에 입력된 경우라도, 각 기능 블록으로써 주파수 응답 속도가 변동하는 일이 없다.
특히, 도 9에 도시하는 적분 신호(SINTE2)와 같이, 최초의 적분파형만이 그 상승과 하강의 진폭이 다른 경우라도, 다른 공통하는 적분파형의 진폭 전압을 정확하게 검출할 수 있는 점에서, 도 2의 피크 검출기(44)를 사용하는 경우와 비교하여 우수하다.
(제 4 실시예)
도 10은 상술한 전압 제어부를 갖는 반도체 집적 회로를 사용한 전자 기기의 블록도이다.
상기 전자 기기(310)는 전원(311)으로 구동되는 시스템 제어부(312) 및 특정기능 발생부(313) 및 반도체 집적 회로(300)로 구성된다. 시스템 제어부(312)는 마이크로 프로세서, 버스 제어 시스템, 또는 메모리 제어 시스템등의 전자 기기(310)의 기능 시스템 전체를 제어하는 기능을 갖는다. 특정 기능 발생부(313)는 데이터 전송, 내부 및 외부 기억 장치 또는 입출력 장치등에 대하여, 특정한 제어를 실행하는 기능을 갖는다. 시스템 제어부(312) 및 특정 기능 발생부(313)는 입출력 신호(315)에 의해 접속되어 신호 및 데이터의 입출력을 실행한다. 전원(311)은 전자 기기(310)를 구성하는 모든 구성 요소에 대하여 전원 전압(314)을 공급한다.
전자 기기(310)에 마련된 반도체 집적 회로(300)는 시스템 제어부(312) 및 특정 기능 발생부(313)에서 주어지는 입력 신호(301)의 동작 속도가 변화할 때, 내부 전원 전압 제어부(302)에 의해, 내부 정전압원(303)을 승압 또는 강압하여, 기능 블록군(304)에 공급하는 전원 전압을 변경한다. 또한, 반도체 집적 회로(300)의 내부 정전압원(303)에서 출력되는 전압이 변경될 때, 반도체 집적 회로(300)는 검출 신호(305)를 생성하여, 시스템 제어부(312)와 특정 기능 발생부(313)에 공급한다. 이 검출 신호(305)를 사용하는 것으로, 반도체 집적 회로(300)의 전력 소비량을 제어하는 것이 시스템 제어부(312)와 특정 기능 발생부(313)에 전달된다.
또한, 본 발명은 상기 실시예에 한정되는 것이 아니라, 본 발명의 요지의 범위내에서 여러가지의 변형 실시가 가능하다. 예를 들면, 도 1의 실시예에서는 복수의 기능 블록(30-1 내지 30-N)에 대하여 정전압 발생부(20), 동작 상태 검출기(40), 동작 상태 부호화부(50) 및 전압 출력 제어부(60)를 공용했지만, 각 기능 블록마다 각각 마련해도 좋다. 또한, 도 1의 실시예에서는 하나의 외부 전원(1)으로부터 반도체 집적 회로(10)에 급전하는 구성이였지만, 전원 전압이 예를 들면 3V, 5V등과 다른 복수의 외부 전원으로부터 급전되는 반도체 집적 회로에도 본 발명은 적용할 수 있다. 이 경우, 정전압 발생부를 외부 전원의 수만큼 배치할 필요가 있다.

Claims (13)

  1. 적어도 하나의 외부 전원에서 공급된 전원 전압을, 기준 전압에 근거하여 승압 또는 강압시켜 적어도 하나의 정전압을 생성하는 적어도 하나의 정전압 발생부와,
    상기 정전압 발생부에서 생성된 상기 적어도 하나의 정전압이 공급되는 적어도 하나의 기능 블록과,
    상기 적어도 하나의 기능 블록의 동작 속도 정보를 갖는 제 1 신호에 근거하여, 상기 적어도 하나의 기능 블록의 동작 상태를 나타내는 제 2 신호를 생성하는 적어도 하나의 동작 상태 검출부와,
    상기 제 2 신호에 근거하여, 상기 기능 블록의 동작 상태를 부호화하여, 동작 상태 데이터를 생성하는 적어도 하나의 동작 상태 부호화부와,
    상기 동작 상태 데이터에 근거하여, 상기 정전압 발생부의 상기 기준 전압을 변경하는 적어도 하나의 전압 출력 제어부를 갖는 것을 특징으로 하는 반도체 집적 회로.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 기능 블록에는 동작 설정 신호가 입력되며, 상기 적어도 하나의 기능 블록은, 상기 동작 설정 신호가 액티브일 때에 상기 제 1 신호를 상기 동작 검출 상태 검출부에 공급하는 것을 특징으로 하는 반도체 집적 회로.
  3. 제 2 항에 있어서,
    상기 복수의 기능 블록에 대하여, 각각 하나의 상기 동작 상태 검출기, 상기 동작 상태 부호화부, 상기 전압 출력 제어부 및 상기 정전압 발생부가 공용되며,
    상기 동작 설정 신호는, 상기 복수의 기능 블록에 대하여 시간축에서 다른 타이밍으로써 액티브하게 되는 것을 특징으로 하는 반도체 집적 회로.
  4. 제 1 항 내지 제 3 항중 어느 한항에 있어서,
    상기 적어도 하나의 전압 출력 제어부는,
    상기 동작 상태 데이터를 디지털-아날로그 변환하는 디지털-아날로그 변환기와,
    상기 디지털-아날로그 변환기의 출력을, 상기 동작 설정 신호에 근거하여 샘플링하여, 상기 기준 전압을 생성하는 샘플 홀드 회로를 갖는 것을 특징으로 하는 반도체 집적 회로.
  5. 제 1 항 내지 제 4 항중 어느 한항에 있어서,
    상기 적어도 하나의 동작 상태 검출부는,
    상기 제 1 신호를 적분하는 적분기와,
    상기 적분기의 출력의 피크치를 검출하여, 상기 피크치를 상기 제 2 신호로서 유지하는 피크 검출기를 갖는 것을 특징으로 하는 반도체 집적 회로.
  6. 제 1 항 내지 제 4 항중 어느 한항에 있어서,
    상기 적어도 하나의 동작 상태 검출부는,
    상기 제 1 신호를 적분하는 적분기와,
    상기 적분기의 출력의 진폭 전압을 검출하여, 상기 진폭 전압치를 상기 제 2 신호로서 유지하는 진폭 전압 검출기를 갖는 것을 특징으로 하는 반도체 집적 회로.
  7. 제 1 항 내지 제 6 항중 어느 한항에 있어서,
    상기 적어도 하나의 동작 상태 부호화부는,
    상기 제 2 신호의 전압치를, 복수 종류의 참조 전압치와 각각 비교하는 복수의 비교기와,
    상기 복수의 비교기의 출력을 부호화하는 엔코더를 갖는 것을 특징으로 하는 반도체 집적 회로.
  8. 제 7 항에 있어서,
    상기 적어도 하나의 정전압 발생부로부터의 상기 정전압을 분압하여 상기 복수 종류의 참조 전압치를 생성하는 복수의 분압 저항을 갖는 것을 특징으로 하는 반도체 집적 회로.
  9. 적어도 하나의 외부 전원에서 공급된 전원 전압을, 기준 전압에 근거하여 승압 또는 강압시켜 적어도 하나의 정전압을 생성하는 적어도 하나의 정전압 발생부,
    상기 정전압 발생부에서 생성된 상기 적어도 하나의 정전압이 공급되는 적어도 하나의 기능 블록과,
    상기 적어도 하나의 기능 블록의 실제 동작 주파수를 전압치로 변환하는 적어도 하나의 주파수-전압 변환기와,
    상기 주파수-전압 변환기의 출력 전압에 근거하여 상기 기능 블록의 동작 상태를 부호화하여, 동작 상태 데이터를 생성하는 적어도 하나의 동작 상태 부호화부와,
    상기 동작 상태 데이터에 근거하여, 상기 정전압 발생부의 상기 기준 전압을 변경하는 전압 출력 제어부를 갖는 것을 특징으로 하는 반도체 집적 회로.
  10. 제 9 항에 있어서,
    상기 주파수-전압 변환기는, 상기 적어도 하나의 기능 블록에 입력되는 입력 신호의 주파수를 전압치로 변환하는 것을 특징으로 하는 반도체 집적 회로.
  11. 제 10 항에 있어서,
    상기 적어도 하나의 기능 블록에는 동작 설정 신호가 입력되며, 상기 적어도 하나의 기능 블록은, 상기 동작 설정 신호가 액티브일 때에, 상기 입력 신호를 상기주파수-전압 변환기에 공급하는 것을 특징으로 하는 반도체 집적 회로.
  12. 제 11 항에 있어서,
    상기 복수의 기능 블록에 대하여, 각각 하나의 상기 주파수-전압 변환기, 상기 동작 상태 부호화부, 상기 전압 출력 제어부 및 상기 정전압 발생부이 공용되어,
    상기 동작 설정 신호는, 상기 복수의 기능 블록에 대하여 시간축에서 다른 타이밍으로써 액티브하게 이루어지는 것을 특징으로 하는 반도체 집적 회로.
  13. 제 1 항 내지 제 12 항중 어느 한항의 반도체 집적 회로를 갖는 것을 특징으로 하는 전자 기기.
KR10-1999-7006308A 1997-11-13 1998-11-13 반도체 집적 회로, 동작 상태 검출기 및 전자 기기 KR100442166B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-312115 1997-11-13
JP31211597 1997-11-13

Publications (2)

Publication Number Publication Date
KR20000070087A true KR20000070087A (ko) 2000-11-25
KR100442166B1 KR100442166B1 (ko) 2004-07-30

Family

ID=18025431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7006308A KR100442166B1 (ko) 1997-11-13 1998-11-13 반도체 집적 회로, 동작 상태 검출기 및 전자 기기

Country Status (4)

Country Link
US (2) US6285248B1 (ko)
JP (1) JP3937457B2 (ko)
KR (1) KR100442166B1 (ko)
WO (1) WO1999026290A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872067B1 (ko) * 2004-04-21 2008-12-05 호야 가부시키가이샤 전원 회로

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3937457B2 (ja) * 1997-11-13 2007-06-27 セイコーエプソン株式会社 半導体集積回路、動作状態検出器及び電子機器
US7307317B2 (en) * 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
WO2005074030A1 (en) 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100970194B1 (ko) * 2004-06-02 2010-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US8164933B2 (en) * 2007-04-04 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Power source circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4852126A (en) * 1986-02-07 1989-07-25 Matsushita Electric Industrial Co., Ltd. Digital information reproducing apparatus
JP2966183B2 (ja) 1992-03-13 1999-10-25 富士通株式会社 半導体装置
JPH061429A (ja) 1992-06-22 1994-01-11 Suzuki Seisakusho:Yugen 板状物の搬送装置
JP2830635B2 (ja) * 1992-08-05 1998-12-02 日本電気株式会社 半導体駆動装置
JPH06348354A (ja) * 1993-06-10 1994-12-22 Omron Corp 集積回路
JPH09246965A (ja) * 1996-03-14 1997-09-19 Nec Corp Ｐｌｌ周波数シンセサイザ
US5894243A (en) * 1996-12-11 1999-04-13 Micro Linear Corporation Three-pin buck and four-pin boost converter having open loop output voltage control
US5982835A (en) * 1997-02-04 1999-11-09 Samsung Electronics Co., Ltd. Digital processing phase lock loop for synchronous digital micro-wave apparatus
JP3937457B2 (ja) * 1997-11-13 2007-06-27 セイコーエプソン株式会社 半導体集積回路、動作状態検出器及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872067B1 (ko) * 2004-04-21 2008-12-05 호야 가부시키가이샤 전원 회로

Also Published As

Publication number Publication date
US20010038308A1 (en) 2001-11-08
US6388509B2 (en) 2002-05-14
KR100442166B1 (ko) 2004-07-30
US6285248B1 (en) 2001-09-04
JP3937457B2 (ja) 2007-06-27
WO1999026290A1 (fr) 1999-05-27

Similar Documents

Publication Publication Date Title
US7265707B2 (en) Successive approximation type A/D converter
US20130169454A1 (en) System and Method for a Successive Approximation Analog to Digital Converter
KR19980070572A (ko) 액정 디스플레이 패널을 구동시키기 위한 액정 구동 회로
US6985095B2 (en) Current supply circuit
US20170116906A1 (en) Data line driving circuit, data line driver and display device including the same
TW202008335A (zh) 源極驅動器的通道電路
CN107356818B (zh) 占空比检测方法及电路、驱动电路和移动终端
KR100442166B1 (ko) 반도체 집적 회로, 동작 상태 검출기 및 전자 기기
CN107733433B (zh) 一种电流源校准装置及方法
CN108563278B (zh) 一种降低参考电压缓冲电路功耗的方法及电路
US10763880B1 (en) Analog to digital converter
KR100592220B1 (ko) 디지털/아날로그 컨버터 및 그를 이용한 액정표시장치의 소스 구동 회로
KR20010005545A (ko) 순차비교형 레지스터 아날로그-디지털 변환기의 저전압동작을 위한 드라이버 회로 및 그를 위한 방법
KR100842673B1 (ko) 클럭듀티사이클 검출기능을 구비한 입력데이타 처리회로
TWI788951B (zh) 類比數位轉換器、低壓差穩壓器及其比較控制電路
TWI837992B (zh) 半導體驅動裝置及其操作方法
US11909402B2 (en) Semiconductor device including a pulse amplitude modulation driver
JPS5923625A (ja) 信号処理回路
KR20050013499A (ko) 유기 ｅｌ 패널 구동 회로 및 이와 동일한 유기 ｅｌ 소자구동 회로의 구동 전류에 대한 적부 테스트 방법
Hongfei et al. A 10b 42MS/s SAR ADC with Power Efficient Design
CN110932729B (zh) 连续逼近寄存器模拟数字转换器及其控制电路
JP3090099B2 (ja) Ｄ／ａ変換装置
US10389112B2 (en) Device and method for generating duty cycle
JP3014864B2 (ja) 制御信号生成装置
JPS5853222A (ja) アナログ−デジタル変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090708

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee