JP3014864B2 - 制御信号生成装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複写機などのように複
数の電源が必要で、ＣＰＵ（中央処理装置）で電源を制
御するようなシステムに特に有効な制御信号生成装置に
関する。

【０００２】

【従来の技術】従来、複写機の電源などの制御は、複数
のフィードバック制御回路を構成し、ＣＰＵで入力が設
定されるＤ−Ａ変換器の出力をその比較基準電圧Ｖｒｅ
ｆとし、Ｖｒｅｆ＝フィードバック電圧となる複数のフ
ィードバック制御回路において、１個のコンパレータを
時分割で駆動し実現してきた。

【０００３】

【発明が解決しようとする課題】複写機等の高圧電源を
含む電圧を制御する場合、その制御する電圧の種類は、
現像バイアス，転写高圧電源等、数多くの電圧値の電源
を同時に駆動する必要があり、最近では、オゾン等の環
境対策などで、また、装置を高性能化するに従い、制御
すべき対象の電源数が増加しつつある。

【０００４】それに対し、電源を従来方式のように時分
割制御する手法では、制御対象が増えるにつれて、１つ
の制御に割当てられる制御時間が少なくなるため制御精
度が低下し、あるいは制御の繰返し時間が延びてしまう
といった問題がある。また、同じ制御精度で、従来と同
じ制御を実現するために、同じ回路を増やすと、Ｄ−Ａ
（ディジタル−アナログ）変換器等が増加し非常に高価
についてしまうという問題がある。（ＩＣで考えればＤ
−Ａ変換器の大面積の領域が２倍，３倍等と増加し、コ
ストの増加を招く。）本発明は、このような事情に鑑み
てなされたもので、低コスト，高精度で繰返し時間の短
い制御信号生成装置を提供することを目的とするもので
ある。

【０００５】

【課題を解決するための手段】本発明では、前記目的を
達成するため、制御信号生成装置を次の（１）〜（３）
のとおりに構成する。

【０００６】（１）時分割で複数の外部信号レベルを夫
々の基準レベルと比較し、その複数の比較結果を制御信
号として出力する制御信号生成装置であって、前記基準
レベルを時分割で出力する複数のＤ−Ａ変換器と、この
複数のＤ−Ａ変換器に夫々対応しその出力する基準レベ
ルを基準値として前記制御信号を出力する複数のコンパ
レータと、前記複数のＤ−Ａ変換器の各出力レベル範囲
を互に異なるように設定するレベル範囲設定手段とを備
えた制御信号生成装置。

【０００７】（２）レベル範囲設定手段は、複数のＤ−
Ａ変換器のうちの少くとも一部のＤ−Ａ変換器の出力レ
ベル範囲を、時分割で全レベル範囲と所要レベル範囲に
切り換えるものである前記（１）記載の制御信号生成装
置。

【０００８】（３）複数のＤ−Ａ変換器の出力から一つ
の出力を時分割で選択し所要のコンパレータに供給する
選択手段を備えた前記（１）または（２）記載の制御信
号生成装置。

【０００９】

【作用】前記（１）〜（３）の構成により、各Ａ−Ｄ変
換器で互に異なるレベル範囲の基準レベルが出力され、
各Ａ−Ｄ変換器に対応するコンパレータでは、夫々のレ
ベル範囲に対応する外部信号群を時分割で基準値と比較
し、制御信号を生成する。

【００１０】

【実施例】以下本発明を実施例により詳しく説明する。

【００１１】（実施例１）図１は、実施例１である“制
御信号生成装置”のブロック図である。図示のように、
２と２１のコンパレータを有し、その出力の比較結果は
それぞれ信号線７，２６を通してラッチ回路４，２３の
信号入力端子に供給される。ラッチ回路４，２３の出力
端子はそれぞれ、信号線１５，１６，１７、および３
５，３６，３７を通して、制御信号出力端子Ｍ１ＯＵＴ
１，Ｍ１ＯＵＴ２，Ｍ１ＯＵＴ３、およびＭ２ＯＵＴ
１，Ｍ２ＯＵＴ２，Ｍ２ＯＵＴ３に接続されている。コ
ンパレータ２，２１のマイナス信号入力端子にはそれぞ
れ、Ｄ−Ａ変換器１，２２のアナログ信号出力端子に接
続されている。またコンパレータ２，２１の＋信号入力
端子には、それぞれマルチプレクサ３，２０の出力端子
が信号線６，２４を通じて接続されている。マルチプレ
クサ３，２０の入力端子はそれぞれ、信号線１２，１
３，１４、および３２，３３，３４を通じて外部信号入
力端子Ｍ１ＩＮ１，Ｍ１ＩＮ２，Ｍ１ＩＮ３、およびＭ
２ＩＮ１，Ｍ２ＩＮ２，Ｍ２ＩＮ３に接続されている。

【００１２】Ｄ−Ａ変換器１，２２の基準電圧は、１の
方は、ＶＤＤ〜信号線８上の電圧だけかかり、２２の方
は、信号線２７上の電圧〜０Ｖ（グランド電位）だけか
かる。信号線８は、スイッチ９、およびスイッチ１０に
接続されており、スイッチ９の他端は基準電源１１の＋
電極に接続されており、スイッチ１０の他端はグランド
に接地されている。同様に信号線２７は、スイッチ２
９、およびスイッチ２８に接続されており、スイッチ２
９の他端は基準電源３０の＋電極に接続されており、ス
イッチ２８の他端はシステムの＋電源ＶＤＤにプルアッ
プされている。

【００１３】Ｄ−Ａ変換器１，２２のディジタル信号入
力端子は、信号線４０，４１を通じてレジスタ３８，３
９の出力端子に接続されている。レジスタ３８，３９の
信号入力端子はバス４２を通してＣＰＵ４４の制御信号
出力端子に接続されている。

【００１４】１９はタイミングコントローラで、それぞ
れ複数の信号線よりなる信号線１８，４５に接続され
る。信号線１８は、レジスタ３８，マルチプレクサ３，
ラッチ４のコントローラ端子に接続され、レジスタ３８
上のディジタルデータがＤ−Ａ変換器１のディジタル信
号入力端子に入力されるタイミングと、マルチプレクサ
３の入力信号の切り替えタイミングと、ラッチ４のラッ
チタイミングが、図２のようになるような制御信号がレ
ジスタ３８，マルチプレクサ３，ラッチ４に送出され
る。同様に、信号線４５は、レジスタ３９，マルチプレ
クサ２０，ラッチ２３のコントロール端子に接続され、
レジスタ３９上のディジタルデータがＤ−Ａ変換器２２
のディジタル信号入力端子に入力されるタイミングと、
マルチプレクサ２０の入力信号の切り替えタイミング
と、ラッチ２３のラッチタイミングが、図２と同様にな
るような制御信号がレジスタ３９，マルチプレクサ２
０，ラッチ２３に送出される。

【００１５】次に動作について説明する。いまＤ−Ａ変
換器１，２２は、７ビット分解能であるとする。簡単の
ために、ＶＤＤが５Ｖで、Ｖαが２．５Ｖとする。

【００１６】通常使用時には、スイッチ９，２９をオン
しスイッチ１０，２８をオフにしておく。この状態で
は、Ｄ−Ａ変換器１，２２のディジタルデータ入力端子
には、ＣＰＵ４４がバスライン４２を通してそれぞれレ
ジスタ３８，３９に設定した制御用ディジタルデータが
それぞれライン４０，４１を通じてセットされ、アナロ
グ出力５には２．５Ｖから５Ｖまでの電圧を１２８分割
してアナログ電圧に変換可能であり、アナログ出力２５
には０Ｖから２．５Ｖまでの電圧を１２８分割してアナ
ログ電圧に変換可能である。

【００１７】今、信号線１２，１３，１４に接続するア
ナログ信号入力端子Ｍ１ＩＮ１，Ｍ１ＩＮ２，Ｍ１ＩＮ
３には制御目標電圧が２．５Ｖから５Ｖまでの間の電圧
の制御用フィードバック信号を供給し、信号線３２，３
３，３４に接続するアナログ信号入力端子Ｍ２ＩＮ１，
Ｍ２ＩＮ２，Ｍ２ＩＮ３には制御目標電圧が０Ｖから
２．５Ｖまでの間の電圧の制御用フィードバック信号を
供給しておく。

【００１８】このように構成された装置をタイミングコ
ントローラ１９は、以下のように制御を実行してゆく。
１，２，３，４，３８，１１により構成されている比較
判定回路と２０，２１，２２，２３，３０，３９により
構成されている比較判定回路の動作は、基本的に同じな
ので、今一方の回路について説明する。ただし、１〜１
８、３８、４０は、それぞれ、２２，２１，２０，２
３，２５，２４，２６，２７，２９，２８，３０，３
２，３３，３４，３５，３６，３７，４５、３９、４１
に対応する。

【００１９】図２に制御のタイミングを示す。タイミン
グｔ１までにＣＰＵ４４はレジスタ３８にバス４２を通
じてＤＡＴＡ１〜ＤＡＴＡ３のディジタルデータをセッ
トしておく。タイミングｔ１にタイミングコントローラ
１９は、信号線１８に制御信号を与え、レジスタ３８か
らＤ−Ａ変換器１にＤＡＴＡ１のディジタルデータを転
送する。そのときタイミングコントローラ１９はマルチ
プレクサ３を切り替え信号線１２と信号線６を接続す
る。タイミングｔ２で、タイミングコントローラ１９は
信号線１８を通じラッチ回路４にラッチ信号を送出す
る。そして、タイミングｔ３で信号線５，６上のアナロ
グ信号の大小の比較結果をラッチし、Ｍ１ＯＵＴ１の出
力端子にその結果を送出する。ｔ４以降は今と同様の制
御を、ｔ４〜ｔ６はＤＡＴＡ２に対して実行し、ｔ７〜
ｔ９はＤＡＴＡ３に対し実行する。

【００２０】すなわち、タイミングｔ４でタイミングコ
ントローラ１９は、信号線１８に制御信号を与え、レジ
スタ３８からＤ−Ａ変換器１にＤＡＴＡ２のディジタル
データを転送する。そのときタイミングコントローラ１
９はマルチプレクサ３を切り替え信号線１３と信号線６
を接続する。タイミングｔ５で、タイミングコントロー
ラ１９は信号線１８を通じラッチ回路４にラッチ信号を
送出する。そして、タイミングｔ６で信号線５と６上の
アナログ信号の大小の比較結果をラッチし、Ｍ１ＯＵＴ
２の出力端子にその結果を送出する。またタイミングｔ
７にタイミングコントローラ１９は、信号線１８に制御
信号を与え、レジスタ３８からＤ−Ａ変換器１にＤＡＴ
Ａ３のディジタルデータを転送する。同時にタイミング
コントローラ１９はマルチプレクサ３を切り替え信号線
１４と信号線６を接続する。タイミングｔ８で、タイミ
ングコントローラ１９は信号線１８を通じラッチ回路４
にラッチ信号を送出する。そして、タイミングｔ９で信
号線５と６上のアナログ信号の大小の比較結果をラッチ
し、Ｍ１ＯＵＴ３の出力端子にその結果を送出する。ま
た、ｔ１０以降は、ｔ１〜ｔ９の制御を繰り返す。

【００２１】他方の２０，２１，２２，２３，３０，３
９により構成されている比較判定回路の動作は前述と同
様で、ＤＡＴＡ１〜ＤＡＴＡ３をＤＡＴＡ２１〜ＤＡＴ
Ａ２３に置き換え、マルチプレクサの接続条件をＭ１Ｉ
Ｎ１〜Ｍ１ＩＮ３からＭ２ＩＮ１〜Ｍ２ＩＮ３にそれぞ
れ置き換えれば良い。また出力端子もＭ１ＯＵＴ１〜Ｍ
１ＯＵＴ３を、Ｍ２ＯＵＴ１〜Ｍ２ＯＵＴ３に置き換え
れば良い。ただし、この比較判定回路では０Ｖから２．
５Ｖまでの比較基準電圧を設定可能で、前述の比較判定
回路の２．５Ｖ〜５Ｖまでの比較基準電圧とその設定可
能電圧範囲が相補の関係となっている。本実施例では、
それぞれ３回路の時分割比較判定回路を構成したが、そ
の倍以上の比較判定回路を容易に増設可能である。複写
機に応用する場合、高圧電源等に利用するとき比較基準
電圧の設定範囲は、現状では、ほぼ２分することがで
き、一方は前記２．５Ｖ〜５Ｖまでの比較基準電圧を用
いる回路を使用し、他方は０Ｖから２．５Ｖまでの比較
基準電圧を使うことで、高精度な制御を繰り返し時間を
増すことなく実現することができる。

【００２２】詳しくは、本実施例では、前述の構成をす
ることで、次の（１）〜（３）の効果が得られる。

【００２３】（１）複数のＤ−Ａ変換器に互に異なる基
準電圧範囲を分担させているので、高制御精度の分解能
の基準電源を、ＩＣのチップ面積を増大させることなく
実現できる。

【００２４】（２）回路を制御目標電圧でグループ分け
しているのでループが短くてすみ、ループの位相シフト
を増やさず、制御の応答特性の良い比較判定回路を容易
に増設することが可能である。

【００２５】（３）回路を制御目標電圧でグループ分け
しているので、従来にくらべて、ほぼ同じチップ面積で
同じ精度の同じ制御を実現する場合、容易に従来の倍の
回路の制御が可能となる。

【００２６】なお、実施例では、目標制御範囲が５〜
２．５Ｖ，２．５〜０Ｖと相補関係にあるが、これに限
らず、範囲が一部オーバラップする関係であっても同様
の効果が期待できる。

【００２７】（実施例２）図３は実施例２のブロック図
である。回路と基本タイミングは実施例１と同じなので
異なる部分について説明する。本実施例では実施例１に
おけるスイッチ９，１０に対応するスイッチ３−２，３
−３がタイミングコントローラ１９の信号に同期して切
り替わるようになっている。すなわち３−２がオンの時
には３−３がオフとなり、３−３がオンの時には３−２
がオフとなる。具体的には、図３のとおり回路を構成す
る。

【００２８】それらのスイッチの切り替わりはｔ４，ｔ
７，ｔ１０，ｔ１３……とＤ−Ａのディジタルデータの
切り替わりのタイミングと同期している。具体的には図
示のように、実施例１におけるスイッチ９，１０をそれ
ぞれアナログスイッチ３−２，３−３におきかえ、信号
線３−１を通じてタイミングコントローラ１９が制御信
号をその制御信号入力端子に送出することによって実現
している。すなわち、信号線３−１上の信号が“Ｈ”の
ときには、スイッチ３−２がオン、スイッチ３−３がオ
フとなり、“Ｌ”の時には、その逆になるようアナログ
スイッチが構成されている。

【００２９】具体的に動作させるときには、図４のよう
に信号線３−１上に信号を加える。この例では、ＤＡＴ
Ａ２のディジタルデータが、Ｄ−Ａ変換器１のディジタ
ル信号入力端子に加わるタイミングでかつｔ４からｔ７
の間でのみ“Ｌ”で、他のタイミングでは“Ｈ”となっ
ている。すなわち、ＤＡＴＡ２のディジタルデータが、
Ｄ−Ａ変換器１のディジタル信号入力端子に加わるタイ
ミングｔ４からｔ７では、Ｄ−Ａ変換器１は、電源電圧
のフルレンジをカバーするモードとなり、その他のタイ
ミングでは、１／２ＶＤＤ（２．５Ｖ）から、ＶＤＤ
（５Ｖ）の電圧範囲をカバーするモードとなる。

【００３０】以上説明したように、本実施例によれば、
Ｄ−Ａ変換器の出力電圧範囲を切り替えることが、必要
なタイミングでできるようになっているので、特定のタ
イミング，特定の電圧範囲で高精度制御する場合に有効
である。とくに、複写機，ＬＢＰ（レーザ・ビーム・プ
リンタ）などの高圧制御において、複写，転写など高精
度制御するときには高精度制御にし、スタンバイ時は高
圧低圧に制御するような場合に有効である。

【００３１】（実施例３）図５は実施例３のブロック図
である。本実施例においては、実施例２における信号線
５中にスイッチ４−１が付加された構成となっている。
このスイッチ４−１はタイミングコントローラ１９に同
期し切り替えることが可能である。すなわち信号線３−
１上の信号が“Ｈ”で、スイッチ２８がオフ、スイッチ
２９がオンのとき、Ｄ−Ａ変換器１のカバーできる電圧
範囲と、Ｄ−Ａ変換器２２のカバーできる電圧範囲が相
補的になっている場合を考える。外部信号入力端子Ｍ１
ＩＮ１〜Ｍ１ＩＮ３の範囲の制御において、Ｄ−Ａ変換
器１のカバーできない範囲の比較基準電圧になるタイミ
ングでスイッチ４−１を切り換えＤ−Ａ変換器２２で比
較基準電圧を与えることができるよう、タイミングコン
トローラ１９がタイミング信号を送出する。そのスイッ
チの切替えタイミングは、Ｄ−Ａ変換器のディジタルデ
ータを変更するタイミングに同期するものとする。

【００３２】具体的には、図６に示すとおり、信号線４
−２上の信号がｔ４〜ｔ７で“Ｌ”となり、そのタイミ
ングで、コンパレータ２の−入力端子が信号線２５に接
続され、Ｄ−Ａ変換器２２で、Ｍ１ＩＮ２の外部信号の
比較基準信号を与えることができる。

【００３３】このような構成により、タイミングを工夫
することにより、電源電圧のフルレンジにわたる高精度
制御をも容易に実現できる。

【００３４】なお、以上の各実施例は、電圧レベルを比
較して制御信号を生成しているが、本発明はこれに限定
されるものではなく、電流レベルを比較して制御信号を
生成する形で実施することができる。

【００３５】

【発明の効果】以上説明したように、本発明によれば、
格別コストを増すことなく、高精度で繰返し時間の短い
制御信号生成装置を提供することができる。

【図面の簡単な説明】

【図１】 実施例１のブロック図

【図２】 実施例１のタイミングチャート

【図３】 実施例２のブロック図

【図４】 実施例２のタイミングチャート

【図５】 実施例３のブロック図

【図６】 実施例３のタイミングチャート

【符号の説明】

１，２２ Ｄ−Ａ変換器 ２，２１ コンパレータ ９，１０，２８，２９ スイッチ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 時分割で複数の外部信号レベルを夫々の
   基準レベルと比較し、その複数の比較結果を制御信号と
   して出力する制御信号生成装置であって、前記基準レベ
   ルを時分割で出力する複数のＤ−Ａ変換器と、この複数
   のＤ−Ａ変換器に夫々対応しその出力する基準レベルを
   基準値として前記制御信号を出力する複数のコンパレー
   タと、前記複数のＤ−Ａ変換器の各出力レベル範囲を互
   に異なるように設定するレベル範囲設定手段とを備えた
   ことを特徴とする制御信号生成装置。
2. 【請求項２】 レベル範囲設定手段は、複数のＤ−Ａ変
   換器のうちの少くとも一部のＤ−Ａ変換器の出力レベル
   範囲を、時分割で全レベル範囲と所要レベル範囲に切り
   換えるものであることを特徴とする請求項１記載の制御
   信号生成装置。
3. 【請求項３】 複数のＤ−Ａ変換器の出力から一つの出
   力を時分割で選択し所要のコンパレータに供給する選択
   手段を備えたことを特徴とする請求項１または請求項２
   記載の制御信号生成装置。