JP2007163301A - バーンインテスト信号発生回路及びバーンインテスト方法 - Google Patents
バーンインテスト信号発生回路及びバーンインテスト方法 Download PDFInfo
- Publication number
- JP2007163301A JP2007163301A JP2005360146A JP2005360146A JP2007163301A JP 2007163301 A JP2007163301 A JP 2007163301A JP 2005360146 A JP2005360146 A JP 2005360146A JP 2005360146 A JP2005360146 A JP 2005360146A JP 2007163301 A JP2007163301 A JP 2007163301A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- test
- waveform
- test signal
- signal path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】LSI内のアナログ回路のバーンインテストでは、デジタル信号印加のみではバーンイン効果が不十分で効果向上のために各種アナログ回路毎にLSI外部で発生させたアナログ信号を印加する必要があり手間がかかる。
【解決手段】LSI内のアナログ回路2用のバーンインテスト信号発生回路において、アナログ回路2への通常信号経路6に並列にバーンインテスト信号経路7を設け、このバーンインテスト信号経路7にデジタル波形のバーンインテスト信号をアナログ波形のバーンインテスト信号に変換する信号波形変換回路8を設け、アナログ回路2のバーンインテストに際してバーンインテスト信号経路7に切り替え制御する。
【選択図】図1
【解決手段】LSI内のアナログ回路2用のバーンインテスト信号発生回路において、アナログ回路2への通常信号経路6に並列にバーンインテスト信号経路7を設け、このバーンインテスト信号経路7にデジタル波形のバーンインテスト信号をアナログ波形のバーンインテスト信号に変換する信号波形変換回路8を設け、アナログ回路2のバーンインテストに際してバーンインテスト信号経路7に切り替え制御する。
【選択図】図1
Description
本発明は、バーンインテスト信号発生回路及びバーンインテスト方法に係り、特に、デジタル回路とアナログ回路とを1チップに混載したシステムLSI等の半導体装置において、そのアナログ回路に印加するバーンインテスト信号を発生するバーンインテスト信号発生回路及びバーンインテスト方法に関するものである。
バーンインテストは、半導体装置の故障(初期不良)を取り除くスクリーニング手法の一つであり、半導体装置の動作条件よりも高電圧の加速ストレス(バーンイン電圧)を印加し、故障発生を加速して短時間で不良品を取り除くテストである。このバーンイン電圧の条件や印加時間は半導体装置の規格、生産プロセスの特性、保証品質等によって異なる。
デジタル回路とアナログ回路とを1チップに混載したシステムLSIにおいて、そのアナログ回路には、LSI外部とのインタフェース部に、アナログ信号をデジタル信号に変換するA/Dコンバータやデジタル信号をアナログ信号に変換するD/Aコンバータがある。このようなアナログ回路に電圧波形が矩形状(デジタル波形)であるバーンインテスト信号(デジタル信号)を印加した場合、その信号の状態が遷移する状態遷移時間が短いため、サンプリング動作を行う上記アナログ回路では回路の一部しか動作させることが出来ない場合が多い。このため、バーインテストの信頼性確保のため、LSI外部から電圧波形が正弦波状、三角波状等(アナログ波形)に連続変化するバーンインテスト信号(アナログ信号)を入力させて、より広範囲についてアナログ回路を動作させる必要がある。さらにバーインテストに任意の固定DC電圧の印加が必要なアナログ入力端子については、LSI外部で所望のDC電圧を発生させ、このDC電圧をバーンインテスト信号として印加させる必要がある。
そのため、通常、アナログ回路のバーンインテストにおいてはバーンインテスト信号印加装置に装備されているアナログ波形のバーンインテスト信号発生器から出力されるアナログ波形のバーンインテスト信号及びLSI外部で発生させた所望のDC電圧波形のバーンインテスト信号をLSIに入力する。さらにアナログ回路に効率的に電気的ストレスを与えられるようにアナログ回路の種類、動作条件毎に最適なアナログ波形の設定及びバーンインボードの開発を行う必要がある。しかしながら、このようなバーインテストにおいては、バーンインテスト環境の開発工数の増大とバーンインテスト回路の規模増大を招きLSIの低コスト化が困難となってしまう。
また、LSI内部のD/Aコンバータの出力をアナログ波形のバーンインテスト信号に用いた従来技術が提案されているが、バーンインテスト回路のオーバーヘッドが大きいためチップコストとしては不利となる。(例えば、特許文献1参照。)
特開平11-326465公報
本発明により解決すべき課題は、アナログ回路に対するバーンインテスト信号を簡易的に発生させることを可能として、バーンインテストの簡素化及び低コスト化を可能とすることである。
本発明に係るバーンインテスト信号発生回路は、LSI内のアナログ回路用のバーンインテスト信号発生回路において、アナログ回路への通常信号経路に並列にバーンインテスト信号経路を設け、このバーンインテスト信号経路にバーンインテスト信号の電圧波形をデジタル波形からアナログ波形または直流波形に変換する信号波形変換回路を設け、アナログ回路のバーンインテストに際してバーンインテスト信号経路に切り替え制御することを特徴とするものである。
本発明のバーンインテスト信号発生回路によれば、LSI外部から電圧波形がデジタル波形であるバーンインテスト信号、すなわち、デジタル信号を印加することにより、自動的に電圧波形がアナログ波形のバーンインテスト信号を電気ストレスとしてアナログ回路に印加することができるので、LSI内のアナログ回路に外部のバーンインテスト信号印加装置を通じてバーンインテスト信号を印加する必要がなくなり、バーンインテスト環境の開発工数を低減することができ、かつ、バーインテストに要するコスト削減が可能となって、LSIの低コスト化を図れる。
また、本発明のバーンインテスト信号発生回路によれば、バーンインテスト信号経路に電圧波形がデジタル波形のバーンインテスト信号を入力し、入力したバーンインテスト信号の電圧波形の周波数およびデューティー比の制御を行って電圧波形が直流波形(DC電圧)のバーンインテスト信号を発生させることができるので、任意の定電圧印加が必要なLSI端子においても、所望のDC電圧を発生させて、バーンインテスト信号として印加することが可能になり、従来、LSI外部で任意の電圧を発生させるために必要であった外付け部品及びバーンインテスト信号印加装置が不要となりバーンインにかかるコストを大幅に縮小可能になる。特にバーンインテストボード上の外付け部品数が制限されるウエハレベルでのバーンインに有効である。
上記信号波形変換回路は、抵抗素子と容量素子とからなる充放電回路により構成されていることが好ましい。この充放電回路の回路構成は、バーンインテスト信号経路に直列に抵抗素子を接続し、バーンインテスト信号経路のアナログ回路側の経路端と接地との間に容量素子を接続した回路構成とし、その抵抗素子の抵抗値、容量素子の容量値を適宜に設定することにより、アナログ波形を調整することができる。
上記容量素子はLSIに内蔵されていると、部品点数を削減することができて好ましい。
本発明に係る第1のバーインテスト方法は、LSI内のアナログ回路をバーンインテストする方法において、アナログ回路への通常信号経路に並列にバーンインテスト信号経路を設け、このバーンインテスト信号経路に信号の電圧波形をデジタル波形からアナログ波形に変換する信号波形変換回路を設け、アナログ回路のバーンインテストに際して通常信号経路からバーンインテスト信号経路に切り替え制御するとともに、バーンインテスト信号経路に電圧波形がデジタル波形であるバーンインテスト信号を入力し、この入力したバーンインテスト信号の電圧波形を信号波形変換回路によりアナログ波形に変換してアナログ回路に入力することを特徴とするものである。
第1のバーインテスト方法によれば、LSI外部から電圧波形がデジタル波形であるバーンインテスト信号、すなわち、デジタル信号を印加することにより、自動的に電圧波形がアナログ波形のバーンインテスト信号を電気ストレスとしてアナログ回路に印加することができるので、LSI内のアナログ回路に外部のバーンインテスト信号印加装置を通じてバーンインテスト信号を印加する必要がなくなり、バーンインテスト環境の開発工数を低減することができ、かつ、バーインテストに要するコスト削減が可能となって、LSIの低コスト化を図れる。
本発明に係る第2のバーインテスト方法は、LSI内のアナログ回路をバーンインテストする方法において、アナログ回路への通常信号経路に並列にバーンインテスト信号経路を設け、このバーンインテスト信号経路に信号の電圧波形をデジタル波形からアナログ波形に変換する信号波形変換回路を設け、アナログ回路のバーンインテストに際してバーンインテスト信号経路に切り替え制御するとともに、バーンインテスト信号経路に電圧波形の周波数およびデューティー比が制御されたデジタル波形のバーンインテスト信号を入力し、入力したバーンインテスト信号の電圧波形を信号波形変換回路によりその制御に対応した直流電圧(DC電圧)の波形に変換してアナログ回路に入力することを特徴とするものである。
第2のバーインテスト方法によれば、任意の定電圧印加が必要なLSI端子においても、所望のDC電圧を発生させて、バーンインテスト信号として印加することが可能になり、従来、LSI外部で任意の電圧を発生させるために必要であった外付け部品及びバーンインテスト信号印加装置が不要となりバーンインにかかるコストを大幅に縮小可能になる。特にバーンインテストボード上の外付け部品数が制限されるウエハレベルでのバーンインに有効である。
本発明においては、バーンインテスト時に外部から印加する信号がデジタル波形のバーンインテスト信号(デジタル信号)のみの場合でもアナログ回路に十分な電気的ストレスを与えることが可能になりバーンインテスト環境の設計を容易にすることが可能になる。また、任意の定電圧印加が必要なLSI端子においても、外部から印加する信号がデジタル波形のバーンインテスト信号(デジタル信号)の周波数やデューティーの制御によって所望のDC電圧を発生させることが可能になり、従来、LSI外部で任意の電圧を発生させるために必要であった外付け部品及びバーンインテスト装置が不要となりバーンインテストにかかるコストを大幅に縮小可能になる。特にバーンインテストボード上の外付け部品数が制限されるウエハレベルでのバーンインに有効である。
以下、添付した図面を参照して本発明の実施の形態に係る半導体集積回路のアナログ回路に対するバーンインテスト信号発生回路およびその回路を用いたバーンインテスト方法を説明する。
(実施の形態1)
以下、図1に本発明の実施の形態1に係るバーンインテスト信号発生回路を示す。図2に、バーンインテスト信号発生回路の波形の一例を示す。実施の形態1のバーンインテストを実施する半導体集積回路(LSI)1は、デジタル回路とアナログ回路とが混載されたものである。図1にはそのLSI1のアナログ回路2のみ示す。LSI1内には実施の形態1によるバーンインテスト信号発生回路3が内蔵される。LSI1はアナログ入力端子4と外付け容量接続用端子5とを備える。
以下、図1に本発明の実施の形態1に係るバーンインテスト信号発生回路を示す。図2に、バーンインテスト信号発生回路の波形の一例を示す。実施の形態1のバーンインテストを実施する半導体集積回路(LSI)1は、デジタル回路とアナログ回路とが混載されたものである。図1にはそのLSI1のアナログ回路2のみ示す。LSI1内には実施の形態1によるバーンインテスト信号発生回路3が内蔵される。LSI1はアナログ入力端子4と外付け容量接続用端子5とを備える。
アナログ入力端子4とアナログ回路2との間に通常信号経路6が設けられ、この通常信号経路6に並列にバーンインテスト信号経路7が接続されている。バーンインテスト信号経路7には電圧波形がデジタル波形のバーンインテスト信号(以下、デジタル信号)を電圧波形がアナログ波形(三角波状、正弦波状等の波形)のバーンインテスト信号(以下、アナログ信号)に変換する信号波形変換回路8が設けられている。信号波形変換回路8は、一例として抵抗素子9と容量素子10とからなる充放電回路により構成されている。バーンインテスト信号経路7には第1信号経路切り替えスイッチ11と、抵抗素子9と、第2信号経路切換スイッチ12とが直列に接続されている。抵抗素子9と第2信号経路切換スイッチ12との接続部は外付け容量接続用端子5に接続されている。容量接続用端子5と接地部との間に容量素子10が接続されている。通常信号経路6には第3信号経路切り替えスイッチ13が接続されている。第1、第2、第3信号経路切り替えスイッチ11,12,13は、例えばアナログスイッチとしてFET等により構成され、制御回路14によりそのON/OFFが制御される。
制御回路14により第1、第2信号経路切り替えスイッチ11,12はOFF状態に、かつ、第3信号経路切り替えスイッチ13がON状態となった場合、アナログ入力端子4から入力される信号は、通常信号として通常信号経路6を経由してアナログ回路2にスルー入力される。
次に制御回路14により第1、第2信号経路切り替えスイッチ11,1がON状態に、かつ第3信号経路切り替えスイッチ13がOFF状態になった場合、アナログ入力端子4から入力されるデジタル信号は、バーンインテスト信号経路7を経由して、アナログ回路2に入力される。同時にそのデジタル信号は抵抗素子9と容量素子10とからなる充放電回路により充放電される結果、そのアナログ信号に変換される。
図2のタイミングチャートを参照して動作を説明する。図2(a)はアナログ入力端子4に印加されるデジタル信号S1、図2(b)はアナログ回路2に印加されるアナログ信号S2、図2(c)はアナログ回路2のサンプリング点を示す。図2にアナログ入力端子4にデジタル信号を印加した場合の波形遷移状態を示す。まず、デジタル信号S1の電圧レベルがL(0=低値)からH(1=高値)に変化すると、抵抗素子9を経由し容量素子10への充電を行う。ここで抵抗素子9と容量素子10との関係から充電時間は任意に設定可能でありアナログ回路2に印加されるアナログ信号S2の電圧レベルがLからHに遷移する時間はデジタル信号S1の電圧レベルがLからHに遷移する時間より長くなる。
次にデジタル信号S1の電圧レベルがHからLに変化すると、抵抗素子9を経由し容量素子10が放電を行う。ここでも抵抗素子9と容量素子10との関係から放電時間は任意に設定可能でありアナログ回路2に印加されるアナログ信号S2の電圧レベルがHからLへ遷移する時間はデジタル信号S1の電圧レベルがHからLへ遷移する時間より長くなる。この長くなったアナログ信号S2の電圧レベルの遷移期間中にアナログ回路2のサンプリング動作を行う事により、外部からサイン波や三角波などのアナログ波形入力を行う場合と同等のバーンイン効果が得られる。また、第3信号経路切り替えスイッチ13経由である通常信号経路6と第1、第2信号経路切り替えスイッチ11,12経由であるバーンインテスト信号経路7とをバーンインテスト中に制御回路14により適時切り替えることにより全経路にバーンインストレスを印加することが可能となる。
(実施の形態2)
図3および図4を参照して本発明の実施の形態2によるバーンインテスト信号発生回路およびこの回路を用いたバーンインテスト方法を説明する。図3は、本発明の実施の形態2によるバーンインテスト信号発生回路の構成の一例を示す図である。図4は本発明の実施の形態2によるバーンインテスト信号発生回路の波形状態の一例を示す図である。実施の形態2によるバーンインテスト信号発生回路3においては、実施の形態1の容量接続用端子5が無く、容量素子10がLSI1に内蔵されている。その他の構成は実施の形態1と同様であるので、その説明は省略する。
図3および図4を参照して本発明の実施の形態2によるバーンインテスト信号発生回路およびこの回路を用いたバーンインテスト方法を説明する。図3は、本発明の実施の形態2によるバーンインテスト信号発生回路の構成の一例を示す図である。図4は本発明の実施の形態2によるバーンインテスト信号発生回路の波形状態の一例を示す図である。実施の形態2によるバーンインテスト信号発生回路3においては、実施の形態1の容量接続用端子5が無く、容量素子10がLSI1に内蔵されている。その他の構成は実施の形態1と同様であるので、その説明は省略する。
図4を参照して実施の形態2の動作を説明する。図4(a)はアナログ入力端子4に印加されるデジタル信号S3、図4(b)はアナログ回路2へ入力される信号S4を示す。実施の形態2では、デジタル信号S3は、そのデジタル波形の周期とデューティー比とが設定されており、抵抗素子9と容量素子10との充放電により電圧波形が直流波形の信号(DC固定電圧)に変換される。これは簡易的にPWM(パルス幅変調)回路を構成するものでアナログ回路2を動作させ電気的ストレスを印加するバーンインテストにおいてはアナログ回路2が動作する許容範囲内であれば特に精度は必要としない。よって、外部でDC電圧を発生させて印加する場合と同等のバーンイン効果をデジタル信号S3を制御することにより実現することが可能である。
本発明は、LSI内のアナログ回路のバーンインテストを効果的かつ容易に実現することが可能である。
1 LSI
2 アナログ回路
3 バーンインテスト信号発生回路
8 信号波形変換回路
2 アナログ回路
3 バーンインテスト信号発生回路
8 信号波形変換回路
Claims (6)
- LSI内のアナログ回路用のバーンインテスト信号発生回路において、アナログ回路への通常信号経路に並列にバーンインテスト信号経路を設け、このバーンインテスト信号経路に信号の電圧波形をデジタル波形からアナログ波形または直流波形に変換する信号波形変換回路を設け、アナログ回路のバーンインテストに際してバーンインテスト信号経路に切り替え制御する、ことを特徴とするバーンインテスト信号発生回路。
- 上記信号波形変換回路は、抵抗素子と容量素子とからなる充放電回路により構成されている、ことを特徴とする請求項1に記載のバーンインテスト信号発生回路。
- 上記容量素子はLSIに内蔵されている、ことを特徴とする請求項2に記載のバーンインテスト信号発生回路。
- 上記通常信号経路側とバーンインテスト信号経路側それぞれに信号経路切り替えスイッチを設け、バーンインテスト時は通常信号経路側の信号経路切り替えスイッチをOFFに、バーンインテスト信号経路側の信号経路切り替えスイッチをONに切り替える、ことを特徴とする請求項1ないし4のいずれかに記載のバーンインテスト信号発生回路。
- LSI内のアナログ回路をバーンインテストする方法において、アナログ回路への通常信号経路に並列にバーンインテスト信号経路を設け、このバーンインテスト信号経路に信号の電圧波形をデジタル波形からアナログ波形に変換する信号波形変換回路を設け、アナログ回路のバーンインテストに際して通常信号経路からバーンインテスト信号経路に切り替え制御するとともに、バーンインテスト信号経路に電圧波形がデジタル波形であるバーンインテスト信号を入力し、この入力したバーンインテスト信号の電圧波形を信号波形変換回路によりアナログ波形に変換してアナログ回路に入力する、ことを特徴とするバーンインテスト方法。
- LSI内のアナログ回路をバーンインテストする方法において、アナログ回路への通常信号経路に並列にバーンインテスト信号経路を設け、このバーンインテスト信号経路に信号の電圧波形をデジタル波形からアナログ波形に変換する信号波形変換回路を設け、アナログ回路のバーンインテストに際してバーンインテスト信号経路に切り替え制御するとともに、バーンインテスト信号経路に電圧波形の周波数およびデューティー比が制御されたデジタル波形のバーンインテスト信号を入力し、入力したバーンインテスト信号の電圧波形を信号波形変換回路によりその制御に対応した直流電圧(DC電圧)の波形に変換してアナログ回路に入力する、ことを特徴とするバーンインテスト方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005360146A JP2007163301A (ja) | 2005-12-14 | 2005-12-14 | バーンインテスト信号発生回路及びバーンインテスト方法 |
US11/638,694 US20070162799A1 (en) | 2005-12-14 | 2006-12-14 | Burn-in test signal generating circuit and burn-in testing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005360146A JP2007163301A (ja) | 2005-12-14 | 2005-12-14 | バーンインテスト信号発生回路及びバーンインテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007163301A true JP2007163301A (ja) | 2007-06-28 |
Family
ID=38234140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005360146A Pending JP2007163301A (ja) | 2005-12-14 | 2005-12-14 | バーンインテスト信号発生回路及びバーンインテスト方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070162799A1 (ja) |
JP (1) | JP2007163301A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011080960A (ja) * | 2009-10-09 | 2011-04-21 | Hamamatsu Photonics Kk | 半導体検査装置 |
WO2020217925A1 (ja) * | 2019-04-23 | 2020-10-29 | 日立オートモティブシステムズ株式会社 | 半導体集積回路装置および半導体集積回路装置の検査方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7372752B2 (en) * | 2005-09-29 | 2008-05-13 | Hynix Semiconductor Inc. | Test mode controller |
CZ2009203A3 (cs) * | 2009-04-01 | 2010-05-26 | Ceské vysoké ucení technické v Praze Fakulta strojní | Elektronický obvod pro vyhodnocení informací ze senzoru s variabilním elektrickým odporem |
CN105425781B (zh) * | 2015-12-23 | 2018-02-02 | 浙江卓奥科技股份有限公司 | 洗衣机控制板老化实验设备及实验方法 |
CN105403824B (zh) * | 2015-12-23 | 2018-02-02 | 浙江卓奥科技股份有限公司 | 一种洗衣机控制板老化实验设备及实验方法 |
CN108490343B (zh) * | 2018-05-22 | 2023-07-25 | 杭州博日科技股份有限公司 | Pcr仪器的驱动线路板测试老化装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3626698B2 (ja) * | 2001-05-14 | 2005-03-09 | 松下電器産業株式会社 | 半導体装置 |
US6646911B2 (en) * | 2001-10-26 | 2003-11-11 | Mitsubishi Denki Kabushiki Kaisha | Thin film magnetic memory device having data read current tuning function |
US7019676B2 (en) * | 2003-06-12 | 2006-03-28 | Matsushita Electric Industrial Co, Ltd. | D/A converter |
KR100407284B1 (en) * | 2003-06-25 | 2003-12-03 | From 30 Co Ltd | Clamping force measuring apparatus of molding press for manufacturing semiconductor package |
US7106644B2 (en) * | 2003-12-01 | 2006-09-12 | Elite Semiconductor Memory Technology, Inc. | Memory device and method for burn-in test |
-
2005
- 2005-12-14 JP JP2005360146A patent/JP2007163301A/ja active Pending
-
2006
- 2006-12-14 US US11/638,694 patent/US20070162799A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011080960A (ja) * | 2009-10-09 | 2011-04-21 | Hamamatsu Photonics Kk | 半導体検査装置 |
WO2020217925A1 (ja) * | 2019-04-23 | 2020-10-29 | 日立オートモティブシステムズ株式会社 | 半導体集積回路装置および半導体集積回路装置の検査方法 |
JPWO2020217925A1 (ja) * | 2019-04-23 | 2020-10-29 | ||
JP7179165B2 (ja) | 2019-04-23 | 2022-11-28 | 日立Astemo株式会社 | 半導体集積回路装置および半導体集積回路装置の検査方法 |
US11808807B2 (en) | 2019-04-23 | 2023-11-07 | Hitachi Astemo, Ltd. | Semiconductor integrated circuit device and inspection method for semiconductor integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
US20070162799A1 (en) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007163301A (ja) | バーンインテスト信号発生回路及びバーンインテスト方法 | |
US7459952B2 (en) | Clock signal generating device, generating method, and signal processing device | |
US20110102225A1 (en) | Method for reducing current consumption of digital-to-analog conversion, and associated tri-state current digital-to-analog converter | |
US8508310B2 (en) | Method and device for generating PWM signals | |
US7102405B2 (en) | Pulse-width modulation circuit and switching amplifier using the same | |
US6768438B1 (en) | Current DAC code independent switching | |
US20140132314A1 (en) | Triangular waveform generating apparatus | |
US9484898B2 (en) | System for generating an analogue signal | |
WO2004068708A3 (en) | An integrated circuit signal generator for generating an square wave output signal | |
KR101808607B1 (ko) | 기준 전압 생성 회로 및 이를 이용한 직류-직류 변환기 | |
US20010048338A1 (en) | Boosting method and apparatus | |
JP2008232857A (ja) | 波形発生器および試験装置 | |
JP2007128380A (ja) | 電源ic | |
JP2008172323A (ja) | デッドタイム制御回路 | |
US11095225B2 (en) | Power supply apparatus and control method thereof | |
JP7378663B2 (ja) | デジタルアナログ変換機 | |
JP3092362B2 (ja) | 集積回路の自動試験装置 | |
TWI740676B (zh) | 脈寬調變訊號觀測電路及包含此脈寬調變訊號觀測電路的硬體在環模擬裝置 | |
JP2822972B2 (ja) | 半導体装置の試験装置 | |
JP2010154123A (ja) | スイッチトキャパシタ回路を含む装置 | |
JP3917902B2 (ja) | 発振回路 | |
JP3531577B2 (ja) | 半導体検査装置 | |
JPH0981250A (ja) | 集積回路試験用電源装置 | |
KR101693039B1 (ko) | 풀 브리지 스위칭 회로 | |
JP5473531B2 (ja) | バイアス電位発生回路 |