KR101693039B1 - 풀 브리지 스위칭 회로 - Google Patents

풀 브리지 스위칭 회로 Download PDF

Info

Publication number
KR101693039B1
KR101693039B1 KR1020100001069A KR20100001069A KR101693039B1 KR 101693039 B1 KR101693039 B1 KR 101693039B1 KR 1020100001069 A KR1020100001069 A KR 1020100001069A KR 20100001069 A KR20100001069 A KR 20100001069A KR 101693039 B1 KR101693039 B1 KR 101693039B1
Authority
KR
South Korea
Prior art keywords
signal
switching
control
circuit
control signal
Prior art date
Application number
KR1020100001069A
Other languages
English (en)
Other versions
KR20110080716A (ko
Inventor
남광우
인정남
최준덕
안민기
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Priority to KR1020100001069A priority Critical patent/KR101693039B1/ko
Publication of KR20110080716A publication Critical patent/KR20110080716A/ko
Application granted granted Critical
Publication of KR101693039B1 publication Critical patent/KR101693039B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은, 풀 브리지 스위칭 회로를 제공한다. 본 발명에 의한 풀 브리지 스위칭 회로는 제1 컨버터 회로 및 제2 컨버터 회로를 포함하는 컨버터 회로부를 포함할 수 있다. 제1 및 제2 컨버터 회로는 각각 제1 및 제2 트랜스포머를 포함하고, 각각 제1 및 제2 스위칭 신호에 응답하여 제1 및 제2 트랜스포머를 각각 제어하는 제1 및 제2 스위칭 소자부를 각각 포함하며, 제1 및 제2 트랜스포머는 제1 및 제2 스위칭 소자부의 제어에 따라 각각 제1 및 제2 피드백 신호를 출력할 수 있다. 본 발명에 의한 풀 브리지 스위칭 회로는 또한 제3 스위칭 입력을 가지며 제1 및 제2 트랜스포머에 접속된 제3 스위칭 소자부와, 제1 피드백 신호에 기초하여 생성된 제1 제어 신호와 제2 피드백 신호에 기초하여 생성된 제2 제어 신호의 논리합 신호를 생성하는 IC 회로부를 포함할 수 있다. 논리합 신호는 제3 스위칭 입력으로 피드백 될 수 있다.

Description

풀 브리지 스위칭 회로{FULL BRIDGE SWITCHING CIRCUIT}
본 발명은 풀 브리지 스위칭 회로에 관한 것으로서, 보다 구체적으로는 6개의 스위칭 소자로 구현된 2채널 풀 브리지 스위칭 회로에 관한 것이다.
전원 장치 또는 인버터 등과 같이 큰 전력을 출력하는 전자 기기는 통상적으로 PWM 회로의 제어 신호에 의해 전력 증폭하여 부하에 전달하는 컨버터 회로를 포함한다. 그와 같은 컨버터 회로는 또한 PWM 신호의 제어에 따라 직류 전압 신호를 교류 전압 신호로 변환하여 출력하는 스위칭 회로를 포함하는 경우가 일반적이다. 직류 전압 신호를 교류 전압 신호로 변환하여 출력하는 스위칭 회로로는 하프 브리지(half-bridge) 스위칭 회로, 풀 브리지(full-bridge) 스위칭 회로, 그리고 푸시풀(push-pull) 스위칭 회로가 있다. 이중에서도 특히 단극성 전원과 4개의 스위칭 소자로 구현된 풀 브리지 스위칭 회로는 현재 가장 대표적인 스위칭 회로로서 출력 용량이 큰 경우나 출력 전압이 높은 경우에 널리 사용되고 있다.
하나의 채널을 갖는 단채널 풀 브리지 스위칭 회로는 총 4개의 스위칭 소자가 트랜스포머의 1차측 코일을 사이에 두고 H자 형태로 배치되기 때문에 종종 H 브리지라고도 불린다. 통상적으로 풀 브리지 스위칭 회로는 H자 형태로 배치된 스위칭 소자들을 교대로 도통시키면서 각 스위칭 소자의 온(ON) 펄스 폭을 가변함으로써 출력 전압을 제어한다.
각종 전자 기기의 대규모화에 따라 스위칭 회로는 단채널 형태로 사용되는 경우보다 2개의 채널을 갖는 형태로 이용되는 경우가 많아지고 있다. 종래 2채널 풀 브리지 스위칭 회로는 두 개의 단채널 풀 브리지 스위칭 회로를 단순히 함께 배치하는 형태로서 총 8개의 스위칭 소자를 포함하도록 구성되는 것이 일반적이다. 2채널 풀 브리지 스위칭 회로에서 각 채널은 개별적으로 조정되어야 하기 때문에 IC는 이들 총 8개의 스위칭 소자의 동작을 각각 제어해야 한다. 그러나, 이와 같은 2채널 풀 브리지 스위칭 회로의 경우 스위칭 소자의 개수가 많기 때문에 회로 구성이 복잡하고 비용 및 크기 면에서 불리한 면이 있다.
이와 관련하여 스위칭 소자의 개수를 줄이고자 하는 노력에 따라 총 6개의 스위칭 소자를 갖는 2채널 풀 브리지 스위칭 회로가 연구되었다. 이러한 스위칭 회로는, 두 개의 채널을 위한 각 트랜스포머 1차측 코일의 한쪽 단자를 서로 단락시켜 공통 노드로 하고 그 공통 노드에 접속된 두 개의 스위칭 소자가 양 채널에 공통적으로 이용되도록 구성되어 있다. 이러한 구성을 갖는 회로의 경우, 각 채널은 개별적으로 조정되어야 하기 때문에, 회로 구동을 위해서는 공통 노드에 연결된 스위칭 소자의 온/오프 시간 및 그에 따른 공통 노드의 전위에 따라 나머지 다른 스위칭 소자들의 온/오프 시간을 제어하여 원하는 결과를 얻는 이른바 페이즈 시프트 방식이 채택되고 있다.
따라서, 6개의 스위칭 소자를 갖는 2채널 풀 브리지 스위칭 회로로서, 페이즈 시프트 방식과 같은 복잡한 제어 없이 간단한 방식으로도 각 채널의 개별적 조정이 가능하게 한 스위칭 회로가 필요로 된다.
본 발명은, 페이즈 시프트 방식과 같은 복잡한 제어 없이 간단한 방식으로도 각 채널의 개별적 조정이 가능한 6개의 스위칭 소자를 갖는 2채널 풀 브리지 스위칭 회로를 제공한다.
본 발명의 일 특징에 의하면, 풀 브리지 스위칭 회로가 제공된다. 본 발명에 의한 풀 브리지 스위칭 회로는 제1 컨버터 회로 및 제2 컨버터 회로를 포함하는 컨버터 회로부를 포함할 수 있다. 제1 및 제2 컨버터 회로는 각각 제1 및 제2 트랜스포머를 포함하고, 각각 제1 및 제2 스위칭 신호에 응답하여 제1 및 제2 트랜스포머를 각각 제어하는 제1 및 제2 스위칭 소자부를 각각 포함하며, 제1 및 제2 트랜스포머는 제1 및 제2 스위칭 소자부의 제어에 따라 각각 제1 및 제2 피드백 신호를 출력할 수 있다. 본 발명에 의한 풀 브리지 스위칭 회로는 또한 제3 스위칭 입력을 가지며 제1 및 제2 트랜스포머에 접속된 제3 스위칭 소자부와, 제1 피드백 신호에 기초하여 생성된 제1 제어 신호와 제2 피드백 신호에 기초하여 생성된 제2 제어 신호의 논리합 신호를 생성하는 IC 회로부를 포함할 수 있다. 논리합 신호는 제3 스위칭 입력으로 피드백 될 수 있다.
본 발명의 일 실시예에 의하면, 제3 스위칭 소자부는 논리합 신호에 응답하여 제1 및 제2 트랜스포머를 더 제어할 수 있다.
본 발명의 일 실시예에 의하면, 제3 스위칭 소자부는 서로 접속된 제1 및 제2 스위치를 더 포함할 수 있고, 제1 및 제2 트랜스포머는 각각 1차 코일을 포함할 수 있다. 또한, 1차 코일들의 한쪽 단자들은 서로 접속될 수 있고, 제1 및 제2 스위치의 접점은 1차 코일들의 접점에 접속될 수 있다. 논리합 신호는 제1 및 제2 스위치의 온 오프를 제어할 수 있고, 제1 및 제2 스위치는 1차 코일들의 전류 흐름을 제어할 수 있다.
본 발명의 일 실시예에 의하면, 제1 컨버터 회로는 제1 트랜스포머의 1차 코일의 전류 흐름을 제어하기 위한 제3 및 제4 스위치를 포함할 수 있고, 제2 컨버터 회로는 제2 트랜스포머의 1차 코일의 전류 흐름을 제어하기 위한 제5 및 제6 스위치를 더 포함할 수 있으며, IC 회로부는 제1 피드백 신호에 기초하여 제3 및 제4 스위치의 온 오프 제어를 위한 제3 제어 신호를 생성할 수 있고, 제2 피드백 신호에 기초하여 제5 및 제6 스위치의 온 오프 제어를 위한 제4 제어 신호를 생성할 수 있다.
본 발명의 일 실시예에 의하면, 제1 및 제2 제어 신호는 제1 스위치를 위한 제어 신호와 제2 스위치를 위한 제어 신호를 모두 포함할 수 있다.
본 발명에 의하면, 구성이 간단하고 제어가 용이한 2채널 풀 브리지 스위칭 회로를 얻을 수 있다. 본 발명에 의하면, 2채널 풀 브리지 스위칭 회로를 구성함에 있어서, 스위칭 소자 개수를 줄이고 구성을 단순화할 수 있게 되어 비용 및 공간 절감의 효과를 얻을 수 있을 뿐 아니라, 페이즈 시프트 방식과 같은 복잡한 제어 없이도 회로 구성에 의해 각 채널의 개별적 조정이 가능하게 되어 사용상 편의를 얻을 수 있다.
도 1은, 본 발명의 일 실시예에 따른 컨버터 회로를 개략적으로 도시한 도면,
도 2는, 도 1에 도시된 IC 회로의 내부 구성을 도시한 도면,
도 3은, 도 2에 도시된 IC 회로에 흐르는 각 신호 및 그에 따른 컨버터 회로의 트랜스포머의 각 1차 측 코일에 흐르는 전류의 위상 변화를 보여주는 타이밍도.
첨부 도면을 참조하여 본 발명의 실시예에 관하여 상세히 설명한다. 이하에서는, 본 발명의 요지를 불필요하게 흐릴 우려가 있다고 판단되는 경우 이미 공지된 기능 및 구성에 관한 구체적인 설명을 생략한다. 또한, 이하에서 설명하는 내용은 어디까지나 본 발명의 일 실시예에 관한 것일 뿐 본 발명이 이로써 제한되는 것은 아님을 알아야 한다.
도 1은, 본 발명의 일 실시예에 따른 컨버터 회로(100)를 개략적으로 도시한 도면이다. 도시된 바에 의하면, 컨버터 회로(100)는 IC 회로(102)와 제1 스위치 소자부(SWa), 제2 스위치 소자부(SWcom) 및 제3 스위치 소자부(SWb)를 포함한다.
IC 회로(102)는 6개의 스위치 제어 신호(SWa1, SWa2, SWc1, SWc2, SWb1, SWb2)를 출력한다. IC 회로(102)에서 출력되는 이들 스위치 제어 신호(SWa1, SWa2, SWc1, SWc2, SWb1, SWb2)는 PWM 제어 신호로서 이들 신호의 온/오프 지속 시간의 조합에 따라 각 부하로 출력되는 전압이 정해질 수 있다. IC 회로(102)의 내부 구성에 대해서는 도 2를 참조하여 후술하기로 한다.
도시된 바에 의하면, 제1 스위치 소자부(SWa), 제2 스위치 소자부(SWcom) 및 제3 스위치 소자부(SWb)는 각각 전원부(112a, 112com, 112b)를 포함할 수 있다. 이들 전원부(112a, 112com, 112b)는 소정의 직류 전압원일 수 있다.
제1 스위치 소자부(SWa)는 스위치 소자(114a1, 114a2)를 포함할 수 있다. 본 발명의 일 실시예에 의하면, 스위치 소자(114a1, 114a2)는 MOSFET 스위치일 수 있으나, 본 발명이 이로써 제한되는 것은 아니다. 도시된 바에 의하면, 스위치 소자(114a1)의 소스 단자가 전원부(112a)에 연결되고, 게이트 단자에는 IC 회로(102)로부터 입력된 스위치 제어 신호(SWa1)가 인가될 수 있다. 스위치 소자(114a1)의 드레인 단자는 스위치 소자(114a2)의 소스 단자와 서로 접속될 수 있다. 스위치 소자(114a2)의 드레인 단자는 접지될 수 있다.
제2 스위치 소자부(SWcom)는 스위치 소자(114com1, 114com2)를 포함할 수 있다. 본 발명의 일 실시예에 의하면, 스위치 소자(114com1, 114com2)는 MOSFET 스위치일 수 있으나, 본 발명이 이로써 제한되는 것은 아니다. 도시된 바에 의하면, 스위치 소자(114com1)의 소스 단자가 전원부(112com)에 연결되고, 게이트 단자에는 IC 회로(102)로부터 입력된 스위치 제어 신호(SWc1)가 인가될 수 있다. 스위치 소자(114com1)의 드레인 단자는 스위치 소자(114com2)의 소스 단자와 서로 접속될 수 있다. 스위치 소자(114com2)의 드레인 단자는 접지될 수 있다.
제3 스위치 소자부(SWb)는 스위치 소자(114b1, 114b2)를 포함할 수 있다. 본 발명의 일 실시예에 의하면, 스위치 소자(114b1, 114b2)는 MOSFET 스위치일 수 있으나, 본 발명이 이로써 제한되는 것은 아니다. 도시된 바에 의하면, 스위치 소자(114b1)의 소스 단자가 전원부(112b)에 연결되고, 게이트 단자에는 IC 회로(102)로부터 입력된 스위치 제어 신호(SWb1)가 인가될 수 있다. 스위치 소자(114b1)의 드레인 단자는 스위치 소자(114b2)의 소스 단자와 서로 접속될 수 있다. 스위치 소자(114b2)의 드레인 단자는 접지될 수 있다.
도시된 바에 의하면, 컨버터 회로(100)는 또한 트랜스포머(116a)를 포함할 수 있다. 트랜스포머(116a)의 1차측 코일의 시작(start) 단은 스위치 소자(114a1, 114a2)의 접점에 연결되고, 트랜스포머(116a)의 1차측 코일의 종결(finish) 단은 스위치 소자(114com1, 114com2)의 접점에 연결된다. 트랜스포머(116a)의 1차측 코일에는 스위치 소자(114a1, 114a2) 및 스위치 소자(114com1, 114com2)의 온/오프 제어에 따라 전원부(112a, 112com)로부터 인가된 직류 전압 신호가 소정의 교류 전압 신호로 변환되어 인가될 수 있다. 트랜스포머(116a)의 1차측 코일에 인가되는 교류 전압 신호는 2차측 코일에 소정의 전압 신호를 생성할 수 있고, 그에 따라 한쪽 단자가 2차측 코일에 연결된 부하(118a)에 소정의 전압 신호가 인가될 수 있다. 부하(118a)의 타단은 접지될 수 있다.
도시된 바에 의하면, 컨버터 회로(100)는 또한 트랜스포머(116b)를 포함할 수 있다. 트랜스포머(116b)의 1차측 코일의 시작(start) 단은 스위치 소자(114b1, 114b2)의 접점에 연결되고, 트랜스포머(116b)의 1차측 코일의 종결(finish) 단은 스위치 소자(114com1, 114com2)의 접점에 연결된다. 트랜스포머(116b)의 1차측 코일에는 스위치 소자(114b1, 114b2) 및 스위치 소자(114com1, 114com2)의 온/오프 제어에 따라 전원부(112b, 112com)로부터 인가된 직류 전압 신호가 소정의 교류 전압 신호로 변환되어 인가될 수 있다. 트랜스포머(116b)의 1차측 코일에 인가되는 교류 전압 신호는 2차측 코일에 소정의 전압 신호를 생성할 수 있고, 그에 따라 한쪽 단자가 2차측 코일에 연결된 부하(118b)에 소정의 전압 신호가 인가될 수 있다. 부하(118b)의 타단은 접지될 수 있다.
도시된 바에 의하면, 트랜스포머(116a, 116b)의 2차측 코일의 반대쪽 단자는 각각 다이오드(120a, 120b)의 각 애노드 단자에 접속될 수 있다. 다이오드(120a, 102b)는 교류 전압 신호로부터 마이너스 성분을 제거하여 직류 전압 신호를 얻어 내기 위한 것이다. 다이오드(120a, 120b)의 각 캐소드 단자는 또한 캐패시터(122a, 122b)의 한쪽 단자에 접속될 수 있다. 캐패시터(122a, 122b)는 다이오드(120a, 120b)를 거쳐 출력된 직류 전압 신호를 평활화할 수 있다. 캐패시터(122a, 122b)의 다른 쪽 단자는 접지될 수 있다. 다이오드(120a, 120b)의 각 캐소드 단자와 캐패시터(122a, 122b) 간의 접점 각각은 저항(124a, 124b)의 한쪽 단자에 접속될 수 있다. 저항(124a, 124b)은 과전류 방지를 위한 것이다. 저항(124a, 124b)의 다른 쪽 단자는 각각 피드백 신호(FB1, FB2)를 출력하며, 구체적으로 도시되지는 않았으나 피드백 신호(FB1, FB2)는 각각 IC 회로(102)로 피드백 입력될 수 있다.
도 1에 도시된 제1 스위치 소자부(SWa), 제2 스위치 소자부(SWcom), 및 트랜스포머(116a)가 컨버터 회로(100)의 제1 채널을 형성할 수 있다. 또한, 제2 스위치 소자부(SWcom), 제3 스위치 소자부(SWb), 및 트랜스포머(116b)가 컨버터 회로(100)의 제2 채널을 형성할 수 있다.
도 2는, 도 1에 도시된 IC 회로(102)의 내부 구성을 도시한 도면이다.
도시된 바에 의하면, IC 회로(102)는 삼각파 발진부(202)를 포함할 수 있다. 삼각파 발진부(202)는 소정의 시간 주기에 따라 삼각파 발진 신호를 생성할 수 있다. 삼각파 발진 신호는 상승 에지와 하강 에지가 대칭되는 형태의 삼각파 신호일 수도 있고, 그와 달리 하강 에지가 거의 수직에 해당하는 실질적으로 직각 삼각형 형상의 삼각파 신호일 수도 있다.
IC 회로(102)는 또한 비교기(204a, 204b)를 더 포함할 수 있다. 비교기(204a, 204b)는 각각 한쪽 단자의 입력으로서 삼각파 발진부(202)로부터 생성된 삼각파 발진 신호를 수신할 수 있다. 비교기(204a, 204b)는 또한 각각 다른 한쪽 단자의 입력으로서 컨버터 회로(100)의 각 채널로부터 피드백 입력되는 피드백 신호(FB1) 및 피드백 신호(FB2)를 수신할 수 있다. 비교기(204a, 204b)는 각각 수신한 삼각파 발진 신호와 피드백 신호(FB1, FB2)를 비교하여 비교 결과를 출력할 수 있다.
IC 회로(102)는 또한 드라이버(206a, 206b)를 더 포함할 수 있다. 드라이버(206a)는 비교기(204a)의 비교 결과를 수신할 수 있고, 수신된 비교 결과에 기초하여 컨버터 회로(100)의 각 스위치 소자(SWa1, SWa2)를 위한 온/오프 제어 신호들을 생성할 수 있다. 드라이버(206a)는 또한 수신된 비교 결과에 기초하여 두 개의 추가적 제어 신호(SW3, SW4)를 생성할 수 있는데 이들 생성된 신호들(SW3, SW4)은 추후 스위치 소자(SWc1, SWc2)를 위한 온/오프 제어 신호들의 생성에 이용될 수 있다. 마찬가지로, 드라이버(206b)는 비교기(204b)의 비교 결과를 수신할 수 있고, 수신된 비교 결과에 기초하여 컨버터 회로(100)의 각 스위치 소자(SWb1, SWb2)를 위한 온/오프 제어 신호들을 생성할 수 있다. 드라이버(206b)는 또한 수신된 비교 결과에 기초하여 두 개의 추가적 제어 신호(SW7, SW8)를 생성할 수 있는데 이들 생성된 신호들(SW7, SW8)은 추후 스위치 소자(SWc1, SWc2)를 위한 온/오프 제어 신호들의 생성에 이용될 수 있다.
IC 회로(102)는 또한 두 개의 OR 게이트(208a, 208b)를 더 포함할 수 있다. OR 게이트(208a)는 드라이버(206a)로부터 제어 신호(SW3)와 드라이버(206b)로부터 제어 신호(SW7)를 수신할 수 있고 이들 수신된 신호의 논리합 결과를 출력할 수 있다. OR 게이트(208a)로부터 출력된 논리합 결과는 스위치 소자(SWc1)를 위하여 온/오프 제어 신호로서 입력될 수 있다. OR 게이트(208b)는 드라이버(206b)로부터 제어 신호(SW4)와 드라이버(206b)로부터 제어 신호(SW8)를 수신할 수 있고 이들 수신된 신호의 논리합 결과를 출력할 수 있다. OR 게이트(208b)로부터 출력된 논리합 결과는 스위치 소자(SWc2)를 위하여 온/오프 제어 신호로서 입력될 수 있다.
도 3은, 도 2에 도시된 IC 회로(102)에 흐르는 각 신호 및 그에 따른 컨버터 회로(100)의 트랜스포머(116a, 116b)의 각 1차측 코일에 흐르는 전류의 위상 변화를 보여주는 타이밍도이다.
구체적으로, 도 3의 (a)는 삼각파 발진 신호와 컨버터 회로(100)로부터 IC 회로(102)로 피드백 입력된 피드백 신호(FB1, FB2)의 관계를 도시한 타이밍도이다. 도시된 바에 의하면, 삼각파 발진 신호는 하강 에지가 수직 형상인 톱니 형상의 신호이다. 도시된 바에 의하면, 피드백 신호(FB1)는 피드백 신호(FB2)보다 약간 더 큰 값을 갖는다.
도 3의 (b)는, 드라이버(206a)로부터 출력되는 스위치 제어 신호(SWa1, SWa2, SW3, SW4)와 OR 게이트(208a, 208b)로부터 출력되는 스위치 제어 신호(SWc1, SWc2)와 트랜스포머(116a)의 1차측 코일에 흐르는 전류(IL1)의 관계를 보여주는 타이밍도이다. 도시된 바에 의하면, 스위치 제어 신호(SWa1)와 스위치 제어 신호(SWb1)는 각각 소정의 주기로 온/오프를 반복하는 신호로서, 양 신호는 서로 반대의 위상을 갖는다. 도시된 바에 의하면, 스위치 제어 신호(SWa1)는 삼각파 신호가 피드백 신호(FB1)보다 큰 값이 되는 지점에서 하강 에지를 가지며, 오프 구간의 길이가 온 구간의 길이보다 길다. 도시된 바에 의하면, 제어 신호(SW3)와 제어 신호(SW4)는 각각 소정의 주기로 온/오프를 반복하는 신호로서, 양 신호는 서로 반대의 위상을 갖는다. 도시된 바에 의하면, 제어 신호(SW3)는 삼각파 신호가 리셋되는 지점에서 상승 에지를 가지며, 오프 구간의 길이가 온 구간의 길이보다 길다. 도시된 바에 의하면, 스위치 제어 신호(SWc1, SWc2)는 제어 신호(SW3, SW4)와 동일한 위상을 갖는다.
도 3의 (b)에 도시된 바에 의하면, 트랜스포머(116a)의 1차측 코일에 흐르는 전류(IL1)의 위상은 스위치 제어 신호(SWa1, SWc2)가 온 상태가 되고 스위치 제어 신호(SWa2, SWc1)가 오프 상태가 될 때 완만한 경사의 상승 에지를 갖고, 삼각파 신호가 피드백 신호(FB1)보다 큰 값이 되는 지점, 즉 스위치 제어 신호(SWa1)의 하강 에지에서부터 그 상승 에지보다 급한 경사의 하강 에지를 갖는다. 트랜스포머(116a)의 1차측 코일에 흐르는 전류(IL1)의 위상은 또한 삼각파 신호가 리셋되는 지점, 즉 스위치 제어 신호(SWc1)의 상승 에지까지 0 값으로 유지되고, 그 지점부터 다시 완만한 경사로 하강하여 마이너스 전위를 갖는다. 그런 다음 다음 번 삼각파 신호가 피드백 신호(FB1)보다 큰 값이 되는 지점, 즉 스위치 제어 신호(SWc2)의 하강 에지에서부터 급한 경사의 상승 에지를 갖는다. 그런 다음 트랜스포머(116a)의 1차측 코일에 흐르는 전류(IL1)의 위상은 또한 삼각파 신호가 리셋되는 지점, 즉 스위치 제어 신호(SWc1)의 상승 에지까지 다시 0 값으로 유지된다.
도 3의 (c)는, 드라이버(206b)로부터 출력되는 스위치 제어 신호(SWb1, SWb2, SW7, SW8)와 OR 게이트(208a, 208b)로부터 출력되는 스위치 제어 신호(SWc1, SWc2)와 트랜스포머(116b)의 1차측 코일에 흐르는 전류(IL2)의 관계를 보여주는 타이밍도이다. 도시된 바에 의하면, 스위치 제어 신호(SWb1)와 스위치 제어 신호(SWb2)는 각각 소정의 주기로 온/오프를 반복하는 신호로서, 양 신호는 서로 반대의 위상을 갖는다. 도시된 바에 의하면, 스위치 제어 신호(SWb1)는 삼각파 신호가 피드백 신호(FB2)보다 큰 값이 되는 지점에서 하강 에지를 가지며, 오프 구간의 길이가 온 구간의 길이보다 길다. 도시된 바에 의하면, 제어 신호(SW7)와 제어 신호(SW8)는 각각 소정의 주기로 온/오프를 반복하는 신호로서, 양 신호는 서로 반대의 위상을 갖는다. 또한, 제어 신호(SWc1)와 제어 신호(SWc2)도 각각 소정의 주기로 온/오프를 반복하는 신호로서, 양 신호는 서로 반대의 위상을 갖는다. 도시된 바에 의하면, 제어 신호(SW7)는 삼각파 신호가 리셋되는 지점에서 상승 에지를 가지며, 오프 구간의 길이가 온 구간의 길이보다 길다. 도시된 바에 의하면, 스위치 제어 신호(SWc1)는 도 3의 (b) 에 도시된 것과 같으며 제어 신호(SW7)보다 온 구간이 더 길다. 스위치 제어 신호(SWc2)도 역시 도 3의 (b) 에 도시된 것과 같으며, 제어 신호(SW8)보다 오프 구간이 더 길다.
도 3의 (c)에 도시된 바에 의하면, 트랜스포머(116b)의 1차측 코일에 흐르는 전류(IL2)의 위상은 스위치 제어 신호(SWb1, SWc2)가 온 상태가 되고 스위치 제어 신호(SWb2, SWc1)가 오프 상태가 될 때 완만한 경사의 상승 에지를 갖고, 삼각파 신호가 피드백 신호(FB2)보다 큰 값이 되는 지점, 즉 스위치 제어 신호(SWa1)의 하강 에지에서부터 그 상승 에지보다 급한 경사의 하강 에지를 갖는다. 트랜스포머(116b)의 1차측 코일에 흐르는 전류(IL2)의 위상은 또한 삼각파 신호가 리셋되는 지점, 즉 스위치 제어 신호(SWc1)의 상승 에지까지 0 값으로 유지되고, 그 지점부터 다시 완만한 경사로 하강하여 마이너스 전위를 갖는다. 그런 다음 다음 번 삼각파 신호가 피드백 신호(FB2)보다 큰 값이 되는 지점, 즉 스위치 제어 신호(SWc2)의 하강 에지에서부터 급한 경사의 상승 에지를 갖는다. 그런 다음 트랜스포머(116b)의 1차측 코일에 흐르는 전류(IL2)의 위상은 또한 삼각파 신호가 리셋되는 지점, 즉 스위치 제어 신호(SWc1)의 상승 에지까지 다시 0 값으로 유지된다.
도 3에서 알 수 있는 바와 같이 트랜스포머(116a, 116b)의 각 1차측 코일에 흐르는 전류는 각기 다른 위상으로 제어될 수 있다. 당업자라면 궁극적으로 부하에 원하는 값의 전력을 공급하기 위하여 이들 각 1차측 코일에 흐르는 전류의 위상을 적절히 제어할 수 있을 것이다.
당업자라면 알 수 있듯이 본 발명은 본 명세서에서 기술된 예시에 한정되는 것이 아니라 본 발명의 범주를 벗어나지 않는 범위 내에서 다양하게 변형, 재구성 및 대체될 수 있다. 따라서, 본 발명의 진정한 사상 및 범주에 속하는 모든 변형 및 변경을 이하의 특허청구범위에 의해 모두 포괄하고자 한다.
100: 컨버터 회로 102: IC 회로
SWa, SWb, SWc: 스위치 소자부 112a, 112com, 112b: 전원부
116a, 116b: 트랜스포머 118a, 118b: 부하

Claims (11)

  1. 풀 브리지 스위칭 회로로서,
    제1 컨버터 회로 및 제2 컨버터 회로를 포함하는 컨버터 회로부 - 상기 제1 및 제2 컨버터 회로는 각각 제1 및 제2 트랜스포머를 포함하고, 각각 제1 및 제2 스위칭 신호에 응답하여 상기 제1 및 제2 트랜스포머를 각각 제어하는 제1 및 제2 스위칭 소자부를 각각 포함하며, 상기 제1 및 제2 트랜스포머는 상기 제1 및 제2 스위칭 소자부의 제어에 따라 각각 제1 및 제2 피드백 신호를 출력함 - ;
    제3 스위칭 신호를 가지며 상기 제1 및 제2 트랜스포머에 접속된 제3 스위칭 소자부; 및
    상기 제1 피드백 신호에 기초하여 생성된 제1 제어 신호와 상기 제2 피드백 신호에 기초하여 생성된 제2 제어 신호의 논리합 신호(OR signal) - 상기 논리합 신호는 상기 제3 스위칭 신호로 피드백됨 - 를 생성하는 IC 회로부
    를 포함하고,
    상기 제1 및 제2 트랜스포머는 각각 2차 코일을 포함하고,
    상기 제1 컨버터 회로는
    상기 제1 트랜스포머의 상기 2차 코일의 제1 단자에 접속되는 제1 부하;
    상기 제1 트랜스포머의 상기 2차 코일의 제2 단자에 접속되는 애노드 및 제1 DC 전압 신호를 출력하기 위한 캐소드를 갖는 제1 다이오드;
    상기 제1 다이오드의 상기 캐소드에 접속되는 제1 캐패시터; 및
    상기 제1 다이오드의 상기 캐소드에 접속되는 제1 저항 단자 및 상기 제1 DC 전압 신호에 기초하여 상기 제1 피드백 신호를 출력하기 위한 제2 저항 단자를 갖는 제1 저항
    을 포함하는,
    풀 브리지 스위칭 회로.
  2. 제1항에 있어서,
    상기 제3 스위칭 소자부는 상기 논리합 신호에 응답하여 상기 제1 및 제2 트랜스포머를 더 제어하는, 풀 브리지 스위칭 회로.
  3. 제2항에 있어서,
    상기 제3 스위칭 소자부는 서로 접속된 제1 및 제2 스위치를 더 포함하고,
    상기 제1 및 제2 트랜스포머는 각각 1차 코일을 포함하며, 상기 1차 코일들의 한쪽 단자들은 서로 접속되고, 상기 제1 및 제2 스위치의 접점은 상기 1차 코일들의 접점에 접속되고, 상기 논리합 신호는 상기 제1 및 제2 스위치의 온 오프를 제어하고, 상기 제1 및 제2 스위치는 상기 1차 코일들의 전류 흐름을 제어하는,
    풀 브리지 스위칭 회로.
  4. 제3항에 있어서,
    상기 제1 컨버터 회로는 상기 제1 트랜스포머의 상기 1차 코일의 제1 전류 흐름을 제어하기 위한 제3 및 제4 스위치를 포함하고, 상기 제2 컨버터 회로는 상기 제2 트랜스포머의 상기 1차 코일의 제2 전류 흐름을 제어하기 위한 제5 및 제6 스위치를 포함하고,
    상기 IC 회로부는 상기 제1 피드백 신호에 기초하여 상기 제3 및 제4 스위치의 온 오프 제어를 위한 제3 및 제4 제어 신호를 생성하고, 상기 제2 피드백 신호에 기초하여 각각 상기 제5 및 제6 스위치의 온 오프 제어를 위한 제5 및 제6 제어 신호를 생성하는,
    풀 브리지 스위칭 회로.
  5. 제4항에 있어서,
    상기 제1 및 제2 제어 신호는 상기 제1 스위치를 위한 제어 신호와 상기 제2 스위치를 위한 제어 신호를 모두 포함하는, 풀 브리지 스위칭 회로.

  6. 제4항에 있어서,
    상기 제1 트랜스포머의 상기 1차 코일에 흐르는 상기 제1 전류의 파형은 상기 제3 제어 신호가 온 상태가 되고 상기 제4 제어 신호가 오프 상태가 될 때 제1 경사의 상승 에지를 갖고, 상기 제3 제어 신호의 하강 에지에서부터 상기 제1 경사보다 급한 제2 경사의 하강 에지를 갖고, 상기 제1 스위치를 제어하기 위한 상기 논리합 신호의 상승 에지까지 0으로 유지되고, 상기 파형이 상기 제1 스위치를 제어하기 위한 상기 논리합 신호의 상기 상승 에지부터 제2 경사보다 완만한 제3 경사로 하강하여 마이너스 전위를 갖는,
    풀 브리지 스위칭 회로.
  7. 제4항에 있어서,
    상기 제2 트랜스포머의 상기 1차 코일에 흐르는 상기 제2 전류의 파형은 상기 제5 제어 신호가 온 상태가 되고 상기 제6 제어 신호가 오프 상태가 될 때 제4 경사의 상승 에지를 갖고, 상기 제5 제어 신호의 하강 에지에서부터 상기 제4 경사보다 급한 제5 경사의 하강 에지를 갖고, 상기 제1 스위치를 제어하기 위한 상기 논리합 신호의 상승 에지까지 0으로 유지되고, 상기 파형이 상기 제1 스위치를 제어하기 위한 상기 논리합 신호의 상기 상승 에지부터 제5 경사보다 완만한 제6 경사로 하강하여 마이너스 전위를 갖는,
    풀 브리지 스위칭 회로.
  8. 제4항에 있어서,
    상기 IC 회로부는 상기 논리합 신호를 출력하기 위하여 제1 및 제2 드라이버로부터 출력된 신호를 수신하는 OR 게이트를 더 포함하는, 풀 브리지 스위칭 회로.
  9. 제8항에 있어서,
    상기 논리합 신호를 출력하기 위하여 상기 제1 및 제2 드라이버로부터 출력된 상기 신호는 삼각파 발진 신호가 리셋되는 지점에서 상승 에지를 갖고,
    상기 신호의 오프 구간은 상기 신호의 온 구간보다 긴,
    풀 브리지 스위칭 회로.
  10. 제1항에 있어서,
    상기 제2 컨버터 회로는
    상기 제2 트랜스포머의 상기 2차 코일의 제1 단자에 접속되는 제2 부하;
    상기 제2 트랜스포머의 상기 2차 코일의 제2 단자에 접속되는 애노드 및 제2 DC 전압 신호를 출력하기 위한 캐소드를 갖는 제2 다이오드;
    상기 제2 다이오드의 상기 캐소드에 접속되는 제2 캐패시터; 및
    상기 제2 다이오드의 상기 캐소드에 접속되는 제1 저항 단자 및 상기 제2 DC 전압 신호에 기초하여 상기 제2 피드백 신호를 출력하기 위한 제2 저항 단자를 갖는 제2 저항
    을 포함하는,
    풀 브리지 스위칭 회로.
  11. 풀 브리지 스위칭 회로로서,
    제1 컨버터 회로 및 제2 컨버터 회로를 포함하는 컨버터 회로부 - 상기 제1 및 제2 컨버터 회로는 각각 제1 및 제2 트랜스포머를 포함하고, 각각 제1 및 제2 스위칭 신호에 응답하여 상기 제1 및 제2 트랜스포머를 각각 제어하는 제1 및 제2 스위칭 소자부를 각각 포함하며, 상기 제1 및 제2 트랜스포머는 상기 제1 및 제2 스위칭 소자부의 제어에 따라 각각 제1 및 제2 피드백 신호를 출력함 - ;
    제3 스위칭 신호를 가지며 상기 제1 및 제2 트랜스포머에 접속된 제3 스위칭 소자부; 및
    상기 제1 피드백 신호에 기초하여 생성된 제1 제어 신호와 상기 제2 피드백 신호에 기초하여 생성된 제2 제어 신호의 논리합 신호(OR signal) - 상기 논리합 신호는 상기 제3 스위칭 신호로 피드백됨 - 를 생성하는 IC 회로부
    를 포함하고,
    상기 IC 회로부는
    삼각파 발진 신호를 생성하는 삼각파 발진부;
    제1 비교 결과를 출력하기 위하여 상기 삼각파 발진 신호와 상기 제1 피드백 신호를 비교하는 제1 비교기;
    제2 비교 결과를 출력하기 위하여 상기 삼각파 발진 신호와 상기 제2 피드백 신호를 비교하는 제2 비교기;
    상기 제1 스위칭 신호 및 제1 제어 신호를 생성하기 위하여 상기 제1 비교 결과를 수신하는 제1 드라이버;
    상기 제2 스위칭 신호 및 제2 제어 신호를 생성하기 위하여 상기 제2 비교 결과를 수신하는 제2 드라이버; 및
    상기 논리합 신호를 생성하기 위하여 상기 제1 제어 신호 및 상기 제2 제어 신호를 수신하는 논리 회로
    를 포함하고,
    상기 제1 피드백 신호는 상기 제2 피드백 신호의 값보다 큰 값을 갖는,
    풀 브리지 스위칭 회로.
KR1020100001069A 2010-01-07 2010-01-07 풀 브리지 스위칭 회로 KR101693039B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100001069A KR101693039B1 (ko) 2010-01-07 2010-01-07 풀 브리지 스위칭 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100001069A KR101693039B1 (ko) 2010-01-07 2010-01-07 풀 브리지 스위칭 회로

Publications (2)

Publication Number Publication Date
KR20110080716A KR20110080716A (ko) 2011-07-13
KR101693039B1 true KR101693039B1 (ko) 2017-01-04

Family

ID=44919571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100001069A KR101693039B1 (ko) 2010-01-07 2010-01-07 풀 브리지 스위칭 회로

Country Status (1)

Country Link
KR (1) KR101693039B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591974B (en) * 2002-11-14 2004-06-11 Richtek Technology Corp Two-phase H-bridge driving circuit and method
US7295448B2 (en) * 2004-06-04 2007-11-13 Siemens Vdo Automotive Corporation Interleaved power converter
US7291991B2 (en) * 2005-10-13 2007-11-06 Monolithic Power Systems, Inc. Matrix inverter for driving multiple discharge lamps

Also Published As

Publication number Publication date
KR20110080716A (ko) 2011-07-13

Similar Documents

Publication Publication Date Title
EP3537585B1 (en) Switched-capacitor converter with interleaved half bridges
US9793817B2 (en) Multiple output converter and method for controlling the same
US7973494B2 (en) Electronic ballast with step up/down power factor correction DC-DC converter suitable for high input voltage applications
US6946820B2 (en) Multiple output DC-DC converter for providing controlled voltages
US7176661B2 (en) DC voltage converter and method for converting a DC voltage
JP4877472B2 (ja) Ｄｃ／ｄｃコンバータ
US8587269B2 (en) Cycle by cycle synchronous buck converter control based on external clock
US9621046B2 (en) Power converter for driving a switch based on current command and current flowing therein
US20050007080A1 (en) Semiconductor device including DC-DC converter control circuit
US10333406B2 (en) Electric power converter providing outputs by adjusting first rectified output voltage by chopper circuit and adjusting second rectified output voltage by DC-DC converter
US10651736B1 (en) Multi-level converter with continuous conduction mode (CCM) and discontinuous conduction mode (DCM)
US20120098514A1 (en) Current mode switching regulator and control circuit and control method thereof
JP2013090512A (ja) ランプ信号生成回路及びランプ信号調整回路
JP4252269B2 (ja) 多出力ｄｃ−ｄｃコンバータ
JP2006340535A (ja) 電流共振型マルチ出力ｄｃ／ｄｃコンバータおよびその制御方法
US6239994B1 (en) Secondary side switching regulator having a phase lock loop control circuit
US10630204B2 (en) Network feedback unit to feed energy into a three-phase network and electrical drive system
KR101693039B1 (ko) 풀 브리지 스위칭 회로
JPWO2020012583A1 (ja) スイッチング電源回路およびそれを備えた電力変換装置
US7777426B2 (en) Circuit arrangement and method for controlling a pulsed power supply
WO2019069647A1 (ja) スイッチの駆動回路
JP5887076B2 (ja) フルブリッジ切り換え回路
US7705576B2 (en) High-win circuit for multi-phase current mode control
JP4747817B2 (ja) スイッチタイミング制御回路
JP4369702B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 4