JP2822972B2 - 半導体装置の試験装置 - Google Patents
半導体装置の試験装置Info
- Publication number
- JP2822972B2 JP2822972B2 JP8033883A JP3388396A JP2822972B2 JP 2822972 B2 JP2822972 B2 JP 2822972B2 JP 8033883 A JP8033883 A JP 8033883A JP 3388396 A JP3388396 A JP 3388396A JP 2822972 B2 JP2822972 B2 JP 2822972B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- output voltage
- supply circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の試験
装置に関する。
装置に関する。
【０００２】
【従来の技術】一般に、ＣＭＯＳデジタル集積回路のよ
うなＬＳＩの試験装置には、被試験ＬＳＩにそのＬＳＩ
の動作に必要な電力を供給するための電源回路（以下、
デバイス電源と記す）と、入力信号レベルを設定しＬＳ
Ｉに与えるための電源回路（以下、ドライバレベル電源
と記す）を備えている。そして、それら二つの電源回路
のオン，オフの順序は、デバイステストプログラムで設
定できるようにされている。通常、デバイス電源を先に
オンさせ、一定時間経過後にドライバレベル電源をオン
にする。その後更に一定の安定時間が経過してから、Ｌ
ＳＩに入力信号を加える。
うなＬＳＩの試験装置には、被試験ＬＳＩにそのＬＳＩ
の動作に必要な電力を供給するための電源回路（以下、
デバイス電源と記す）と、入力信号レベルを設定しＬＳ
Ｉに与えるための電源回路（以下、ドライバレベル電源
と記す）を備えている。そして、それら二つの電源回路
のオン，オフの順序は、デバイステストプログラムで設
定できるようにされている。通常、デバイス電源を先に
オンさせ、一定時間経過後にドライバレベル電源をオン
にする。その後更に一定の安定時間が経過してから、Ｌ
ＳＩに入力信号を加える。
【０００３】普通、電源回路のオン時の安定時間は１回
当り３〜５ｍｓである。従って、デバイス電源およびド
ライバレベル電源の安定時間の合計は、１テスト当り６
〜１０ｍｓを必要とする。
当り３〜５ｍｓである。従って、デバイス電源およびド
ライバレベル電源の安定時間の合計は、１テスト当り６
〜１０ｍｓを必要とする。
【０００４】近年、大規模集積回路はテスト容易化のた
め、小ブロック毎にテストできる様に設計されるように
なってきている。その結果、テスト数が著しく増加して
きており、上述の電源オン時の安定時間の合計が大きく
なって来ている。更に、デバイス自身の高速化に伴な
い、実際に信号を加えている時間が、メモリなど一部の
品種を除き、短くなって来ている。
め、小ブロック毎にテストできる様に設計されるように
なってきている。その結果、テスト数が著しく増加して
きており、上述の電源オン時の安定時間の合計が大きく
なって来ている。更に、デバイス自身の高速化に伴な
い、実際に信号を加えている時間が、メモリなど一部の
品種を除き、短くなって来ている。
【０００５】仮に、１０ＭＨｚで総パターン数を１Ｍと
すると、信号を加えている時間は０．１秒である。これ
を１００テストで実現するとすれば、電源オン時の待ち
時間の合計は１秒になる。すなわち、総測定時間１．１
秒の約９０％にも達することになる。これを、電源オン
時の待ち回数を１テスト当り２回から１回に変えると、
テスト時間は１．１秒→０．６秒に短縮され、処理能力
が約８０％向上する。
すると、信号を加えている時間は０．１秒である。これ
を１００テストで実現するとすれば、電源オン時の待ち
時間の合計は１秒になる。すなわち、総測定時間１．１
秒の約９０％にも達することになる。これを、電源オン
時の待ち回数を１テスト当り２回から１回に変えると、
テスト時間は１．１秒→０．６秒に短縮され、処理能力
が約８０％向上する。
【０００６】従来のテスタでも、ドライバレベル電源と
デバイス電源とを同時オンさせることは、出来る。しか
し、デバイス電源ではその負荷が被測定デバイスにより
変わるので、立ち上り波形が変化する。通常、半導体デ
バイスは、特殊なものを除き、入力端子電圧がデバイス
電源電圧を超えると寄生トランジスタがオンし、異常動
作を起したり、最悪の場合は、ラッチアップを起して破
壊してしまうこともある。
デバイス電源とを同時オンさせることは、出来る。しか
し、デバイス電源ではその負荷が被測定デバイスにより
変わるので、立ち上り波形が変化する。通常、半導体デ
バイスは、特殊なものを除き、入力端子電圧がデバイス
電源電圧を超えると寄生トランジスタがオンし、異常動
作を起したり、最悪の場合は、ラッチアップを起して破
壊してしまうこともある。
【０００７】
【発明が解決しようとする課題】すなわち、従来の半導
体装置の試験装置においては、電源オン時のドライバレ
ベル電源とデバイス電源とではそれぞれの立ち上り波形
が異なることから、二つの電源回路を同時にオンさせる
とデバイスを破壊する危険があった。そのため、先にデ
バイス電源をオンさせ、ハードウェア的にあるいはソフ
トウェア的に一定時間経過後、ドライバレベル電源をオ
ンにさせていた。その結果、電源オンの回数が多くな
り、テストタイムが長くなっていた。
体装置の試験装置においては、電源オン時のドライバレ
ベル電源とデバイス電源とではそれぞれの立ち上り波形
が異なることから、二つの電源回路を同時にオンさせる
とデバイスを破壊する危険があった。そのため、先にデ
バイス電源をオンさせ、ハードウェア的にあるいはソフ
トウェア的に一定時間経過後、ドライバレベル電源をオ
ンにさせていた。その結果、電源オンの回数が多くな
り、テストタイムが長くなっていた。
【０００８】又、クロックを印加しながら、電源を投入
する必要があるデバイスに対しては、従来の試験装置で
は除々に、電圧を高くしなければならないので、１テス
ト当り数１０ｍｓを必要とすることもあった。
する必要があるデバイスに対しては、従来の試験装置で
は除々に、電圧を高くしなければならないので、１テス
ト当り数１０ｍｓを必要とすることもあった。
【０００９】従って本発明は、デバイス電源とドライバ
レベル電源とを同時にオンさせることのできる半導体集
積回路の試験装置を提供することを目的とするものであ
る。
レベル電源とを同時にオンさせることのできる半導体集
積回路の試験装置を提供することを目的とするものであ
る。
【００１０】
【課題を解決するための手段】本発明の半導体装置の試
験装置は、試験に供される被試験半導体装置にその半導
体装置の動作に要する電源電圧を供給するための第１の
電源回路と、前記被試験半導体装置に試験時の入力信号
を与えるための第２の電源回路とを備える半導体装置の
試験装置において、前記第１の電源回路及び前記第２の
電源回路がオン状態にされたとき、前記第２の電源回路
の出力電圧の立上り波形を前記第１の電源回路の出力電
圧の立上り波形に一致させる手段を設けたことを特徴と
する。
験装置は、試験に供される被試験半導体装置にその半導
体装置の動作に要する電源電圧を供給するための第１の
電源回路と、前記被試験半導体装置に試験時の入力信号
を与えるための第２の電源回路とを備える半導体装置の
試験装置において、前記第１の電源回路及び前記第２の
電源回路がオン状態にされたとき、前記第２の電源回路
の出力電圧の立上り波形を前記第１の電源回路の出力電
圧の立上り波形に一致させる手段を設けたことを特徴と
する。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図１は、本発明の一実施
の形態の回路図である。１は、デバイス電源用のＤ−Ａ
コンバータである。２は、ドライバレベル電源用のＤ−
Ａコンバータである。抵抗３とコンデンサ４及び抵抗５
とコンデンサ６は、ＲＣ積分フィルタである。デバイス
電源用のバッファアンプ７の出力は、被測定デバイス
（図示せず）の電源として使用される。一方、ドライバ
レベル電源用バッファアンプ８の出力は、ドライバのハ
イレベルとして使用される。以上は、従来の試験装置と
同様である。
て、図面を参照して説明する。図１は、本発明の一実施
の形態の回路図である。１は、デバイス電源用のＤ−Ａ
コンバータである。２は、ドライバレベル電源用のＤ−
Ａコンバータである。抵抗３とコンデンサ４及び抵抗５
とコンデンサ６は、ＲＣ積分フィルタである。デバイス
電源用のバッファアンプ７の出力は、被測定デバイス
（図示せず）の電源として使用される。一方、ドライバ
レベル電源用バッファアンプ８の出力は、ドライバのハ
イレベルとして使用される。以上は、従来の試験装置と
同様である。
【００１２】本実施の形態は、これにアンプ９とダイオ
ード１０とからなるクランプ回路と、デジタル比較器１
２と、リレー１１とを有している。デジタル比較器１２
は、デバイス電源とドライバレベル電源の設定値を比較
し、ドライバレベル電源の設定値がデバイス電源の設定
値以下の場合、リレーをオンにしクランプ回路を有効に
する。
ード１０とからなるクランプ回路と、デジタル比較器１
２と、リレー１１とを有している。デジタル比較器１２
は、デバイス電源とドライバレベル電源の設定値を比較
し、ドライバレベル電源の設定値がデバイス電源の設定
値以下の場合、リレーをオンにしクランプ回路を有効に
する。
【００１３】先ず、デバイス電源とドライバ電源とを同
一タイミングで０→５Ｖに変えた場合について説明す
る。この場合、二つのＤ−Ａコンバータの出力電圧は同
時に５Ｖになる。二つのバッファアンプ７，８の入力電
圧は、二つのＲＣ積分回路により、徐々に高くなる。通
常、この時定数は１ｍｓ程度であり、３ｍｓ経過すると
約９０％、５ｍｓで９８％に達する。デバイス電源用バ
ッファアンプ７の出力点は被測定デバイスの電源端子に
接続されるので、電源投入時に測定デバイスに流れる電
源電流が大きい場合、抵抗３とコンデンサ４とから成る
時定数より更に遅くなることがある。
一タイミングで０→５Ｖに変えた場合について説明す
る。この場合、二つのＤ−Ａコンバータの出力電圧は同
時に５Ｖになる。二つのバッファアンプ７，８の入力電
圧は、二つのＲＣ積分回路により、徐々に高くなる。通
常、この時定数は１ｍｓ程度であり、３ｍｓ経過すると
約９０％、５ｍｓで９８％に達する。デバイス電源用バ
ッファアンプ７の出力点は被測定デバイスの電源端子に
接続されるので、電源投入時に測定デバイスに流れる電
源電流が大きい場合、抵抗３とコンデンサ４とから成る
時定数より更に遅くなることがある。
【００１４】本実施例の形態においては、ドライバレベ
ル電源の設定値がデバイス電源の設定値以下の場合にリ
レー１１がオンしクランプ回路が接続されるため、ドラ
イバレベル電源用バッファアンプ８の入力電圧がデバイ
ス電源用バッファアンプ７の出力電圧より大きい場合に
は、クランプ用アンプ９がボルテージフォロワーとして
働く。従って、ドライバレベル電源用バッファアンプ７
の出力電圧と同一レベルになる。
ル電源の設定値がデバイス電源の設定値以下の場合にリ
レー１１がオンしクランプ回路が接続されるため、ドラ
イバレベル電源用バッファアンプ８の入力電圧がデバイ
ス電源用バッファアンプ７の出力電圧より大きい場合に
は、クランプ用アンプ９がボルテージフォロワーとして
働く。従って、ドライバレベル電源用バッファアンプ７
の出力電圧と同一レベルになる。
【００１５】尚、デジタルコンパレータ１２は、テスト
プログラムで意図的にドライバレベル電源を先にオンさ
せる場合や、電源電圧を超える設定を可能にするときに
は、必ずしも必要なものではない。汎用試験装置は複数
のドライバレベル電源を有しており、まれに一部ドライ
バレベル電源がデバイス電源を超える値に設定されるこ
とがある。
プログラムで意図的にドライバレベル電源を先にオンさ
せる場合や、電源電圧を超える設定を可能にするときに
は、必ずしも必要なものではない。汎用試験装置は複数
のドライバレベル電源を有しており、まれに一部ドライ
バレベル電源がデバイス電源を超える値に設定されるこ
とがある。
【００１６】
【発明の効果】以上説明したように、本発明は、電源投
入時のドライバレベル電源の立ち上り波形をデバイス電
源の立ち上り波形に合わせる回路を有している。
入時のドライバレベル電源の立ち上り波形をデバイス電
源の立ち上り波形に合わせる回路を有している。
【００１７】これにより本発明によれば、ドライバレベ
ル電源とデバイス電源とを同時にオンさせることができ
るので、無駄な安定時間を削減でき、テストタイムを大
幅に短縮できる。
ル電源とデバイス電源とを同時にオンさせることができ
るので、無駄な安定時間を削減でき、テストタイムを大
幅に短縮できる。
【図１】本発明の一実施の形態の回路図である。
１，２ Ｄ−Ａコンバータ ３，５ 抵抗 ４，６ コンデンサ ７，８，９ アンプ １０ ダイオード １１ リレー １２ コンパレータ
Claims (3)
- 【請求項１】 試験に供される被試験半導体装置にその
半導体装置の動作に要する電源電圧を供給するための第
１の電源回路と、前記被試験半導体装置に試験時の入力
信号を与えるための第２の電源回路とを備える半導体装
置の試験装置において、 前記第１の電源回路及び前記第２の電源回路がオン状態
にされたとき、前記第２の電源回路の出力電圧の立上り
波形を前記第１の電源回路の出力電圧の立上り波形に一
致させる手段を設けたことを特徴とする半導体装置の試
験装置。 - 【請求項２】 試験に供される被試験半導体装置にその
半導体装置の動作に要する電源電圧を供給するための、
出力電圧の設定値が外部から変更可能な第１の電源回路
と、 前記被試験半導体装置に試験時の入力信号を与えるため
の、出力電圧の設定値が外部から変更可能な第２の電源
回路と、 前記第１の電源回路における出力電圧の設定値と前記第
２の電源回路における出力電圧の設定値とを比較しその
比較結果を二値信号に変換する比較器と、開閉動作が前
記比較器の出力二値信号によって制御されるアナログス
イッチと、そのアナログスイッチを介して前記第２の電
源回路の出力電圧を与られて、与えられた第２の電源電
圧の出力電圧が前記第１の電源回路の出力電圧より高い
とき前記第２の電源回路の出力電圧を前記第１の電源回
路の出力電圧に強制するポルテージフォロワとして動作
する回路とを含む電圧制御手段とを少くとも備え、 前記第２の電源回路の出力電圧の設定値が前記第１の電
源回路の出力電圧の設定値以下のとき、前記第２の電源
回路の出力電圧が前記第１の電源回路の出力電圧を越え
た場合、前記第２の出力電圧が前記第１の電源回路の出
力電圧に強制されるように構成したことを特徴とする半
導体装置の試験装置。 - 【請求項３】 外部から与えられた設定値に応じたアナ
ログの電圧を発生する第１の電圧発生回路と、 前記第１の電圧発生回路の出力電圧をＲＣ積分する第１
の積分フィルタと、 正入力点が前記第１の積分フィルタの出力点に接続さ
れ、負入力点は出力点に接続された第１の演算増幅器
と、 外部から与えられた設定値に応じたアナログの電圧を発
生する第２の電圧発生回路と、 前記第２の電圧発生回路の出力電圧をＲＣ積分する第２
の積分フィルタと、 正入力点が前記第２の積分フィルタの出力点に接続さ
れ、負入力点は出力点に接続された第２の演算増幅器
と、 正入力点が前記第１の演算増幅器の出力点に接続され、
負入力点は、アノードが負入力点にカソードが出力点に
接続されたダイオードを介して、出力点に接続された、
第３の演算増幅器と、 前記第１の電圧発生回路に対する出力電圧の設定値と前
記第２の電圧発生回路に対する出力電圧の出力電圧の設
定値の大小を比較し、その比較結果を二値信号に変更す
る比較器と、 前記第２の演算増幅器の正入力点と前記第３の演算増幅
器の負入力点及び前記ダイオードのアノードとの間に接
続され、前記比較器の出力二値信号の状態に応じて、前
記第２の電圧発生回路に対する出力電圧の設定値が前記
第１の電圧発生回路に対する出力電圧の設定値以下であ
るとき閉状態となるように、開閉動作を行うアナログス
イッチとを備え、 前記第１の演算増幅器の出力点及び前記第２の演算増幅
器の出力点をから外部への出力電圧の取り出す構成とし
たことを特徴とする半導体装置の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033883A JP2822972B2 (ja) | 1996-02-21 | 1996-02-21 | 半導体装置の試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033883A JP2822972B2 (ja) | 1996-02-21 | 1996-02-21 | 半導体装置の試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09230000A JPH09230000A (ja) | 1997-09-05 |
| JP2822972B2 true JP2822972B2 (ja) | 1998-11-11 |
Family
ID=12398930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8033883A Expired - Lifetime JP2822972B2 (ja) | 1996-02-21 | 1996-02-21 | 半導体装置の試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822972B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6307532B2 (ja) | 2016-01-28 | 2018-04-04 | 株式会社アドバンテスト | 電源装置およびそれを用いた試験装置、電源電圧の供給方法 |
-
1996
- 1996-02-21 JP JP8033883A patent/JP2822972B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09230000A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003833B1 (ko) | 반도체 집적회로 장치 | |
| US7427882B2 (en) | Method and apparatus for switching on a voltage supply of a semiconductor circuit and corresponding semiconductor circuit | |
| KR19990072377A (ko) | 전압레귤레이터 | |
| US20020015272A1 (en) | Switch device and overcurrent controlling method | |
| US20060091924A1 (en) | Hysteresis comparator and reset signal generator | |
| US6501326B2 (en) | Semiconductor integrated circuit | |
| US20070162799A1 (en) | Burn-in test signal generating circuit and burn-in testing method | |
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| US5481551A (en) | IC element testing device | |
| JP2822972B2 (ja) | 半導体装置の試験装置 | |
| US6633187B1 (en) | Method and apparatus for enabling a stand alone integrated circuit | |
| US6785853B2 (en) | Integration type input circuit and method of testing it | |
| US6686756B2 (en) | Vddq integrated circuit testing system and method | |
| JP2830799B2 (ja) | 半導体集積回路装置 | |
| EP1083436A1 (en) | Method and circuit for testing the presence of multiple supply voltages in an integrated circuit | |
| JP3589934B2 (ja) | 半導体集積回路試験装置 | |
| US6956787B2 (en) | Method and device for timing random reading of a memory device | |
| KR100345956B1 (ko) | 강제동작기능 부착의 제어장치 및 반도체 집적회로장치 | |
| US20240029799A1 (en) | Semiconductor apparatus and system | |
| TWI840904B (zh) | 電壓保持裝置與使用其的電子裝置 | |
| US20230384369A1 (en) | Test circuit of electronic device, electronic device including test circuit, and operating method thereof | |
| JP2692555B2 (ja) | 自己過電流保護回路 | |
| JP2879845B2 (ja) | 半導体装置 | |
| JPH03172782A (ja) | 半導体集積回路 | |
| US6993447B2 (en) | System LSI |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |