JP3531577B2 - 半導体検査装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明はそれぞれが異なる電
圧で動作するアナログ・デジタル混載集積回路の検査を
行う半導体検査装置に関する。 【０００２】 【従来の技術】従来アナログ・デジタル混載集積回路に
おいては、通常アナログ部とデジタル部を別々にテスト
するという工程を有するので、デジタル部のテスト時に
は使用しないアナログ部の一端子を前記テスト時に必要
となる入力端子と共用することを行っている。図３は特
開平５−２６９８２号公報に開示されている半導体検査
装置のブロック図である。この図３をもとに従来のアナ
ログ・デジタル混載集積回路のテスト入力回路について
説明する。アナログ用端子３０１は、アナログ回路３１
０とトランジスタ３４１、３４４とに接続されている。
トランジスタのゲート入力は高インピーダンスであるた
め、本来のアナログ動作には何ら影響を与えない。テス
トモードにするためのモード信号Ｓ３２０は、トランジ
スタ３４２と３４３とに接続されている。トランジスタ
３４１〜３４４はＮＡＮＤ回路３４０を構成している。
電源３３０はトランジスタ３４１と３４２とに接続さ
れ、ＮＡＮＤ回路３４０の電源となっている。以下、そ
の動作を説明する。 （１）テストモード テストモード時にハイとなる極性でテストモードを示す
モード信号Ｓ３２０が出力された場合、トランジスタ３
４２がオフしトランジスタ３４３がオンする。この時ア
ナログ用端子３０１に本来のアナログ信号とは無関係に
外部からデジタル回路３２０のテストに必要なテスト信
号Ｓ３０１を印加する。この時テスト信号Ｓ３０１がハ
イならば３４１はオフし３４４がオンして内部信号Ｓ３
２０はローとなる。また、テスト信号Ｓ３０１がローな
らば３４１がオンし３４４はオフして内部信号Ｓ３２０
はハイとなる。すなわち、アナログ用端子３０１をデジ
タル回路のテスト用信号入力端子として使用し、テスト
パターンを反転してデジタル回路３２０に供給すること
が出来る。 （２）通常動作モード 通常動作モード、すなわちモード信号Ｓ３２０がローの
時、トランジスタのゲート３４３がオフしているため、
トランジスタ３４１、３４４のゲートにアナログ端子３
０１から中間電位が印加されてともにオンしたとして
も、電源３３０からの貫通電流の経路は遮断されてい
る。また、トランジスタ３４２がオンしているので、内
部信号Ｓ３２０はハイになっており不定にはならない。 【０００３】 【発明が解決しようとする課題】システムの低消費電力
化にともないアナログ・デジタル混載集積回路内のデジ
タル回路は低電圧動作が進んでいる。しかし、信号のダ
イナミックレンジ、Ｓ／Ｎの問題がありアナログ回路は
デジタル回路ほど低電圧化は激しくない。そのため、ア
ナログ回路の電源電圧がデジタル回路の電源電圧より高
いアナログ・デジタル混載集積回路が多くなってきてい
る。アナログ回路３１０の電源電圧がデジタル回路３２
０の電源電圧より高く、テストモードの切り換えをデジ
タル回路の出力で行う場合、従来のテスト信号入力回路
では、テストモードに入るために、モード信号Ｓ３２０
をハイするとアナログ回路の電源電圧とデジタル回路の
電源電圧の差からトランジスタ３４２のゲートがアナロ
グ回路の電源電圧に対して中間電位になってしまい、ト
ランジスタ３４２がオフになりきれず、貫通電流が流れ
てしまう。そのため、ハイの信号を入れると貫通電流に
より、反転したローの信号を得ることができないという
問題があった。なお、ここで、ハイ信号はアナログ回路
が動作する電位であって、デジタル回路が動作する電圧
よりは高い場合においても、デジタル回路は破壊などさ
れないものとする。すなわち本発明は、アナログ回路の
電源電圧がデジタル回路の電源電圧と異なる場合、特
に、高くなる場合に、テストモードにするための切り換
え信号をデジタル回路から出力するアナログ・デジタル
混載集積回路において、デジタル部のテスト時に使用し
ないアナログ部の一端子をデジタル部のテスト時に必要
となる入力端子と共用することを目的とする。 【０００４】 【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１記載の半導体検査装置は、信号を
入力する入力端子と、前記入力端子に接続され、第１の
電源電位で動作するアナログ回路と、前記入力端子に接
続され、入力した前記信号を通過させるかまたは固定値
として出力する論理回路と、前記論理回路の出力部と接
続され、通常動作時とテスト動作時とに対応した制御信
号を生成し、第２の電源電位で動作するデジタル回路
と、前記論理回路に供給する電源を切り換えるスイッチ
手段とを備え、通常動作時は、前記信号としてアナログ
信号を入力し、かつ前記デジタル回路は前記論理回路に
前記アナログ信号を通過させず、かつ前記スイッチ手段
は前記論理回路に前記第１の電源電位を供給し、テスト
動作時は、前記信号としてテスト信号を入力し、かつ前
記デジタル回路は前記論理回路に前記テスト信号を通過
させ、かつ前記スイッチ手段は前記論理回路に前記第２
の電源電位を供給するものである。また、上記課題を解
決するために、本発明の請求項２記載の半導体検査装置
は、信号を入力する入力端子と、前記入力端子に接続さ
れ、第１の電源電位で動作するアナログ回路と、前記入
力端子に接続され、入力した前記信号を通過させるかま
たは固定値として出力する論理回路と、前記論理回路の
出力部と接続され、通常動作時とテスト動作時とに対応
した制御信号を生成し、第２の電源電位で動作するデジ
タル回路と、前記デジタル回路の出力する前記制御信号
の出力電位を変換して前記論理回路の制御信号として供
給するレベル変換回路とを備え、通常動作時は、前記信
号としてアナログ信号を入力し、かつ前記デジタル回路
は前記論理回路に前記アナログ信号を通過させず、テス
ト動作時は、前記信号としてテスト信号を入力し、かつ
前記デジタル回路は前記論理回路に前記テスト信号を通
過させるものである。 【０００５】 【発明の実施の形態】以下本発明の実施形態について図
面を参照しながら説明する。 【０００６】（実施の形態１）図１は本実施例の形態１
に係わる半導体検査装置の構成を示すブロック図であ
る。図１に示す半導体検査装置１００において、アナロ
グ端子３０１、アナログ回路３１０、電源３３０、ＮＡ
ＮＤ回路３４０は、従来の技術で図３に示した同符号の
ものと対応する。異なるのは、デジタル回路１１０がデ
ジタル電源１２０で駆動されることと、スイッチ１３０
とを備えたことである。次にその動作を説明する。 （１）テストモード時 テストモード時ハイとなる極性でテストモードを示すモ
ード信号Ｓ１３０がデジタル回路１１０から出力された
場合、トランジスタ３４２がオフしトランジスタ３４３
がオンする。この時アナログ用端子３０１には本来のア
ナログ信号とは無関係に外部からテスト信号Ｓ１０１を
入力する。この時テスト信号Ｓ１０１がハイならばトラ
ンジスタ３４１はオフしトランジスタ３４４がオンして
内部信号Ｓ３４０はローとなり、テスト信号がローなら
ばトランジスタ３４１がオンしトランジスタ３４４はオ
フして内部信号Ｓ３４０はハイとなり、テスト信号Ｓ１
０１を反転した信号を内部信号Ｓ３４０としてデジタル
回路１１０に与えることができる。すなわち、アナログ
用端子３０１をデジタル回路のテスト用信号入力端子と
して使用することが出来る。また、テストモード時、ス
イッチ１３０はデジタル電源１２０とＮＡＮＤ回路３４
０とを接続するように切り換える。そのためＮＡＮＤ回
路３４０の電源電圧はデジタル回路の出力であるモード
信号Ｓ１３０のハイレベルと同じになる。そそため、貫
通電流は流れない。 （２）通常動作モード 通常動作モード、すなわちテストモード信号Ｓ１３０が
ローの時、スイッチ１３０はＮＡＮＤゲートの電源をア
ナログ電源３３０に切り換える。そしてトランジスタ３
４１、３４４のゲートにアナログ端子３０１から中間電
位が印加されてともにオンしたとしても、トランジスタ
のゲート３４３がオフしているため、アナログ電源３３
０からの貫通電流の経路は遮断されている。また、トラ
ンジスタ３４２がオンしているので、内部信号Ｓ３４０
はハイになっており不定にはならない。 （実施の形態２）図２は本実施例の形態２のの構成を示
すブロック図である。図２の半導体検査装置において、
アナログ端子３０１、アナログ回路３１０、ＮＡＮＤ回
路３４０、電源３３０は、従来の技術で図３に示した同
符号のものと対応する。異なるのは、デジタル回路１１
０がデジタル電源１２０で駆動されることと、レベルア
ップ回路２１０を備えたことである。アナログ電源３３
０の出力電圧はデジタル電源１１０の出力電圧よりも高
い。以下、その動作を説明する。 （１）テストモード テストモード時にハイとなる極性でテストモードを示す
モード信号Ｓ２２０がデジタル回路１１０から出力され
た場合、テストモード信号Ｓ２２０はレベルアップ回路
２１０でデジタル電源１２０の出力電圧レベルからアナ
ログ電源３３０の出力電圧レベルまで昇圧されたのちト
ランジスタ３４２とトランジスタ３４３のゲートとに供
給される。そしてトランジスタ３４２がオフしトランジ
スタ３４３がオンする。この時アナログ用端子３０１に
は本来のアナログ信号とは無関係に外部からデジタルテ
スト時に必要な信号を入力する。この時テスト信号Ｓ２
０１がハイならばトランジスタ３４１はオフ、トランジ
スタ３４４がオンして内部信号３４０はロー、また、テ
スト信号がローならばトランジスタ３４１がオン、トラ
ンジスタ３４４はオフして内部信号Ｓ３４０はハイとな
る。すなわち、アナログ用端子３０１をデジタル回路の
テスト用信号入力端子として使用することが出来る。ま
た、デジタル電源電圧レベルであったモード信号Ｓ２２
０のハイレベルをアナログ電源電圧レベルまでレベルア
ップ回路２１０が昇圧することで、貫通電流は流れな
い。 （２）通常動作モード 通常動作モード、すなわちモード信号Ｓ２２０がローの
時、トランジスタ３４１、３４４のゲートにアナログ端
子３０１から中間電位が印加されて共にオンしたとして
も、トランジスタのゲート３４３がオフしているため、
アナログ電源３３０からの貫通電流の経路は遮断されて
いる。また、３４２がオンしているので、内部信号Ｓ３
４０はハイになっており不定にはならない。 【０００７】なお、上記実施形態１および２では、アナ
ログ入力端子をデジタルテスト端子と共用するために必
要な貫通電流遮断回路としてＮＡＮＤゲートを使って説
明したが、ＮＯＲゲート、クロックドインバータなどを
用いても同様な効果を得ることができる。 【０００８】 【発明の効果】本発明によれば、それぞれが異なる電位
で動作するアナログ・デジタル混載の集積回路におい
て、デジタル部のテストのために必要な入力端子とアナ
ログ部のテストのために必要な入力端子とを共有でき、
テストのための入力端子数を削減することができるとい
う格別の効果を有する。

【図面の簡単な説明】 【図１】本発明の実施形態１に係わる半導体検査装置の
ブロック図 【図２】本発明の実施形態２に係わる半導体検査装置の
ブロック図 【図３】従来の半導体検査装置のブロック図 【符号の説明】 １１０ デジタル回路 １２０ デジタル電源 １３０ スイッチ ２１０ レベルアップ回路 ３０１ アナログ用端子 ３１０ アナログ回路 ３２０ デジタル回路 ３３０ 電源 ３４０ ＮＡＮＤ回路

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 信号を入力する入力端子と、前記入力端
   子に接続され、第１の電源電位で動作するアナログ回路
   と、前記入力端子に接続され、入力した前記信号を通過
   させるかまたは固定値として出力する論理回路と、前記
   論理回路の出力部と接続され、通常動作時とテスト動作
   時とに対応した制御信号を生成し、第２の電源電位で動
   作するデジタル回路と、前記論理回路に供給する電源を
   切り換えるスイッチ手段とを備え、通常動作時は、前記
   信号としてアナログ信号を入力し、かつ前記デジタル回
   路は前記論理回路に前記アナログ信号を通過させず、か
   つ前記スイッチ手段は前記論理回路に前記第１の電源電
   位を供給し、テスト動作時は、前記信号としてテスト信
   号を入力し、かつ前記デジタル回路は前記論理回路に前
   記テスト信号を通過させ、かつ前記スイッチ手段は前記
   論理回路に前記第２の電源電位を供給することを特徴と
   する半導体検査装置。 【請求請２】 信号を入力する入力端子と、前記入力端
   子に接続され、第１の電源電位で動作するアナログ回路
   と、前記入力端子に接続され、入力した前記信号を通過
   させるかまたは固定値として出力する論理回路と、前記
   論理回路の出力部と接続され、通常動作時とテスト動作
   時とに対応した制御信号を生成し、第２の電源電位で動
   作するデジタル回路と、前記デジタル回路の出力する前
   記制御信号の出力電位を変換して前記論理回路の制御信
   号として供給するレベル変換回路とを備え、通常動作時
   は、前記信号としてアナログ信号を入力し、かつ前記デ
   ジタル回路は前記論理回路に前記アナログ信号を通過さ
   せず、テスト動作時は、前記信号としてテスト信号を入
   力し、かつ前記デジタル回路は前記論理回路に前記テス
   ト信号を通過させることを特徴とする半導体検査装置。