JP3087839B2 - 半導体装置、そのテスト方法 - Google Patents
半導体装置、そのテスト方法Info
- Publication number
- JP3087839B2 JP3087839B2 JP23267597A JP23267597A JP3087839B2 JP 3087839 B2 JP3087839 B2 JP 3087839B2 JP 23267597 A JP23267597 A JP 23267597A JP 23267597 A JP23267597 A JP 23267597A JP 3087839 B2 JP3087839 B2 JP 3087839B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- power
- external
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
Description
【０００１】
【発明の属する技術分野】本発明は、電圧が相違する複
数の電源回路と複数の低圧用の内部回路とを具備してい
る半導体装置、そのテスト方法に関する。
数の電源回路と複数の低圧用の内部回路とを具備してい
る半導体装置、そのテスト方法に関する。
【０００２】
【従来の技術】従来、各種の分野で各種の半導体装置が
利用されており、例えば、情報記憶媒体としてはフラッ
シュメモリなどがある。この半導体装置であるフラッシ
ュメモリは、情報の書き込みや読み出しを実行すること
ができるが、情報の書き込みと読み出しとに必要な電圧
は相違する。
利用されており、例えば、情報記憶媒体としてはフラッ
シュメモリなどがある。この半導体装置であるフラッシ
ュメモリは、情報の書き込みや読み出しを実行すること
ができるが、情報の書き込みと読み出しとに必要な電圧
は相違する。
【０００３】つまり、フラッシュメモリの場合、情報の
読み出しは通常の電源電圧で実行されるが、情報の書き
込みと消去とは通常の電源電圧とは相違する専用の電圧
を各々必要とするので、電圧が相違する複数の電源回路
と複数の低圧用の内部回路とが設けられている。
読み出しは通常の電源電圧で実行されるが、情報の書き
込みと消去とは通常の電源電圧とは相違する専用の電圧
を各々必要とするので、電圧が相違する複数の電源回路
と複数の低圧用の内部回路とが設けられている。
【０００４】ここで、上述のような半導体装置の一従来
例を図７ないし図９を参照して以下に説明する。なお、
図７は半導体回路の内部構造を示す回路図、図８は通常
状態を示すブロック図、図９はテスト状態を示すブロッ
ク図である。
例を図７ないし図９を参照して以下に説明する。なお、
図７は半導体回路の内部構造を示す回路図、図８は通常
状態を示すブロック図、図９はテスト状態を示すブロッ
ク図である。
【０００５】ここで例示する半導体装置１は、図７に示
すように、正極の高圧の電力を出力する高圧用の一個の
電源回路２と、正極の低圧の電力を出力する低圧用の一
個の電源回路３とを具備している。高圧用の電源回路２
には、高圧な電力で動作する高圧用の内部回路４が接続
されており、低圧用の電源回路３には、低圧な電力で動
作する低圧用の内部回路５が接続されている。
すように、正極の高圧の電力を出力する高圧用の一個の
電源回路２と、正極の低圧の電力を出力する低圧用の一
個の電源回路３とを具備している。高圧用の電源回路２
には、高圧な電力で動作する高圧用の内部回路４が接続
されており、低圧用の電源回路３には、低圧な電力で動
作する低圧用の内部回路５が接続されている。
【０００６】ただし、高圧用の電源回路２と内部回路４
とを接続する高圧用の配線６には、高圧用の電源スイッ
チ部８が挿入されており、低圧用の電源回路３と内部回
路５とを接続する低圧用の配線７には、低圧用の電源ス
イッチ部９が挿入されている。これらの電源スイッチ部
８，９は、電源スイッチとして配線６，７に直列に挿入
された一対のｐ型のＭＯＳトランジスタ１０，１１を各
々具備しており、これらのＭＯＳトランジスタ１０，１
１はバックゲート１２の接続方向が相反している。
とを接続する高圧用の配線６には、高圧用の電源スイッ
チ部８が挿入されており、低圧用の電源回路３と内部回
路５とを接続する低圧用の配線７には、低圧用の電源ス
イッチ部９が挿入されている。これらの電源スイッチ部
８，９は、電源スイッチとして配線６，７に直列に挿入
された一対のｐ型のＭＯＳトランジスタ１０，１１を各
々具備しており、これらのＭＯＳトランジスタ１０，１
１はバックゲート１２の接続方向が相反している。
【０００７】さらに、電源スイッチ部８，９を形成する
ＭＯＳトランジスタ１０，１１のゲート電極１３には、
レベルシフタ１４，１５が個々に接続されており、これ
らのレベルシフタ１４，１５が電源スイッチ部８，９の
制御端子１６，１７に接続されている。
ＭＯＳトランジスタ１０，１１のゲート電極１３には、
レベルシフタ１４，１５が個々に接続されており、これ
らのレベルシフタ１４，１５が電源スイッチ部８，９の
制御端子１６，１７に接続されている。
【０００８】レベルシフタ１４，１５は、一対のｐ型の
ＭＯＳトランジスタ１８，１９と一対のｎ型のＭＯＳト
ランジスタ２０，２１からなり、これらのＭＯＳトラン
ジスタ２０，２１がインバータ２２を介するなどして制
御端子１６，１７に接続されている。
ＭＯＳトランジスタ１８，１９と一対のｎ型のＭＯＳト
ランジスタ２０，２１からなり、これらのＭＯＳトラン
ジスタ２０，２１がインバータ２２を介するなどして制
御端子１６，１７に接続されている。
【０００９】さらに、電源回路２，３および内部回路
４，５には、外部端子である接続パッド３１，３２が個
々に接続されている。ただし、高圧用の電源回路２と内
部回路４とを高圧用の接続パッド３１に接続する高圧用
の配線６には、高圧用の外部スイッチ部３３が挿入され
ており、低圧用の電源回路３および内部回路５を低圧用
の接続パッド３２に接続する低圧用の配線７には、低圧
用の外部スイッチ部３４が挿入されている。
４，５には、外部端子である接続パッド３１，３２が個
々に接続されている。ただし、高圧用の電源回路２と内
部回路４とを高圧用の接続パッド３１に接続する高圧用
の配線６には、高圧用の外部スイッチ部３３が挿入され
ており、低圧用の電源回路３および内部回路５を低圧用
の接続パッド３２に接続する低圧用の配線７には、低圧
用の外部スイッチ部３４が挿入されている。
【００１０】これらのスイッチ部３３，３４は同一構造
に形成されており、高圧用の外部スイッチおよび低圧用
の外部スイッチであるｐ型のＭＯＳトランジスタ３５を
各々具備している。これらのＭＯＳトランジスタ３５
は、バックゲート１２が電源回路２，３の側に接続され
ており、そのゲート電極１３にはレベルシフタ３６，３
７が個々に接続されている。
に形成されており、高圧用の外部スイッチおよび低圧用
の外部スイッチであるｐ型のＭＯＳトランジスタ３５を
各々具備している。これらのＭＯＳトランジスタ３５
は、バックゲート１２が電源回路２，３の側に接続され
ており、そのゲート電極１３にはレベルシフタ３６，３
７が個々に接続されている。
【００１１】これらのレベルシフタ３６，３７も制御端
子３８，３９に個々に接続されており、上述のような各
スイッチ部８，９，３３，３４の制御端子１６，１７，
３８，３９には制御回路（図示せず）が接続されてい
る。この制御回路は各スイッチ部８，９，３３，３４の
オンオフを統合制御するもので、その制御情報を外部か
ら受け付ける専用の入力端子を具備している。
子３８，３９に個々に接続されており、上述のような各
スイッチ部８，９，３３，３４の制御端子１６，１７，
３８，３９には制御回路（図示せず）が接続されてい
る。この制御回路は各スイッチ部８，９，３３，３４の
オンオフを統合制御するもので、その制御情報を外部か
ら受け付ける専用の入力端子を具備している。
【００１２】上述のような構造の半導体装置１は、図８
に示すように、通常動作を実行する通常状態では、制御
回路により電源スイッチ部８，９がオン状態に設定され
ており、高圧用の外部スイッチ部３３と低圧用の外部ス
イッチ部３４とがオフ状態に設定されている。
に示すように、通常動作を実行する通常状態では、制御
回路により電源スイッチ部８，９がオン状態に設定され
ており、高圧用の外部スイッチ部３３と低圧用の外部ス
イッチ部３４とがオフ状態に設定されている。
【００１３】このような状態では、電源回路２，３から
電源スイッチ部８，９を介して内部回路４，５に電圧が
相違する電力が個々に供給されるので、動作電圧が相違
する内部回路４，５が各々動作することができる。電源
回路２，３および内部回路４，５はスイッチ部３３，３
４により接続パッド３１，３２から切断されているの
で、電源回路２，３が発生する電力が接続パッド３１，
３２から漏出することや、接続パッド３１，３２から内
部回路４，５にノイズが侵入することがない。
電源スイッチ部８，９を介して内部回路４，５に電圧が
相違する電力が個々に供給されるので、動作電圧が相違
する内部回路４，５が各々動作することができる。電源
回路２，３および内部回路４，５はスイッチ部３３，３
４により接続パッド３１，３２から切断されているの
で、電源回路２，３が発生する電力が接続パッド３１，
３２から漏出することや、接続パッド３１，３２から内
部回路４，５にノイズが侵入することがない。
【００１４】そして、半導体装置１に各種のテストを実
行する場合には、テスト用の外部回路（図示せず）が接
続パッド３１，３２と制御回路の入力端子とに接続さ
れ、この制御回路によりスイッチ部８，９，３３，３４
のオンオフ状態が適宜設定される。
行する場合には、テスト用の外部回路（図示せず）が接
続パッド３１，３２と制御回路の入力端子とに接続さ
れ、この制御回路によりスイッチ部８，９，３３，３４
のオンオフ状態が適宜設定される。
【００１５】例えば、電源回路２，３から内部回路４，
５に供給される電力を各々検出する場合、図９に示すよ
うに、スイッチ部８，９，３３，３４の全部をオン状態
に設定する。これで高圧用の電源回路２から内部回路４
に供給される電力の電圧を高圧用の接続パッド３１から
検出することができ、低圧用の電源回路３から内部回路
５に供給される電力の電圧を低圧用の接続パッド３２か
ら検出することができる。
５に供給される電力を各々検出する場合、図９に示すよ
うに、スイッチ部８，９，３３，３４の全部をオン状態
に設定する。これで高圧用の電源回路２から内部回路４
に供給される電力の電圧を高圧用の接続パッド３１から
検出することができ、低圧用の電源回路３から内部回路
５に供給される電力の電圧を低圧用の接続パッド３２か
ら検出することができる。
【００１６】また、内部回路４，５に外部から電力を供
給する場合、図９に示すように、電源スイッチ部８，９
をオフ状態に設定するとともに外部スイッチ部３３，３
４をオン状態に設定する。これで高圧用の接続パッド３
１から内部回路４に電力を供給することができ、低圧用
の接続パッド３２から内部回路５に電力を供給すること
ができる。
給する場合、図９に示すように、電源スイッチ部８，９
をオフ状態に設定するとともに外部スイッチ部３３，３
４をオン状態に設定する。これで高圧用の接続パッド３
１から内部回路４に電力を供給することができ、低圧用
の接続パッド３２から内部回路５に電力を供給すること
ができる。
【００１７】なお、上述した半導体装置１では、電源回
路２，３や内部回路４，５が正極の電圧に対応している
ので、配線６，７の各部をｐ型のＭＯＳトランジスタ１
０，１１，３５でオンオフしている。しかし、ｐ型のＭ
ＯＳトランジスタ１０等は、バックゲート１２の接続方
向によりオンオフできる電力の供給方向が規制される。
路２，３や内部回路４，５が正極の電圧に対応している
ので、配線６，７の各部をｐ型のＭＯＳトランジスタ１
０，１１，３５でオンオフしている。しかし、ｐ型のＭ
ＯＳトランジスタ１０等は、バックゲート１２の接続方
向によりオンオフできる電力の供給方向が規制される。
【００１８】例えば、外部スイッチ３３，３４では、通
常状態では電源回路２，３と内部回路４，５との側の電
位が高く、接続パッド３１，３２側が高くなることはな
い。そこで、通常状態で高電位の回路２〜５側を低電位
の接続パッド３１，３２から良好に切断するため、外部
スイッチ３３，３４ではＭＯＳトランジスタ３５のバッ
クゲート１２を回路２〜５側に接続している。
常状態では電源回路２，３と内部回路４，５との側の電
位が高く、接続パッド３１，３２側が高くなることはな
い。そこで、通常状態で高電位の回路２〜５側を低電位
の接続パッド３１，３２から良好に切断するため、外部
スイッチ３３，３４ではＭＯＳトランジスタ３５のバッ
クゲート１２を回路２〜５側に接続している。
【００１９】接続パッド３１，３２から内部回路４，５
に電力を供給する場合、その電圧を電源回路２，３より
高圧とすれば、外部から供給される電力は接続パッド３
１，３２から内部回路４，５まで良好に通電される。こ
のとき、バックゲート１２が回路２〜５側に接続されて
いるＭＯＳトランジスタ３５は外部から供給される電力
をオンオフすることができないが、この電力は接続パッ
ド３１，３２に接続された外部電源でオンオフされるの
で問題ない。
に電力を供給する場合、その電圧を電源回路２，３より
高圧とすれば、外部から供給される電力は接続パッド３
１，３２から内部回路４，５まで良好に通電される。こ
のとき、バックゲート１２が回路２〜５側に接続されて
いるＭＯＳトランジスタ３５は外部から供給される電力
をオンオフすることができないが、この電力は接続パッ
ド３１，３２に接続された外部電源でオンオフされるの
で問題ない。
【００２０】一方、電源スイッチ部８，９の場合、通常
状態とテスト状態とで高電位の側が変化し、何れの場合
でも通電を良好にオンオフする必要があるので、バック
ゲート１２の接続方向が相違する一対のＭＯＳトランジ
スタ１０，１１を配線６，７に直列に挿入している。
状態とテスト状態とで高電位の側が変化し、何れの場合
でも通電を良好にオンオフする必要があるので、バック
ゲート１２の接続方向が相違する一対のＭＯＳトランジ
スタ１０，１１を配線６，７に直列に挿入している。
【００２１】
【発明が解決しようとする課題】上述のような半導体装
置１は、スイッチ部８，９，３３，３４により電源回路
２，３と内部回路４，５と接続パッド３１，３２との接
続関係を各種に設定できるので、通常動作の他に各種の
テストも実行することができる。
置１は、スイッチ部８，９，３３，３４により電源回路
２，３と内部回路４，５と接続パッド３１，３２との接
続関係を各種に設定できるので、通常動作の他に各種の
テストも実行することができる。
【００２２】しかし、二系統の電源回路２，３や内部回
路４，５を個々にテストするため、上述の半導体装置１
では二個の接続パッド３１，３２を設けている。この接
続パッド３１，３２は、例えば、装置外部に突出した端
子などとして形成されるものであり、その個数が多数で
あると半導体装置１の外形や実装面積が大型化すること
になる。
路４，５を個々にテストするため、上述の半導体装置１
では二個の接続パッド３１，３２を設けている。この接
続パッド３１，３２は、例えば、装置外部に突出した端
子などとして形成されるものであり、その個数が多数で
あると半導体装置１の外形や実装面積が大型化すること
になる。
【００２３】特に、上述の半導体装置１では、回路２〜
５が二系統なので接続パッド３１，３２も二個である
が、電圧の種類が増加すると接続パッドの個数も増加す
ることになり、半導体装置が極度に大型化することにな
る。
５が二系統なので接続パッド３１，３２も二個である
が、電圧の種類が増加すると接続パッドの個数も増加す
ることになり、半導体装置が極度に大型化することにな
る。
【００２４】本発明は上述のような課題に鑑みてなされ
たものであり、電源回路や内部回路が多数でもテスト用
の外部端子が一個の半導体装置、そのテスト方法を提供
することを目的とする。
たものであり、電源回路や内部回路が多数でもテスト用
の外部端子が一個の半導体装置、そのテスト方法を提供
することを目的とする。
【００２５】
【課題を解決するための手段】本発明の一の半導体装置
は、電圧が相互に相違する電力を各々出力する複数の電
源回路と、複数の前記電源回路が各々出力する電力で個
々に動作する複数の内部回路と、前記電源回路と前記内
部回路とを個々に接続する配線の各々に個々に挿入され
た複数の電源スイッチと、前記電源スイッチと前記内部
回路との接点の全部に共通に接続された一個の外部電極
と、前記内部回路と前記電源スイッチとの接点と前記外
部電極とを個々に接続する配線の各々に個々に挿入され
た複数の外部スイッチと、を具備している。
は、電圧が相互に相違する電力を各々出力する複数の電
源回路と、複数の前記電源回路が各々出力する電力で個
々に動作する複数の内部回路と、前記電源回路と前記内
部回路とを個々に接続する配線の各々に個々に挿入され
た複数の電源スイッチと、前記電源スイッチと前記内部
回路との接点の全部に共通に接続された一個の外部電極
と、前記内部回路と前記電源スイッチとの接点と前記外
部電極とを個々に接続する配線の各々に個々に挿入され
た複数の外部スイッチと、を具備している。
【００２６】従って、通常状態では複数の電源スイッチ
の各々が複数の電源回路の各々を複数の内部回路の各々
に個々に接続しているので、複数の内部回路の各々は複
数の電源回路の各々から個々に供給される電力により適
正に動作することができる。電源スイッチが内部回路に
供給する電力を外部端子から検出するテストの場合は、
その電源スイッチと内部回路とを外部端子に接続する電
源スイッチと外部スイッチとがオン状態とされるので、
複数の電源スイッチが複数の内部回路に個々に供給する
電力を一個の外部端子で個々に検出することができる。
外部端子から内部回路に電力を供給するテストの場合
は、その内部回路と外部端子とを接続する外部スイッチ
がオン状態とされ、その内部回路と電源回路とを接続す
る電源スイッチがオフ状態とされるので、電源回路が発
生する電力の影響を排除した状態で複数の内部回路の各
々に一個の外部端子から個々に電力を供給することがで
きる。
の各々が複数の電源回路の各々を複数の内部回路の各々
に個々に接続しているので、複数の内部回路の各々は複
数の電源回路の各々から個々に供給される電力により適
正に動作することができる。電源スイッチが内部回路に
供給する電力を外部端子から検出するテストの場合は、
その電源スイッチと内部回路とを外部端子に接続する電
源スイッチと外部スイッチとがオン状態とされるので、
複数の電源スイッチが複数の内部回路に個々に供給する
電力を一個の外部端子で個々に検出することができる。
外部端子から内部回路に電力を供給するテストの場合
は、その内部回路と外部端子とを接続する外部スイッチ
がオン状態とされ、その内部回路と電源回路とを接続す
る電源スイッチがオフ状態とされるので、電源回路が発
生する電力の影響を排除した状態で複数の内部回路の各
々に一個の外部端子から個々に電力を供給することがで
きる。
【００２７】上述のような半導体装置における他の発明
としては、電圧が最高でない前記内部回路と前記電源ス
イッチとの接点の各々と前記外部電極とを接続する配線
に挿入された少なくとも一個の低圧用の前記外部スイッ
チの各々がＭＯＳトランジスタからなり、低圧用の前記
外部スイッチのＭＯＳトランジスタの各々のバックゲー
トを電圧が最高の前記電源スイッチと前記外部スイッチ
とを接続した一つの配線に個々にオンオフ自在に接続す
る少なくとも一個の高圧用の制御スイッチと、低圧用の
前記外部スイッチのＭＯＳトランジスタの各々のバック
ゲートを低圧用の前記電源スイッチと前記外部スイッチ
とを接続した配線の各々に個々にオンオフ自在に各々接
続する少なくとも一個の低圧用の制御スイッチと、を更
に具備していることを許容する。
としては、電圧が最高でない前記内部回路と前記電源ス
イッチとの接点の各々と前記外部電極とを接続する配線
に挿入された少なくとも一個の低圧用の前記外部スイッ
チの各々がＭＯＳトランジスタからなり、低圧用の前記
外部スイッチのＭＯＳトランジスタの各々のバックゲー
トを電圧が最高の前記電源スイッチと前記外部スイッチ
とを接続した一つの配線に個々にオンオフ自在に接続す
る少なくとも一個の高圧用の制御スイッチと、低圧用の
前記外部スイッチのＭＯＳトランジスタの各々のバック
ゲートを低圧用の前記電源スイッチと前記外部スイッチ
とを接続した配線の各々に個々にオンオフ自在に各々接
続する少なくとも一個の低圧用の制御スイッチと、を更
に具備していることを許容する。
【００２８】なお、本発明で云う高圧とは、本発明の半
導体装置の内部で電圧が最高の部分を意味しており、低
圧とは電圧が最高でない部分を意味している。例えば、
半導体装置に外部電源から供給される電圧が３Ｖ程度
で、複数の電源回路の出力電圧が６Ｖと１２Ｖの場合、
その１２Ｖの電圧を高圧、６Ｖの電圧を低圧、と呼称す
ることになる。
導体装置の内部で電圧が最高の部分を意味しており、低
圧とは電圧が最高でない部分を意味している。例えば、
半導体装置に外部電源から供給される電圧が３Ｖ程度
で、複数の電源回路の出力電圧が６Ｖと１２Ｖの場合、
その１２Ｖの電圧を高圧、６Ｖの電圧を低圧、と呼称す
ることになる。
【００２９】また、少なくとも一個の低圧用の外部スイ
ッチの各々がＭＯＳトランジスタからなるとは、低圧用
の外部スイッチが少なくとも一個は存在し、その外部ス
イッチの各々がＭＯＳトランジスタからなることを意味
している。
ッチの各々がＭＯＳトランジスタからなるとは、低圧用
の外部スイッチが少なくとも一個は存在し、その外部ス
イッチの各々がＭＯＳトランジスタからなることを意味
している。
【００３０】上述のような半導体装置における他の発明
としては、高圧用の前記制御スイッチは、高圧用の前記
電源スイッチと前記外部スイッチとを接続した配線にバ
ックゲートが接続されたＭＯＳトランジスタからなり、
低圧用の前記制御スイッチは、低圧用の前記外部スイッ
チのＭＯＳトランジスタの各々のバックゲートにバック
ゲートが接続されたＭＯＳトランジスタからなることを
許容する。
としては、高圧用の前記制御スイッチは、高圧用の前記
電源スイッチと前記外部スイッチとを接続した配線にバ
ックゲートが接続されたＭＯＳトランジスタからなり、
低圧用の前記制御スイッチは、低圧用の前記外部スイッ
チのＭＯＳトランジスタの各々のバックゲートにバック
ゲートが接続されたＭＯＳトランジスタからなることを
許容する。
【００３１】本発明の他の半導体装置は、高圧の電力を
出力する一個の高圧用の電源回路と、該電源回路より低
圧の電力を各々出力する少なくとも一個の低圧用の電源
回路と、高圧用の前記電源回路が出力する高圧の電力で
動作する一個の高圧用の内部回路と、低圧用の前記電源
回路の各々が出力する低圧の電力で個々に動作する少な
くとも一個の低圧用の内部回路と、高圧用の前記電源回
路と前記内部回路とを接続する配線にバックゲートの接
続方向が相反する状態で直列に挿入された一対のＭＯＳ
トランジスタからなる一個の高圧用の電源スイッチと、
低圧用の前記電源回路と前記内部回路とを個々に接続す
る配線の各々にバックゲートの接続方向が相反する状態
で個々に直列に挿入された各々一対のＭＯＳトランジス
タからなる少なくとも一個の低圧用の電源スイッチと、
前記電源スイッチと前記内部回路との接点の全部に共通
に接続された一個の外部電極と、高圧用の前記内部回路
と前記電源スイッチとの接点と前記外部電極とを接続す
る配線にバックゲートの接続位置が前記内部回路側とし
て挿入されたＭＯＳトランジスタからなる一個の高圧用
の外部スイッチと、低圧用の前記内部回路と前記電源ス
イッチとの接点の各々と前記外部電極とを個々に接続す
る配線の各々に個々に挿入されたＭＯＳトランジスタか
らなる少なくとも一個の低圧用の外部スイッチと、自身
のバックゲートが接続された高圧用の前記電源スイッチ
と前記外部スイッチとを接続した配線に低圧用の前記外
部スイッチのＭＯＳトランジスタの各々のバックゲート
を個々にオンオフ自在に接続するＭＯＳトランジスタか
らなる少なくとも一個の高圧用の制御スイッチと、自身
のバックゲートが接続された低圧用の前記外部スイッチ
のＭＯＳトランジスタの各々のバックゲートに低圧用の
前記電源スイッチと前記外部スイッチとを接続した配線
を個々にオンオフ自在に各々接続するＭＯＳトランジス
タからなる少なくとも一個の低圧用の制御スイッチと、
を具備している。
出力する一個の高圧用の電源回路と、該電源回路より低
圧の電力を各々出力する少なくとも一個の低圧用の電源
回路と、高圧用の前記電源回路が出力する高圧の電力で
動作する一個の高圧用の内部回路と、低圧用の前記電源
回路の各々が出力する低圧の電力で個々に動作する少な
くとも一個の低圧用の内部回路と、高圧用の前記電源回
路と前記内部回路とを接続する配線にバックゲートの接
続方向が相反する状態で直列に挿入された一対のＭＯＳ
トランジスタからなる一個の高圧用の電源スイッチと、
低圧用の前記電源回路と前記内部回路とを個々に接続す
る配線の各々にバックゲートの接続方向が相反する状態
で個々に直列に挿入された各々一対のＭＯＳトランジス
タからなる少なくとも一個の低圧用の電源スイッチと、
前記電源スイッチと前記内部回路との接点の全部に共通
に接続された一個の外部電極と、高圧用の前記内部回路
と前記電源スイッチとの接点と前記外部電極とを接続す
る配線にバックゲートの接続位置が前記内部回路側とし
て挿入されたＭＯＳトランジスタからなる一個の高圧用
の外部スイッチと、低圧用の前記内部回路と前記電源ス
イッチとの接点の各々と前記外部電極とを個々に接続す
る配線の各々に個々に挿入されたＭＯＳトランジスタか
らなる少なくとも一個の低圧用の外部スイッチと、自身
のバックゲートが接続された高圧用の前記電源スイッチ
と前記外部スイッチとを接続した配線に低圧用の前記外
部スイッチのＭＯＳトランジスタの各々のバックゲート
を個々にオンオフ自在に接続するＭＯＳトランジスタか
らなる少なくとも一個の高圧用の制御スイッチと、自身
のバックゲートが接続された低圧用の前記外部スイッチ
のＭＯＳトランジスタの各々のバックゲートに低圧用の
前記電源スイッチと前記外部スイッチとを接続した配線
を個々にオンオフ自在に各々接続するＭＯＳトランジス
タからなる少なくとも一個の低圧用の制御スイッチと、
を具備している。
【００３２】従って、通常状態では複数の電源スイッチ
の各々が複数の電源回路の各々を複数の内部回路の各々
に個々に接続しているので、複数の内部回路の各々は複
数の電源回路の各々から個々に供給される電力により適
正に動作することができる。電源スイッチが内部回路に
供給する電力を外部端子から検出するテストの場合は、
その電源スイッチと内部回路とを外部端子に接続する電
源スイッチと外部スイッチとがオン状態とされるので、
複数の電源スイッチが複数の内部回路に個々に供給する
電力を一個の外部端子で個々に検出することができる。
外部端子から内部回路に電力を供給するテストの場合
は、その内部回路と外部端子とを接続する外部スイッチ
がオン状態とされ、その内部回路と電源回路とを接続す
る電源スイッチがオフ状態とされるので、電源回路が発
生する電力の影響を排除した状態で複数の内部回路の各
々に一個の外部端子から個々に電力を供給することがで
きる。
の各々が複数の電源回路の各々を複数の内部回路の各々
に個々に接続しているので、複数の内部回路の各々は複
数の電源回路の各々から個々に供給される電力により適
正に動作することができる。電源スイッチが内部回路に
供給する電力を外部端子から検出するテストの場合は、
その電源スイッチと内部回路とを外部端子に接続する電
源スイッチと外部スイッチとがオン状態とされるので、
複数の電源スイッチが複数の内部回路に個々に供給する
電力を一個の外部端子で個々に検出することができる。
外部端子から内部回路に電力を供給するテストの場合
は、その内部回路と外部端子とを接続する外部スイッチ
がオン状態とされ、その内部回路と電源回路とを接続す
る電源スイッチがオフ状態とされるので、電源回路が発
生する電力の影響を排除した状態で複数の内部回路の各
々に一個の外部端子から個々に電力を供給することがで
きる。
【００３３】上述のような半導体装置における他の発明
としては、前記電源回路の全部が正極の電圧で電力を発
生し、前記ＭＯＳトランジスタの全部がｐ型からなる。
従って、電源スイッチや外部スイッチを形成するｐ型の
ＭＯＳトランジスタにより正極の電力が確実にオンオフ
される。
としては、前記電源回路の全部が正極の電圧で電力を発
生し、前記ＭＯＳトランジスタの全部がｐ型からなる。
従って、電源スイッチや外部スイッチを形成するｐ型の
ＭＯＳトランジスタにより正極の電力が確実にオンオフ
される。
【００３４】上述のような半導体装置における他の発明
としては、前記電源回路の全部が負極の電圧で電力を発
生し、前記ＭＯＳトランジスタの全部がｎ型からなる。
従って、電源スイッチや外部スイッチを形成するｎ型の
ＭＯＳトランジスタにより負極の電力が確実にオンオフ
される。
としては、前記電源回路の全部が負極の電圧で電力を発
生し、前記ＭＯＳトランジスタの全部がｎ型からなる。
従って、電源スイッチや外部スイッチを形成するｎ型の
ＭＯＳトランジスタにより負極の電力が確実にオンオフ
される。
【００３５】本発明の一のテスト方法は、本発明の半導
体装置に適用されるものであって、複数の前記電源回路
の一個から前記内部回路に供給される電力を検出すると
きは、その前記電源回路と前記外部端子とを接続する前
記電源スイッチと前記外部スイッチとの両方をオン状態
に設定するとともに、他の前記電源回路と前記外部端子
とを接続する前記外部スイッチの全部をオフ状態に設定
し、複数の前記内部回路の一個に外部から電力を供給す
るときは、その前記内部回路と前記外部端子とを接続す
る前記外部スイッチをオン状態に設定するとともに、そ
の前記内部回路と前記電源回路とを接続する前記電源ス
イッチおよび他の前記内部回路と前記外部端子とを接続
する前記外部スイッチの全部をオフ状態に設定する。
体装置に適用されるものであって、複数の前記電源回路
の一個から前記内部回路に供給される電力を検出すると
きは、その前記電源回路と前記外部端子とを接続する前
記電源スイッチと前記外部スイッチとの両方をオン状態
に設定するとともに、他の前記電源回路と前記外部端子
とを接続する前記外部スイッチの全部をオフ状態に設定
し、複数の前記内部回路の一個に外部から電力を供給す
るときは、その前記内部回路と前記外部端子とを接続す
る前記外部スイッチをオン状態に設定するとともに、そ
の前記内部回路と前記電源回路とを接続する前記電源ス
イッチおよび他の前記内部回路と前記外部端子とを接続
する前記外部スイッチの全部をオフ状態に設定する。
【００３６】従って、本発明の半導体装置の外部端子が
一個でも、複数の電源スイッチの一個が複数の内部回路
の一個に供給する電力を一個の外部端子から個々に検出
するテストや、一個の外部端子から複数の内部回路の各
々に電力を個々に供給するテストを実行することができ
る。
一個でも、複数の電源スイッチの一個が複数の内部回路
の一個に供給する電力を一個の外部端子から個々に検出
するテストや、一個の外部端子から複数の内部回路の各
々に電力を個々に供給するテストを実行することができ
る。
【００３７】本発明の他のテスト方法は、本発明の半導
体装置に適用されるものであって、高圧用の前記電源回
路から前記内部回路に供給される電力を検出するとき
は、高圧用の前記電源スイッチと前記外部スイッチとの
両方をオン状態に設定するとともに、低圧用の前記外部
スイッチをオフ状態に各々設定し、低圧用の前記電源回
路の一個から前記内部回路に供給される電力を検出する
ときは、その前記電源回路に接続されている前記電源ス
イッチと前記外部スイッチとの両方と高圧用の前記電源
スイッチとをオン状態に設定するとともに、他の低圧用
と高圧用との前記外部スイッチの全部をオフ状態に設定
し、高圧用の前記内部回路に外部から電圧を印加すると
きは、高圧用の前記外部スイッチをオン状態に設定する
とともに、高圧用の前記電源スイッチと低圧用の前記外
部スイッチの全部とをオフ状態に設定し、低圧用の前記
内部回路の一個に外部から電圧を印加するときは、その
前記内部回路と前記外部端子とを接続する前記外部スイ
ッチと高圧用の前記電源スイッチとをオン状態に設定す
るとともに、その前記内部回路と前記電源回路とを接続
する前記電源スイッチと他の前記外部スイッチの全部と
をオフ状態に設定する。
体装置に適用されるものであって、高圧用の前記電源回
路から前記内部回路に供給される電力を検出するとき
は、高圧用の前記電源スイッチと前記外部スイッチとの
両方をオン状態に設定するとともに、低圧用の前記外部
スイッチをオフ状態に各々設定し、低圧用の前記電源回
路の一個から前記内部回路に供給される電力を検出する
ときは、その前記電源回路に接続されている前記電源ス
イッチと前記外部スイッチとの両方と高圧用の前記電源
スイッチとをオン状態に設定するとともに、他の低圧用
と高圧用との前記外部スイッチの全部をオフ状態に設定
し、高圧用の前記内部回路に外部から電圧を印加すると
きは、高圧用の前記外部スイッチをオン状態に設定する
とともに、高圧用の前記電源スイッチと低圧用の前記外
部スイッチの全部とをオフ状態に設定し、低圧用の前記
内部回路の一個に外部から電圧を印加するときは、その
前記内部回路と前記外部端子とを接続する前記外部スイ
ッチと高圧用の前記電源スイッチとをオン状態に設定す
るとともに、その前記内部回路と前記電源回路とを接続
する前記電源スイッチと他の前記外部スイッチの全部と
をオフ状態に設定する。
【００３８】従って、本発明の半導体装置の外部端子が
一個でも、複数の電源スイッチの一個が複数の内部回路
の一個に供給する電力を一個の外部端子から個々に検出
するテストや、一個の外部端子から複数の内部回路の各
々に電力を個々に供給するテストを実行することができ
る。
一個でも、複数の電源スイッチの一個が複数の内部回路
の一個に供給する電力を一個の外部端子から個々に検出
するテストや、一個の外部端子から複数の内部回路の各
々に電力を個々に供給するテストを実行することができ
る。
【００３９】
【発明の実施の形態】本発明の実施の一形態を図１ない
し図４を参照して以下に説明する。なお、本実施の形態
に関して前述した一従来例と同一の部分は、同一の名称
を使用して詳細な説明は省略する。図１は本実施の形態
の半導体装置を示す回路図、図２は通常状態での各スイ
ッチのオンオフ関係を示すブロック図、図３は電源回路
が出力する電力を検出するテスト状態での各スイッチの
オンオフ関係を示すブロック図、図４は内部回路に外部
から電力を供給するテスト状態での各スイッチのオンオ
フ関係を示すブロック図である。
し図４を参照して以下に説明する。なお、本実施の形態
に関して前述した一従来例と同一の部分は、同一の名称
を使用して詳細な説明は省略する。図１は本実施の形態
の半導体装置を示す回路図、図２は通常状態での各スイ
ッチのオンオフ関係を示すブロック図、図３は電源回路
が出力する電力を検出するテスト状態での各スイッチの
オンオフ関係を示すブロック図、図４は内部回路に外部
から電力を供給するテスト状態での各スイッチのオンオ
フ関係を示すブロック図である。
【００４０】本実施の形態の半導体装置４１も、一従来
例として前述した半導体装置１と同様に、図１に示すよ
うに、正極の電力を各々出力する一個の高圧用の電源回
路４２と一個の低圧用の電源回路４３とを具備してお
り、これらの電源回路４２，４３には高圧用と低圧用と
の内部回路４４，４５が個々に接続されている。
例として前述した半導体装置１と同様に、図１に示すよ
うに、正極の電力を各々出力する一個の高圧用の電源回
路４２と一個の低圧用の電源回路４３とを具備してお
り、これらの電源回路４２，４３には高圧用と低圧用と
の内部回路４４，４５が個々に接続されている。
【００４１】その高圧用と低圧用との配線４６，４７に
は、高圧用と低圧用との電源スイッチ部４８，４９が個
々に挿入されており、これらの電源スイッチ部４８，４
９は、電源スイッチとして配線４６，４７に直列に挿入
されてバックゲート５０の接続方向が相反する一対のｐ
型のＭＯＳトランジスタ５１，５２を各々具備してい
る。
は、高圧用と低圧用との電源スイッチ部４８，４９が個
々に挿入されており、これらの電源スイッチ部４８，４
９は、電源スイッチとして配線４６，４７に直列に挿入
されてバックゲート５０の接続方向が相反する一対のｐ
型のＭＯＳトランジスタ５１，５２を各々具備してい
る。
【００４２】さらに、電源スイッチ部４８，４９を形成
するＭＯＳトランジスタ５１，５２のゲート電極５３に
は、レベルシフタ５４，５５が個々に接続されており、
これらのレベルシフタ５４，５５が電源スイッチ部４
８，４９の制御端子５６，５７に接続されている。
するＭＯＳトランジスタ５１，５２のゲート電極５３に
は、レベルシフタ５４，５５が個々に接続されており、
これらのレベルシフタ５４，５５が電源スイッチ部４
８，４９の制御端子５６，５７に接続されている。
【００４３】レベルシフタ５４，５５は、一対のｐ型の
ＭＯＳトランジスタ５８，５９と一対のｎ型のＭＯＳト
ランジスタ６０，６１からなり、これらのＭＯＳトラン
ジスタ６０，６１がインバータ６２を介するなどして制
御端子５６，５７に接続されている。
ＭＯＳトランジスタ５８，５９と一対のｎ型のＭＯＳト
ランジスタ６０，６１からなり、これらのＭＯＳトラン
ジスタ６０，６１がインバータ６２を介するなどして制
御端子５６，５７に接続されている。
【００４４】本実施の形態の半導体装置４１では、一従
来例として前述した半導体装置１とは相違して、二系統
の電源回路４２，４３および内部回路４４，４５に外部
端子である接続パッド７１が一個だけ接続されている。
さらに、この一個の接続パッド７１に接続されている高
圧用と低圧用との配線４６，４７には、高圧用と低圧用
との外部スイッチ部７３，７４が個々に挿入されている
が、低圧用の外部スイッチ部７４の構造も前述した半導
体装置１の外部スイッチ３３等とは相違している。
来例として前述した半導体装置１とは相違して、二系統
の電源回路４２，４３および内部回路４４，４５に外部
端子である接続パッド７１が一個だけ接続されている。
さらに、この一個の接続パッド７１に接続されている高
圧用と低圧用との配線４６，４７には、高圧用と低圧用
との外部スイッチ部７３，７４が個々に挿入されている
が、低圧用の外部スイッチ部７４の構造も前述した半導
体装置１の外部スイッチ３３等とは相違している。
【００４５】より詳細には、高圧用の外部スイッチ７３
では、高圧用の外部スイッチとしてｐ型のＭＯＳトラン
ジスタ７５を具備しており、このＭＯＳトランジスタ７
５は、バックゲート５０が電源回路４２側に接続されて
いる。このＭＯＳトランジスタ７５のゲート電極５３に
はレベルシフタ７６が接続されており、このレベルシフ
タ７６が制御端子７７に接続されている。
では、高圧用の外部スイッチとしてｐ型のＭＯＳトラン
ジスタ７５を具備しており、このＭＯＳトランジスタ７
５は、バックゲート５０が電源回路４２側に接続されて
いる。このＭＯＳトランジスタ７５のゲート電極５３に
はレベルシフタ７６が接続されており、このレベルシフ
タ７６が制御端子７７に接続されている。
【００４６】一方、低圧用の外部スイッチ７４も、低圧
用の外部スイッチであるｐ型のＭＯＳトランジスタ７８
を具備しており、このＭＯＳトランジスタ７８のゲート
電極５３に接続されたレベルシフタ７９が制御端子８０
に接続されている。ただし、低圧用の外部スイッチであ
るＭＯＳトランジスタ７８のバックゲート５０には、Ｍ
ＯＳトランジスタからなる高圧用と低圧用との制御スイ
ッチ８１，８２が接続されており、これらの制御スイッ
チ８１，８２が高圧用と低圧用との配線４６，４７に個
々に接続されている。
用の外部スイッチであるｐ型のＭＯＳトランジスタ７８
を具備しており、このＭＯＳトランジスタ７８のゲート
電極５３に接続されたレベルシフタ７９が制御端子８０
に接続されている。ただし、低圧用の外部スイッチであ
るＭＯＳトランジスタ７８のバックゲート５０には、Ｍ
ＯＳトランジスタからなる高圧用と低圧用との制御スイ
ッチ８１，８２が接続されており、これらの制御スイッ
チ８１，８２が高圧用と低圧用との配線４６，４７に個
々に接続されている。
【００４７】高圧用の制御スイッチ８１であるＭＯＳト
ランジスタは、そのバックゲート５０が高圧用の配線４
６にスイッチ部４８，７３の中間の位置で接続されてお
り、この高圧用の配線４６に低圧用の外部スイッチ部７
４のＭＯＳトランジスタ７８のバックゲート５０をオン
オフ自在に接続する。
ランジスタは、そのバックゲート５０が高圧用の配線４
６にスイッチ部４８，７３の中間の位置で接続されてお
り、この高圧用の配線４６に低圧用の外部スイッチ部７
４のＭＯＳトランジスタ７８のバックゲート５０をオン
オフ自在に接続する。
【００４８】低圧用の制御スイッチ８２であるＭＯＳト
ランジスタは、そのバックゲート５５０が低圧用の外部
スイッチ部７４のＭＯＳトランジスタ７８のバックゲー
ト５０に接続されており、このＭＯＳトランジスタ７８
のバックゲート５０を低圧用の電源スイッチ部４９と外
部スイッチ部７４とを接続した配線４７にオンオフ自在
に接続する。
ランジスタは、そのバックゲート５５０が低圧用の外部
スイッチ部７４のＭＯＳトランジスタ７８のバックゲー
ト５０に接続されており、このＭＯＳトランジスタ７８
のバックゲート５０を低圧用の電源スイッチ部４９と外
部スイッチ部７４とを接続した配線４７にオンオフ自在
に接続する。
【００４９】上述のような構成において、本実施の形態
の半導体装置４１でも、図２に示すように、通常状態で
は制御回路（図示せず）により電源スイッチ部４８，４
９がオン状態に設定されており、高圧用の外部スイッチ
部７３と低圧用の外部スイッチ部７４とがオフ状態に設
定されている。
の半導体装置４１でも、図２に示すように、通常状態で
は制御回路（図示せず）により電源スイッチ部４８，４
９がオン状態に設定されており、高圧用の外部スイッチ
部７３と低圧用の外部スイッチ部７４とがオフ状態に設
定されている。
【００５０】このような通常状態では、電源回路４２，
４３から電源スイッチ部４８，４９を介して内部回路４
４，４５に電圧が相互に相違する電力が個々に供給され
るので、動作電圧が相違する内部回路４４，４５が通常
動作を各々実行することができる。
４３から電源スイッチ部４８，４９を介して内部回路４
４，４５に電圧が相互に相違する電力が個々に供給され
るので、動作電圧が相違する内部回路４４，４５が通常
動作を各々実行することができる。
【００５１】本実施の形態の半導体装置４１に各種のテ
ストを実行する場合にも、そのテストの内容により制御
回路がスイッチ部４８，４９，７３，７４のオンオフ状
態を適宜設定する。
ストを実行する場合にも、そのテストの内容により制御
回路がスイッチ部４８，４９，７３，７４のオンオフ状
態を適宜設定する。
【００５２】例えば、高圧用の電源回路４２から内部回
路４４に供給される高圧の電力を検出する場合、図３
(ａ)に示すように、高圧用の電源スイッチ部４８と外部
スイッチ部７３および低圧用の電源スイッチ部４９をオ
ン状態に設定し、低圧用の外部スイッチ部７４のみオフ
状態に設定する。これで高圧用の電源回路４２から内部
回路４４に供給される電力の電圧を接続パッド７１から
検出することができ、低圧用の電源回路４３から内部回
路４５に供給される電力は接続パッド７１に影響しな
い。
路４４に供給される高圧の電力を検出する場合、図３
(ａ)に示すように、高圧用の電源スイッチ部４８と外部
スイッチ部７３および低圧用の電源スイッチ部４９をオ
ン状態に設定し、低圧用の外部スイッチ部７４のみオフ
状態に設定する。これで高圧用の電源回路４２から内部
回路４４に供給される電力の電圧を接続パッド７１から
検出することができ、低圧用の電源回路４３から内部回
路４５に供給される電力は接続パッド７１に影響しな
い。
【００５３】本実施の形態の半導体装置４１のテスト方
法では、上述のように高圧用の電源回路４２から内部回
路４４に供給される高圧の電力を検出する場合、低圧用
の電源回路４３から内部回路４５にも低圧の電力を供給
するので、内部回路４４，４５が相互に影響する場合で
も正確なテストを実行することができる。
法では、上述のように高圧用の電源回路４２から内部回
路４４に供給される高圧の電力を検出する場合、低圧用
の電源回路４３から内部回路４５にも低圧の電力を供給
するので、内部回路４４，４５が相互に影響する場合で
も正確なテストを実行することができる。
【００５４】ただし、上述のような状態ではテスト対象
でない低圧用の電源回路４３の低圧が外部スイッチ部７
４にも印加されるが、高圧用の電源回路４２の高電圧が
高圧用の制御スイッチ８１を介してＭＯＳトランジスタ
７８のバックゲート５０に印加されるので、このＭＯＳ
トランジスタ７８は低圧用の回路４３，４５と接続パッ
ド７１とを良好に切断することができる。
でない低圧用の電源回路４３の低圧が外部スイッチ部７
４にも印加されるが、高圧用の電源回路４２の高電圧が
高圧用の制御スイッチ８１を介してＭＯＳトランジスタ
７８のバックゲート５０に印加されるので、このＭＯＳ
トランジスタ７８は低圧用の回路４３，４５と接続パッ
ド７１とを良好に切断することができる。
【００５５】このとき、高圧用の電源回路４２から高圧
用の制御スイッチ８１を介して低圧用の制御スイッチ８
２にも高電圧が印加されるが、この高電圧は制御スイッ
チ８２のバックゲート５０にも印加されるので、この制
御スイッチ８２は自身のオフ状態により高圧の電力が低
圧用の内部回路４５に供給されることを良好に防止する
ことができる。
用の制御スイッチ８１を介して低圧用の制御スイッチ８
２にも高電圧が印加されるが、この高電圧は制御スイッ
チ８２のバックゲート５０にも印加されるので、この制
御スイッチ８２は自身のオフ状態により高圧の電力が低
圧用の内部回路４５に供給されることを良好に防止する
ことができる。
【００５６】また、低圧用の電源回路４３から内部回路
４５に供給される低圧の電力を検出する場合、図３(ｂ)
に示すように、低圧用の電源スイッチ部４９と外部スイ
ッチ部７４および高圧用の電源スイッチ部４８をオン状
態に設定し、高圧用の外部スイッチ部７３のみオフ状態
に設定する。
４５に供給される低圧の電力を検出する場合、図３(ｂ)
に示すように、低圧用の電源スイッチ部４９と外部スイ
ッチ部７４および高圧用の電源スイッチ部４８をオン状
態に設定し、高圧用の外部スイッチ部７３のみオフ状態
に設定する。
【００５７】これで低圧用の電源回路４３から内部回路
４５に供給される電力の電圧を接続パッド７１から検出
することができ、高圧用の電源回路４２から内部回路４
４に供給される電力は接続パッド７１に影響しない。こ
の場合も、両方の内部回路４４，４５に電力が供給され
るので、内部回路４４，４５が相互に影響する場合でも
正確なテストを実行することができる。
４５に供給される電力の電圧を接続パッド７１から検出
することができ、高圧用の電源回路４２から内部回路４
４に供給される電力は接続パッド７１に影響しない。こ
の場合も、両方の内部回路４４，４５に電力が供給され
るので、内部回路４４，４５が相互に影響する場合でも
正確なテストを実行することができる。
【００５８】また、高圧用の内部回路４４に外部から高
圧の電力を供給する場合、図４(ａ)に示すように、高圧
用の電源スイッチ部４８と低圧用の外部スイッチ部７４
とをオフ状態に設定するとともに、高圧用の外部スイッ
チ部７３と低圧用の電源スイッチ部４９とをオン状態に
設定する。これで接続パッド７１から高圧用の内部回路
４４に高圧の電力を供給することができ、接続パッド７
１から低圧用の内部回路４５に電力が供給されることが
ない。
圧の電力を供給する場合、図４(ａ)に示すように、高圧
用の電源スイッチ部４８と低圧用の外部スイッチ部７４
とをオフ状態に設定するとともに、高圧用の外部スイッ
チ部７３と低圧用の電源スイッチ部４９とをオン状態に
設定する。これで接続パッド７１から高圧用の内部回路
４４に高圧の電力を供給することができ、接続パッド７
１から低圧用の内部回路４５に電力が供給されることが
ない。
【００５９】本実施の形態の半導体装置４１のテスト方
法では、上述のように高圧用の電源回路４２に外部から
高圧の電力を供給する場合、低圧用の電源回路４３から
内部回路４５にも低圧の電力を供給するので、内部回路
４４，４５が相互に影響する場合でも正確なテストを実
行することができる。
法では、上述のように高圧用の電源回路４２に外部から
高圧の電力を供給する場合、低圧用の電源回路４３から
内部回路４５にも低圧の電力を供給するので、内部回路
４４，４５が相互に影響する場合でも正確なテストを実
行することができる。
【００６０】ただし、上述のような状態ではテスト対象
でない低圧用の電源回路４３の低圧が外部スイッチ部７
４にも印加されるが、接続パッド７１から高圧用の内部
回路４４に印加される高電圧が、高圧用の制御スイッチ
８１を介してＭＯＳトランジスタ７８のバックゲート５
０に印加されるので、このＭＯＳトランジスタ７８は低
圧用の回路４３，４５と接続パッド７１とを良好に切断
することができる。
でない低圧用の電源回路４３の低圧が外部スイッチ部７
４にも印加されるが、接続パッド７１から高圧用の内部
回路４４に印加される高電圧が、高圧用の制御スイッチ
８１を介してＭＯＳトランジスタ７８のバックゲート５
０に印加されるので、このＭＯＳトランジスタ７８は低
圧用の回路４３，４５と接続パッド７１とを良好に切断
することができる。
【００６１】このとき、高圧用の制御スイッチ８１から
低圧用の制御スイッチ８２にも高電圧が印加されるが、
この高電圧は制御スイッチ８２のバックゲート５０にも
印加されるので、この制御スイッチ８２は自身のオフ状
態により高圧の電力が低圧用の内部回路４５に供給され
ることを良好に防止することができる。
低圧用の制御スイッチ８２にも高電圧が印加されるが、
この高電圧は制御スイッチ８２のバックゲート５０にも
印加されるので、この制御スイッチ８２は自身のオフ状
態により高圧の電力が低圧用の内部回路４５に供給され
ることを良好に防止することができる。
【００６２】そして、低圧用の内部回路４５に外部から
低圧の電力を供給する場合、図４(ｂ)に示すように、低
圧用の外部スイッチ部７４と高圧用の電源スイッチ部４
８とをオン状態に設定するとともに、低圧用の電源スイ
ッチ部４９と高圧用の外部スイッチ部７３とをオフ状態
に設定する。
低圧の電力を供給する場合、図４(ｂ)に示すように、低
圧用の外部スイッチ部７４と高圧用の電源スイッチ部４
８とをオン状態に設定するとともに、低圧用の電源スイ
ッチ部４９と高圧用の外部スイッチ部７３とをオフ状態
に設定する。
【００６３】これで接続パッド７１から低圧用の内部回
路４５に低圧の電力を供給することができ、接続パッド
７１から高圧用の内部回路４４に電力が供給されること
がない。この場合も、両方の内部回路４４，４５に電力
が供給されるので、内部回路４４，４５が相互に影響す
る場合でも正確なテストを実行することができる。
路４５に低圧の電力を供給することができ、接続パッド
７１から高圧用の内部回路４４に電力が供給されること
がない。この場合も、両方の内部回路４４，４５に電力
が供給されるので、内部回路４４，４５が相互に影響す
る場合でも正確なテストを実行することができる。
【００６４】本実施の形態の半導体装置１では、上述の
ように二系統の電源回路４２，４３と内部回路４４，４
５とをスイッチ部４８，４９，７３，７４で接続パッド
７１に接続しているので、この接続パッド７１が一個で
も二系統の電源回路４２，４３や内部回路４４，４５に
各種のテストを実行することができる。
ように二系統の電源回路４２，４３と内部回路４４，４
５とをスイッチ部４８，４９，７３，７４で接続パッド
７１に接続しているので、この接続パッド７１が一個で
も二系統の電源回路４２，４３や内部回路４４，４５に
各種のテストを実行することができる。
【００６５】つまり、本実施の形態の半導体装置１で
は、電源回路４２，４３や内部回路４４，４５の系統が
多数でも、装置外部に突出した端子などとなるテスト用
の接続パッド７１が一個で良いので、装置全体の外形や
実装面積を小型化することができる。
は、電源回路４２，４３や内部回路４４，４５の系統が
多数でも、装置外部に突出した端子などとなるテスト用
の接続パッド７１が一個で良いので、装置全体の外形や
実装面積を小型化することができる。
【００６６】しかも、本実施の形態の半導体装置１のテ
スト方法では、一個の接続パッド７１を介して二系統の
内部回路４４，４５を一個ずつ検査するが、その場合で
も二系統の内部回路４４，４５の各々に電源回路４２，
４３から電力を供給するので、二系統の内部回路４４，
４５の動作が相互に影響する場合でも検査を正確に実行
することができる。
スト方法では、一個の接続パッド７１を介して二系統の
内部回路４４，４５を一個ずつ検査するが、その場合で
も二系統の内部回路４４，４５の各々に電源回路４２，
４３から電力を供給するので、二系統の内部回路４４，
４５の動作が相互に影響する場合でも検査を正確に実行
することができる。
【００６７】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態では半導体装置１の電源回路
４２，４３や内部回路４４，４５が二系統であることを
例示したが、本発明は上記形態に限定されるものではな
く、図５に例示する半導体装置９１のように、電源回路
９２〜９４や内部回路９５〜９７を三系統以上の多数と
することも可能である。その場合、電圧が最高の電源回
路９２の系統の配線４６に他の系統の外部スイッチ部１
０２，１０３が接続されていれば、多数の回路９２〜９
７を個々にテストすることができる。
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態では半導体装置１の電源回路
４２，４３や内部回路４４，４５が二系統であることを
例示したが、本発明は上記形態に限定されるものではな
く、図５に例示する半導体装置９１のように、電源回路
９２〜９４や内部回路９５〜９７を三系統以上の多数と
することも可能である。その場合、電圧が最高の電源回
路９２の系統の配線４６に他の系統の外部スイッチ部１
０２，１０３が接続されていれば、多数の回路９２〜９
７を個々にテストすることができる。
【００６８】また、上記形態では電源回路４２，４３の
出力電圧が正極で配線４６，４７を直接にスイッチング
するスイッチ素子がｐ型のＭＯＳトランジスタ５１，５
２，７５，７８で形成されていることを例示したが、図
６に例示する半導体装置１１１のように、電源回路１１
２，１１３の出力電圧を負極として配線１１４，１１５
を直接にスイッチングするスイッチング素子および制御
スイッチをｎ型のＭＯＳトランジスタ１１６〜１２１で
形成することも可能である。
出力電圧が正極で配線４６，４７を直接にスイッチング
するスイッチ素子がｐ型のＭＯＳトランジスタ５１，５
２，７５，７８で形成されていることを例示したが、図
６に例示する半導体装置１１１のように、電源回路１１
２，１１３の出力電圧を負極として配線１１４，１１５
を直接にスイッチングするスイッチング素子および制御
スイッチをｎ型のＭＯＳトランジスタ１１６〜１２１で
形成することも可能である。
【００６９】なお、同図の半導体装置１１１では、スイ
ッチングのオンオフとハイローとの関係が前述の半導体
装置４１とは反対であるが、これを同一にする必要があ
る場合には信号経路にインバータを挿入すれば良い。
ッチングのオンオフとハイローとの関係が前述の半導体
装置４１とは反対であるが、これを同一にする必要があ
る場合には信号経路にインバータを挿入すれば良い。
【００７０】
【発明の効果】本発明は以上に説明したように構成され
ているので、以下に記載するような効果を奏する。
ているので、以下に記載するような効果を奏する。
【００７１】請求項１記載の発明の半導体装置は、電圧
が相互に相違する電力を各々出力する複数の電源回路
と、複数の前記電源回路が各々出力する電力で個々に動
作する複数の内部回路と、前記電源回路と前記内部回路
とを個々に接続する配線の各々に個々に挿入された複数
の電源スイッチと、前記電源スイッチと前記内部回路と
の接点の全部に共通に接続された一個の外部電極と、前
記内部回路と前記電源スイッチとの接点と前記外部電極
とを個々に接続する配線の各々に個々に挿入された複数
の外部スイッチと、を具備していることにより、外部端
子が一個でも複数の電源回路と内部回路とを個々にテス
トすることができ、半導体装置の外形や実装面積を小型
化することができる。
が相互に相違する電力を各々出力する複数の電源回路
と、複数の前記電源回路が各々出力する電力で個々に動
作する複数の内部回路と、前記電源回路と前記内部回路
とを個々に接続する配線の各々に個々に挿入された複数
の電源スイッチと、前記電源スイッチと前記内部回路と
の接点の全部に共通に接続された一個の外部電極と、前
記内部回路と前記電源スイッチとの接点と前記外部電極
とを個々に接続する配線の各々に個々に挿入された複数
の外部スイッチと、を具備していることにより、外部端
子が一個でも複数の電源回路と内部回路とを個々にテス
トすることができ、半導体装置の外形や実装面積を小型
化することができる。
【００７２】請求項２記載の発明は、請求項１記載の半
導体装置であって、電圧が最高でない前記内部回路と前
記電源スイッチとの接点の各々と前記外部電極とを接続
する配線に挿入された少なくとも一個の低圧用の前記外
部スイッチの各々がＭＯＳトランジスタからなり、低圧
用の前記外部スイッチのＭＯＳトランジスタの各々のバ
ックゲートを電圧が最高の前記電源スイッチと前記外部
スイッチとを接続した一つの配線に個々にオンオフ自在
に接続する少なくとも一個の高圧用の制御スイッチと、
低圧用の前記外部スイッチのＭＯＳトランジスタの各々
のバックゲートを低圧用の前記電源スイッチと前記外部
スイッチとを接続した配線の各々に個々にオンオフ自在
に各々接続する少なくとも一個の低圧用の制御スイッチ
と、を更に具備していることにより、外部スイッチがＭ
ＯＳトランジスタからなるので半導体装置の集積密度を
向上させることができ、電圧が最高でない配線に挿入さ
れている外部スイッチとなるＭＯＳトランジスタのバッ
クゲートに高圧用と低圧用との制御スイッチで電圧が最
高の配線が接続されているので、ＭＯＳトランジスタか
らなる外部スイッチを個々にオンオフすることができ
る。
導体装置であって、電圧が最高でない前記内部回路と前
記電源スイッチとの接点の各々と前記外部電極とを接続
する配線に挿入された少なくとも一個の低圧用の前記外
部スイッチの各々がＭＯＳトランジスタからなり、低圧
用の前記外部スイッチのＭＯＳトランジスタの各々のバ
ックゲートを電圧が最高の前記電源スイッチと前記外部
スイッチとを接続した一つの配線に個々にオンオフ自在
に接続する少なくとも一個の高圧用の制御スイッチと、
低圧用の前記外部スイッチのＭＯＳトランジスタの各々
のバックゲートを低圧用の前記電源スイッチと前記外部
スイッチとを接続した配線の各々に個々にオンオフ自在
に各々接続する少なくとも一個の低圧用の制御スイッチ
と、を更に具備していることにより、外部スイッチがＭ
ＯＳトランジスタからなるので半導体装置の集積密度を
向上させることができ、電圧が最高でない配線に挿入さ
れている外部スイッチとなるＭＯＳトランジスタのバッ
クゲートに高圧用と低圧用との制御スイッチで電圧が最
高の配線が接続されているので、ＭＯＳトランジスタか
らなる外部スイッチを個々にオンオフすることができ
る。
【００７３】請求項３記載の発明は、請求項２記載の半
導体装置であって、高圧用の前記制御スイッチは、高圧
用の前記電源スイッチと前記外部スイッチとを接続した
配線にバックゲートが接続されたＭＯＳトランジスタか
らなり、低圧用の前記制御スイッチは、低圧用の前記外
部スイッチのＭＯＳトランジスタの各々のバックゲート
にバックゲートが接続されたＭＯＳトランジスタからな
ることにより、制御スイッチもＭＯＳトランジスタから
なるので半導体装置の集積密度を向上させることがで
き、高圧用の制御スイッチのＭＯＳトランジスタのバッ
クゲートが高圧用の配線に接続されており、低圧用の制
御スイッチのＭＯＳトランジスタのバックゲートは外部
スイッチのＭＯＳトランジスタのバックゲートに接続さ
れているので、高圧用と低圧用との制御スイッチが外部
スイッチを良好に制御することができる。
導体装置であって、高圧用の前記制御スイッチは、高圧
用の前記電源スイッチと前記外部スイッチとを接続した
配線にバックゲートが接続されたＭＯＳトランジスタか
らなり、低圧用の前記制御スイッチは、低圧用の前記外
部スイッチのＭＯＳトランジスタの各々のバックゲート
にバックゲートが接続されたＭＯＳトランジスタからな
ることにより、制御スイッチもＭＯＳトランジスタから
なるので半導体装置の集積密度を向上させることがで
き、高圧用の制御スイッチのＭＯＳトランジスタのバッ
クゲートが高圧用の配線に接続されており、低圧用の制
御スイッチのＭＯＳトランジスタのバックゲートは外部
スイッチのＭＯＳトランジスタのバックゲートに接続さ
れているので、高圧用と低圧用との制御スイッチが外部
スイッチを良好に制御することができる。
【００７４】請求項４記載の発明の半導体装置は、高圧
の電力を出力する一個の高圧用の電源回路と、該電源回
路より低圧の電力を各々出力する少なくとも一個の低圧
用の電源回路と、高圧用の前記電源回路が出力する高圧
の電力で動作する一個の高圧用の内部回路と、低圧用の
前記電源回路の各々が出力する低圧の電力で個々に動作
する少なくとも一個の低圧用の内部回路と、高圧用の前
記電源回路と前記内部回路とを接続する配線にバックゲ
ートの接続方向が相反する状態で直列に挿入された一対
のＭＯＳトランジスタからなる一個の高圧用の電源スイ
ッチと、低圧用の前記電源回路と前記内部回路とを個々
に接続する配線の各々にバックゲートの接続方向が相反
する状態で個々に直列に挿入された各々一対のＭＯＳト
ランジスタからなる少なくとも一個の低圧用の電源スイ
ッチと、前記電源スイッチと前記内部回路との接点の全
部に共通に接続された一個の外部電極と、高圧用の前記
内部回路と前記電源スイッチとの接点と前記外部電極と
を接続する配線にバックゲートの接続位置が前記内部回
路側として挿入されたＭＯＳトランジスタからなる一個
の高圧用の外部スイッチと、低圧用の前記内部回路と前
記電源スイッチとの接点の各々と前記外部電極とを個々
に接続する配線の各々に個々に挿入されたＭＯＳトラン
ジスタからなる少なくとも一個の低圧用の外部スイッチ
と、自身のバックゲートが接続された高圧用の前記電源
スイッチと前記外部スイッチとを接続した配線に低圧用
の前記外部スイッチのＭＯＳトランジスタの各々のバッ
クゲートを個々にオンオフ自在に接続するＭＯＳトラン
ジスタからなる少なくとも一個の高圧用の制御スイッチ
と、自身のバックゲートが接続された低圧用の前記外部
スイッチのＭＯＳトランジスタの各々のバックゲートに
低圧用の前記電源スイッチと前記外部スイッチとを接続
した配線を個々にオンオフ自在に各々接続するＭＯＳト
ランジスタからなる少なくとも一個の低圧用の制御スイ
ッチと、を具備していることにより、外部端子が一個で
も複数の電源回路と内部回路とを個々にテストすること
ができ、半導体装置の外形や実装面積を小型化すること
ができる。
の電力を出力する一個の高圧用の電源回路と、該電源回
路より低圧の電力を各々出力する少なくとも一個の低圧
用の電源回路と、高圧用の前記電源回路が出力する高圧
の電力で動作する一個の高圧用の内部回路と、低圧用の
前記電源回路の各々が出力する低圧の電力で個々に動作
する少なくとも一個の低圧用の内部回路と、高圧用の前
記電源回路と前記内部回路とを接続する配線にバックゲ
ートの接続方向が相反する状態で直列に挿入された一対
のＭＯＳトランジスタからなる一個の高圧用の電源スイ
ッチと、低圧用の前記電源回路と前記内部回路とを個々
に接続する配線の各々にバックゲートの接続方向が相反
する状態で個々に直列に挿入された各々一対のＭＯＳト
ランジスタからなる少なくとも一個の低圧用の電源スイ
ッチと、前記電源スイッチと前記内部回路との接点の全
部に共通に接続された一個の外部電極と、高圧用の前記
内部回路と前記電源スイッチとの接点と前記外部電極と
を接続する配線にバックゲートの接続位置が前記内部回
路側として挿入されたＭＯＳトランジスタからなる一個
の高圧用の外部スイッチと、低圧用の前記内部回路と前
記電源スイッチとの接点の各々と前記外部電極とを個々
に接続する配線の各々に個々に挿入されたＭＯＳトラン
ジスタからなる少なくとも一個の低圧用の外部スイッチ
と、自身のバックゲートが接続された高圧用の前記電源
スイッチと前記外部スイッチとを接続した配線に低圧用
の前記外部スイッチのＭＯＳトランジスタの各々のバッ
クゲートを個々にオンオフ自在に接続するＭＯＳトラン
ジスタからなる少なくとも一個の高圧用の制御スイッチ
と、自身のバックゲートが接続された低圧用の前記外部
スイッチのＭＯＳトランジスタの各々のバックゲートに
低圧用の前記電源スイッチと前記外部スイッチとを接続
した配線を個々にオンオフ自在に各々接続するＭＯＳト
ランジスタからなる少なくとも一個の低圧用の制御スイ
ッチと、を具備していることにより、外部端子が一個で
も複数の電源回路と内部回路とを個々にテストすること
ができ、半導体装置の外形や実装面積を小型化すること
ができる。
【００７５】請求項５記載の発明は、請求項２ないし４
の何れか一記載の半導体装置であって、前記電源回路の
全部が正極の電圧で電力を発生し、前記ＭＯＳトランジ
スタの全部がｐ型からなることにより、電源スイッチや
外部スイッチが正極の電力を良好にスイッチングするこ
とができる。
の何れか一記載の半導体装置であって、前記電源回路の
全部が正極の電圧で電力を発生し、前記ＭＯＳトランジ
スタの全部がｐ型からなることにより、電源スイッチや
外部スイッチが正極の電力を良好にスイッチングするこ
とができる。
【００７６】請求項６記載の発明は、請求項２ないし４
の何れか一記載の半導体装置であって、前記電源回路の
全部が負極の電圧で電力を発生し、前記ＭＯＳトランジ
スタの全部がｎ型からなることにより、電源スイッチや
外部スイッチが負極の電力を良好にスイッチングするこ
とができる。
の何れか一記載の半導体装置であって、前記電源回路の
全部が負極の電圧で電力を発生し、前記ＭＯＳトランジ
スタの全部がｎ型からなることにより、電源スイッチや
外部スイッチが負極の電力を良好にスイッチングするこ
とができる。
【００７７】請求項７記載の発明は、請求項１記載の発
明の半導体装置のテスト方法であって、複数の前記電源
回路の一個から前記内部回路に供給される電力を検出す
るときは、その前記電源回路と前記外部端子とを接続す
る前記電源スイッチと前記外部スイッチとの両方をオン
状態に設定するとともに、他の前記電源回路と前記外部
端子とを接続する前記外部スイッチの全部をオフ状態に
設定し、複数の前記内部回路の一個に外部から電力を供
給するときは、その前記内部回路と前記外部端子とを接
続する前記外部スイッチをオン状態に設定するととも
に、その前記内部回路と前記電源回路とを接続する前記
電源スイッチおよび他の前記内部回路と前記外部端子と
を接続する前記外部スイッチの全部をオフ状態に設定す
ることにより、半導体装置の外部端子が一個でも複数の
電源回路や内部回路を個々にテストすることができる。
明の半導体装置のテスト方法であって、複数の前記電源
回路の一個から前記内部回路に供給される電力を検出す
るときは、その前記電源回路と前記外部端子とを接続す
る前記電源スイッチと前記外部スイッチとの両方をオン
状態に設定するとともに、他の前記電源回路と前記外部
端子とを接続する前記外部スイッチの全部をオフ状態に
設定し、複数の前記内部回路の一個に外部から電力を供
給するときは、その前記内部回路と前記外部端子とを接
続する前記外部スイッチをオン状態に設定するととも
に、その前記内部回路と前記電源回路とを接続する前記
電源スイッチおよび他の前記内部回路と前記外部端子と
を接続する前記外部スイッチの全部をオフ状態に設定す
ることにより、半導体装置の外部端子が一個でも複数の
電源回路や内部回路を個々にテストすることができる。
【００７８】請求項８記載の発明は、請求項４記載の発
明の半導体装置のテスト方法であって、高圧用の前記電
源回路から前記内部回路に供給される電力を検出すると
きは、高圧用の前記電源スイッチと前記外部スイッチと
の両方をオン状態に設定するとともに、低圧用の前記外
部スイッチをオフ状態に各々設定し、低圧用の前記電源
回路の一個から前記内部回路に供給される電力を検出す
るときは、その前記電源回路に接続されている前記電源
スイッチと前記外部スイッチとの両方と高圧用の前記電
源スイッチとをオン状態に設定するとともに、他の低圧
用と高圧用との前記外部スイッチの全部をオフ状態に設
定し、高圧用の前記内部回路に外部から電圧を印加する
ときは、高圧用の前記外部スイッチをオン状態に設定す
るとともに、高圧用の前記電源スイッチと低圧用の前記
外部スイッチの全部とをオフ状態に設定し、低圧用の前
記内部回路の一個に外部から電圧を印加するときは、そ
の前記内部回路と前記外部端子とを接続する前記外部ス
イッチと高圧用の前記電源スイッチとをオン状態に設定
するとともに、その前記内部回路と前記電源回路とを接
続する前記電源スイッチと他の前記外部スイッチの全部
とをオフ状態に設定することにより、半導体装置の外部
端子が一個でも複数の電源回路や内部回路を個々にテス
トすることができ、一個の内部回路をテストする場合で
も他の内部回路に電源回路から電力を供給できるので、
複数の内部回路の動作が相互に影響する場合でも、個々
のテストを正確に実行することができる。
明の半導体装置のテスト方法であって、高圧用の前記電
源回路から前記内部回路に供給される電力を検出すると
きは、高圧用の前記電源スイッチと前記外部スイッチと
の両方をオン状態に設定するとともに、低圧用の前記外
部スイッチをオフ状態に各々設定し、低圧用の前記電源
回路の一個から前記内部回路に供給される電力を検出す
るときは、その前記電源回路に接続されている前記電源
スイッチと前記外部スイッチとの両方と高圧用の前記電
源スイッチとをオン状態に設定するとともに、他の低圧
用と高圧用との前記外部スイッチの全部をオフ状態に設
定し、高圧用の前記内部回路に外部から電圧を印加する
ときは、高圧用の前記外部スイッチをオン状態に設定す
るとともに、高圧用の前記電源スイッチと低圧用の前記
外部スイッチの全部とをオフ状態に設定し、低圧用の前
記内部回路の一個に外部から電圧を印加するときは、そ
の前記内部回路と前記外部端子とを接続する前記外部ス
イッチと高圧用の前記電源スイッチとをオン状態に設定
するとともに、その前記内部回路と前記電源回路とを接
続する前記電源スイッチと他の前記外部スイッチの全部
とをオフ状態に設定することにより、半導体装置の外部
端子が一個でも複数の電源回路や内部回路を個々にテス
トすることができ、一個の内部回路をテストする場合で
も他の内部回路に電源回路から電力を供給できるので、
複数の内部回路の動作が相互に影響する場合でも、個々
のテストを正確に実行することができる。
【図１】本発明の実施の一形態の半導体装置の内部構造
を示す回路図である。
を示す回路図である。
【図２】半導体装置の通常状態での各スイッチのオンオ
フ状態を示すブロック図である。
フ状態を示すブロック図である。
【図３】半導体装置の電源回路から内部回路に電力を供
給するテストでの各スイッチのオンオフ状態を示すブロ
ック図である。
給するテストでの各スイッチのオンオフ状態を示すブロ
ック図である。
【図４】半導体装置の内部回路に外部から電力を供給す
るテストでの各スイッチのオンオフ状態を示すブロック
図である。
るテストでの各スイッチのオンオフ状態を示すブロック
図である。
【図５】一の変形例の半導体装置の内部構造を示す回路
図である。
図である。
【図６】他の変形例の半導体装置の内部構造を示す回路
図である。
図である。
【図７】一従来例の半導体装置の内部構造を示す回路図
である。
である。
【図８】半導体装置の通常状態での各スイッチのオンオ
フ状態を示すブロック図である。
フ状態を示すブロック図である。
【図９】半導体装置の各種のテストでの各スイッチのオ
ンオフ状態を示すブロック図である。
ンオフ状態を示すブロック図である。
４１，９１，１１１ 半導体装置 ４２，４３，９２〜９４，１１２，１１３ 電源回路 ４４，４５，９５〜９７ 内部回路 ４６，４７，１１４，１１５ 配線 ５０ バックゲート ５１，５２，９８〜１００，１１６，１１７ 電源ス
イッチであるＭＯＳトランジスタ ７５，７８，１０１〜１０３，１１８，１１９ 外部
スイッチであるＭＯＳトランジスタ ８１，１２０ ＭＯＳトランジスタからなる高圧用の
制御スイッチ ８２，１２１ ＭＯＳトランジスタからなる低圧用の
制御スイッチ
イッチであるＭＯＳトランジスタ ７５，７８，１０１〜１０３，１１８，１１９ 外部
スイッチであるＭＯＳトランジスタ ８１，１２０ ＭＯＳトランジスタからなる高圧用の
制御スイッチ ８２，１２１ ＭＯＳトランジスタからなる低圧用の
制御スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 一明 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 奥 悟 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平２−177100（ＪＰ，Ａ) 特開 平７−153300（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 29/00 G01R 31/28 G11C 16/06
Claims (8)
- 【請求項１】 電圧が相互に相違する電力を各々出力す
る複数の電源回路と、 複数の前記電源回路が各々出力する電力で個々に動作す
る複数の内部回路と、 前記電源回路と前記内部回路とを個々に接続する配線の
各々に個々に挿入された複数の電源スイッチと、 前記電源スイッチと前記内部回路との接点の全部に共通
に接続された一個の外部電極と、 前記内部回路と前記電源スイッチとの接点と前記外部電
極とを個々に接続する配線の各々に個々に挿入された複
数の外部スイッチと、を具備している半導体装置。 - 【請求項２】 電圧が最高でない前記内部回路と前記電
源スイッチとの接点の各々と前記外部電極とを接続する
配線に挿入された少なくとも一個の低圧用の前記外部ス
イッチの各々がＭＯＳ(Ｍetal Ｏxide Ｓemiconducto
r)トランジスタからなり、 低圧用の前記外部スイッチのＭＯＳトランジスタの各々
のバックゲートを電圧が最高の前記電源スイッチと前記
外部スイッチとを接続した一つの配線に個々にオンオフ
自在に接続する少なくとも一個の高圧用の制御スイッチ
と、 低圧用の前記外部スイッチのＭＯＳトランジスタの各々
のバックゲートを低圧用の前記電源スイッチと前記外部
スイッチとを接続した配線の各々に個々にオンオフ自在
に各々接続する少なくとも一個の低圧用の制御スイッチ
と、を更に具備している請求項１記載の半導体装置。 - 【請求項３】 高圧用の前記制御スイッチは、高圧用の
前記電源スイッチと前記外部スイッチとを接続した配線
にバックゲートが接続されたＭＯＳトランジスタからな
り、 低圧用の前記制御スイッチは、低圧用の前記外部スイッ
チのＭＯＳトランジスタの各々のバックゲートにバック
ゲートが接続されたＭＯＳトランジスタからなる請求項
２記載の半導体装置。 - 【請求項４】 高圧の電力を出力する一個の高圧用の電
源回路と、 該電源回路より低圧の電力を各々出力する少なくとも一
個の低圧用の電源回路と、 高圧用の前記電源回路が出力する高圧の電力で動作する
一個の高圧用の内部回路と、 低圧用の前記電源回路の各々が出力する低圧の電力で個
々に動作する少なくとも一個の低圧用の内部回路と、 高圧用の前記電源回路と前記内部回路とを接続する配線
にバックゲートの接続方向が相反する状態で直列に挿入
された一対のＭＯＳトランジスタからなる一個の高圧用
の電源スイッチと、 低圧用の前記電源回路と前記内部回路とを個々に接続す
る配線の各々にバックゲートの接続方向が相反する状態
で個々に直列に挿入された各々一対のＭＯＳトランジス
タからなる少なくとも一個の低圧用の電源スイッチと、 前記電源スイッチと前記内部回路との接点の全部に共通
に接続された一個の外部電極と、 高圧用の前記内部回路と前記電源スイッチとの接点と前
記外部電極とを接続する配線にバックゲートの接続位置
が前記内部回路側として挿入されたＭＯＳトランジスタ
からなる一個の高圧用の外部スイッチと、 低圧用の前記内部回路と前記電源スイッチとの接点の各
々と前記外部電極とを個々に接続する配線の各々に個々
に挿入されたＭＯＳトランジスタからなる少なくとも一
個の低圧用の外部スイッチと、 自身のバックゲートが接続された高圧用の前記電源スイ
ッチと前記外部スイッチとを接続した配線に低圧用の前
記外部スイッチのＭＯＳトランジスタの各々のバックゲ
ートを個々にオンオフ自在に接続するＭＯＳトランジス
タからなる少なくとも一個の高圧用の制御スイッチと、 自身のバックゲートが接続された低圧用の前記外部スイ
ッチのＭＯＳトランジスタの各々のバックゲートに低圧
用の前記電源スイッチと前記外部スイッチとを接続した
配線を個々にオンオフ自在に各々接続するＭＯＳトラン
ジスタからなる少なくとも一個の低圧用の制御スイッチ
と、を具備している半導体装置。 - 【請求項５】 前記電源回路の全部が正極の電圧で電力
を発生し、 前記ＭＯＳトランジスタの全部がｐ型からなる請求項２
ないし４の何れか一記載の半導体装置。 - 【請求項６】 前記電源回路の全部が負極の電圧で電力
を発生し、 前記ＭＯＳトランジスタの全部がｎ型からなる請求項２
ないし４の何れか一記載の半導体装置。 - 【請求項７】 請求項１記載の発明の半導体装置のテス
ト方法であって、 複数の前記電源回路の一個から前記内部回路に供給され
る電力を検出するときは、その前記電源回路と前記外部
端子とを接続する前記電源スイッチと前記外部スイッチ
との両方をオン状態に設定するとともに、他の前記電源
回路と前記外部端子とを接続する前記外部スイッチの全
部をオフ状態に設定し、 複数の前記内部回路の一個に外部から電力を供給すると
きは、その前記内部回路と前記外部端子とを接続する前
記外部スイッチをオン状態に設定するとともに、その前
記内部回路と前記電源回路とを接続する前記電源スイッ
チおよび他の前記内部回路と前記外部端子とを接続する
前記外部スイッチの全部をオフ状態に設定することを特
徴とする半導体装置のテスト方法。 - 【請求項８】 請求項４記載の発明の半導体装置のテス
ト方法であって、 高圧用の前記電源回路から前記内部回路に供給される電
力を検出するときは、高圧用の前記電源スイッチと前記
外部スイッチとの両方をオン状態に設定するとともに、
低圧用の前記外部スイッチをオフ状態に各々設定し、 低圧用の前記電源回路の一個から前記内部回路に供給さ
れる電力を検出するときは、その前記電源回路に接続さ
れている前記電源スイッチと前記外部スイッチとの両方
と高圧用の前記電源スイッチとをオン状態に設定すると
ともに、他の低圧用と高圧用との前記外部スイッチの全
部をオフ状態に設定し、 高圧用の前記内部回路に外部から電圧を印加するとき
は、高圧用の前記外部スイッチをオン状態に設定すると
ともに、高圧用の前記電源スイッチと低圧用の前記外部
スイッチの全部とをオフ状態に設定し、 低圧用の前記内部回路の一個に外部から電圧を印加する
ときは、その前記内部回路と前記外部端子とを接続する
前記外部スイッチと高圧用の前記電源スイッチとをオン
状態に設定するとともに、その前記内部回路と前記電源
回路とを接続する前記電源スイッチと他の前記外部スイ
ッチの全部とをオフ状態に設定することを特徴とする半
導体装置のテスト方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23267597A JP3087839B2 (ja) | 1997-08-28 | 1997-08-28 | 半導体装置、そのテスト方法 |
| TW087113868A TW451122B (en) | 1997-08-28 | 1998-08-21 | Semiconductor device with plural power supply circuits, plural internal circuits, and single external terminal |
| US09/140,651 US5942808A (en) | 1997-08-28 | 1998-08-26 | Semiconductor device with plural power supply circuits, plural internal circuits, and single external terminal |
| KR1019980034976A KR100308232B1 (ko) | 1997-08-28 | 1998-08-27 | 복수의전원회로,복수의내부회로및하나의외부단자를구비한반도체장치 |
| EP98116221A EP0899740A3 (en) | 1997-08-28 | 1998-08-27 | Semiconductor device with plural power supply circuits, plural internal circuits, and single external terminal |
| CN98124619A CN1213143A (zh) | 1997-08-28 | 1998-08-28 | 具有多个电源电路、多个内部电路及单个外部端子的半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23267597A JP3087839B2 (ja) | 1997-08-28 | 1997-08-28 | 半導体装置、そのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1173800A JPH1173800A (ja) | 1999-03-16 |
| JP3087839B2 true JP3087839B2 (ja) | 2000-09-11 |
Family
ID=16943039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23267597A Expired - Fee Related JP3087839B2 (ja) | 1997-08-28 | 1997-08-28 | 半導体装置、そのテスト方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5942808A (ja) |
| EP (1) | EP0899740A3 (ja) |
| JP (1) | JP3087839B2 (ja) |
| KR (1) | KR100308232B1 (ja) |
| CN (1) | CN1213143A (ja) |
| TW (1) | TW451122B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4071378B2 (ja) * | 1998-11-17 | 2008-04-02 | 株式会社ルネサステクノロジ | 半導体回路装置 |
| JP2001052476A (ja) * | 1999-08-05 | 2001-02-23 | Mitsubishi Electric Corp | 半導体装置 |
| US6166961A (en) * | 1999-08-19 | 2000-12-26 | Aplus Flash Technology, Inc. | Approach to provide high external voltage for flash memory erase |
| JP2002074996A (ja) | 2000-08-25 | 2002-03-15 | Mitsubishi Electric Corp | 半導体集積回路 |
| EP1451888B1 (en) | 2001-10-11 | 2013-05-01 | DeNovo Research, LLC | Digital battery |
| JP2005302809A (ja) * | 2004-04-07 | 2005-10-27 | Toshiba Corp | 半導体装置 |
| EP2006696A1 (en) * | 2007-06-20 | 2008-12-24 | Nxp B.V. | Testable integrated circuit and test method |
| US10812138B2 (en) | 2018-08-20 | 2020-10-20 | Rambus Inc. | Pseudo-differential signaling for modified single-ended interface |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930008886B1 (ko) * | 1991-08-19 | 1993-09-16 | 삼성전자 주식회사 | 전기적으로 프로그램 할 수 있는 내부전원 발생회로 |
| KR940008286B1 (ko) * | 1991-08-19 | 1994-09-09 | 삼성전자 주식회사 | 내부전원발생회로 |
| JPH0757472A (ja) * | 1993-08-13 | 1995-03-03 | Nec Corp | 半導体集積回路装置 |
| KR100190179B1 (ko) * | 1994-06-03 | 1999-06-01 | 모리시따 요오이찌 | 신호전송방법, 신호전송회로 및 이것을 이용한 반도체집적회로 |
| JP3583482B2 (ja) * | 1994-10-04 | 2004-11-04 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| KR0120606B1 (ko) * | 1994-12-31 | 1997-10-30 | 김주용 | 반도체 기억소자의 자동모드 선택 회로 |
| US5661685A (en) * | 1995-09-25 | 1997-08-26 | Xilinx, Inc. | Programmable logic device with configurable power supply |
-
1997
- 1997-08-28 JP JP23267597A patent/JP3087839B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-21 TW TW087113868A patent/TW451122B/zh not_active IP Right Cessation
- 1998-08-26 US US09/140,651 patent/US5942808A/en not_active Expired - Fee Related
- 1998-08-27 EP EP98116221A patent/EP0899740A3/en not_active Withdrawn
- 1998-08-27 KR KR1019980034976A patent/KR100308232B1/ko not_active IP Right Cessation
- 1998-08-28 CN CN98124619A patent/CN1213143A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5942808A (en) | 1999-08-24 |
| EP0899740A2 (en) | 1999-03-03 |
| EP0899740A3 (en) | 1999-10-27 |
| TW451122B (en) | 2001-08-21 |
| CN1213143A (zh) | 1999-04-07 |
| KR100308232B1 (ko) | 2001-12-17 |
| JPH1173800A (ja) | 1999-03-16 |
| KR19990023954A (ko) | 1999-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0399240B1 (en) | Semiconductor memory device | |
| US5157291A (en) | Switching circuit for selecting an output signal from plural input signals | |
| EP0364925A1 (en) | Semiconductor integrated circuit having i/o terminals allowing independent connection test | |
| KR970029757A (ko) | 반도체장치 및 비교회로 | |
| US4855613A (en) | Wafer scale integration semiconductor device having improved chip power-supply connection arrangement | |
| JP3087839B2 (ja) | 半導体装置、そのテスト方法 | |
| KR100302529B1 (ko) | 박막반도체집적회로 | |
| US5786719A (en) | Mode setting circuit and mode setting apparatus used to select a particular semiconductor function | |
| US5786716A (en) | Signal generator for generating test mode signals | |
| US6271692B1 (en) | Semiconductor integrated circuit | |
| JP3389291B2 (ja) | 高速電流感知増幅器 | |
| KR950001128B1 (ko) | 반도체기억장치 | |
| JPH1079653A (ja) | 半導体装置 | |
| JP3180608B2 (ja) | 電源選択回路 | |
| US20010028090A1 (en) | Semiconductor circuit configuration | |
| JP3437867B2 (ja) | 半導体メモリ | |
| KR100583119B1 (ko) | 내부전압 발생장치 | |
| JP2894900B2 (ja) | 半導体装置 | |
| KR19990046939A (ko) | 반도체 메모리 장치 | |
| CN115132247A (zh) | 字线驱动电路以及动态随机存储器 | |
| KR100224663B1 (ko) | 고전압 선택회로 | |
| KR100230369B1 (ko) | 전원 선택 회로 | |
| JPH10271710A (ja) | 電源切替回路 | |
| JPH0843496A (ja) | アナログ電圧出力回路 | |
| JPH1026658A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |