JP2005302809A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005302809A JP2005302809A JP2004112910A JP2004112910A JP2005302809A JP 2005302809 A JP2005302809 A JP 2005302809A JP 2004112910 A JP2004112910 A JP 2004112910A JP 2004112910 A JP2004112910 A JP 2004112910A JP 2005302809 A JP2005302809 A JP 2005302809A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- supply voltage
- voltage
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
多数のチップを一括してプローブ接続した場合でも、リーク電流の増大を抑制して、同時にテストすることができるチップの数を増やすことを可能とする。
【解決手段】
半導体チップ2にダイソートテストを実行する場合には、通常の電源電圧パッドとは別個に設けられた電源電圧パッド5にテスタが接続される。回路部2Aにリーク電流が発生した場合、これを電圧検知回路25により検知し、リーク電流が所定値以上であることが検知されると、スイッチ制御回路26により、スイッチ23がオフとされる。
【選択図】 図3
Description
本発明の実施の形態に係る半導体チップ2は、図1に示すように、通常の電源電圧パッド3とは別に、DSテスト時にテスタが接続されるDSテスト用電源電圧パッド5を備えている。このDSテスト用電源電圧パッド5は、スイッチング回路6を介して回路群2Aに電源電圧を供給する。なお、この実施の形態では、半導体チップ2は、NAND型フラッシュメモリであるとして説明する。
スイッチング回路6は、DSテスト開始時にDSテスト用電源電圧パッド5を電気的に回路群2Aに接続させると共に、後述する所定の場合には、DSテスト用電源電圧パッド5を回路群2Aから遮断する機能を有する。
また、スイッチ22はこの抵抗21と並列に接続されていて、DSテストのDCテスト以外のテスト(ファンクションテスト及びマージンテスト)を実行する場合にオンとされる。これにより、ファンクションテスト及びマージンテストの実行時に、抵抗21を短絡する役割を有する。スイッチ22のオン、オフの切り替えは、前述のスイッチング信号TEST2のインバータ24による反転信号により行なわれる。
電圧検知回路からの検知信号FLGが変化した場合に、スイッチ23をオフに切り替える制御信号SWを出力するものである。
また、スイッチ制御回路26は、コントローラ17から、DSテストの開始を指示するスイッチング信号TEST1とスイッチング信号TEST2の入力を受けるようにされている。このスイッチング信号TEST1が”L”から”H”になると、スイッチ制御回路26は、スイッチ23をオフからオンに切り替え、DSテスト用電源電圧パッド5によるDSテストを開始することができる状態にする。
NAND回路42は、インバータ41による検知信号FLGの反転信号と、スイッチング信号TEST2との否定論理積を出力する。SR−FF回路43は、このNAND回路42の出力信号をSn端子に入力させ、パワーオン時に又はTEST2信号の立ち上がりと同期して出力されるリセット信号RSTnをRn端子に入力するように構成されている。
SR−FF回路43は、Rn端子より、リセット信号RSTnが入力されるとQn端子からの出力を”H”信号にリセットし、Sn端子から”L”信号が入力されると、Qn端子からの出力を”L”信号にセットする機能を有するラッチ回路である。また、AND回路44は、SR−FF回路43のQn端子の出力と、スイッチング信号TEST1の論理積を出力する。
DSテストが開始されると、スイッチング信号TEST1は”H”となり、これによりスイッチ制御回路26は、スイッチ23をオンにする動作を実行する。スイッチング信号TEST2は、DSテスト中のDCテストの開始前は”L”であり、これによりスイッチ22がオンに保持されている。このため抵抗21は短絡される。
なお、図7に示すように、スイッチング信号TEST1は、DSテスト実行中は常に”H”であるので、DSテスト用電源電圧パッド5に印加されるテスタからの電源電圧をそのままスイッチングTEST1として使用することもできる。
まず前者の場合について説明すると、抵抗58と59の接続ノードN4の電圧がオペアンプ50の入力端子の一方にフィードバックされることにより、この接続ノードN4の電圧が基準電圧VREFに保持される。これにより、D型NMOSトランジスタ56及び57のゲート電圧も一定に保持され、電圧VDDも一定値に保たれる。
Claims (5)
- 第1の電源電圧を印加するための第1電源電圧パッドと、
テストを実行するための第2の電源電圧を印加するための第2電源電圧パッドと、
前記第2電源電圧パッドへの前記第2の電源電圧の印加により生ずる電流を検知する電流検知手段と、
前記電流検知手段の検知出力に基づき前記第2電源電圧パッドへの前記第2の電源電圧の供給を遮断又は抑制する制御手段と
を備えたことを特徴とする半導体装置。 - 前記第2電源電圧パッドとテストの対象とされる回路部との間に接続され前記回路部に与えられる電圧を低下させるように構成された降圧回路を備え、
前記制御手段は、前記電流検知手段の検知出力に基づきこの降圧回路を制御する請求項1記載の半導体装置。 - 前記降圧回路は、ソース側に電源電圧を印加されドレイン側に前記回路部が接続されたD型MOSトランジスタを備え、
このD型MOSトランジスタのゲート電圧は、通常時にはフィードバック制御により第1の電圧に維持され、前記電流検知手段で所定の電流が検知された場合には前記制御手段により第2の電圧に変化させられる
ことを特徴とする請求項2記載の半導体装置。 - 前記制御手段は、前記電流検知手段の検知結果を記憶するラッチ回路を備え、
前記ラッチ回路は、ダイソートテストのDCテストの開始と同時に出力されるリセット信号に基づいて記憶内容をリセットすることを特徴とする請求項1記載の半導体装置。 - 前記第2電源電圧パッドとテストの対象とされる回路部との間に接続される電気抵抗と、
該電気抵抗を短絡する短絡手段と
を備え、
前記電流検知手段は、前記第2電源電圧パッドに印加される電圧を検知する第1電圧検知回路と、前記電気抵抗の下流側の電圧を検知する第2電圧検知回路とを備え、この第1電圧検知回路及び第2電圧検知回路の検知出力の差に基づき前記電流を検知するように構成された請求項1記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004112910A JP2005302809A (ja) | 2004-04-07 | 2004-04-07 | 半導体装置 |
US10/998,949 US20050229050A1 (en) | 2004-04-07 | 2004-11-30 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004112910A JP2005302809A (ja) | 2004-04-07 | 2004-04-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005302809A true JP2005302809A (ja) | 2005-10-27 |
JP2005302809A5 JP2005302809A5 (ja) | 2007-06-07 |
Family
ID=35061935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004112910A Pending JP2005302809A (ja) | 2004-04-07 | 2004-04-07 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050229050A1 (ja) |
JP (1) | JP2005302809A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158237A (ja) * | 2005-12-08 | 2007-06-21 | Elpida Memory Inc | 積層型半導体装置 |
US7636263B2 (en) | 2007-01-16 | 2009-12-22 | Panasonic Corporation | Semiconductor memory having function to determine semiconductor low current |
WO2010090334A1 (ja) * | 2009-02-09 | 2010-08-12 | 日本電気株式会社 | 電子回路、回路装置、試験システム、電子回路の制御方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7808253B2 (en) * | 2005-12-02 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Test method of microstructure body and micromachine |
JP2007172766A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 半導体リーク電流検出器とリーク電流測定方法および電圧トリミング機能付半導体リーク電流検出器とリファレンス電圧トリミング方法およびこれらの半導体集積回路 |
US8013579B2 (en) | 2007-08-02 | 2011-09-06 | Micron Technology, Inc. | Voltage trimming |
KR102567134B1 (ko) * | 2018-10-01 | 2023-08-16 | 삼성전자주식회사 | 엑스선 조사량 측정 장치, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4945445A (en) * | 1988-09-29 | 1990-07-31 | Gentron Corporation | Current sense circuit |
KR930008886B1 (ko) * | 1991-08-19 | 1993-09-16 | 삼성전자 주식회사 | 전기적으로 프로그램 할 수 있는 내부전원 발생회로 |
US6577148B1 (en) * | 1994-08-31 | 2003-06-10 | Motorola, Inc. | Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer |
US5727001A (en) * | 1996-08-14 | 1998-03-10 | Micron Technology, Inc. | Circuit and method for testing an integrated circuit |
US5929650A (en) * | 1997-02-04 | 1999-07-27 | Motorola, Inc. | Method and apparatus for performing operative testing on an integrated circuit |
JP3489958B2 (ja) * | 1997-03-19 | 2004-01-26 | 富士通株式会社 | 不揮発性半導体記憶装置 |
JP3087839B2 (ja) * | 1997-08-28 | 2000-09-11 | 日本電気株式会社 | 半導体装置、そのテスト方法 |
US5918107A (en) * | 1998-04-13 | 1999-06-29 | Micron Technology, Inc. | Method and system for fabricating and testing assemblies containing wire bonded semiconductor dice |
JP2000074986A (ja) * | 1998-08-31 | 2000-03-14 | Ando Electric Co Ltd | デバイス試験装置 |
JP4071378B2 (ja) * | 1998-11-17 | 2008-04-02 | 株式会社ルネサステクノロジ | 半導体回路装置 |
US6348806B1 (en) * | 1999-03-18 | 2002-02-19 | Motorola, Inc. | Method and apparatus for measuring gate leakage current in an integrated circuit |
US6249126B1 (en) * | 1999-06-23 | 2001-06-19 | Tsun Huang Lin | Capacity detecting circuit for a battery |
KR100343283B1 (ko) * | 1999-07-02 | 2002-07-15 | 윤종용 | 반도체 장치의 테스트 전원 공급 회로 |
JP2001083217A (ja) * | 1999-09-16 | 2001-03-30 | Oki Micro Design Co Ltd | 集積回路 |
JP2002074996A (ja) * | 2000-08-25 | 2002-03-15 | Mitsubishi Electric Corp | 半導体集積回路 |
-
2004
- 2004-04-07 JP JP2004112910A patent/JP2005302809A/ja active Pending
- 2004-11-30 US US10/998,949 patent/US20050229050A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158237A (ja) * | 2005-12-08 | 2007-06-21 | Elpida Memory Inc | 積層型半導体装置 |
JP4708176B2 (ja) * | 2005-12-08 | 2011-06-22 | エルピーダメモリ株式会社 | 半導体装置 |
US7636263B2 (en) | 2007-01-16 | 2009-12-22 | Panasonic Corporation | Semiconductor memory having function to determine semiconductor low current |
WO2010090334A1 (ja) * | 2009-02-09 | 2010-08-12 | 日本電気株式会社 | 電子回路、回路装置、試験システム、電子回路の制御方法 |
JP5440512B2 (ja) * | 2009-02-09 | 2014-03-12 | 日本電気株式会社 | 電子回路、回路装置、試験システム、電子回路の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050229050A1 (en) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6182257B1 (en) | BIST memory test system | |
JP4413406B2 (ja) | 不揮発性半導体メモリ及びそのテスト方法 | |
JP3866627B2 (ja) | 不揮発性半導体メモリ | |
JP4191355B2 (ja) | 半導体集積回路装置 | |
KR19980026248A (ko) | 자동 결함 블럭 맵핑 기능을 갖는 반도체 메모리 장치 | |
US10923209B2 (en) | Semiconductor memory device | |
JP4088143B2 (ja) | 不揮発性半導体記憶装置及び行線短絡不良検出方法 | |
JP4322809B2 (ja) | Mramの弱ビットを特定する方法及び回路 | |
KR20020061113A (ko) | 반도체 장치 | |
JP5486948B2 (ja) | 不良検出回路を有する不揮発性半導体記憶装置及び不揮発性半導体記憶装置の不良検出方法 | |
JP2005302809A (ja) | 半導体装置 | |
JP3166281B2 (ja) | 半導体集積回路及びその製造方法 | |
JP4425301B2 (ja) | 半導体検査装置及び半導体検査方法 | |
JP2008004264A (ja) | 不揮発性半導体メモリ及び不揮発性半導体メモリにおける不良カラムの検出及び置き換え方法 | |
US7697356B2 (en) | Method of testing semiconductor apparatus | |
US7512022B2 (en) | Non-volatile memory structure | |
US7760566B2 (en) | Semiconductor memory device for preventing supply of excess specific stress item and test method thereof | |
JP7320385B2 (ja) | 半導体装置およびメモリのテスト方法 | |
JP4927164B2 (ja) | 半導体装置 | |
US20070019480A1 (en) | Test circuitry and testing methods | |
US20140177364A1 (en) | One-time programmable memory and test method thereof | |
TWI700700B (zh) | 半導體記憶裝置 | |
TWI418813B (zh) | 記憶體陣列之局部位元線缺陷之檢測方法 | |
JP2008287845A (ja) | 半導体集積回路装置 | |
JP2009004005A (ja) | 不揮発性半導体記憶装置及びそのテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090903 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100112 |