TWI418813B - 記憶體陣列之局部位元線缺陷之檢測方法 - Google Patents

Description

記憶體陣列之局部位元線缺陷之檢測方法

本發明之實施例是有關於一種半導體裝置之製造，且特別是有關於一種檢測半導體裝置之製造缺陷的方法，製造缺陷例如是於記憶體陣列之半導體裝置中的局部位元線(local bit-line)之缺陷。

自電腦出現以來，電子裝置的製造上即穩定地朝向尺寸縮小以及功能增強的趨勢邁進，電子裝置例如計算機裝置、通訊裝置及記憶體裝置。當維持或者提升電子裝置的功能時，為了要減少這些電子裝置的尺寸，於電子裝置內的元件之尺寸亦必須縮小。由於電子裝置內的許多元件係由半導體材料所製成，在某些情況下，必須藉由半導體晶圓的結構來提供此些半導體材料。半導體晶圓可以用來製造積體電路(Integrated Circuits,ICs)，積體電路具有理想的性能以及尺寸特性而可以作為特定的元件。

由於現代的積體電路之製程可以做到極小的尺度，因此，任何積體電路上的缺陷都將對元件的性能有很大的影響。若缺陷的性質或尺寸足夠損害半導體電路或降低此些電路的操作特性，將使得其所對應之半導體裝置的性能降低。在製造過程中之數個步驟中的任何一個步驟，皆有可能產生缺陷，這些缺陷可能造成短路、斷路或其他使得半導體裝置無法正常操作之異常。缺陷所造成的影響通常與缺陷的性質(例如是缺陷的尺寸或位置)有直接的關係。一般來說，必須在將這些元件供應給消費者之前辨識出這些缺陷，以便移除或修復具有缺陷的元件。

目前已發展出許多檢測缺陷的步驟及方法，試圖在各種不同的製程階段中找到缺陷。然而，現今所使用之檢測方法常被認為過於複雜且/或耗費成本。因此，提供一個改良的檢測方法是必要的。

本發明之實施例提供一種檢測方法，用於檢測半導體裝置內的製造缺陷，其中，製造缺陷例如是局部位元線之缺陷，半導體裝置例如是記憶體陣列。檢測方法可以包括利用一檢測電路可以應用於記憶體陣列，以選擇性地提供一較高之電壓，此較高之電壓高於一般的讀取電壓，使得一特定大小之缺陷上可偵測之漏電流被誘導產生。因此，可以相對快速且節省成本地偵測到製造缺陷。

根據本發明之一實施例，提出一種於記憶體陣列檢測缺陷的方法。此方法可以包括，利用檢測電路以提供一選擇電壓，以選擇電壓作為記憶體陣列之位元線上的汲極偏壓。其中記憶體陣列係設置以利用一第一電壓作為汲極偏壓以進行讀取操作，且選擇電壓高於第一電壓。判斷是否偵測到一漏電流響應於選擇電壓作為汲極偏壓，此漏電流的存在表示記憶體陣列之位元線與記憶體陣列之另一元件之間有製造缺陷。

在本發明之另一實施例中，提供一檢測裝置，用以檢測一記憶體陣列之缺陷。檢測裝置可以包括半導體裝置及檢測電路。半導體裝置可以包括一記憶體陣列，記憶體陣列係設置以利用一第一電壓作為汲極偏壓以進行讀取操作。檢測電路可以設置以連接至記憶體陣列，檢測電路提供一選擇電壓作為記憶體裝置之位元線上的汲極偏壓。選擇電壓可以高於第一電壓。檢測電路可以判斷是否偵測到漏電流的存在，漏電流響應於選擇電壓作為汲極偏壓，且此漏電流表示記憶體陣列之位元線與記憶體陣列之另一元件之間有製造缺陷。

可以理解到前面的概述與之後的詳細說明，僅為本發明之實施例的說明，而並非用以限定本發明的範圍。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

本發明之一些實施例將配合附圖，作較詳細之說明於下，其中，將只就部分之實施例作說明，而不會就全部的實施例作說明。實際上，本發明之各個實施例可能以不同的形式實現，因此，不應將於此所述之實施例用以限制本發明。相反地，提供此些實施例，係用以滿足所適用之法定要求。

如前述，許多記憶體裝置(例如是反或(NOR)及反且(NAND)快閃記憶體)，具有空間上緊密地設置之元件。舉例來說，許多記憶體裝置可容忍金屬相關製程中，位元線之間彼此緊密地設置。此些裝置也可以應用相對較高的電壓操作於記憶胞。任何位於快閃記憶體陣列之位元線內的製程缺陷，都可能造成記憶體裝置不符合產品說明書的內容。因此，記憶體裝置之製造商通常會透過高電壓(High Voltage，HV)途徑之寫入(或編程)驅動器，提供高電壓至一組位元線(例如是第偶數條之位元線)，以及提供一較低的電壓至另一組位元線(例如是第奇數條之位元線)，以檢測可能潛在的缺陷。然而，如前面所敘述，此種檢測方法通常需要較複雜的位元線(或行(column))解碼器、邏輯控制電路、外部檢測資源，及/或多個預先週期檢測軟體(pre-cycle test applications)，以偵測缺陷。因此，此種檢測方式可能會相當昂貴。

在本發明之某些實施例中，可以使用一種方式判斷半導體元件內的製造缺陷，半導體元件例如是記憶體陣列，製造缺陷例如是局部位元線缺陷，此種方式可以避免前面所敘述的缺點。舉例來說，本發明之某些實施例可以提供一較高電位之汲極(位元線)偏壓，此較高電位之偏壓係相對於生產流程中之正常讀取操作而言。透過感測放大器電路(sense amplifier circuitry)，較高電位之汲極偏壓可以判斷不同的位元線之間是否存在有漏電流路徑。因此，舉例來說，可以檢測出位元線與位元線間的缺陷，因而可降低甚至排除製程初期的失敗率。本發明之一些實施例，亦可以檢測到不同位元線之間潛在的金屬相關之缺陷，因而，製造商可以在出貨前或是在包含較少電路的時候，即丟棄或修復有缺陷的裝置。因此，本發明之一些實施例相較於傳統之預先週期檢測，實際上可以提供有效且更有效率的檢測方法。

第1圖繪示NOR型快閃記憶體裝置之一實施例之方塊圖。第2圖繪示當執行正常用戶功能時，可以應用於如第1圖所示之裝置之操作條件的圖表。第3圖繪示如第1圖之NOR型快閃記憶體裝置之記憶體陣列之一實施例的示意圖。請參考第1-3圖提供之一記憶體陣列10。在一些實施例中，記憶體陣列10可以包括一NOR型快閃記憶體裝置或NAND型快閃記憶體裝置，且可以包括複數個記憶胞(memory cell)12以行(column)及列(row)的排列方式設置於其中。以列排成之記憶胞延伸於X軸的方向，且可以連接至複數個彼此間隔且平行排列之導線，以形成字線(例如是字線n、字線n+1、字線n+2、字線n+3等)。以行排成之記憶胞延伸於Y軸的方向，且亦可以連接至複數個彼此間隔且平行排列之導線以形成位元線(例如是位元線n、位元線n+1、位元線n+2、位元線n+3等)。藉由彼此相連接之字線及位元線，可以讀取記憶胞之資料或寫入資料至特定的記憶胞，亦可以將記憶胞內所欲去除的資料抹除。

在一實施例中，記憶體陣列10亦可以包括源極線16以及井(地)18。記憶體陣列10可以與字線解碼器20聯繫，字線解碼器20可以執行字線之選擇。記憶體陣列10亦可以聯繫位元線解碼器22(例如是透過傳遞閘極24(pass gates))以選擇位元線。在一實施例中，可以提供一輸入/輸出緩衝器30(I/O buffer)聯繫記憶體陣列10，以接收感測放大器32之偵測資料的指標，且透過一程式資料鎖存器36(PGM data latch)以及程式資料高壓驅動器34(PGM data HV driver)，提供一程式資料至記憶體陣列10。可以利用程式資料鎖存器36及程式資料高壓驅動器34作為寫入驅動器38的某個部分。亦可以提供控制電路40，以對於用戶功能作一般的控制。關於此點，舉例來說，控制電路40可以設置以提供條件來誘導某些用戶功能(例如是編程、抹除，及/或讀取操作)。

在一實施例中，可以在正常的用戶操作下，施加各種不同之控制電壓至記憶體陣列10以執行各種功能，此些功能例如是編程(或寫入)功能、抹除功能、讀取功能或其他可能的功能。第2圖繪示一圖表，記載各種不同用戶功能的條件，可以藉由控制閘(或字線)、汲極(或位元線)、記憶體陣列10之井18，以及源極線16，來維持用戶功能的條件。在一實施例中，可以維持讀取操作時之汲極偏壓接近1伏特(V)，以避免讀取記憶胞時，因為軟性熱電子編程(soft hot electron programming)造成低臨界電壓記憶胞(LVt cells)的讀取干擾。換句話說，可以設定正常讀取時之汲極偏壓，以保持低臨界電壓記憶胞不會經歷很大的電位位移。

第4圖繪示如第1圖之記憶胞陣列10的一些結構元件之較詳細的示意圖，其中，透過傳遞閘極24，記憶體陣列10之位元線可以選擇性地電性連接至寫入驅動器38或感測放大器32。因此，舉例來說，透過寫入驅動器38提供之高電壓，可以在編程操作時，選擇性地調整快閃記憶胞之位元線上的汲極偏壓，或者在讀取操作時，透過感測放大器32提供接近為1V之偏壓，以讀取記憶體陣列10所存取之內容。

第5圖係繪示可能存在於記憶體陣列中，位元線之間的製造缺陷之一實施例的示意圖。如第5圖所示，可以沿著位元線(例如是BLn及BLm)提供字線(例如是WLx及WLy)，以作為記憶體陣列10的一部分。位於位元線之間的製造缺陷50可以用位於位元線(BLn及BLm)之間的流動路徑(以箭頭符號52表示)之圖式表示。本發明之實施例可以應用至不同於前述之關於圖式第1-4圖所描述的檢測方法。

第6圖繪示根據本發明一實施例之記憶體陣列10，應用於包括檢測電路100之檢測方法的方塊圖。記憶體陣列10及其他相關元件，可以具有相似於前述關於第1圖所說明之記憶體陣列及其他相關元件的形式及功能。因此，第6圖中對應至第1圖之元件，將以相同之元件編號命名，且於此將省略此些相同元件的詳細說明。然而，檢測電路的納入，使得讀取操作時得應用一汲極偏壓，此汲極偏壓高於第1-4圖所示之實施例中的汲極偏壓。第7圖係繪示一類似於第2圖之圖表，除第7圖增加了檢測功能之說明，並繪示其所對應之相關條件的圖表。因此，第7圖繪示操作條件的圖表，當執行正常用戶功能時，及/或根據本發明之實施例執行缺陷檢測時，此些操作條件係應用於第6圖之裝置的操作條件。

如第7圖所示，除施加較高之汲極電壓(例如是大於1V)至記憶胞10之位元線或汲極，其他條件係相似於用在記憶胞之讀取時的條件。第8圖係繪示如何在檢測操作時，施加一較高電位之汲極偏壓。檢測操作相似於讀取操作，差別在讀取操作係使用1V之偏壓，檢測操作係使用大於1V之偏壓。在此情況中，檢測電路100可以包括一外部電壓源110，外部電壓源110可以透過接墊(PAD)至節點VB，以連接至記憶體陣列10。在此實施例中，外部電壓源110可以於檢測條件下，提供一接近3V之電壓至節點VB。一內部電壓源120亦可以提供接近2V之電壓至節點VA。根據節點CA以及節點CB各別的值，可以選擇性地提供節點VA之電壓或節點VB之電壓以作為記憶體陣列10之汲極側(或位元線)偏壓。根據檢測電路100的操作，節點CA以及節點CB可以設定為高電位或低電位。在正常操作下，可以維持節點CA為低電位且節點CB為高電位，以傳遞節點VA之電壓且有效地防止節點VB之電壓的傳遞。這樣的設置可以如前面所述，提供接近1V之汲極偏壓進行讀取操作。

在執行檢測的情況下，節點CA可以為高電位且節點CB係維持為低電位，傳遞節點VB之電壓以提供記憶體陣列10之汲極側的偏壓。在此設置之情況下，可以施加大於1V之電壓以作為汲極偏壓。第9圖繪示於正常及檢測條件下，施加電壓於第8圖之裝置的各個位置的電位關係圖表。如第9圖所繪示，在正常情況下，節點VB之電壓值會被阻斷而不會被傳遞，故此時節點VB之電壓值並不重要。相似地，在檢測情況下，節點VA之電壓值會被阻斷而不會被傳遞，此時節點VA之電壓值並不重要。

請再次參照前述第5圖中，與第8圖及第9圖之相關說明，考慮當設定為正常條件之情況下，對特定的位元線(例如是第5圖之BLm)而言，汲極偏壓係設定為接近1V，其他位元線(例如是BLn)則設定為0V或者接地，且字線(例如是WLx及WLy)亦接地。在此情況下，若有缺陷的存在，通過漏電流路徑52之電流，在流經140K歐姆(ohms)之製造缺陷50時為接近7毫安培(micro amps)。同時，以相同的製造缺陷而言，若設定汲極偏壓值為大於1V，例如是2V的情況下，通過漏電流路徑52之電流為接近14毫安培。因此，舉例來說，在此檢測條件下，可以判斷是否有通過漏電流路徑52之可偵測的漏電流，且此漏電流值接近臨界值。在一實施例中，臨界值接近10毫安培(亦即，判斷電流為10毫安培)。因此，於前述之實施例中，使用1V之汲極偏壓將無法檢測出缺陷，但如果檢測條件設定為大於1V(例如為2V)之汲極偏壓，將可以偵測出超過臨界值之漏電流，以及位於相鄰的位元線之間的缺陷。

第10圖係繪示根據本發明一實施例之檢測製造缺陷之另一例的示意圖。根據第10圖所示之實施，記憶胞A可以為高臨界電壓記憶胞(HVt cell)，例如是具有大約為8V之臨界電壓值，且記憶胞B可以為低臨界電壓記憶胞(LVt cell)，例如是具有大約為4V之臨界電壓值。在正常讀取操作下，可以設定BLm為接近1V，或在檢測操作下，可以設定BLm為大於1V(例如為2V)。當BLn為浮動且WLx接地時，可以設定WLy的電壓介於高臨界電壓記憶胞以及低臨界電壓記憶胞之間(例如是5.8V)。利用10毫安培之判斷電流，讀取記憶胞A上的電流相對於判斷電流的值。第11圖係繪示對不同的位元線電壓值(例如是2V相對於1V)而言，所偵測到的位元電流(cell current)相對於字線電壓值的曲線圖。當讀取之記憶胞A為高電位時，若有製造缺陷及漏電流路徑的存在，且記憶胞A為高臨界電壓記憶胞，記憶胞B為低臨界電壓記憶胞，則可以偵測到漏電流及記憶胞A的電流，且可以檢測出缺陷的存在。如第11圖所示，在此實施例中，10毫安培之判斷電流值可能會落在接近於量測到的位元電流之間。因而，以此實施例而言，使用2V的位元線電壓為例，使用大於1V之2V的位元線電壓的檢測條件，可以提供相對容易之漏電流的辨識，藉由漏電流的量測以檢測出製造缺陷的存在。

如前面的實施例所述，本發明之一些實施例可以用來偵測記憶體陣列中的製造缺陷。然而，必須瞭解的是，前面所述之步驟，對於偵測許多不同形式的缺陷都非常有用。舉例來說，當製造缺陷造成了對應的漏電流，或其他相似的情形時，可以應用一些實施例來有效地偵測位元線至井的漏電流、位元線至源極線的漏電流、整體位元線至整體位元線的漏電流、整體位元線至源極線的漏電流，及位元線至字線的漏電流。本發明之實施例可以應用於各種不同的製造品，藉由選擇適當程度之較高電位的電壓施加，以產生較正常操作時更大的電壓差，藉以偵測汲極漏電流，以提高漏電流可以被偵測到的程度。此外，雖然前面提到一外部電源，然而在某些實施例中，亦可以利用一內部電源，選擇性地施加一汲極偏壓，此汲極偏壓高於讀取操作時所使用之汲極偏壓。

本發明之實施例可藉由讀取個別區域(或區塊)之一字線，以偵測對應至此區域之範圍內之整體位元線至位元線的錯誤及缺陷，以提供缺陷的檢測。因此，可以減少檢測所需的時間。本發明之實施例介紹了一種方法，當讀取記憶胞的時候，利用一可調整的較高電位之偏壓(例如是透過檢測電路100之可選擇的操作)，將理想的偏壓而不是讀取記憶胞時所施加的電壓，施加至汲極(或位元線)。藉由選擇性地施加較高電位之汲極偏壓，可以在有漏電流路徑存在的情況下，於製造缺陷處引起較大的電位差。因此，提供一較大且較容易偵測之漏電流，以提升記憶體陣列中製造缺陷的偵測能力。其中，記憶體陣列例如是NOR型快閃記憶體以及NAND型快閃記憶體。因而可以在低檢測成本的條件下，即減少初期的不良率。

第12圖係繪示根據本發明一實施例中，檢測記憶體陣列之製造缺陷的檢測態樣之實施方式的相關操作流程圖。必須瞭解到，流程圖中的各個方塊圖，以及流程圖中方塊圖的結合，可以藉由各種不同的機制來實施，例如是獨自或在韌體及/或軟體的指導的情況下，透過操作員或硬體來控制，其中，韌體及/或軟體係包括一個或多個電腦程式指令。舉例來說，於此所述之一個或多個程序可以由電腦程式之指令來實現。在此情況下，實現前述之程序的電腦程式指令可以儲存於記憶體中並藉由處理器來執行。必須瞭解到，這些電腦程式指令皆可以輸入於電腦或其他可編程的裝置(例如是硬體)中，使得執行於電腦或其他可編程的裝置之指令，可以作為執行流程方塊圖中所載之功能的手段。這些電腦程式指令亦可以儲存於電腦可讀取之電子儲存記憶體中，因而可以用特定的方式以指導電腦或其他可編程之裝置運作，使得儲存於電腦可讀取之電子儲存記憶體中之指令產生一製造品，製造品包括指令手段，用以實施流程圖中所載之功能。這些電腦程式指令亦可以輸入於電腦或其他可編程的裝置，使得電腦或其他可編程的裝置執行一系列的操作，產生一電腦執行步驟，使得執行於電腦或其他可編程裝置之指令，可以操作實施流程圖中所載之功能。

因此，方塊流程圖可支持執行所載功能之手段的結合、執行所載功能之操作的結合，以及執行所載功能之程式指令手段。可以瞭解的是，流程圖中的一個或多個方塊以及流程圖中方塊的結合，可以使用具特定目的之硬體式電腦系統來執行，或結合特定目的之硬體及電腦指令來執行，具特定目的之硬體式電腦系統可以執行特定功能或操作。

如第12圖所示係根據本發明一實施例，提供一種檢測方法以檢測記憶體陣列之製造缺陷。檢測方法可以包括利用檢測電路以提供一選擇電壓，選擇電壓係作為記憶體陣列之位元線上的汲極偏壓，其中，記憶體陣列係設置以應用一第一電壓作為汲極偏壓以進行讀取操作，且選擇電壓高於在操作模式200中的第一電壓。判斷是否存在一漏電流響應於選擇電壓作為運作模式210中的汲極偏壓，此漏電流表示記憶體陣列之位元線及另一元件之間具有一製造缺陷。

在一些實施例中，可以修飾或增強前述之操作方式，修飾或增強的方式將敘述於下。此外，在一些情況下，除前述之操作外，將執行更多的操作。可以結合部分或所有的修飾、增強及/或額外的操作於一些實施例中，可以用任何可能的組合情況或是順序來作結合。舉例來說，在某些情況下，是否有漏電流存在的判斷方式，可能包括判斷是否有可偵測之漏電流介於位元線及另一位元線之間、介於位元線及字線之間、介於位元線及記憶體陣列之井之間，以及介於位元線及源極線之間。在某些實施例中，利用檢測電路提供一選擇電壓的方式，可以包括檢測電路切換至提供選擇電壓取代第一電壓時，該檢測電路應用選擇電壓以提供選擇電壓。在一實施例中，判斷是否有漏電流之存在，可以包括判斷是否偵測到之電流大於一臨界值。在某些實施例中，利用檢測電路以提供選擇電壓可以包括利用一第二電壓值作為選擇電壓。第二電壓之值可以大於在一最小電流程度提供漏電流所必須的一最小值，此最小電流程度可偵測到具一給定電阻值之記憶體陣列中之缺陷。在一實施例中，第一電壓接近1V且第二電壓接近為2V。

本發明所屬技術領域中具有通常知識者，在參酌了前述之說明以及相關圖式的教導後，當可以作各種之更動與潤飾並獲致本發明之其他實施例。因此，可以瞭解到本發明所揭露之實施例並非用以限定本發明，且在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。此外，雖然前述內容及相關圖式，係舉出某些實施例之內容以說明元件及/或功能之組合的情況。然而，必須瞭解到的是，在不違背後附之申請專利範圍的保護範圍下，不同之元件及/或功能之組合亦可以提供其他可替換之實施例。在此情況下，舉例來說，部分之申請專利範圍亦保護了不同的元件及/或功能之組合，此些不同的組合情況並未明確地說明於前。此外，於此所使用之特定詞彙，係以詞彙的通常意義以及詞彙所描述之意思作解釋，而並非用以作為本發明之限制。

10．．．記憶體陣列

16．．．源極線

18．．．井

20．．．字線解碼器

22．．．位元線解碼器

24．．．傳遞閘極

32．．．感測放大器

34．．．程式資料高壓驅動器

36．．．程式資料鎖存器

38．．．寫入驅動器

40．．．控制電路

50．．．製造缺陷

52．．．漏電流路徑

100．．．檢測電路

110．．．外部電壓源

120．．．內部電壓源

200．．．運作模式

本發明將以通用的詞彙並配合圖式作說明，本發明之圖式並非以實際的尺度作繪示，其中：

第1圖繪示一NOR型快閃記憶體裝置(NOR flash memory device)之實施例之方塊圖；

第2圖繪示當執行正常用戶功能時，可以應用於如第1圖所示之裝置之操作條件的圖表；

第3圖繪示如第1圖之NOR型快閃記憶體裝置之記憶體陣列之一實施例的示意圖；

第4圖繪示如第1圖之記憶體陣列中，某些結構元件之較詳細的示意圖；

第5圖繪示根據本發明一實施例之記憶體陣列中，可能位於位元線之間的製程缺陷的示意圖；

第6圖繪示根據本發明一實施例中，應用一檢測方法的記憶體陣列方塊圖，此檢測方法包括一檢測電路；

第7圖繪示根據本發明一實施例中，執行正常用戶功能及/或執行一缺陷檢測時，可以應用於如第6圖所示之裝置之操作條件的圖表；

第8圖繪示根據本發明一實施例中，在檢測操作時施加一較高電位之汲極偏壓的實施方式示意圖，其中，檢測操作相似於讀取操作，差別在於檢測操作係使用大於1伏特(V)之偏壓；

第9圖繪示根據本發明一實施例中，於正常及檢測條件下施加電壓於第8圖之裝置的各個位置的電位關係圖表。

第10圖繪示根據本發明一實施例，檢測製造缺陷的實施例之示意圖；

第11圖繪示根據本發明一實施例中，所偵測到的位元電流(cell current)相對於不同之位元線電壓的字線電壓(word-line voltage)值(例如是2V對1V)之曲線圖；

第12圖繪示根據本發明一實施例中，一種檢測記憶體陣列之製造缺陷的檢測程序的方法示意圖。

50‧‧‧製造缺陷

52‧‧‧漏電流路徑

BLm、BLm‧‧‧位元線

WLx、WLy‧‧‧字線

Claims (18)

1. 一種檢測一記憶體陣列中製造缺陷的方法，包括：利用一檢測電路以提供一選擇電壓，該選擇電壓係作為該記憶體陣列之一位元線上的一汲極偏壓，該記憶體陣列利用一第一電壓作為該汲極偏壓以進行一讀取操作，該選擇電壓係高於該第一電壓；以及判斷是否存在一漏電流，以響應於該選擇電壓作為該汲極偏壓，該漏電流之存在表示該記憶體陣列之該位元線與另一元件間具有一製造缺陷。
2. 如申請專利範圍第1項所述之方法，其中判斷是否存在該漏電流之步驟，包括判斷是否可以在該位元線以及一另一位元線之間偵測到該漏電流。
3. 如申請專利範圍第1項所述之方法，其中判斷是否存在一漏電流之步驟，包括判斷是否可以在該位元線以及一字線之間偵測到該漏電流。
4. 如申請專利範圍第1項所述之方法，其中判斷是否存在一漏電流之步驟，包括判斷是否可以在該位元線以及該記憶體陣列之一井之間偵測到該漏電流。
5. 如申請專利範圍第1項所述之方法，其中判斷是否存在一漏電流之步驟，包括判斷是否可以在該位元線以及一源極線之間偵測到該漏電流。
6. 如申請專利範圍第1項所述之方法，其中利用該檢測電路以提供該選擇電壓之步驟，包括當該檢測電路被切換至提供該選擇電壓代替該第一電壓時，該檢測電路係應用該選擇電壓以提供該選擇電壓。
7. 如申請專利範圍第1項所述之方法，其中判斷是否存在一漏電流之步驟，包括判斷是否偵測到一電流大於一臨界值。
8. 如申請專利範圍第7項所述之方法，其中利用該檢測電路以提供該選擇電壓之步驟，包括應用一第二電壓值作為該選擇電壓，該第二電壓之值大於在一最小電流程度提供該漏電流所必須的一最小值，該最小電流程度可偵測到具一給定電阻值之該記憶體陣列中之缺陷。
9. 如申請專利範圍第8項所述之方法，其中該第一電壓約為1伏特(V)，且該第二電壓約為2V。
10. 一種檢測裝置，用以檢測一記憶體陣列之一製造缺陷，包括：一半導體裝置，該半導體裝置包括該記憶體陣列，該記憶體陣列利用一第一電壓作為一汲極偏壓以進行一讀取操作；以及一檢測電路，該檢測電路係設置以連接該記憶體陣列，以提供一選擇電壓作為該記憶體陣列之一位元線上之該汲極偏壓，該選擇電壓高於該第一電壓，該檢測電路判斷是否存在一漏電流，該漏電流響應於作為該汲極偏壓之該選擇電壓，該漏電流之存在表示該記憶體陣列之該位元線與另一元件之間具有一製造缺陷。
11. 如申請專利範圍第10項所述之檢測裝置，其中該另一元件為一另一位元線。
12. 如申請專利範圍第10項所述之檢測裝置，其中該另一元件為一字線。
13. 如申請專利範圍第10項所述之檢測裝置，其中該另一元件為該記憶體陣列之一井。
14. 如申請專利範圍第10項所述之檢測裝置，其中該另一元件為一源極線。
15. 如申請專利範圍第10項所述之檢測裝置，其中當該檢測電路係切換至提供該選擇電壓代替該第一電壓時，該檢測電路係應用該選擇電壓以提供該選擇電壓。
16. 如申請專利範圍第10項所述之檢測裝置，其中該檢測電路係藉由判斷是否偵測到一電流大於一臨界值，以判斷是否存在該漏電流。
17. 如申請專利範圍第16項所述之檢測裝置，其中該檢測電路係藉由施加一第二電壓作為該選擇電壓以提供該選擇電壓，該第二電壓之值大於在一最小電流程度提供該漏電流所必須的一最小值，該電流程度可偵測到具一給定電阻值之該記憶體陣列中之缺陷。
18. 如申請專利範圍第17項所述之檢測裝置，其中該第一電壓約為1V，且該第二電壓約為2V。