KR100596330B1 - 플래쉬 메모리의 사이클링 불량을 검출하는 방법 및 그 장치 - Google Patents

플래쉬 메모리의 사이클링 불량을 검출하는 방법 및 그 장치 Download PDF

Info

Publication number
KR100596330B1
KR100596330B1 KR1020050008545A KR20050008545A KR100596330B1 KR 100596330 B1 KR100596330 B1 KR 100596330B1 KR 1020050008545 A KR1020050008545 A KR 1020050008545A KR 20050008545 A KR20050008545 A KR 20050008545A KR 100596330 B1 KR100596330 B1 KR 100596330B1
Authority
KR
South Korea
Prior art keywords
flash memory
bulk
bias voltage
leakage current
test mode
Prior art date
Application number
KR1020050008545A
Other languages
English (en)
Inventor
계훈우
Original Assignee
주식회사 엑셀반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑셀반도체 filed Critical 주식회사 엑셀반도체
Priority to KR1020050008545A priority Critical patent/KR100596330B1/ko
Application granted granted Critical
Publication of KR100596330B1 publication Critical patent/KR100596330B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 플래쉬 메모리의 사이클링 불량을 검출하는 방법 및 그 장치에 대하여 개시된다. 플래쉬 메모리의 사이클링 불량 검출 방법은 적어도 하나 이상의 플래쉬 메모리 셀을 포함하는 플래쉬 메모리의 웨이퍼 상태에서 수행하는 데, 플래쉬 메모리 셀의 워드 라인과 벌크 사이에 흐르는 제1 누설 전류를 측정하는 단계; 플래쉬 메모리의 셀의 워드 라인과 비트 라인 사이에 흐르는 제2 누설 전류를 측정하는 단계; 및 제1 및 제2 누설 전류 각각이 소정의 범위를 넘으면 디바이스 불량 처리하는 단계를 포함한다. 따라서, 본 발명은 플래쉬 메모리의 사이클링 불량 샘플 검출을 위한 별도의 번-인 과정없이 웨이퍼 레벨에서 벌크 누설 전류와 게이트 누설 전류를 측정하여 사이클링 불량을 초기에 걸러낼 수 있으므로, 생산 단가를 낮추어 생산성을 향상시킬 수 있다.
플래쉬 메모리, 사이클링 불량 검출, 벌크 누설 전류, 게이트 누설 전류

Description

플래쉬 메모리의 사이클링 불량을 검출하는 방법 및 그 장치{Method and device for detecting cycling failure sample of flash memory}
도 1은 플래쉬 메모리에서 가장 많이 사용하고 일반적인 스택 셀을 설명하는 도면이다.
도 2는 도 1의 스택 셀로 구성된 노아 플래쉬 메모리의 셀 어레이를 설명하는 도면이다.
도 3은 플래쉬 메모리의 제조 과정 중 존재할 수 있는 불량 예를 설명하는 도면이다.
도 4는 본 발명의 제1 실시예에 따른 플래쉬 메모리의 벌크 누설 전류 측정 방법을 설명하는 도면이다.
도 5는 본 발명의 제2 실시예에 따른 워드 라인 누설 전류 측정 방법을 설명하는 도면이다.
도 6은 본 발명의 제3 실시예에 따른 벌크 누설 전류와 워드 라인 누설 전류를 검출하여 사이클링 불량을 검출하는 방법을 설명하는 플로우챠트이다.
도 7a 내지 도 7d는 노아 플래쉬 메모리들의 벌크 누설 전류를 측정한 후 측정값들의 분포를 그래프이다.
도 8은 본 발명에 따른 사이클링 불량 검출 방법을 적용하기 위한 플래쉬 메 모리의 아키텍쳐를 나타내는 도면이다.
도 9는 벌크 누설 전류 측정을 위한 벌크 바이어스 전압 발생부를 설명하는 도면이다.
도 10은 본 발명의 일실시예에 따른 벌크 바이어스 디코더를 설명하는 도면이다.
도 11은 게이트 누설 전류 측정을 위하여 게이트 바이어스 전압 발생부를 설명하는 도면이다.
도 12는 본 발명의 일실시예에 따른 로우 디코더를 설명하는 도면이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 플래쉬 메모리의 사이클링 불량을 검출하는 방법 및 그 장치를 제공하는 데 있다.
플래쉬 메모리는 비휘발성 메모리로서 전원 공급이 차단된 상태에서 장기간 데이터의 저장이 가능하다. 플래쉬 메모리는 플로팅 게이트를 포함하고 있는 셀에 데이터를 저장하며, 전기적으로 프로그래밍과 삭제 동작을 통해서 데이터의 쓰고 지우기가 가능하다.
도 1은 플래쉬 메모리에서 가장 많이 사용하고 일반적인 스택 셀을 설명하는 도면이다. 이를 참조하면, 반도체 기판(1) 표면에 채널 영역을 사이에 두고 서로 이격된 소스 영역(2) 및 드레인 영역(3)이 형성되고, 채널 영역 상에 터널 산화막 (4), 플로팅 게이트(5), 유전체막(6) 및 콘트롤 게이트(7)가 차례로 적층되어 있다. 드레인 영역(3)은 비트 라인 콘택(9)을 통하여 비트 라인(10)과 연결되어 있다.
도 2는 도 1의 스택 셀로 구성된 노아 플래쉬 메모리의 셀 어레이를 설명하는 도면이다. 노아 플래쉬 메모리는 프로그램시 통상 콘트롤 게이트(7)라고 불리우는 워드라인에 9V 이상의 고 전압을 인가하며 드레인(3)에는 4V 이상의 전압을 인가해서 채널 전류를 흘림과 동시에 발생된 핫 일렉트론(Hot electron)을 플로팅 게이트(5)에 주입하는 방법으로 셀의 문턱 전압을 증가시킨다. 삭제시에는 부(Negative) 전압을 발생시켜 콘트롤 게이트 워드라인에 공급하며 벌크(1)에는 정(Positive)의 고전압을 공급하여 플로팅 게이트(5)에 축적된 과잉 전자를 터널 산화막(4)을 통해서 채널 쪽으로 터널링(tunneling)시켜서 문턱 전압을 감소시킨다. 이러한 삭제 방식을 FN 터널링 삭제(FN tunneling erase)라고 하며, 이 삭제 동작을 통해 0.5 Mega 정도의 1 섹터(sector)를 삭제하는데 걸리는 시간은 통상 수 백ms ~ 수 초 정도 소요된다. 삭제 시간은 워드라인과 벌크(1) 사이에 걸리는 바이어스 전압에 지수 함수적으로 반비례 한다.
플래쉬 메모리의 삭제/프로그램 횟수는 통상 10000 ~ 1000000 번 정도 가능하며, 플래쉬 메모리 제조 업체는 제품의 보장 가능한 삭제/프로그램 횟수를 데이터시트(datasheet) 상에 명시하고 가능한 한 이 삭제/프로그램 횟수 이상의 내구성(Endurance) 특성을 보장하는 칩만을 출하한다.
도 3은 플래쉬 메모리의 제조 과정 중 존재할 수 있는 불량 예를 설명하는 도면이다. 이를 참조하면, 공정 과정 중 발생한 전도성 불량(A)이 워드라인과 비트라인 사이에 존재할 경우, 워드라인과 비트 라인 사이에 전류 경로가 형성되어 삭제 동작 시 워드 라인의 부(negative) 전압과 벌크의 정(positive)의 고 전압이 단락되어 디바이스 불량이 된다. 부 전압과 고 전압은 차아지 펌프 회로에서 발생되는 데, 차아지 펌프는 제한적인 출력 전류 능력을 갖는다. 차아지 펌프 회로의 전류 능력 이상의 누설 전류가 워드 라인에서 비트 라인로 존재하게 될 경우, 차아지 펌프 회로의 출력 전압이 감소하게 되어 삭제 불량이 발생하게 된다. 이 경우는 통상 웨이퍼 소팅(wafer sorting) 과정을 통해 걸러내게 된다.
한편, 워드 라인과 비트 라인에 존재하는 누설 전류가 상당히 미약하다고 가정하면, 칩 내부의 차아지 펌프 회로는 고전압 발생이 가능하게 되어 웨이퍼 소팅 과정 중에 불량 칩으로 스크린되지 못하고 제품으로 출시되게 된다. 이 경우 처음의 약한 누설 전류는 삭제/프로그램 동작을 반복할수록 일렉트론 마이그레이션(electron migration) 과정을 통해 점점 누설 전류 값이 증가될 수 있다. 게다가, 차아지 펌프 회로의 전류 구동 능력을 넘어설 정도로 누설 전류가 증가하게 되면 디바이스 불량으로 나타나게 된다. 이러한 잠재적인 불량에 의한 사이클링 불량(cycling fail)은 초기 불량 형태로 나타나게 되는 것이 일반적이다.
사이클링 불량을 걸러내기 위하여, 칩 패키지 완료 후에 소정의 삭제/프로그램 사이클 번-인(Erase/Program cycle Burn-in)을 진행하여 초기 불량 칩을 스크린한다. 그러나 이러한 번-인은 상당한 테스트 비용과 시간이 소요되므로 생산 단가를 높이며 생산성을 저하시키는 문제를 유발한다.
따라서, 플래쉬 메모리의 사이클링 불량을 효과적으로 검출할 수 있는 방법과 그 장치가 요구된다.
본 발명의 목적은 플래쉬 메모리의 사이클링 불량 검출 방법을 제공하는 데 있다.
본 발명의 다른 목적은 플래쉬 메모리의 사이클링 불량 검출 장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 플래쉬 메모리의 사이클링 불량 검출 방법은 적어도 하나 이상의 플래쉬 메모리 셀을 포함하는 플래쉬 메모리의 웨이퍼 상태에서 수행하는 데, 플래쉬 메모리 셀의 워드 라인과 벌크 사이에 흐르는 제1 누설 전류를 측정하는 단계; 플래쉬 메모리의 셀의 워드 라인과 비트 라인 사이에 흐르는 제2 누설 전류를 측정하는 단계; 및 제1 및 제2 누설 전류 각각이 소정의 범위를 넘으면 디바이스 불량 처리하는 단계를 포함한다.
본 발명의 바람직한 실시예에 의하여, 제1 누설 전류를 측정하는 단계는 벌크에 정(positive)의 바이어스 전압을 인가하는 단계; 워드 라인에 접지 전압을 인가하는 단계; 비트 라인을 플로팅시키는 단계; 및 벌크와 워드 라인 사이에 흐르는 제1 누설 전류를 측정하는 단계를 포함한다.
본 발명의 바람직한 실시예에 의하여, 제2 누설 전류를 측정하는 단계는 벌크에 접지 전압을 인가하는 단계; 비트 라인에 접지 전압을 인가하는 단계; 워드 라인에 정(positive)의 바이어스 전압을 인가하는 단계; 및 워드 라인과 비트 라인 사이에 흐르는 제2 누설 전류를 측정하는 단계를 포함한다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 플래쉬 메모리의 사이클링 불량 검출 장치는 복수개의 플래쉬 메모리 셀들이 배열되는 적어도 하나 이상의 섹터 셀 어레이; 섹터 셀 어레이 내 플래쉬 메모리 셀들의 벌크로 벌크 바이어스 전압을 제공하는 벌크 바이어스 전압 발생부; 및 섹터 셀 어레이 내 플래쉬 메모리 셀들의 워드 라인으로 게이트 바이어스 전압을 제공하는 게이트 바이어스 전압 발생부를 포함한다.
본 발명의 바람직한 실시예에 의하여, 벌크 바이어스 전압 발생부는 제1 외부 전압을 인가하는 제1 패드; 제1 고전압을 발생하는 제1 내부 차아지 펌프 회로부; 제1 테스트 모드 신호에 응답하여 제1 패드로 인가되는 제1 외부 전압을 벌크 바이어스 전압으로 전달하는 제1 스위치; 제1 테스트 모드 신호의 반전 신호에 응답하여 제1 내부 차아지 펌프 회로부에서 발생되는 제1 고전압을 벌크 바이어스 전압으로 전달하는 제2 스위치; 및 제2 테스트 모드 신호에 응답하여 벌크 바이어스 전압을 모든 섹터 셀 어레이 내 플래쉬 메모리 셀들의 벌크로 인가하는 벌크 바이어스 디코더를 포함한다.
본 발명의 바람직한 실시예에 의하여, 게이트 바이어스 전압 발생부는 제2 외부 전압을 인가하는 제2 패드; 제2 고전압을 발생하는 제2 내부 차아지 펌프 회로부; 제3 테스트 모드 신호에 응답하여 제2 패드로 인가되는 외부 전압을 게이트 바이어스 전압으로 전달하는 제3 스위치; 제3 테스트 모드 신호의 반전 신호에 응 답하여 제2 내부 차아지 펌프 회로부에서 발생되는 제2 고전압을 게이트 바이어스 전압으로 전달하는 제4 스위치; 및 제4 테스트 모드 신호에 응답하여 게이트 바이어스 전압을 모든 섹터 셀 어레이 내 플래쉬 메모리 셀들의 워드 라인으로 인가하는 로우 디코더를 포함한다.
따라서, 본 발명에 의하면, 사이클링 불량 샘플 검출을 위한 별도의 번-인 과정없이 웨이퍼 레벨에서 벌크 누설 전류와 게이트 누설 전류를 측정하여 사이클링 불량을 초기에 걸러낼 수 있으므로, 생산 단가를 낮추어 생산성을 향상시킬 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 제1 실시예에 따른 플래쉬 메모리의 벌크 누설 전류 측정 방법을 설명하는 도면이다. 이를 참조하면, 워드 라인(470)과 벌크(420) 사이에 일정 전압을 인가하면서 벌크에서 흐르는 누설 전류를 측정하기 위한 셀 바이어스 조건을 나타낸다. 벌크(420)에 정(positive)의 전압을 인가하고 워드 라인(470)에 접지 전압(0V)을 인가하여 워드 라인(470)으로 흐르는 누설 전류를 측정한다. 이 때 비트 라인(495)은 플로팅 상태로 둔다.
만일, 워드 라인(470)과 비트 라인(495) 사이에 불량이 없는 정상적인 셀이라고 가정하면 측정된 벌크 누설 전류는 다음과 같은 3가지 성분으로 구성된다.
1. P웰(420)과 N웰(410) 사이에 존재하는 웰 누설 전류(well leakage current)
2. 비트 라인(495)에 연결된 칼럼 디코더(Y-decoder, 미도시) 트랜지스터의 누설 전류
3. 벌크(420)에서 터널 산화막(440)과 유전체막(460)을 통하여 흐르는 게이트 전류
위의 3가지 성분은 같은 공정으로 진행할 경우 정규 분포를 따르며 분포의 평균값은 거의 변화없이 일정하다.
그러나, 워드 라인(470)과 비트 라인(495) 사이에 손상이 존재할 경우는 위의 3가지 전류 성분에 저항성 워드 라인-투- 비트 라인 누설 성분이 더해지게 된다. 이 전도성 손상에 의한 누설 전류 성분은 일반적으로 위의 3가지 성분의 합보다 훨씬 크기 때문에 정규 분포를 벗어나는 값을 갖는다. 따라서 본 발명에서는 벌크 누설 전류를 측정하여 측정된 누설 전류 값이 정규 분포를 벗어나는 칩은 스크린하여 사이클링 불량으로 발전할 가능성이 있는 칩으로 불량 처리한다. 그리하여, 사이클링 불량으로 스크린된 칩들은 패키지 상태의 번-인이 필요 없으므로 생산 단가와 테스트 시간을 현저히 줄일 수 있게 된다.
도 5는 본 발명의 제2 실시예에 따른 워드 라인 누설 전류 측정 방법을 설명하는 도면이다. 이를 참조하면, 벌크(420)와 비트 라인(495)에 0V를 인가하고 워드 라인(470)에 정(positive)의 바이어스 전압을 인가하여 흐르는 전류를 측정한다. 이 경우도 마찬가지로, 워드 라인(470)과 비트 라인(495) 사이에 전도성 불량이 존재할 경우, 정규 분포를 벗어나는 누설 전류가 흐르게 되며 앞서 설명한 벌크 누설 전류와 마찬가지 방법으로 웨이퍼 테스트 과정 중에 걸러내게 된다.
도 6은 웨이퍼 테스트 중에 벌크 누설 전류와 워드 라인 누설 전류를 검출하여 사이클링 불량을 검출하는 방법을 설명하는 플로우챠트이다. 이를 참조하면, 사이클링 불량 검출 방법(600)은 벌크 누설 전류를 측정한 후(610), 측정값이 설정된 범위(Criteria) 보다 클 경우(620)에는 디바이스 불량(650)으로 처리하고, 측정값이 설정된 범위보다 작을 경우(620)에는 워드 라인 누설 전류를 측정한다(630). 측정된 워드 라인 누설 전류값이 설정된 범위 보다 클 경우(640)에는 디바이스 불량(650)으로 처리하고, 측정된 워드 라인 누설 전류값이 설정된 범위 보다 작을 경우(640)에는 사이클링 불량을 검출하는 방법을 마친다. 사이클링 불량 검출 방법(600)을 통과하여 합격된 칩들은 다음 소팅 단게(sorting step)으로 이동한다. 한편, 벌크 누설 전류의 범위와 워드 라인 누설 전류의 범위는 측정된 값들의 정규 분포 특성을 얻은 후에 적절하게 설정된다.
도 7a 내지 도 7d는 노아 플래쉬 메모리의 벌크 누설 전류를 측정한 후 측정값들의 분포를 그래프로 나타낸 것으로, 4 롯트(lot)에 대한 측정값이며 각 롯트별로 그래프화 하였다. 도 7b, 도 7c 및 도 7d의 롯트들은 거의 동일한 정규 분포 특성을 갖으며, 이들의 측정 결과로 볼때 정규 분포 특성은 모두 3.1uA 이내의 특성을 갖는다는 것을 볼 수 있다. 따라서, 이 측정예에서는 벌크 누설 전류의 범위는 3.1uA로 정하는 것이 합리적임을 보여준다. 도 7a의 롯트는 공정 진행상 문제가 발생한 롯트로써 50% 이상의 칩이 3.1uA 보다 큰 벌크 누설 전류를 갖는다.
표 1은 벌크 누설 전류 측정에 사용된 도 7a의 롯트 샘플들을 사이클링 1000회 진행한 후, 불량 처리된 칩들의 초기 벌크 누설 전류 값을 정리한 것이다. 대부분 샘플들이 누설 전류 범위 3.1uA 넘는 칩들에서 사이클링 불량이 발생함을 알 수 있다.
샘플 번호 사이클링 전 벌크 누설 전류(uA)
1 3
2 3
3 3.2
4 3.4
5 3.5
6 3.6
7 3.6
8 3.8
9 4.2
10 4.6
11 5.2
12 6.5
13 6.9
14 7
15 7.6
16 8.8
17 11
18 11
19 11
20 12
21 19
22 22
표 2는 도 7b, 도 7c 및 도 7d의 롯트 샘플들을 사이클링 1000회 진행한 후, 불량 처리된 샘플들을 정리한 결과이다. 하였을 때 fail 발생한 sample에 대한 summary 결과이다.
도 7b 롯트 도 7c 롯트 도 7d 롯트
사이클링 불량 샘플 수 1개/682개 0개/500개 0개/500개
사이클링 전 벌크 누설 전류 값 2.92uA - -
즉, 사이클링 후 정규 분포 내의 벌크 누설 전류 값을 가지는 샘플에서 초기 벌크 누설 전류 불량이 발생하는 경우는 거의 없음을 알 수 있다. 따라서, 표 1 및 표 2의 결과로 볼 때, 만일 벌크 누설 전류 범위 3.1uA 적용하여 웨이퍼 레벨에서 사이클링 불량률을 크게 낮출 수 있음을 알 수 있다.
도 8은 본 발명에 따른 사이클링 불량 검출 방법을 적용하기 위한 플래쉬 메모리의 아키텍쳐를 나타내는 도면이다. 이를 참조하면, 플래쉬 메모리 셀 아키텍처(800)는 다수개의 섹터 셀 어레이 및 디코더들을 포함하고, 각각의 섹터 셀 어레이 및 디코더는 섹터 셀 어레이(810), 로우 디코더(820), 칼럼 디코더(830) 그리고 벌크 바이어스 디코더(840)를 포함한다. 섹터 셀 어레이(810)에는 NMOS 타입의 플래쉬 메모리 셀들이 행들 및 열들로 배열되고, 로우 디코더(820)는 섹터 셀 어레이(810)의 워드 라인들을 어드레싱하고, 칼럼 디코더(830)는 섹터 셀 어레이(810)의 비트 라인들을 어드레싱한다. 벌크 바이어스 디코더(840)는 해당 섹터 셀 어레이의 삭제 동작을 위하여 벌크 바이어스 전압을 스위칭시킨다.
도 9는 벌크 누설 전류 측정을 위한 벌크 바이어스 전압 발생부를 설명하는 도면이다. 이를 참조하면, 벌크 바이어스 전압 발생부(900)는 패드(910), 내부 차아지 펌프 회로(920), 인버터(930), 제1 스위치(940) 및 제2 스위치(950)를 포함한다. 인버터(930)는 제1 테스트 모드 신호(TM1)를 반전시킨다. 제1 스위치(940)는 제1 테스트 모드 신호(TM1)에 응답하여 패드(910)로 인가되는 외부 전압을 벌크 바 이어스 전압(VPPW)으로 제공한다. 제2 스위치(950)는 제1 테스트 모드 신호(TM1)의 반전 신호에 응답하여 내부 차아지 펌프 회로(920)에서 제공되는 전압을 벌크 바이어스 전압(VPPW)으로 제공한다. 제2 테스트 모드 신호(TM2)는 모든 섹터 셀 어레이 및 디코더의 벌크 바이어스 디코더와 연결된다. 제2 테스트 모드 신호(TM2)가 활성화되면 섹터 어드레스에 상관없이 모든 벌크 바이어스 디코더들이 인에이블된다.
도 10은 본 발명의 일실시예에 따른 벌크 바이어스 디코더를 설명하는 도면이다. 이를 참조하면, 벌크 바이어스 디코더(840)는 섹터 어드레스와 제2 테스트 모드 신호(TM2)를 입력하는 노아 게이트(1001), 노아 게이트 출력을 입력하는 제1 인버터(1002), 제1 인버터(1002) 출력을 입력하는 제2 인버터(1003), 제1 및 제2 인버터 출력을 각각 그 게이트에 수신하는 제1 및 제2 엔모스 트랜지스터들(1004, 1005), 그리고 벌크 바이어스 전압(VPPW)이 그 소스들에 연결되고 그 게이트들이 교차 연결되고 그 드레인들이 제1 및 제2 엔모스 트랜지스터들의 드레인과 각각 연결되는 제1 및 제2 피모스 트랜지스터들(1006, 1007)로 구성된다.
제2 테스트 모드 신호(TM2)가 비활성화되면, 섹터 어드레스에 해당하는 섹터 셀 어레이의 벌크 바이어스 디코더가 인에이블되어 벌크 바이어스 전압(VPPW)이 해당 섹터 내 셀들의 벌크로 인가된다. 제2 테스트 모드 신호(TM2)가 활성화되면, 모든 섹터 셀 어레이의 벌크 바이어스 디코더가 인에이블되어 벌크 바이어스 전압(VPPW)이 모든 섹터들 내 셀들의 벌크로 인가된다. 따라서, 벌크 누설 전류 측정을 위하여, 제1 및 제2 테스트 모드 신호(TM1, TM2)를 활성화시켜서 패드(910)로 인가되는 전압을 벌크 바이어스 전압(VPPW)으로 발생시켜, 이 벌크 바이어스 전압 (VPPW)을 모든 섹터들 내 셀들의 벌크 전압으로 인가하여 벌크 누설 전류를 측정한다.
도 11은 게이트 누설 전류 측정을 위하여 게이트 바이어스 전압 발생부를 설명하는 도면이다. 이를 참조하면, 게이트 바이어스 전압 발생부(1100)는 패드(1110), 내부 차아지 펌프 회로(1120), 인버터(1130), 제1 스위치(1140) 및 제2 스위치(1150)를 포함한다. 인버터(1130)는 제3 테스트 모드 신호(TM3)를 반전시킨다. 제3 스위치(1140)는 제3 테스트 모드 신호(TM3)에 응답하여 패드(1110)로 인가되는 전압을 게이트 바이어스 전압(VPPI)으로 제공한다. 제4 스위치(1150)는 제3 테스트 모드 신호(TM3)의 반전 신호에 응답하여 내부 차아지 펌프 회로(1120)에서 제공되는 전압을 게이트 바이어스 전압(VPPI)으로 제공한다. 제4 테스트 모드 신호(TM4)는 모든 섹터 셀 어레이 및 디코더의 로우 디코더들과 연결된다. 게이트 바이어스 전압(VPPI)은 프로그램 동작시 셀 워드라인에 공급되는 고전압이다. 제3 테스트 모드 신호(TM3)가 활성화되면, 패드(1110)로 인가되는 외부 전압이 게이트 바이어스 전압(VPPI)으로 발생된다. 제4 테스트 모드 신호(TM4)가 활성화되면 로우 어드레스에 상관없이 모든 워드라인들이 인에이블된다.
도 12는 본 발명의 일실시예에 따른 로우 디코더를 설명하는 도면이다. 이를 참조하면, 로우 디코더(820)는 로우 어드레스 신호들(A0b, A1b, A0, A1b)과 제4 테스트 모드 신호(TM4)를 수신하는 디코딩부(1210)와 디코딩부(1210)의 출력에 응답하여 워드라인들(WL0, WL1)을 구동하는 드라이버부(1220)를 포함한다. 제1 워드라인(WL0)은 제4 테스트 모드 신호(TM4)가 로직 로우레벨로 비활성화일 때 A0b, A1b 신호에 응답하여 인에이블되거나, 제 4 테스트 모드 신호(TM4)의 로직 하이레벨의 활성화에 응답하여 인에이블된다. 제2 워드라인(WL1)은 로직 로우레벨로 비활성화일 때 A0, A1b 신호에 응답하여 인에이블되거나, 제 4 테스트 모드 신호(TM4)의 로직 하이레벨의 활성화에 응답하여 인에이블된다. 본 실시예에서는 설명의 편의를 위하여 2개의 워드라인들(WL0, WL1)에 연결되는 로우 디코더에 대하여 기술하고 있으나, 복수개의 워드라인들과 연결되는 로우 디코더로의 확장이 가능함은 당업자에게 자명하다.
제4 테스트 모드 신호(TM4)가 활성화되면, 로우 어드레스 신호들(A0b, A1b, A0, A1b)에 상관없이 워드라인들(WL0, WL1)이 게이트 바이어스 전압(VPPI)으로 구동된다. 이에 따라, 모든 섹터 어레이 내 모든 셀들의 게이트 누설 전류를 동시에 측정할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명에 의하면, 사이클링 불량 샘플 검출을 위한 별도의 번-인 과정없이 웨이퍼 레벨에서 벌크 누설 전류와 게이트 누설 전류를 측정하여 사이클링 불량을 초기에 걸러낼 수 있으므로, 생산 단가를 낮추어 생산성을 향상시킬 수 있 다.

Claims (19)

  1. 적어도 하나 이상의 플래쉬 메모리 셀을 포함하는 플래쉬 메모리에 있어서,
    벌크에 정(positive)의 바이어스 전압을 인가하는 단계;
    상기 플래쉬 메모리 셀의 워드 라인에 접지 전압을 인가하는 단계;
    상기 플래쉬 메모리 셀의 비트 라인을 플로팅시키는 단계; 및
    상기 벌크와 상기 워드 라인 사이에 흐르는 누설 전류를 측정하는 단계를 구비하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 방법.
  2. 제1항에 있어서, 상기 플래쉬 메모리의 사이클링 불량 검출 방법은
    상기 플래쉬 메모리의 웨이퍼 상태에서 수행하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 방법.
  3. 적어도 하나 이상의 플래쉬 메모리 셀을 포함하는 플래쉬 메모리에 있어서,
    벌크에 접지 전압을 인가하는 단계;
    상기 플래쉬 메모리 셀의 비트 라인에 접지 전압을 인가하는 단계;
    상기 플래쉬 메모리 셀의 워드 라인에 정(positive)의 바이어스 전압을 인가하는 단계; 및
    상기 워드 라인과 상기 비트 라인 사이에 흐르는 누설 전류를 측정하는 단계를 구비하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 방법.
  4. 제3항에 있어서, 상기 플래쉬 메모리의 사이클링 불량 검출 방법은
    상기 플래쉬 메모리의 웨이퍼 상태에서 수행하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 방법.
  5. 적어도 하나 이상의 플래쉬 메모리 셀을 포함하는 플래쉬 메모리에 있어서,
    상기 플래쉬 메모리 셀의 워드 라인과 벌크 사이에 흐르는 제1 누설 전류를 측정하는 단계;
    상기 플래쉬 메모리의 셀의 워드 라인과 비트 라인 사이에 흐르는 제2 누설 전류를 측정하는 단계; 및
    상기 제1 및 제2 누설 전류 각각이 소정의 범위를 넘으면 디바이스 불량 처리하는 단계를 구비하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 방법.
  6. 제5항에 있어서, 상기 제1 누설 전류를 측정하는 단계는
    벌크에 정(positive)의 바이어스 전압을 인가하는 단계;
    상기 워드 라인에 접지 전압을 인가하는 단계;
    상기 비트 라인을 플로팅시키는 단계; 및
    상기 벌크와 상기 워드 라인 사이에 흐르는 상기 제1 누설 전류를 측정하는 단계를 구비하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 방법.
  7. 제5항에 있어서, 상기 제2 누설 전류를 측정하는 단계는
    벌크에 접지 전압을 인가하는 단계;
    상기 비트 라인에 접지 전압을 인가하는 단계;
    상기 워드 라인에 정(positive)의 바이어스 전압을 인가하는 단계; 및
    상기 워드 라인과 상기 비트 라인 사이에 흐르는 상기 제2 누설 전류를 측정하는 단계를 포함하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 방법.
  8. 제5항에 있어서, 상기 플래쉬 메모리의 사이클링 불량 검출 방법은
    상기 플래쉬 메모리의 웨이퍼 상태에서 수행하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 방법.
  9. 플래쉬 메모리에 있어서,
    복수개의 플래쉬 메모리 셀들이 배열되는 적어도 하나 이상의 섹터 셀 어레이; 및
    상기 섹터 셀 어레이 내 상기 플래쉬 메모리 셀들의 벌크로 벌크 바이어스 전압을 제공하는 벌크 바이어스 전압 발생부를 구비하고,
    상기 벌크 바이어스 전압 발생부는
    외부 전압을 인가하는 패드;
    고 전압을 발생하는 내부 차아지 펌프 회로부;
    제1 테스트 모드 신호에 응답하여 상기 패드로 인가되는 상기 외부 전압을 상기 벌크 바이어스 전압으로 전달하는 제1 스위치; 및
    상기 제1 테스트 모드 신호의 반전 신호에 응답하여 상기 내부 차아지 펌프 회로부에서 발생되는 상기 고 전압을 상기 벌크 바이어스 전압으로 전달하는 제2 스위치를 구비하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 장치.
  10. 제9항에 있어서, 상기 플래쉬 메모리의 사이클링 불량 검출 장치는
    제2 테스트 모드 신호에 응답하여 상기 벌크 바이어스 전압을 상기 모든 섹터 셀 어레이 내 상기 플래쉬 메모리 셀들의 벌크로 인가하는 벌크 바이어스 디코더를 더 구비하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 장치.
  11. 제10항에 있어서, 상기 벌크 바이어스 디코더는
    상기 섹터 셀 어레이를 어드레싱하는 섹터 어드레스와 상기 제2 테스트 모드 신호를 입력하는 노아 게이트;
    상기 노아 게이트 출력을 입력하는 제1 인버터;
    상기 제1 인버터 출력을 입력하는 제2 인버터;
    상기 제1 및 제2 인버터 출력을 각각 그 게이트에 수신하는 제1 및 제2 엔모스 트랜지스터들; 및
    상기 벌크 바이어스 전압이 그 소스들에 연결되고, 그 게이트들이 교차 연결 되고, 그 드레인들이 상기 제1 및 제2 엔모스 트랜지스터들의 드레인과 각각 연결되는 제1 및 제2 피모스 트랜지스터들을 포함하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 장치.
  12. 플래쉬 메모리에 있어서,
    복수개의 플래쉬 메모리 셀들이 배열되는 적어도 하나 이상의 섹터 셀 어레이; 및
    상기 섹터 셀 어레이 내 상기 플래쉬 메모리 셀들의 워드 라인으로 게이트 바이어스 전압을 제공하는 게이트 바이어스 전압 발생부를 구비하고,
    상기 게이트 바이어스 전압 발생부는
    외부 전압을 인가하는 패드;
    고 전압을 발생하는 내부 차아지 펌프 회로부;
    제3 테스트 모드 신호에 응답하여 상기 패드로 인가되는 상기 외부 전압을 상기 게이트 바이어스 전압으로 전달하는 제3 스위치; 및
    상기 제3 테스트 모드 신호의 반전 신호에 응답하여 상기 내부 차아지 펌프 회로부에서 발생되는 상기 고 전압을 상기 게이트 바이어스 전압으로 전달하는 제4 스위치를 구비하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 장치.
  13. 제12항에 있어서, 상기 플래쉬 메모리의 사이클링 불량 검출 장치는
    제4 테스트 모드 신호에 응답하여 상기 게이트 바이어스 전압을 상기 모든 섹터 셀 어레이 내 상기 플래쉬 메모리 셀들의 워드 라인으로 인가하는 로우 디코더를 더 구비하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 장치.
  14. 제13항에 있어서, 상기 로우 디코더는
    상기 워드 라인을 어드레싱하는 로우 어드레스 신호들과 상기 제4 테스트 모드 신호를 수신하는 디코딩부; 및
    상기 디코딩부의 출력에 응답하여 상기 게이트 바이어스 전압으로 상기 워드라인들을 구동하는 드라이버부를 구비하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 장치.
  15. 복수개의 플래쉬 메모리 셀들이 배열되는 적어도 하나 이상의 섹터 셀 어레이;
    상기 섹터 셀 어레이 내 상기 플래쉬 메모리 셀들의 벌크로 벌크 바이어스 전압을 제공하는 벌크 바이어스 전압 발생부; 및
    상기 섹터 셀 어레이 내 상기 플래쉬 메모리 셀들의 워드 라인으로 게이트 바이어스 전압을 제공하는 게이트 바이어스 전압 발생부를 구비하고,
    상기 벌크 바이어스 전압 발생부는
    제1 외부 전압을 인가하는 제1 패드;
    제1 고전압을 발생하는 제1 내부 차아지 펌프 회로부;
    제1 테스트 모드 신호에 응답하여 상기 제1 패드로 인가되는 상기 제1 외부 전압을 상기 벌크 바이어스 전압으로 전달하는 제1 스위치; 및
    상기 제1 테스트 모드 신호의 반전 신호에 응답하여 상기 제1 내부 차아지 펌프 회로부에서 발생되는 상기 제1 고전압을 상기 벌크 바이어스 전압으로 전달하는 제2 스위치를 구비하고,
    상기 게이트 바이어스 전압 발생부는
    제2외부 전압을 인가하는 제2 패드;
    제2 고전압을 발생하는 제2 내부 차아지 펌프 회로부;
    제3 테스트 모드 신호에 응답하여 상기 제2 패드로 인가되는 상기 외부 전압을 상기 게이트 바이어스 전압으로 전달하는 제3 스위치; 및
    상기 제3 테스트 모드 신호의 반전 신호에 응답하여 상기 제2 내부 차아지 펌프 회로부에서 발생되는 상기 제2 고전압을 상기 게이트 바이어스 전압으로 전달하는 제4 스위치를 구비하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 장치.
  16. 제15항에 있어서, 상기 플래쉬 메모리의 사이클링 불량 검출 장치는
    제2 테스트 모드 신호에 응답하여 상기 벌크 바이어스 전압을 상기 모든 섹터 셀 어레이 내 상기 플래쉬 메모리 셀들의 벌크로 인가하는 벌크 바이어스 디코더를 더 구비하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 장치.
  17. 제16항에 있어서, 상기 벌크 바이어스 디코더는
    상기 섹터 셀 어레이를 어드레싱하는 섹터 어드레스와 상기 제2 테스트 모드 신호를 입력하는 노아 게이트;
    상기 노아 게이트 출력을 입력하는 제1 인버터;
    상기 제1 인버터 출력을 입력하는 제2 인버터;
    상기 제1 및 제2 인버터 출력을 각각 그 게이트에 수신하는 제1 및 제2 엔모스 트랜지스터들; 및
    상기 벌크 바이어스 전압이 그 소스들에 연결되고, 그 게이트들이 교차 연결되고, 그 드레인들이 상기 제1 및 제2 엔모스 트랜지스터들의 드레인과 각각 연결되는 제1 및 제2 피모스 트랜지스터들을 포함하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 장치.
  18. 제15항에 있어서, 상기 플래쉬 메모리의 사이클링 불량 검출 장치는
    제4 테스트 모드 신호에 응답하여 상기 게이트 바이어스 전압을 상기 모든 섹터 셀 어레이 내 상기 플래쉬 메모리 셀들의 워드 라인으로 인가하는 로우 디코더를 더 구비하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 장치.
  19. 제18항에 있어서, 상기 로우 디코더는
    상기 워드 라인을 어드레싱하는 로우 어드레스 신호들과 상기 제4 테스트 모드 신호를 수신하는 디코딩부; 및
    상기 디코딩부의 출력에 응답하여 상기 게이트 바이어스 전압으로 상기 워드 라인들을 구동하는 드라이버부를 구비하는 것을 특징으로 하는 플래쉬 메모리의 사이클링 불량 검출 장치.
KR1020050008545A 2005-01-31 2005-01-31 플래쉬 메모리의 사이클링 불량을 검출하는 방법 및 그 장치 KR100596330B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050008545A KR100596330B1 (ko) 2005-01-31 2005-01-31 플래쉬 메모리의 사이클링 불량을 검출하는 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008545A KR100596330B1 (ko) 2005-01-31 2005-01-31 플래쉬 메모리의 사이클링 불량을 검출하는 방법 및 그 장치

Publications (1)

Publication Number Publication Date
KR100596330B1 true KR100596330B1 (ko) 2006-07-05

Family

ID=37183588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008545A KR100596330B1 (ko) 2005-01-31 2005-01-31 플래쉬 메모리의 사이클링 불량을 검출하는 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR100596330B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189174B2 (en) 2012-07-24 2015-11-17 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of operating the same
US9842659B2 (en) 2014-04-07 2017-12-12 Samsung Electronics Co., Ltd. Non-volatile memory device for detecting progressive error, memory system, and method of operating the non-volatile memory device
US10886003B2 (en) 2018-06-27 2021-01-05 SK Hynix Inc. Semiconductor memory device, operating method thereof, and memory system
CN113223588A (zh) * 2021-06-11 2021-08-06 上海交通大学 位线电压读取装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189174B2 (en) 2012-07-24 2015-11-17 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of operating the same
US9842659B2 (en) 2014-04-07 2017-12-12 Samsung Electronics Co., Ltd. Non-volatile memory device for detecting progressive error, memory system, and method of operating the non-volatile memory device
US10886003B2 (en) 2018-06-27 2021-01-05 SK Hynix Inc. Semiconductor memory device, operating method thereof, and memory system
CN113223588A (zh) * 2021-06-11 2021-08-06 上海交通大学 位线电压读取装置
CN113223588B (zh) * 2021-06-11 2024-03-08 上海交通大学 位线电压读取装置

Similar Documents

Publication Publication Date Title
US4841482A (en) Leakage verification for flash EPROM
JP3705601B2 (ja) Ｅｅｐｒｏｍにおける潜在欠陥の操作法（管理法）
US7567472B2 (en) Memory block testing
JP3720859B2 (ja) 半導体集積回路メモリ装置
US4860261A (en) Leakage verification for flash EPROM
US6735727B1 (en) Flash memory device with a novel redundancy selection circuit and method of using the same
US5590075A (en) Method for testing an electrically erasable and programmable memory device
JP4088143B2 (ja) 不揮発性半導体記憶装置及び行線短絡不良検出方法
JPH02177100A (ja) 半導体記憶装置のテスト回路
US5430678A (en) Semiconductor memory having redundant cells
US6711057B2 (en) Nonvolatile semiconductor memory device and method of retrieving faulty in the same
KR100596330B1 (ko) 플래쉬 메모리의 사이클링 불량을 검출하는 방법 및 그 장치
US20100054071A1 (en) Semiconductor memory device
US6407944B1 (en) Method for protecting an over-erasure of redundant memory cells during test for high-density nonvolatile memory semiconductor devices
US8072808B2 (en) Nonvolatile semiconductor memory device
US6707733B2 (en) Semiconductor memory device
US6278642B1 (en) Method and apparatus for limiting bitline current
US10431321B1 (en) Embedded transconductance test circuit and method for flash memory cells
US6845043B2 (en) Method of verifying a semiconductor integrated circuit apparatus, which can sufficiently evaluate a reliability of a non-destructive fuse module after it is assembled
US8225149B2 (en) Semiconductor testing apparatus and method
RU2183361C2 (ru) Схемное устройство с испытательной схемой
US5745411A (en) Semiconductor memory device
US20070019480A1 (en) Test circuitry and testing methods
US6989551B2 (en) Test structure for determining a minimum tunnel opening size in a non-volatile memory
US6972994B2 (en) Circuit and a method to screen for defects in an addressable line in a non-volatile memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140521

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160511

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee