JPH02177100A - 半導体記憶装置のテスト回路 - Google Patents

半導体記憶装置のテスト回路

Info

Publication number
JPH02177100A
JPH02177100A JP63331707A JP33170788A JPH02177100A JP H02177100 A JPH02177100 A JP H02177100A JP 63331707 A JP63331707 A JP 63331707A JP 33170788 A JP33170788 A JP 33170788A JP H02177100 A JPH02177100 A JP H02177100A
Authority
JP
Japan
Prior art keywords
voltage
write
power supply
writing
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63331707A
Other languages
English (en)
Inventor
Ichiyoshi Kondou
近藤　伊知良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63331707A priority Critical patent/JPH02177100A/ja
Priority to US07/456,676 priority patent/US5109257A/en
Publication of JPH02177100A publication Critical patent/JPH02177100A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体Ｓ積回路に関し、特に紫外線消去可能電
気的書き込み可能な半導体不揮発性記憶装置（以下、Ｅ
ＰＲＯＭと称す）のテスト回路に間する。
［従来の技術］ 第５図に現在用いられているＥＰＲＯＭの断面構造を示
す。このＥＰＲＯＭはＰ型半導体基板５０１上に形成さ
れたドレイン拡散層５０２と、ソース拡散層５０３と、
ポリシリコンで形成されているフローティングゲート５
０５と、ポリシリコンで形成されているコントロールゲ
ート５０７とを有しており、前記フローティングブー）
５０５は第１ゲート酸化膜５０４と第２ゲート酸化膜５
０６とで、他の導電層と電気的に絶縁されている。
ＥＰＲＯＭは（ａ）紫外線を十分に照射すること（こよ
り、前２己フロ゛−テイングゲート５０５ζこ電子が蓄
積されていない（一般に消去状態と言われている）状態
と、　（ｂ）ドレインＮ型拡散Ｐ！５０２とコントロー
ルゲート５０７との間に高電圧を印加し、ドレインＮ型
拡散層５０２近傍にホットエレクトロンを発生させ、コ
ントロールゲート５０７の電圧により前記ホットエレク
トロンをフローティングゲートゲート５０５へ注入する
ことにより、前記フローティングゲートに電子が蓄積さ
れている（一般に書き込み状態と言われている）状態と
を２値の記憶状態に対応させている。上記２値の状態は
フローティングゲートの電子の蓄積の有無により、第６
図のような特性を有する。第６図は横軸をコントコール
ゲート電圧、縦軸をＥＰＲＯＭに流れるドレイン電流に
それぞれ割り当てたものであり、前記（ａ）状態は、し
きい値電圧が低い状態、　（ｂ）状態はしきい値が高い
状態である。従ってコントロールゲート電圧を（ａ）状
態のしきい値電圧より高く、　（ｂ）状態のしきい値よ
り低い値にすることによりＥＰＲＯＭのしきい値の低い
（ａ）状態としきい値の高い（ｂ）状態をＥＰＲＯＭの
ドレイン電流の有無という電気的に検出てきる状態に対
応させることができ、これを通常センスアンプ回路と呼
ばれる検出回路により、検出してデータの読み出しをす
る。
通常上記コントロールブーＦ　Ｒ圧は、電源電圧と同し
電圧が用いられている。従ってＥＰＲＯＭの記憶内容を
読み出す時のコントロールゲートの電圧と、　（ｂ）状
態のしきい値との差が十分てないと、長期間使用してい
る間に、　（ｂ）状態からフローティングゲートに蓄積
されている電荷が徐々にフローティングゲート５０５外
へ抜は出し、正しい記憶内容がついには失われてしまう
という不具合が生じる。したがって、ＥＰＲＯＭでは（
ｂ）状態のしきい値が十分に高く、しかもフローティン
グゲート５０５を囲む絶縁膜が十分な絶縁特性を有する
ように形成されていて、電子をフローティングゲートゲ
ート５０５外へ放出させないことが求められている。
上記のような特性を持つＥＰＲＯＭのみ選別するために
現在用いられている選別法としては、ウェハープロセス
終了後十分に紫外線を照射し、ＥＰＲＯＭを（ａ）状態
にし、読み出し動作により、ＥＰＲＯＭが（ａ）状態に
なっていることを確認し、確認後ＥＰＲＯＭに書き込み
を行ってＥＰＲＯＭを（ｂ）状態にし、通常使用する電
源電圧よりも高い電圧で読み出しを行うことによりメモ
リセルのコントロールゲートに印加される電圧を高くす
ることができ、書き込みの状態のしきい値をセンスアン
プ回路を通して調べることができる。
このように電源電圧を変化させてＥＰＲＯＭの書き込み
の状態を調べる試験法は、例えば（財）日本電子部品信
頼性センターｒＥＰＲＯＭ　　ＬＳＩの信頼性に関する
試験」成果報告書等により一般に知られている。
上記のようにＥＰＲＯＭのフローティングゲートに電子
が蓄積された状態で１２５℃から２５０°Ｃ１１時間か
ら２４時間という条件で高温保管し、先はどと同様の方
法により、電源電圧を通常使用電圧より高くして読み出
し動作を行うことにより、（ｂ）状態にあるＥＰＲＯＭ
でしきい値が低くなっている。すなわち上記の高温保管
でフローティングゲートに蓄積されている電子が減少し
ているものを選別することが可能である。
別のテスト方法として書き込み後のしきい値を低めにし
、余り高くない電源電圧で選別すると言う方法もある。
書き込み後のしきい値を低めにする方法としては例えば
書き込み用の電源電圧を低くするという方法がある。
第７図にＥ　Ｐ　ＲＯＭのブロック図を示す。このＥＦ
ＲＯＭは通常電源電圧で動作する列デコーダ７０１、行
デコーダ７０２、書き込み用電源電圧で動作し書き込み
時に行デコーダにより選択されている出力線、列デコー
ダにより選択されている出力線にそれぞれ書き込みに必
要な高電圧を印加する列デコーダ高電圧スイッチ回路７
０３、行デコーダ高電圧スイッチ回路７０４、読み出し
回路７０６、書き込み回路７０６、そして列選択トラン
ジスタ７０７、メモリセルアレイ７０８を有しており、
電源としては通常電源７１１の他に書き込み用電源７１
２、書き込み用電源７１３、書き込み用電源７１４が設
けられており、メモリセルの特性、回路の構成により、
書き込み用電源７１２〜７１４には最適な電圧が印加さ
れる。現在市場で利用されているものは、外部端子より
通常電源として５Ｖ、　書き込み用電源として１２．５
Ｖあるいは２１．ＯＶを与えているものが多く、第７図
における書き込み用電源７１２〜７１４は前記１２．５
Ｖあるいは２１．ＯＶから必要な電圧へそれぞれ変換し
て与えられる。
［発明が解決しようとする問題点コ 上述した従来のＥＦＲＯＭはウェハープロセス完了後の
不良品の選別工程において、電源電圧を変化させてＥＰ
ＲＯＭのしきい値の変化を調べるために選別時の使用電
源電圧に通常使用の電源電圧よりも高いテストに十分な
電源電圧を用いることができない。
その結果、製造上のばらつき、例えば、書き込みの特性
がほらつきにより書き込み後のしきい値の値が変化し、
また、フローティングゲートを囲む酸化膜の膜の特性の
ばらつきにより、ＥＰＲＯＭを書き込んだ後の高温保管
によるしきい値の変化分も変わるので、書き込み後のし
きい値が高く、高温保管前後のしきい値の変化が比較的
大きいが、選別時の使用電源電圧よりも、変化後のしき
い値が高い場合に、書き込み後のＥ　Ｆ　ＲＯＭのしき
い値を十分に調べることができず、選別工程での高温保
管によるスクリーニングの前後でのＥＰＲＯＭのしきい
値の変化を十分に検出することができないので不良品の
選別が十分にできないという欠点がある。
［発明の従来技術に対する相違点コ 上述した従来のＥＰＲＯＭの選別方法はＥＰＲＯＭメモ
リセルのコントロールゲートに電源電圧を印加すること
により、書き込み後のしきい値を調べる方法であるのに
対し本発明は、前記電源電圧とは異なり、前記電源電圧
とは独立に可変できる電圧を、選別、テスト時のみＥＰ
ＲＯＭメモリセルのコントロールゲートに印加できるテ
スト回路を有して、そのテスト回路を用いて書き込み後
のしきい値を調べるという相違点を有する。
口問題点を解決するための手段］ 本発明の要旨はコントロールゲート、フローティングゲ
ートの二層ゲート構造を有し、電気的に書き込み可能で
紫外線により消去可能なメモリセルを少なくとも１個以
上含む半導体記憶装置に設けられたテスト回路にして、
前記メモリセルの記憶内容を読み出す際に電源電位とは
異なる端子から供給される電源電圧より高い電圧を前記
メモリセルに書き込みを行う際に用いる書き込み電圧供
給線を通して、前記メモリセルのコントロールゲートに
遍択的に与える手段を有することである。
［実施例］ 第１図に本発明の第１実施例に係るＥ　Ｐ　ＲＯＭのテ
スト回路を示す。まず、テスト回路の構成を第１図を用
いて説明する。１０１は書き込み用電源端子であり、書
き込み時に必要な電圧を与える端子で、一般には書き込
み用電圧として１２．５■または２１．ＯＶが用いられ
ている。１０２は書き込み用電圧が端子に印加されてい
るか、否かを検出する回路で、通常電源電圧より高いあ
る電圧になると、出力である書き込み電圧印加検出信号
１１９か変化するようになる。１０３，１０４は昇圧回
路である。本実施例ではスイッチトランジスタ１０９，
１１０，１１１がＮチャネルトランジスタであるためバ
ックゲート効果によりゲート電圧を書き込み用電源電圧
より、Ｎチャネルトランジスタのしきい値分だけ少なく
とも高くしないと、内部に書き込み用電圧が与えられな
いため、高電圧発生用の昇圧回路が必要である。１２０
はテスト用電源端子で、テスト時にメモリセルのコント
ロールゲートに印加する電圧を与えるものである１０５
，１０６は書き込み制御信号とその反転信号、１０７，
１０８はテスト制御信号と、その反転信号である。１１
２，１１３，１１４は書き込み用電源１〜３てあり、こ
れらは第７図のブロック図と対応している。１１５は通
常電源である。１１６，１１７はＮチャネルデイプリー
ジョントランジスタで書き込み用電圧が与えられていな
いときに、内部の書き込み用型Ｒ線に通常電源電圧を与
えるものである。
次にまず書き込み時の動作について説明する。
書き込み用電源に１２．５Ｖを印加する。書き込み電圧
検出回路１０２がその電圧を検出し、書き込み電圧印加
検出信号１１９が反転し高レベルとなる４　１１９が高
レベルになり、書き込み信号が出ると、書き込み制御信
号１０５とその反転信号１０６が、それぞれ高レベル、
低レベルとなる。
昇圧回路１０４の出力は低レベルて昇圧回路１０３が動
作し、Ｎチャネルスイッチトランジスタ１０９．１１０
のゲート電圧を書き込み電源電圧より高く昇圧した電圧
を与え、Ｎチャネルデイプリージョントランジスタ１１
６，１１７は非導通状態になる。Ｎチャネルスイッチト
ランジスタ１０９．１１０を通して、それぞれ書き込み
用電源２、書き込み用型Ｒ１にはほぼ１２．５Ｖに近い
値が印加され、書き込み用’ＫＲ３には、！２．５Ｖが
印加され、書き込み可能な電圧を各回路に与えられる。
次にテスト時の動作について説明する。書き込み用型ｒ
Ａ１１１には１２．５Ｖが印加され、書き込み電圧検出
信号は高レベルとなる。テスＩ・制御信号１０８とその
反転信号１０９は高レベル、低レベルとする。昇圧回路
１０３の出力は低レベルで昇圧回路１０４は動作し、Ｎ
チャネルトランジスタ１１１のゲート電圧が書き込み用
電源よりも高くなるように昇圧する。Ｎチャネルデイプ
リージョントランジスタ１１７は非導通状態となり、Ｎ
チャネルデイプリージョントランジスタ１１６は導通状
態となる。Ｎチャネルスイッチトランジスタ１１１を通
して、書き込み用電源１には、テスト用電源電圧が与え
られる。書き込み用電源２にはＮチャネルデイプリージ
ョントランジスタ１１６を通して通常電源電圧が与えら
れ、書き込み用電源３には１２．５Ｖが与えられる。第
７図のブロック図にあるように、書き込み用電源３の電
圧をメモリセルのコントロールゲートに与えることは設
計上可能なので、読み出し動作において、メモリセルの
コントロールゲートに加えられる電圧は通常電源電圧と
は、独立に可変でき、また、その電圧変化の範囲は書き
込み電源電圧程度まて高くすることが可能であるので、
書き込み後のメモリセルのしきい値を十分に調べること
が可能である。
最近、マイクロプロセッサ等のプログラム用マスクロム
をＥＰＲＯＭで置き換えたものが、プログラム開発用に
用いられ、これらはプログラム用マスクロムをＥＰＲＯ
Ｍに置き換えたとき、パッケージのビンの配置が同一で
あることが要求され、一方Ｅ　））　ＲＯＭでは少なく
とも書き込み用電源端子は新たに必要となるので、Ｅ　
Ｐ　ＲＯＭに書き込みを行うときに用いていない端子を
書き込み弔電ａ端子と兼用することが必要となる。
本実施例においては、書き込み用電源電圧が端子に印加
されていないときは、書き込み電圧印加検出１言号が低
レベルであるので、これにより昇圧回路１０３，１０４
の出力を低レベルにすることにより、スイッチトランジ
スタ１０９，１１０゜１１１をすべて非導通状態とする
ことができるので、ＥＰＲＯＭに書き込みを行わないと
きは、書き込み用型源端子工０１とテスト用電源端子な
他の機能のために用いることが可能である。
第２図は本発明の第２実施例を示す回路図であり、本発
明のＥＦＲＯＭのテスト方法を実施するためのテスト用
回路である。第１実施例と異なる点はテスト用電源電圧
を書き込み用電源電圧と同一にしている点である。他の
構成は第１実施例と同しである。テスト用電源電圧とし
て書き込み用電源電圧を用いることにより、特にマイク
ロプロセッサ−等で端子数の少ないもの、あるいは入力
端子の数が少ないものに有効である。端子を書き込み用
電源と兼用して用いることが可能なのは、おもに入力端
子であるからである。
本実施例におけるテスト時の動作について説明する。テ
スト制御信号２０７が高レベルになると、昇圧回路２０
４が動作してスイッチトランジスタ２１１が導通状態に
なり、書き込み用電源１にはマ９込用電源電圧が与えら
れ、メモリセルのコン）・ロールゲートには、書き込み
用型Ｒ電圧を与えながら読み出しを行うことにより、書
き込み後のメモリセルのしきい値を調べることができる
。本実施例においては、メモリセルのコントロールゲー
トに与える電圧を、通常電源電圧とは、独立に設定でき
るが、書き込み用電源電圧とは、独立ではない。しかし
、本テスト時はメモリセルの読み出しを行っているので
書き込み用電源電圧は、書き込み電圧検出回路の検出レ
ベルより太きければ、必ずしも１２．５Ｖである必要は
ない。書き込み電圧検出回路の検出レベルは通常電源電
圧より１゜５ｖから２．ＯＭ高い値に設定できるので、
通常電源電圧が５Ｖとすれば、書き込み用電源電圧は７
Ｖ以上で変化させることができ、書き込み後のメモリセ
ルのしきい値をテストするのには十分である。
第１実施例と第２実施例とで昇圧回路が用いられている
が、これらの代表的な回路を第３図、第４図に示す。
本発明のテスト回路とテスト回路を用いた半導体記憶装
置のテスト方法を詳説する。半導体記憶装置のメモリセ
ルは、コントロールゲート、フローティングゲートの二
層ゲート構造を有し、さらに半導体記憶装置は前記半導
体記憶装置の記憶内容を読み出す際に電源電圧とは異な
る端子より与えられ、電源電圧より高い電圧を前記半導
体記憶装置に書き込みを行う際に用いる書き込み電圧供
給線を通して、前記半導体記憶装置のコントロールゲー
トに選択的に与える手段とを有する。このテスト回路を
用いた半導体記憶装置のテスト方法はウェハープロセス
終了後紫外線により、前記半導体記憶装置の記憶内容を
消去する工程と、同一チップ内の半導体記憶装置に書き
込みを行う工程と、前記テスト回路を通して半導体記憶
装置のコントロールゲートにある一定電圧を与え、読み
出しを行う工程と、高温状態である一定時間保管する工
程と、前記テスト回路を通して前記半導体記憶装置のコ
ントロールゲートにある一定電圧を与え読み出しを行う
工程とを実行し、高温保管の前後で半導体記憶装置の書
き込みの状態を比較検査するという内容を有している。
［発明の効果コ 以上説明した様に本発明は、ＥＰＲＯＭの選別を行う際
に、Ｅ　Ｐ　ＲＯＭのコントロールゲートに電源電圧と
は異なる端子から、電源電圧より高い電圧を与えること
が可能なテスト回路を有し、前記テスト回路を用いＥ　
Ｐ　ＲＯＭの高温保管の前後の書き込みの状態を調べる
ことにより、従来より信頼性の高い半導体記憶装置を提
供できるという効果がある。
１０２　・　・　・　・　・ １０３、　１０４　・ １１２〜１１４　φ １１５　・　・　・　・　・ １２０・・争・・ ５０５　　・　・　・　・　・ ５０７　・　・　・　・　・ 書き込み電圧印加検出信号、 ・・昇圧回路、 ・・書き込み用電源、 ・・通常電源、 ・・テスト用電源端子、 ・・フローティングゲート、 ・・コントロールゲート。
【図面の簡単な説明】
第１図は本発明の第１実施例に係るテスト回路の構成を
示す回路図、第２図は本発明の第２実施例に係るテスト
回路の構成を示す回路図、第３図と第４図とは第１実施
例と第２実施例とに用いられている昇圧回路の具体例を
それぞれ示す回路図、第５図はＥＰＲＯＭの構造を示す
断面図、第６図はＥ　Ｐ　Ｒ０Ｍコントロールゲート電
圧とドレイン電流との関係を示す特性図、第７図はＥＰ
ＲＯＭの従来例を示すブロック図である。

Claims (1)

    【特許請求の範囲】
  1. コントロールゲート、フローティングゲートの二層ゲー
    ト構造を有し、電気的に書き込み可能で紫外線により消
    去可能なメモリセルを少なくとも１個以上含む半導体記
    憶装置に設けられたテスト回路にして、前記メモリセル
    の記憶内容を読み出す際に電源電位とは異なる端子から
    供給される電源電圧より高い電圧を前記メモリセルに書
    き込みを行う際に用いる書き込み電圧供給線を通して、
    前記メモリセルのコントロールゲートに選択的に与える
    手段を有することを特徴とする半導体記憶装置のテスト
    回路。
JP63331707A 1988-12-27 1988-12-27 半導体記憶装置のテスト回路 Pending JPH02177100A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63331707A JPH02177100A (ja) 1988-12-27 1988-12-27 半導体記憶装置のテスト回路
US07/456,676 US5109257A (en) 1988-12-27 1989-12-27 Testing circuit for semiconductor memory array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63331707A JPH02177100A (ja) 1988-12-27 1988-12-27 半導体記憶装置のテスト回路

Publications (1)

Publication Number Publication Date
JPH02177100A true JPH02177100A (ja) 1990-07-10

Family

ID=18246690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63331707A Pending JPH02177100A (ja) 1988-12-27 1988-12-27 半導体記憶装置のテスト回路

Country Status (2)

Country Link
US (1) US5109257A (ja)
JP (1) JPH02177100A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917766A (en) * 1996-05-28 1999-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device that can carry out read disturb testing and burn-in testing reliably

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315598A (en) * 1991-04-04 1994-05-24 Texas Instruments Incorporated Method to reduce burn-in time and inducing infant failure
JP2672740B2 (ja) * 1991-10-07 1997-11-05 三菱電機株式会社 マイクロコンピュータ
US5250854A (en) * 1991-11-19 1993-10-05 Integrated Device Technology, Inc. Bitline pull-up circuit operable in a low-resistance test mode
US5361227A (en) 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
US6781895B1 (en) * 1991-12-19 2004-08-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
JPH0612900A (ja) * 1992-06-29 1994-01-21 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6000843A (en) * 1992-07-03 1999-12-14 Nippon Steel Corporation Electrically alterable nonvolatile semiconductor memory
US5452251A (en) * 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
JP3236105B2 (ja) * 1993-03-17 2001-12-10 富士通株式会社 不揮発性半導体記憶装置及びその動作試験方法
US5796298A (en) * 1995-04-14 1998-08-18 Delco Electronics Corporation Integrated transducer amplifier with zener-zap programming
US5572472A (en) * 1995-04-14 1996-11-05 Delco Electronics Corporation Integrated zener-zap nonvolatile memory cell with programming and pretest capability
JP2780674B2 (ja) * 1995-06-20 1998-07-30 日本電気株式会社 不揮発性半導体記憶装置
CN1092335C (zh) * 1995-08-21 2002-10-09 松下电器产业株式会社 电压检测电路、电源通－断复位电路及半导体装置
US5943263A (en) 1997-01-08 1999-08-24 Micron Technology, Inc. Apparatus and method for programming voltage protection in a non-volatile memory system
FR2769744B1 (fr) * 1997-10-15 2001-03-30 Sgs Thomson Microelectronics Circuit integre a memoire comprenant un circuit interne de generation d'une haute tension de programmation
US5923602A (en) * 1998-03-19 1999-07-13 Xilinx, Inc. Method for testing floating gate cells
US6859748B1 (en) * 2002-07-03 2005-02-22 Advanced Micro Devices, Inc. Test structure for measuring effect of trench isolation on oxide in a memory device
WO2007095974A1 (en) * 2006-02-24 2007-08-30 Freescale Semiconductor, Inc. Testing non-volatile memory devices for charge leakage
KR101903520B1 (ko) * 2012-01-06 2018-10-04 에스케이하이닉스 주식회사 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683895A (en) * 1979-12-10 1981-07-08 Hitachi Ltd Write device of eprom
JPS5853090A (ja) * 1981-09-24 1983-03-29 Fujitsu Ltd プログラマブル・リ−ド・オンリ・メモリ
JPS6035760A (ja) * 1983-08-06 1985-02-23 Ricoh Co Ltd 感光体の帯電電位制御装置
JPS63268200A (ja) * 1987-04-24 1988-11-04 Nec Corp 不揮発性メモリ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH051040Y2 (ja) * 1985-04-09 1993-01-12
JPS62170094A (ja) * 1986-01-21 1987-07-27 Mitsubishi Electric Corp 半導体記憶回路
JPS62229599A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 不揮発性半導体記憶装置
US4841482A (en) * 1988-02-17 1989-06-20 Intel Corporation Leakage verification for flash EPROM

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683895A (en) * 1979-12-10 1981-07-08 Hitachi Ltd Write device of eprom
JPS5853090A (ja) * 1981-09-24 1983-03-29 Fujitsu Ltd プログラマブル・リ−ド・オンリ・メモリ
JPS6035760A (ja) * 1983-08-06 1985-02-23 Ricoh Co Ltd 感光体の帯電電位制御装置
JPS63268200A (ja) * 1987-04-24 1988-11-04 Nec Corp 不揮発性メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917766A (en) * 1996-05-28 1999-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device that can carry out read disturb testing and burn-in testing reliably

Also Published As

Publication number Publication date
US5109257A (en) 1992-04-28

Similar Documents

Publication Publication Date Title
JPH02177100A (ja) 半導体記憶装置のテスト回路
US6097638A (en) Semiconductor memory device
US6545910B2 (en) Non-volatile semiconductor memory device having word line defect check circuit
US4999813A (en) Nonvolatile semiconductor memory having a stress test circuit
US4841482A (en) Leakage verification for flash EPROM
US5602044A (en) Memory with on-chip detection of bit line leaks
US5140554A (en) Integrated circuit fuse-link tester and test method
US5590075A (en) Method for testing an electrically erasable and programmable memory device
JPH06267300A (ja) 不揮発性半導体記憶装置と半導体装置及びその試験方法
KR0145225B1 (ko) 블럭 단위로 스트레스 가능한 회로
KR900006144B1 (ko) 불휘발성 반도체기억장치
JPH07105159B2 (ja) 半導体記憶装置の冗長回路
JP3683915B2 (ja) 半導体記憶装置
US5825689A (en) Nonvolatile semiconductor memory device having data detecting circuit for memory cells block
US5371706A (en) Circuit and method for sensing depletion of memory cells
US6711057B2 (en) Nonvolatile semiconductor memory device and method of retrieving faulty in the same
US6407944B1 (en) Method for protecting an over-erasure of redundant memory cells during test for high-density nonvolatile memory semiconductor devices
JP4805733B2 (ja) 半導体記憶装置及びそのテスト方法
US6845043B2 (en) Method of verifying a semiconductor integrated circuit apparatus, which can sufficiently evaluate a reliability of a non-destructive fuse module after it is assembled
KR100596330B1 (ko) 플래쉬 메모리의 사이클링 불량을 검출하는 방법 및 그 장치
JP3267301B2 (ja) 検査回路を有する回路装置
US5745411A (en) Semiconductor memory device
JP3360855B2 (ja) 一括消去型不揮発性半導体記憶装置およびその試験方法
US5650965A (en) Method of narrowing flash memory device threshold voltage distribution
JPH052896A (ja) 不揮発性半導体記憶装置およびその試験方法