CN102737726A - 存储阵列局部位线缺陷的检测方法 - Google Patents

Abstract

本发明公开了一种用于检测存储阵列的制造上的缺陷的方法，包括利用检测电路以提供一选择电压，选择电压作为存储阵列的位线的漏极偏压以进行读取操作，存储阵列设置以利用第一电压作为漏极偏压，且选择电压高于第一电压，并且，判断是否存在一漏电流响应于选择电压作为漏极偏压，此漏电流的存在表示存储阵列的位线以及存储阵列的另一元件之间的制造缺陷。此外，也提供一相对应于此检测方法的检测装置。

Description

存储阵列局部位线缺陷的检测方法

技术领域

本发明的实施例是有关于一种半导体装置的制造，且特别是有关于一种检测半导体装置的制造缺陷的方法，制造缺陷例如是在存储阵列的半导体装置中的局部位线(local bit-line)的缺陷。

背景技术

自计算机出现以来，电子装置的制造上即稳定地朝向尺寸缩小以及功能增强的趋势迈进，电子装置例如计算器装置、通信装置及存储器装置。当维持或者提升电子装置的功能时，为了要减少这些电子装置的尺寸，在电子装置内的元件的尺寸也必须缩小。由于电子装置内的许多元件是由半导体材料所制成，在某些情况下，必须通过半导体衬底的结构来提供这些半导体材料。半导体衬底可以用来制造集成电路(Integrated Circuits，ICs)，集成电路具有理想的性能以及尺寸特性而可以作为特定的元件。

由于现代的集成电路的工艺可以做到极小的尺度，因此，任何集成电路上的缺陷都将对元件的性能有很大的影响。若缺陷的性质或尺寸足够损害半导体电路或降低这些电路的操作特性，将使得其所对应的半导体装置的性能降低。在制造过程中的数个步骤中的任何一个步骤，都有可能产生缺陷，这些缺陷可能造成短路、断路或其它使得半导体装置无法正常操作的异常。缺陷所造成的影响通常与缺陷的性质(例如是缺陷的尺寸或位置)有直接的关系。一般来说，必须在将这些元件供应给消费者的前辨识出这些缺陷，以便更换或修复具有缺陷的元件。

目前已发展出许多检测缺陷的步骤及方法，试图在各种不同的工艺阶段中找到缺陷。然而，现今所使用的检测方法常被认为过于复杂且/或耗费成本。因此，提供一个改良的检测方法是必要的。

发明内容

本发明的实施例提供一种检测方法，用于检测半导体装置内的制造缺陷，其中，制造缺陷例如是局部位线的缺陷，半导体装置例如是存储阵列。检测方法可以包括利用一检测电路可以应用于存储阵列，以选择性地提供一较高的电压，此较高的电压高于一般的读取电压，使得一特定大小的缺陷上可侦测的漏电流被诱导产生。因此，可以相对快速且节省成本地侦测到制造缺陷。

根据本发明的一实施例，提出一种在存储阵列检测缺陷的方法。此方法可以包括，利用检测电路以提供一选择电压，以选择电压作为存储阵列的位线的漏极偏压。其中存储阵列是设置以利用一第一电压作为漏极偏压以进行读取操作，且选择电压高于第一电压。判断是否侦测到一漏电流响应于选择电压作为漏极偏压，此漏电流的存在表示存储阵列的位线与存储阵列的另一元件之间有制造缺陷。

在本发明的另一实施例中，提供一检测装置，用于检测一存储阵列的缺陷。检测装置可以包括半导体装置及检测电路。半导体装置可以包括一存储阵列，存储阵列是设置以利用一第一电压作为漏极偏压以进行读取操作。检测电路可以设置以连接至存储阵列，检测电路提供一选择电压作为存储器装置的位线的漏极偏压。选择电压可以高于第一电压。检测电路可以判断是否侦测到漏电流的存在，漏电流响应于选择电压作为漏极偏压，且此漏电流表示存储阵列的位线与存储阵列的另一元件之间有制造缺陷。

可以理解到前面的概述与之后的详细说明，仅为本发明的实施例的说明，而并非用于限定本发明的范围。

为了对本发明的上述及其它方面有更清楚的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：

附图说明

本发明将以通用的词汇并配合附图作说明，本发明的附图并非以实际的尺度绘示，其中：

图1绘示一NOR型闪存装置(NOR flash memory device)的实施例的方块图；

图2绘示当执行正常用户功能时，可以应用于如图1所示的装置的操作条件的图表；

图3绘示如图1的NOR型闪存装置的存储阵列的一实施例的示意图；

图4绘示如图1的存储阵列中，某些结构元件的较详细的示意图；

图5绘示根据本发明一实施例的存储阵列中，可能位于位线之间的工艺缺陷的示意图；

图6绘示根据本发明一实施例中，应用一检测方法的存储阵列方块图，此检测方法包括一检测电路；

图7绘示根据本发明一实施例中，执行正常用户功能及/或执行一缺陷检测时，可以应用于如图6所示的装置的操作条件的图表；

图8绘示根据本发明一实施例中，在检测操作时施加一较高电位的漏极偏压的实施方式示意图，其中，检测操作相似于读取操作，差别在于检测操作是使用大于1伏特(V)的偏压；

图9绘示根据本发明一实施例中，在正常及检测条件下施加电压于图8的装置的各个位置的电位关系图表。

图10绘示根据本发明一实施例，检测制造缺陷的实施例的示意图；

图11绘示根据本发明一实施例中，所侦测到的位电流(cell current)相对于不同的位线电压的字线电压(word-line voltage)值(例如是2V对1V)的曲线图；

图12绘示根据本发明一实施例中，一种检测存储阵列的制造缺陷的检测程序的方法示意图。

【主要元件符号说明】

10：存储阵列

16：源极线

18：阱

20：字线译码器

22：位线译码器

24：传递栅极

32：感测放大器

34：程序数据高压驱动器

36：程序数据锁存器

38：写入驱动器

40：控制电路

50：制造缺陷

52：漏电流路径

100：检测电路

110：外部电压源

120：内部电压源

200：运作模式

具体实施方式

本发明的一些实施例将配合附图，作较详细说明于下，其中，将只就部分实施例作说明，而不会就全部的实施例作说明。实际上，本发明的各个实施例可能以不同的形式实现，因此，不应将在此所述的实施例用于限制本发明。相反地，提供这些实施例，是用于满足所适用的法定要求。

如前所述，许多存储器装置(例如是反或(NOR)及反且(NAND)闪存)，具有空间上紧密地设置的元件。举例来说，许多存储器装置可兼容金属相关工艺中，位线之间彼此紧密地设置。这些装置也可以应用相对较高的电压操作于存储单元。任何位于闪存阵列的位线内的工艺缺陷，都可能造成存储器装置不符合产品说明书的内容。因此，存储器装置的制造商通常会通过高电压(High Voltage，HV)途径的写入(或编程)驱动器，提供高电压至一组位线(例如是第偶数条的位线)，以及提供一较低的电压至另一组位线(例如是第奇数条的位线)，以检测可能潜在的缺陷。然而，如前面所叙述，此种检测方法通常需要较复杂的位线(或行(column))译码器、逻辑控制电路、外部检测资源，及/或多个预先周期检测软件(pre-cycle test applications)，以侦测缺陷。因此，此种检测方式可能会相当昂贵。

在本发明的某些实施例中，可以使用一种方式判断半导体元件内的制造缺陷，半导体元件例如是存储阵列，制造缺陷例如是局部位线缺陷，此种方式可以避免前面所叙述的缺点。举例来说，本发明的某些实施例可以提供一较高电位的漏极(位线)偏压，此较高电位的偏压是相对于生产流程中的正常读取操作而言。通过感测放大器电路(sense amplifier circuitry)，较高电位的漏极偏压可以判断不同的位线之间是否存在有漏电流路径。因此，举例来说，可以检测出位线与位线间的缺陷，因而可降低甚至排除工艺初期的失败率。本发明的一些实施例，也可以检测到不同位线之间潜在的金属相关的缺陷，因而，制造商可以在出货前或是在包含较少电路的时候，即丢弃或修复有缺陷的装置。因此，本发明的一些实施例相比于传统的预先周期检测，实际上可以提供有效且更有效率的检测方法。

图1绘示NOR型闪存装置的一实施例的方块图。图2绘示当执行正常用户功能时，可以应用于如图1所示的装置的操作条件的图表。图3绘示如图1的NOR型闪存装置的存储阵列的一实施例的示意图。请参考图1-图3提供的一存储阵列10。在一些实施例中，存储阵列10可以包括一NOR型闪存装置或NAND型闪存装置，且可以包括多个存储单元(memorycell)12以行(column)及列(row)的排列方式设置于其中。以列排成的存储单元延伸于X轴的方向，且可以连接至多个彼此间隔且平行排列的导线，以形成字线(例如是字线n、字线n+1、字线n+2、字线n+3等)。以行排成的存储单元延伸于Y轴的方向，且也可以连接至多个彼此间隔且平行排列的导线以形成位线(例如是位线n、位线n+1、位线n+2、位线n+3等)。通过彼此相连接的字线及位线，可以读取存储单元的数据或写入数据至特定的存储单元，也可以将存储单元内所欲去除的数据擦除。

在一实施例中，存储阵列10也可以包括源极线16以及阱(地)18。存储阵列10可以与字线译码器20联系，字线译码器20可以执行字线的选择。存储阵列10也可以联系位线译码器22(例如是通过传递栅极24(passgates))以选择位线。在一实施例中，可以提供一输入/输出缓冲器30(I/Obuffer)联系存储阵列10，以接收感测放大器32的侦测数据的指针，且通过一程序数据锁存器36(PGM data latch)以及程序数据高压驱动器34(PGM data HV driver)，提供一程序数据至存储阵列10。可以利用程序数据锁存器36及程序数据高压驱动器34作为写入驱动器38的某个部分。也可以提供控制电路40，以对于用户功能作一般的控制。关于此点，举例来说，控制电路40可以设置以提供条件来诱导某些用户功能(例如是编程、擦除，及/或读取操作)。

在一实施例中，可以在正常的用户操作下，施加各种不同的控制电压至存储阵列10以执行各种功能，这些功能例如是编程(或写入)功能、擦除功能、读取功能或其它可能的功能。图2绘示一图表，记载各种不同用户功能的条件，可以通过控制栅(或字线)、漏极(或位线)、存储阵列10的阱18，以及源极线16，来维持用户功能的条件。在一实施例中，可以维持读取操作时的漏极偏压接近1伏特(V)，以避免读取存储单元时，因为软性热电子编程(soft hot electron programming)造成低临界电压存储单元(LVt cells)的读取干扰。换句话说，可以设定正常读取时的漏极偏压，以保持低临界电压存储单元不会经历很大的电位位移。

图4绘示如图1的存储单元阵列10的一些结构元件的较详细的示意图，其中，通过传递栅极24，存储阵列10的位线可以选择性地电性连接至写入驱动器38或感测放大器32。因此，举例来说，通过写入驱动器38提供的高电压，可以在编程操作时，选择性地调整快闪存储单元的位线的漏极偏压，或者在读取操作时，通过感测放大器32提供接近为1V的偏压，以读取存储阵列10所存取的内容。

图5绘示可能存在于存储阵列中，位线之间的制造缺陷的一实施例的示意图。如图5所示，可以沿着位线(例如是BLn及BLm)提供字线(例如是WLx及WLy)，以作为存储阵列10的一部分。位于位线之间的制造缺陷50可以用位于位线(BLn及BLm)之间的流动路径(以箭头符号52表示)的附图表示。本发明的实施例可以应用至不同于前述的关于附图中图1-图4所描述的检测方法。

图6绘示根据本发明一实施例的存储阵列10，应用于包括检测电路100的检测方法的方块图。存储阵列10及其它相关元件，可以具有相似于前述关于图1所说明的存储阵列及其它相关元件的形式及功能。因此，图6中对应至图1的元件，将以相同的元件编号命名，且在此将省略这些相同元件的详细说明。然而，检测电路的纳入，使得读取操作时得应用一漏极偏压，此漏极偏压高于图1-图4所示的实施例中的漏极偏压。图7是绘示一类似于图2的图表，除图7增加了检测功能的说明，并绘示其所对应的相关条件的图表。因此，图7绘示操作条件的图表，当执行正常用户功能时，及/或根据本发明的实施例执行缺陷检测时，这些操作条件是应用于图6的装置的操作条件。

如图7所示，除施加较高的漏极电压(例如是大于1V)至存储单元10的位线或漏极，其它条件是相似于用在存储单元的读取时的条件。图8是绘示如何在检测操作时，施加一较高电位的漏极偏压。检测操作相似于读取操作，差别在读取操作是使用1V的偏压，检测操作是使用大于1V的偏压。在此情况中，检测电路100可以包括一外部电压源110，外部电压源110可以通过接垫(PAD)至节点VB，以连接至存储阵列10。在此实施例中，外部电压源110可以在检测条件下，提供一接近3V的电压至节点VB。一内部电压源120也可以提供接近2V的电压至节点VA。根据节点CA的值以及节点CB的值，可以选择性地提供节点VA的电压或节点VB的电压以作为存储阵列10的漏极侧(或位线)偏压。根据检测电路100的操作，节点CA以及节点CB可以设定为高电位或低电位。在正常操作下，可以维持节点CA为低电位且节点CB为高电位，以传递节点VA的电压且有效地防止节点VB的电压的传递。这样的设置可以如前面所述，提供接近1V的漏极偏压进行读取操作。

在执行检测的情况下，节点CA可以为高电位且节点CB是维持为低电位，传递节点VB的电压以提供存储阵列10的漏极侧的偏压。在此设置的情况下，可以施加大于1V的电压以作为漏极偏压。图9绘示在正常及检测条件下，施加电压于图8的装置的各个位置的电位关系图表。如图9所绘示，在正常情况下，节点VB的电压值会被阻断而不会被传递，故此时节点VB的电压值并不重要。相似地，在检测情况下，节点VA的电压值会被阻断而不会被传递，此时节点VA的电压值并不重要。

请再次参照前述图5中，与图8及图9的相关说明，考虑当设定为正常条件的情况下，对特定的位线(例如是图5的BLm)而言，漏极偏压是设定为接近1V，其它位线(例如是BLn)则设定为0V或者接地，且字线(例如是WLx及WLy)也接地。在此情况下，若有缺陷的存在，通过漏电流路径52的电流，在流经140K欧姆(ohms)的制造缺陷50时为接近7毫安(micro amps)。同时，以相同的制造缺陷而言，若设定漏极偏压值为大于1V，例如是2V的情况下，通过漏电流路径52的电流为接近14毫安。因此，举例来说，在此检测条件下，可以判断是否有通过漏电流路径52的可侦测的漏电流，且此漏电流值接近临界值。在一实施例中，临界值接近10毫安(也就是，判断电流为10毫安)。因此，在前述的实施例中，使用1V的漏极偏压将无法检测出缺陷，但如果检测条件设定为大于1V(例如为2V)的漏极偏压，将可以侦测出超过临界值的漏电流，以及位于相邻的位线之间的缺陷。

图10绘示根据本发明一实施例的检测制造缺陷的另一例的示意图。根据图10所示的实施，存储单元A可以为高临界电压存储单元(HVt cell)，例如是具有大约为8V的临界电压值，且存储单元B可以为低临界电压存储单元(LVt cell)，例如是具有大约为4V的临界电压值。在正常读取操作下，可以设定BLm为接近1V，或在检测操作下，可以设定BLm为大于1V(例如为2V)。当BLn为浮动且WLx接地时，可以设定WLy的电压介于高临界电压存储单元以及低临界电压存储单元之间(例如是5.8V)。利用10毫安的判断电流，读取存储单元A上的电流相对于判断电流的值。图11绘示对不同的位线电压值(例如是2V相对于1V)而言，所侦测到的位电流(cell current)相对于字线电压值的曲线图。当读取的存储单元A为高电位时，若有制造缺陷及漏电流路径的存在，且存储单元A为高临界电压存储单元，存储单元B为低临界电压存储单元，则可以侦测到漏电流及存储单元A的电流，且可以检测出缺陷的存在。如图11所示，在此实施例中，10毫安的判断电流值可能会落在接近于测量到的位电流之间。因而，以此实施例而言，使用2V的位线电压为例，使用大于1V的2V的位线电压的检测条件，可以提供相对容易的漏电流的辨识，通过漏电流的测量以检测出制造缺陷的存在。

如前面的实施例所述，本发明的一些实施例可以用来侦测存储阵列中的制造缺陷。然而，必须了解的是，前面所述的步骤，对于侦测许多不同形式的缺陷都非常有用。举例来说，当制造缺陷造成了对应的漏电流，或其它相似的情形时，可以应用一些实施例来有效地侦测位线至阱的漏电流、位线至源极线的漏电流、整体位线至整体位线的漏电流、整体位线至源极线的漏电流，及位线至字线的漏电流。本发明的实施例可以应用于各种不同的制造品，通过选择适当程度的较高电位的电压施加，以产生比正常操作时更大的电压差，藉以侦测漏极漏电流，以提高漏电流可以被侦测到的程度。此外，虽然前面提到一外部电源，然而在某些实施例中，也可以利用一内部电源，选择性地施加一漏极偏压，此漏极偏压高于读取操作时所使用的漏极偏压。

本发明的实施例可通过读取个别区域(或区块)的一字线，以侦测对应至此区域的范围内的整体位线至位线的错误及缺陷，以提供缺陷的检测。因此，可以减少检测所需的时间。本发明的实施例介绍了一种方法，当读取存储单元的时候，利用一可调整的较高电位的偏压(例如是通过检测电路100的可选择的操作)，将理想的偏压而不是读取存储单元时所施加的电压，施加至漏极(或位线)。通过选择性地施加较高电位的漏极偏压，可以在有漏电流路径存在的情况下，在制造缺陷处引起较大的电位差。因此，提供一较大且较容易侦测的漏电流，以提升存储阵列中制造缺陷的侦测能力。其中，存储阵列例如是NOR型闪存以及NAND型闪存。因而可以在低检测成本的条件下，即减少初期的不良率。

图12是绘示根据本发明一实施例中，检测存储阵列的制造缺陷的检测形式的实施方式的相关操作流程图。必须了解到，流程图中的各个方块图，以及流程图中方块图的结合，可以通过各种不同的机制来实施，例如是独自或在固件及/或软件的指导的情况下，通过操作员或硬件来控制，其中，固件及/或软件是包括一个或多个计算机程序指令。举例来说，在此所述的一个或多个程序可以由计算机程序的指令来实现。在此情况下，实现前述的程序的计算机程序指令可以存储于存储器中并通过处理器来执行。必须了解到，这些计算机程序指令都可以输入于计算机或其它可编程的装置(例如是硬件)中，使得执行于计算机或其它可编程的装置的指令，可以作为执行流程方块图中所载的功能的手段。这些计算机程序指令也可以存储于计算机可读取的电子存储存储器中，因而可以用特定的方式以指导计算机或其它可编程的装置运作，使得存储于计算机可读取的电子存储存储器中的指令产生一制造品，制造品包括指令手段，用于实施流程图中所载的功能。这些计算机程序指令也可以输入于计算机或其它可编程的装置，使得计算机或其它可编程的装置执行一系列的操作，产生一计算机执行步骤，使得执行于计算机或其它可编程装置的指令，可以操作实施流程图中所载的功能。

因此，方块流程图可支持执行所载功能的手段的结合、执行所载功能的操作的结合，以及执行所载功能的程序指令手段。可以了解的是，流程图中的一个或多个方块以及流程图中方块的结合，可以使用具特定目的的硬件式计算机系统来执行，或结合特定目的的硬件及计算机指令来执行，具特定目的的硬件式计算机系统可以执行特定功能或操作。

如图12所示是根据本发明一实施例，提供一种检测方法以检测存储阵列的制造缺陷。检测方法可以包括利用检测电路以提供一选择电压，选择电压是作为存储阵列的位线的漏极偏压，其中，存储阵列是设置以应用一第一电压作为漏极偏压以进行读取操作，且选择电压高于在操作模式200中的第一电压。判断是否存在一漏电流响应于选择电压作为运作模式210中的漏极偏压，此漏电流表示存储阵列的位线及另一元件之间具有一制造缺陷。

在一些实施例中，可以修饰或增强前述的操作方式，修饰或增强的方式将叙述于下。此外，在一些情况下，除前述的操作外，将执行更多的操作。可以结合部分或所有的修改、增强及/或额外的操作在一些实施例中，可以用任何可能的组合情况或是顺序来作结合。举例来说，在某些情况下，是否有漏电流存在的判断方式，可能包括判断是否有可侦测的漏电流介于位线及另一位线之间、介于位线及字线之间、介于位线及存储阵列的阱之间，以及介于位线及源极线之间。在某些实施例中，利用检测电路提供一选择电压的方式，可以包括检测电路切换至提供选择电压取代第一电压时，该检测电路应用选择电压以提供选择电压。在一实施例中，判断是否有漏电流的存在，可以包括判断是否侦测到的电流大于一临界值。在某些实施例中，利用检测电路以提供选择电压可以包括利用一第二电压值作为选择电压。第二电压的值可以大于在一最小电流程度提供漏电流所必须的一最小值，此最小电流程度可侦测到具一给定电阻值的存储阵列中的缺陷。在一实施例中，第一电压接近1V且第二电压接近为2V。

本发明所属技术领域中普通技术人员，在参照了前述的说明以及相关附图的教导后，应当可以作各种的修改与补充并获得本发明的其它实施例。因此，可以了解到本发明所公开的实施例并非用于限定本发明，且在不脱离本发明的精神和范围内，当可作各种的修改与补充。此外，虽然前述内容及相关附图，是举出某些实施例的内容以说明元件及/或功能的组合的情况。然而，必须了解到的是，在不违背权利要求的保护范围下，不同的元件及/或功能的组合也可以提供其它可替换的实施例。在此情况下，举例来说，部分的权利要求也保护了不同的元件及/或功能的组合，这些不同的组合情况并未明确地说明于前。此外，在此所使用的特定词汇，是以词汇的通常意义以及词汇所描述的意思作解释，而并非用于作为本发明的限制。

Claims (18)

1.一种检测一存储阵列中制造缺陷的方法，其特征在于，包括：

利用一检测电路以提供一选择电压，该选择电压作为该存储阵列的一位线的一漏极偏压，该存储阵列利用一第一电压作为该漏极偏压以进行一读取操作，该选择电压高于该第一电压；以及

判断是否存在一漏电流，以响应于该选择电压作为该漏极偏压，该漏电流的存在表示该存储阵列的该位线与另一元件间具有一制造缺陷。

2.根据权利要求1所述的方法，其特征在于，判断是否存在该漏电流的步骤，包括判断是否可以在该位线以及一另一位线之间侦测到该漏电流。

3.根据权利要求1所述的方法，其特征在于，判断是否存在一漏电流的步骤，包括判断是否可以在该位线以及一字线之间侦测到该漏电流。

4.根据权利要求1所述的方法，其特征在于，判断是否存在一漏电流的步骤，包括判断是否可以在该位线以及该存储阵列的一阱之间侦测到该漏电流。

5.根据权利要求1所述的方法，其特征在于，判断是否存在一漏电流的步骤，包括判断是否可以在该位线以及一源极线之间侦测到该漏电流。

6.根据权利要求1所述的方法，其特征在于，利用该检测电路以提供该选择电压的步骤，包括当该检测电路被切换至提供该选择电压代替该第一电压时，该检测电路是应用该选择电压以提供该选择电压。

7.根据权利要求1所述的方法，其特征在于，判断是否存在一漏电流的步骤，包括判断是否侦测到一电流大于一临界值。

8.根据权利要求7所述的方法，其特征在于，利用该检测电路以提供该选择电压的步骤，包括应用一第二电压值作为该选择电压，该第二电压的值大于在一最小电流程度提供该漏电流所必须的一最小值，该最小电流程度可侦测到具有一给定电阻值的该存储阵列中的缺陷。

9.根据权利要求8所述的方法，其特征在于，该第一电压为1伏特，且该第二电压为2V。

10.一种检测装置，其特征在于，用于检测一存储阵列的一制造缺陷，包括：

一半导体装置，该半导体装置包括该存储阵列，该存储阵列利用一第一电压作为一漏极偏压以进行一读取操作；以及

一检测电路，该检测电路是设置以连接该存储阵列，以提供一选择电压作为该存储阵列的一位线的该漏极偏压，该选择电压高于该第一电压，该检测电路判断是否存在一漏电流，该漏电流响应于作为该漏极偏压的该选择电压，该漏电流的存在表示该存储阵列的该位线与另一元件之间具有一制造缺陷。

11.根据权利要求10所述的检测装置，其特征在于，该另一元件为一另一位线。

12.根据权利要求10所述的检测装置，其特征在于，该另一元件为一字线。

13.根据权利要求10所述的检测装置，其特征在于，该另一元件为该存储阵列的一阱。

14.根据权利要求10所述的检测装置，其特征在于，该另一元件为一源极线。

15.根据权利要求10所述的检测装置，其特征在于，当该检测电路是切换至提供该选择电压代替该第一电压时，该检测电路是应用该选择电压以提供该选择电压。

16.根据权利要求10所述的检测装置，其特征在于，该检测电路是通过判断是否侦测到一电流大于一临界值，以判断是否存在该漏电流。

17.根据权利要求16所述的检测装置，其特征在于，该检测电路通过施加一第二电压作为该选择电压以提供该选择电压，该第二电压的值大于在一最小电流程度提供该漏电流所必须的一最小值，该电流程度可侦测到具有一给定电阻值的该存储阵列中的缺陷。

18.根据权利要求17所述的检测装置，其特征在于，该第一电压为1V，且该第二电压为2V。

Images