CN102420012A - 检测半导体存储装置中的干扰存储单元的装置及方法 - Google Patents
检测半导体存储装置中的干扰存储单元的装置及方法 Download PDFInfo
- Publication number
- CN102420012A CN102420012A CN2010102967726A CN201010296772A CN102420012A CN 102420012 A CN102420012 A CN 102420012A CN 2010102967726 A CN2010102967726 A CN 2010102967726A CN 201010296772 A CN201010296772 A CN 201010296772A CN 102420012 A CN102420012 A CN 102420012A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- word line
- unit
- grid
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种检测半导体存储装置中干扰存储单元的装置及方法。该检测一存储单元干扰情况的方法,包含施加多个阵列条件至该存储单元且决定该存储单元响应多个阵列条件时是否具有一编程存储单元的行为。假如该存储单元会对该组条件响应为被编程而在另一组条件响应为被擦除,则识别该存储单元为受干扰的存储单元。
Description
技术领域
本发明是关于电子存储装置,特别是关于一种检测半导体存储装置中干扰存储单元的装置及方法。
背景技术
半导体存储装置已经被广泛使用,而且可以在许多电子设备之中发现。大部分的半导体存储装置可以区分为易失或非易失型态。一个易失存储装置需要电源以保存所储存的数据,而一个非易失存储装置则可以在没有电源时仍能保存所储存的数据。
闪存是一种熟知的非易失存储器。一个典型的闪存包括一个存储阵列其中的存储单元被成行成列地安排。每一个存储单元包括一浮动栅极场效晶体管。一存储单元的逻辑状态是根据此晶体管的阈值电压决定,其是根据此晶体管浮动栅极中的电子数目而决定。浮动栅极中的电子会部分抵消自控制栅极产生的电场,因此而调整此晶体管的阈值电压。故,一闪存的逻辑状态可以通过控制晶体管浮动栅极中的电子数目而控制。
一个快闪存储单元可以被编程及擦除以写入各自的逻辑状态至此存储单元中。此编程及擦除操作与所写入的各自的逻辑对应,其是对应于各自的阈值电压。为了简化起见,阈值电压仅会称为高及低阈值电压,其理解为高阈值电压是相对高于低阈值电压数个可检测的电压边界。储存于此晶体管浮动栅极中的电子数目可以通过施加一个强的电场于控制栅极与此晶体管的源极、漏极和衬底至少一者之间而改变,以移除或堆积电子于此浮动栅极中。一个”擦除”操作是电子自此浮动栅极移除的操作,因此降低此存储单元晶体管的阈值电压至低阈值电压,而一个”编程”操作是将电子堆积在此浮动栅极中的操作,因此增加此存储单元晶体管的阈值电压至高阈值电压。因为被编程及擦除的存储单元可以由其阈值电压的不同而轻易地辨认,编程及擦除的存储单元可以用来代表不同的逻辑状态。举例而言,擦除的存储单元可以用来代表逻辑状态”1”,而编程的存储单元可以用来代表逻辑状态”0”。
因此,每一个存储单元可以储存一个或多个数据位。举例而言,双位存储装置在单一存储单元中允许储存两个数据位,一位储存于捕捉层靠近源极区域而另一位储存于捕捉层靠近漏极区域。捕捉层某一区域的负电荷的存在与否可以代表对应位的状态。
在使用ONO叠层层储存电荷的多阶存储装置中,于编程及擦除操作中所增加或移除的电荷应该被限制在一存储单元各自的源极和漏极区域内。然而,在现实中,在源极和漏极区域之一增加或移除的电荷或许会影响到另一区域中的电荷,因此随着时间会改变此存储单元的读取、编程及擦除特性。最终,电荷的堆积改变了用来决定一存储单元中各自位状态的阈值电压。此因为一存储单元两个区域之间电荷的交互作用所造成的阈值电压偏移通常称为位干扰。此外,于此存储单元重复循环之后的电荷流失也会导致阈值电压偏移,特别是编程的阈值电压。此阈值电压的改变,其会因为位干扰及/或电荷流失所导致,妨碍了存储装置正确地感测此存储单元的每一个位的状态。
一多阶位存储单元中每一个位的状态,包括编程状态或擦除状态,是由比较存储单元的值(例如数据位的电压阶级)与一参考值而决定。通常而言,参考单元在初始制造时是预编程且设置至一擦除状态,所以提供一稳定的参考值。当自此存储单元所读取的值大于此参考值时,存储单元被决定是在一擦除状态。另一方面,当自此存储单元所读取的值小于此参考值时,存储单元被决定是在一编程状态。图1显示一存储装置感测边界的示意图。标示为PIDEAL的曲线代表一存储单元理想的编程阈值电压与时间关系的一范例。标示为PDISTURBED的曲线代表一存储单元编程阈值电压随着时间因为例如位干扰及/或电荷流失所导致的改变的一范例。标示为EIDEAL的曲线代表一存储单元理想的擦除阈值电压与时间关系的一范例。而标示为EDISTURBED的曲线代表一存储单元擦除阈值电压随着时间因为例如位干扰及/或电荷流失所导致的改变的一范例。标示为REF的曲线代表现有技术中由一存储装置中的参考单元所提供的参考值,其在图1中所示在一段时间内保持一定值。请参阅图1,因为例如位干扰及/或电荷流失所导致的效应,介于此存储单元的参考值与编程阈值电压PDISTURBED的感测边界会随着时间而减少,举例而言,自边界M1改变至边界M2,其增加了感测错误的机率及降低了此存储装置的可靠性。
此外,浮动栅极存储单元会在此存储装的寿命期间易于受到某些失效模式的影响。某些如此的失效模式是与干扰相关。干扰会在读取、擦除或编程一存储单元时造成另一存储单元中不欲见的数据改变。举例而言,一个如此的干扰型态熟知为″擦除干扰″。一个擦除干扰是当储存于一存储单元中的数据在进行擦除另一存储单元的操作时不预期的发生改变。此现象会在,举例而言,当两个存储单元共享一共同阱区时发生。相对高的电压被用来进行擦除操作。在某些情况下,用于擦除第一存储单元的高擦除电压会不预期地影响第二存储单元,举例而言,导致电子自第二存储单元的浮动栅极移转,因此减少第二存储单元的阈值电压。如此非预期的改变可以导致不欲见的数据改变及读取错误发生。
因此,在本领域中需要一个有效的方法可以检测及修正一非易失存储装置中受干扰的存储单元。
发明内容
有鉴于此,本发明的一个目的为提供一种检测一具有一参考单元的存储装置中的一选取存储单元干扰情况的方法。该方法包含施加一第一组条件至该选取存储单元及该参考单元,该第一组条件是适合检测该选取存储单元是否被编程;施加一第二组条件至该选取存储单元及该参考单元,该第二组条件是适合检测该选取存储单元是否被编程,且该第二组条件与该第一组条件不同;以及假如该选取存储单元仅会对该第一组或第二组条件的一响应而被编程,识别该选取存储单元具有该干扰情况。
本发明的另一目的为提供一种存储装置,其包含一存储单元阵列、一字线驱动器及一参考字线驱动器。此存储单元阵列包含一存储单元与一字线及一位线连接,且一参考存储单元与一参考字线及一参考位线连接。此字线驱动器与该字线连接,以及此一参考字线驱动器与该参考字线连接。该字线驱动器与该参考字线驱动器至少一者是组态成以提供第一与第二不同电压阶级来检测该存储单元的一干扰情况。
本发明的再一目的为提供一种提供一种存储装置,其包含一存储单元阵列、一字线驱动器及一参考字线驱动器。此存储单元阵列包含一存储单元与一字线及一位线连接,且一参考存储单元与一参考字线及一参考位线连接。此字线驱动器与该字线连接,以及此一参考字线驱动器与该参考字线连接。该字线驱动器与该参考字线驱动器至少一者是组态成以提供第一与第二不同电流阶级来检测该存储单元的一干扰情况。
附图说明
本发明是由权利要求范围所界定。这些和其它目的,特征,和实施例,会在下列实施方式的章节中搭配图式被描述,其中:
图1显示存储装置感测边界的示意图。
图2显示根据本发明实施例非易失半导体存储装置的方块示意图。
图3显示实施例中的干扰存储单元的检测流程图。
图4显示参考单元、编程存储单元及干扰存储单元的相对行为的示意图。
图5显示另一实施例中的干扰存储单元的检测流程图。
【主要元件符号说明】
1:时序电路
3:字线驱动器
5:位线译码器
7:参考字线驱动器
9、10:感测放大器
11:比较电路
12:假存储单元
具体实施方式
图2显示一范例非易失半导体存储装置的方块示意图。图2中所示的存储装置是作为本发明的一范例以说明其可以改善存储单元干扰的检测。本领域技术人员可以思及本发明的存储装置架构可以有其它的变化仍不脱离本发明所教示的精神。
图2中所示的存储装置示一非易失半导体存储装置,其包括一时序电路1、一字线驱动器3、一位线译码器5、一参考字线驱动器7、感测放大器9和10、一比较电路11、假存储单元12、存储单元MC0到MCn、一参考单元RC、一字线WL、一参考字线RWL、位线BL0到BLn、以及参考位线RBL。
此字线驱动器3和参考字线驱动器7与时序电路1连接,且分别驱动字线WL及参考字线RWL。在某些实施例中,参考字线驱动器7可以输出多重RWL电压阶级以检测一个受干扰的存储单元MC,举例而言如同以下图3中所描述的。此外,在某些实施例中,字线驱动器3可以输出多重WL电压阶级以检测一个受干扰的存储单元MC,举例而言如同以下图5中所描述的。
一提升电压源VPP提供给字线驱动器3和参考字线驱动器7。一个启动信号AS自时序电路1提供以启动每一个驱动器。字线驱动器3根据选择信号SS来选择需要启动的字线。
每一个存储单元MC0到MCn的栅极与字线WL连接,而源极是接地的。位线译码器5根据分别由反相器14A和14B产生的选择行地址信号CA0和CA1及其反相信号版本/CA0和/CA1来选择需要启动的位线BL0到BLn。举例而言,当高阶行地址信号/CA0和/CA1提供至位线译码器5,位线BL0被启动,且数据DATAB被自存储单元MC0读取且提供至感测放大器9;当高阶行地址信号CA0和CA1提供至位线译码器5,位线BL1被启动,且数据DATAB被自存储单元MC1读取且提供至感测放大器9。
如同存储单元MC0到MCn,参考单元RC的栅极与参考字线RWL连接,而源极是接地的。参考单元RC的漏极与参考位线RBL连接。相称于存储单元MC0到MC(n-1)的假存储单元12也是与参考字线RWL连接。
此感测放大器9与位线译码器5连接,且感测放大器10与参考位线RBL连接。此比较电路11与感测放大器9和10连接。
在感测放大器10中,自参考单元RC所读取的与数据DATAB对应的信号SAREF被提供至比较电路11。换句话说,感测放大器10所产生的信号SAREF,其具有与通过参考单元RC的存储单元电流所对应的电压阶级,且提供此信号SAREF至比较器电路11。
感测放大器9可以具有与感测放大器10相同的结构,且可以产生一信号SAI,其具有依赖与通过一选取存储单元MC的存储单元电流所对应的电压阶级。此产生的信号SAI也可以提供至比较电路11。
因此,通过一选取存储单元MC及参考单元RC的存储单元电流可以转换成电压,且比较电路11然后比较两者的电压。可以获得根据此选取存储单元MC及参考单元RC两者的阈值电压关系而得到的比较结果信号RS。根据得到的比较结果信号RS,其可以决定所读取的数据是″1″或是″0″。
在某些实施例中,感测放大器9可以输出多重电流阶级至一由位线译码器5所选取存储单元MC以检测此所选取存储单元MC的干扰情况,如以下图5中所描述的范例。此外,在某些实施例中,感测放大器10可以输出多重电流阶级至一参考单元RC以检测此所选取存储单元MC的干扰情况,如以下图5中所描述的范例。
请参阅图3及图4,描述一实施例中检测干扰存储单元的方法。图3显示一实施例中的干扰存储单元的检测流程图,而图4显示显描述此流程某些特点的图标。
在方块30,一特定参考字线(RWL)电压被施加至此参考单元的栅极,而相同或更高的电压被施加至此待测存储单元的栅极。请参阅图4,第一参考字线(RWL)电压可以被标示为VRWL1电压,而字线电压可以是被标示为VWL的电压。虽然在图4中的字线电压是大于第一参考字线(RWL)电压VRWL1,在某些实施例中,字线电压VWL可以是等于第一参考字线(RWL)电压VRWL1。在一正常操作的被编程过存储单元,此编程存储单元的阈值电压应该超过参考单元的阈值电压。所以,编程存储单元的电流Icell_good应该低于参考单元的第一参考电流Iref1。假如在方块32中检测到此关系的话,则待测存储单元被识别为已编程存储单元,且此流程会继续至方块36。否则,如方块34所示,此流程要不是终止或是重新开始检测另一存储单元。
在方块36,第二特定参考字线(RWL)电压VRWL2被施加至此参考单元的栅极,而在方块30所使用的相同的电压再次被施加至此待测存储单元的栅极。请再参阅图4,第二参考字线(RWL)电压VRWL2可以低于第一参考字线电压VRWLl。在正常操作的被编程过存储单元,此编程存储单元的阈值电压应该远超过参考单元的阈值电压有着足够大的差别,使得第二参考字线(RWL)电压VRWL2仍是超过待测存储单元的阈值电压。所以,编程存储单元的电流Icell_good应该仍是低于参考单元的第二参考电流Iref2。
假如在方块38中检测到此关系的话,则待测存储单元被识别为良好的已编程存储单元,且此流程会继续至方块40,在那儿此流程要不是终止或是重新开始检测另一存储单元。
否则,如方块42所示,此待测存储单元被识别唯一受干扰的存储单元。请再参阅图4,在一受干扰的存储单元中,某些数量的电子,举例而言,会因为于另一存储单元所进行擦除操作的发散电场的故而无意间自浮动栅极放电。举例而言,进行擦除操作的另一存储单元与待测存储单元共享一p型阱或许会无意间导致某些数量的电子自此待测存储单元的浮动栅极放电。其结果是,此待测存储单元具有不正常的高阈值电压。如图4所示,假如此待测存储单元因此是一受干扰的存储单元,其阈值电压可以介于所施加的字线电压VWL之间,且其所产生的存储单元电流Icell_bad会超过当第二特定参考字线(RWL)电压VRWL2在方块36被施加时的参考单元的参考电流Iref2。因此,在方块42,进行恢复操作以对此受干扰存储单元采取更正作为。举例而言,在方块42对此存储单元进行重新编程。最后,在方块44,此流程要不是终止或是重新开始检测另一存储单元。
替代地,方块30和36可以调换,如此在方块30中所使用的字线电压VWL可以小于在方块36中所使用的字线电压VWL。举例而言,在方块30中可以使用第二字线电压VWL2而在方块36中可以使用第一字线电压VWL1。
而另一个替代实施例可以于图5中描述。图5显示图3的流程图的一个更一般版本,以解释图3实施例中一些变化情形。
一般而言,图5中的流程图是与图3类似,除了方块50和56之外。在方块50,第一组条件被施加至此参考单元及此待测存储单元。此条件是可以使待测存储单元在方块52中被识别为已编程存储单元。假如此待测存储单元被识别为已编程存储单元,则此流程继续至方块56。否则,如方块54所示,此流程要不是终止或是重新开始检测另一存储单元。在方块56,第二组条件被施加至此参考单元及此待测存储单元。第二组条件与第一组条件(方块50)不同,待仍能使待测存储单元具有与正常操作编程存储单元相同的特性。假如此待测存储单元仍能提供与正常操作编程存储单元相同的结果,则此待测存储单元被识别为良好的已编程存储单元,则此流程继续至方块60,其中此流程要不是终止或是重新开始检测另一存储单元。否则,如方块62所示,此待测存储单元被识别为受干扰的存储单元。因此,在方块62,进行恢复操作以对此受干扰存储单元采取更正作为。举例而言,在方块62对此存储单元进行重新编程。最后,在方块64,此流程要不是终止或是重新开始检测另一存储单元。
以下的表1归纳了方块50和56中的某些选项:
方块50 | 方块56 | |
替代方案1 | 固定VRWL;VWL1 | 固定VRWL;VWL2 |
替代方案2 | Iref1;固定Iw1 | Iref2;固定Iw1 |
替代方案3 | 固定Iref;Iw11 | 固定Iref;Iw12 |
表1
根据替代方案1,参考字线电压VRWL在方块50和56时保持定值。在方块50和56时分别使用其各自的第一及第二字线电压VWL1和VWL2。举例而言,请参阅图2,假如参考字线电压VRWL保持与第一字线电压VWL1相同的阶级,且字线电压VWL1在方块50时设置等于VWL,则在方块56字线电压可以增加少许且待测存储单元的检测电流应仍小于Iref1。然而,对受干扰存储单元而言,当字线电压增加时,此电流或许会与参考单元电流Iref1相等或超过,所以存储单元可以被识别为受干扰存储单元。替代地,在某些替代方案1的实施例时,较高的字线电压可以在方块50施加且较低的字线电压可以在方块56施加。
根据替代方案2,此替代实施例与图3中所描述的实施例类似,除了改变施加至参考位线的电流而不是参考字线的电压。根据替代方案2,此替代实施例与替代方案1类似,除了改变施加参考位线电流至待测存储单元而不是改变施加参考字位线电压至待测存储单元之外。必须理解的是,字改测放大器输出的数据极性可以类似地用于检测此待测存储单元。
此外,虽然许多实施例描述了字线电压或是参考字线电压的一被改变而另一者保持定值,替代实施例中也可以同时改变字线电压及参考字线电压两者。举例而言,在某些替代方案1的实施例时,两个不同的字线电压可以分别用在方块50和56,即使两个不同的参考字线电压也分别用在方块50和56,只要在方块50和56所用的条件是适合检测编程存储单元之用。类似地,在某些替代方案2和3的实施例时,两个不同的位线电流可以分别用在方块50和56,即使两个不同的参考位线电流也分别用在方块50和56,只要在方块50和56所用的条件是适合检测编程存储单元之用。
虽然本发明是参照较佳实施例及范例来加以描述,应了解这些范例是用于说明而非限缩之用。对于依据本发明的精神及随附权利要求范围内的修改及组合,将为本领域技术人员显而易知。
Claims (23)
1.一种检测一具有一参考单元的存储装置中的一选取存储单元干扰情况的方法,其特征在于,该方法包含:
施加一第一组条件至该选取存储单元及该参考单元,该第一组条件是适合检测该选取存储单元是否被编程;
施加一第二组条件至该选取存储单元及该参考单元,该第二组条件是适合检测该选取存储单元是否被编程,且该第二组条件与该第一组条件不同;以及
假如该选取存储单元仅会对该第一组或第二组条件之一响应而被编程,识别该选取存储单元具有该干扰情况。
2.根据权利要求1所述的方法,其特征在于,该第一组条件包括施加一字线电压至该选取存储单元的栅极,及施加一第一参考字线电压至该参考单元的栅极。
3.根据权利要求2所述的方法,其特征在于,该第二组条件包括施加一字线电压至该选取存储单元的栅极,及施加一第二参考字线电压至该参考单元的栅极,其中该第二参考字线电压小于该第一参考字线电压。
4.根据权利要求2所述的方法,其特征在于,该第二组条件包括施加一字线电压至该选取存储单元的栅极,及施加一第二参考字线电压至该参考单元的栅极,其中该第二参考字线电压大于该第一参考字线电压。
5.根据权利要求1所述的方法,其特征在于,该第一组条件包括施加一字线电压至该选取存储单元的栅极,及施加一参考字线电压至该参考单元的栅极。
6.根据权利要求5所述的方法,其特征在于,该第二组条件包括施加一第二字线电压至该选取存储单元的栅极,及施加该参考字线电压至该参考单元的栅极,其中该第二字线电压小于该第一字线电压。
7.根据权利要求5所述的方法,其特征在于,该第二组条件包括施加一第二字线电压至该选取存储单元的栅极,及施加该参考字线电压至该参考单元的栅极,其中该第二字线电压大于该第一字线电压。
8.根据权利要求1所述的方法,其特征在于,该第一组条件包括施加一位线电流至该选取存储单元的栅极,及施加一第一参考位线电流至该参考单元的栅极。
9.根据权利要求8所述的方法,其特征在于,该第二组条件包括施加该位线电流至该选取存储单元的栅极,及施加一第二参考位线电流至该参考单元的栅极,其中该第二参考位线电流小于该第一参考位线电流。
10.根据权利要求8所述的方法,其特征在于,该第二组条件包括施加该位线电流至该选取存储单元的栅极,及施加一第二参考位线电流至该参考单元的栅极,其中该第二参考位线电流大于该第一参考位线电流。
11.根据权利要求1所述的方法,其特征在于,该第一组条件包括施加一第一位线电流至该选取存储单元的栅极,及施加一参考位线电流至该参考单元的栅极。
12.根据权利要求11所述的方法,其特征在于,该第二组条件包括施加一第二位线电流至该选取存储单元的栅极,及施加该参考位线电流至该参考单元的栅极,其中该第二位线电流小于该第一位线电流。
13.根据权利要求11所述的方法,其特征在于,该第二组条件包括施加一第二位线电流至该选取存储单元的栅极,及施加该参考位线电流至该参考单元的栅极,其中该第二位线电流大于该第一位线电流。
14.一种存储装置,其特征在于,包含:
一存储单元阵列,包含一存储单元与一字线及一位线连接,且一参考存储单元与一参考字线及一参考位线连接;
一字线驱动器与该字线连接;以及
一参考字线驱动器与该参考字线连接,
其中该字线驱动器与该参考字线驱动器至少一者是组态成以提供第一与第二不同电压阶级来检测该存储单元的一干扰情况。
15.根据权利要求14所述的存储装置,其特征在于,该字线驱动器组态成以提供第一与第二不同电压阶级至该存储单元来检测该存储单元的该干扰情况。
16.根据权利要求15所述的存储装置,其特征在于,该参考字线驱动器提供一参考字线电压至该参考单元使得在该第一与第二不同电压阶级施加至该存储单元时该参考字线电压维持相同。
17.根据权利要求14所述的存储装置,其特征在于,该参考字线驱动器组态成以提供第一与第二不同电压阶级至该参考单元来检测该存储单元的该干扰情况。
18.根据权利要求17所述的存储装置,其特征在于,该字线驱动器提供一字线电压至该存储单元使得在该第一与第二不同电压阶级施加至该参考单元时该字线电压维持相同。
19.一种存储装置,其特征在于,包含:
一存储单元阵列,包含一存储单元与一字线及一位线连接,且一参考存储单元与一参考字线及一参考位线连接;
一感测放大器与该位线连接;以及
一参考感测放大器与该参考位线连接,
其中该感测放大器与该参考感测放大器至少一者是组态成以提供第一与第二不同电流阶级来检测该存储单元的一干扰情况。
20.根据权利要求19所述的存储装置,其特征在于,该感测放大器组态成以提供该第一与第二不同电流阶级至该存储单元来检测该存储单元的该干扰情况。
21.根据权利要求20所述的存储装置,其特征在于,该参考感测放大器提供一参考位线电流至该参考单元使得在该第一与第二不同电流阶级施加至该存储单元时该参考位线电流阶级维持相同。
22.根据权利要求19所述的存储装置,其特征在于,该参考感测放大器组态成以提供该第一与第二不同电流阶级至该参考单元来检测该存储单元的该干扰情况。
23.根据权利要求22所述的存储装置,其特征在于,该感测放大器提供一位线电流至该存储单元使得在该第一与第二不同电流阶级施加至该参考单元时该位线电流阶级维持相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010296772.6A CN102420012B (zh) | 2010-09-27 | 2010-09-27 | 检测半导体存储装置中的干扰存储单元的装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010296772.6A CN102420012B (zh) | 2010-09-27 | 2010-09-27 | 检测半导体存储装置中的干扰存储单元的装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102420012A true CN102420012A (zh) | 2012-04-18 |
CN102420012B CN102420012B (zh) | 2015-04-15 |
Family
ID=45944378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010296772.6A Active CN102420012B (zh) | 2010-09-27 | 2010-09-27 | 检测半导体存储装置中的干扰存储单元的装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102420012B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104700897A (zh) * | 2013-12-09 | 2015-06-10 | 精工电子有限公司 | 数据读出装置及半导体装置 |
CN105393308A (zh) * | 2013-07-22 | 2016-03-09 | 高通股份有限公司 | 使用在锁存器中存储的测试码的感测放大器偏移电压减小 |
CN106531205A (zh) * | 2015-09-10 | 2017-03-22 | 爱思开海力士有限公司 | 存储系统及其操作方法 |
CN112289362A (zh) * | 2020-10-27 | 2021-01-29 | 深圳电器公司 | Nand存储器的CCI噪声预判均衡方法及相关设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5365486A (en) * | 1992-12-16 | 1994-11-15 | Texas Instruments Incorporated | Method and circuitry for refreshing a flash electrically erasable, programmable read only memory |
US6108241A (en) * | 1999-07-01 | 2000-08-22 | Micron Technology, Inc. | Leakage detection in flash memory cell |
US6687162B1 (en) * | 2002-04-19 | 2004-02-03 | Winbond Electronics Corporation | Dual reference cell for split-gate nonvolatile semiconductor memory |
US20040218420A1 (en) * | 2003-04-29 | 2004-11-04 | Dialog Semiconductor Gmbh | Flash memory with pre-detection for data loss |
US20060256606A1 (en) * | 2005-05-13 | 2006-11-16 | Nexflash Technologies, Inc. | Small sector floating gate flash memory |
CN101006519A (zh) * | 2004-04-06 | 2007-07-25 | 桑迪士克股份有限公司 | 非易失性存储器的可变编程 |
US20080181002A1 (en) * | 2007-01-31 | 2008-07-31 | Fujitsu Limited | Charge loss restoration method and semiconductor memory device |
-
2010
- 2010-09-27 CN CN201010296772.6A patent/CN102420012B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5365486A (en) * | 1992-12-16 | 1994-11-15 | Texas Instruments Incorporated | Method and circuitry for refreshing a flash electrically erasable, programmable read only memory |
US6108241A (en) * | 1999-07-01 | 2000-08-22 | Micron Technology, Inc. | Leakage detection in flash memory cell |
US6687162B1 (en) * | 2002-04-19 | 2004-02-03 | Winbond Electronics Corporation | Dual reference cell for split-gate nonvolatile semiconductor memory |
US20040218420A1 (en) * | 2003-04-29 | 2004-11-04 | Dialog Semiconductor Gmbh | Flash memory with pre-detection for data loss |
CN101006519A (zh) * | 2004-04-06 | 2007-07-25 | 桑迪士克股份有限公司 | 非易失性存储器的可变编程 |
US20060256606A1 (en) * | 2005-05-13 | 2006-11-16 | Nexflash Technologies, Inc. | Small sector floating gate flash memory |
US20080181002A1 (en) * | 2007-01-31 | 2008-07-31 | Fujitsu Limited | Charge loss restoration method and semiconductor memory device |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105393308A (zh) * | 2013-07-22 | 2016-03-09 | 高通股份有限公司 | 使用在锁存器中存储的测试码的感测放大器偏移电压减小 |
CN104700897A (zh) * | 2013-12-09 | 2015-06-10 | 精工电子有限公司 | 数据读出装置及半导体装置 |
CN104700897B (zh) * | 2013-12-09 | 2020-01-10 | 艾普凌科有限公司 | 数据读出装置及半导体装置 |
CN106531205A (zh) * | 2015-09-10 | 2017-03-22 | 爱思开海力士有限公司 | 存储系统及其操作方法 |
CN106531205B (zh) * | 2015-09-10 | 2020-07-07 | 爱思开海力士有限公司 | 存储系统及其操作方法 |
CN112289362A (zh) * | 2020-10-27 | 2021-01-29 | 深圳电器公司 | Nand存储器的CCI噪声预判均衡方法及相关设备 |
CN112289362B (zh) * | 2020-10-27 | 2024-03-15 | 深圳电器公司 | Nand存储器的CCI噪声预判均衡方法及相关设备 |
Also Published As
Publication number | Publication date |
---|---|
CN102420012B (zh) | 2015-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102067236B (zh) | 在快闪存储器装置上存储数据的方法 | |
US6545910B2 (en) | Non-volatile semiconductor memory device having word line defect check circuit | |
US8089804B2 (en) | Non-volatile semiconductor memory device using weak cells as reading identifier | |
US7688641B2 (en) | Method of depressing read disturbance in flash memory device | |
US7586790B2 (en) | Flash memory device and refresh method | |
JP2003217288A (ja) | リードディスターブを緩和したフラッシュメモリ | |
CN110415744B (zh) | 基于铁电晶体管的非易失存储器 | |
CN108335711B (zh) | 非易失性存储器件、其操作方法及存储设备 | |
US8582368B2 (en) | Non-volatile memory device and operating method of the same | |
US20060098492A1 (en) | Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof | |
CN102420012B (zh) | 检测半导体存储装置中的干扰存储单元的装置及方法 | |
JP2012198966A (ja) | 不揮発性半導体記憶装置及びそのデータ消去方法 | |
US6313501B1 (en) | Nonvolatile memory, cell array thereof, and method for sensing data therefrom | |
CN104051349A (zh) | 具有非易失性存储器压力抑制的集成电路系统及制造方法 | |
CN100456388C (zh) | 在内存装置中用于软编程验证的方法与装置 | |
JP3584181B2 (ja) | 不揮発性半導体記憶装置 | |
US6108263A (en) | Memory system, method for verifying data stored in a memory system after a write cycle and method for writing to a memory system | |
US8542536B2 (en) | System and method for detecting disturbed memory cells of a semiconductor memory device | |
CN108074614B (zh) | 一种提高nor型flash稳定性的方法及装置 | |
US20030002335A1 (en) | Nonvolatile memory, cell array thereof, and method for sensing data therefrom | |
KR20000047411A (ko) | 불휘발성 반도체 기억 장치 | |
US6847548B2 (en) | Memory with multiple state cells and sensing method | |
US20040109356A1 (en) | Non-volatile memory architecture and method thereof | |
JP2020149989A (ja) | 電圧可変型メモリ素子と、該電圧可変型メモリ素子を有する半導体記憶装置 | |
CN111429961A (zh) | 补偿非易失存储元件编程时电荷流失与源极线偏置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |