CN106971755B - 内存单元数组中筛除离群位及检测位线短路的方法 - Google Patents

内存单元数组中筛除离群位及检测位线短路的方法 Download PDF

Info

Publication number
CN106971755B
CN106971755B CN201610020349.0A CN201610020349A CN106971755B CN 106971755 B CN106971755 B CN 106971755B CN 201610020349 A CN201610020349 A CN 201610020349A CN 106971755 B CN106971755 B CN 106971755B
Authority
CN
China
Prior art keywords
memory cells
memory cell
voltage
cell array
screening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610020349.0A
Other languages
English (en)
Other versions
CN106971755A (zh
Inventor
陈建廷
蔡耀庭
廖修汉
连世璋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201610020349.0A priority Critical patent/CN106971755B/zh
Publication of CN106971755A publication Critical patent/CN106971755A/zh
Application granted granted Critical
Publication of CN106971755B publication Critical patent/CN106971755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供一种内存单元数组中筛除离群位及检测位线短路的方法。内存单元数组中筛除离群位的方法包括：提供一内存单元数组。内存单元数组包括多个内存单元、多条字符线、多条位线以及多条源极线，且各内存单元连接至一条位线、一条字符线以及一条源极线。输入一第一电压给由这些位线选择出来的一条选择位线，输入一第二电压给未选择位线，并且量测内存单元的临界电压。筛除临界电压离群的内存单元的位。本发明的内存单元数组中筛除离群位的方法可以有效筛除离群且不符规范的位，内存单元数组的位线短路的检测方法可以提升检测效率。

Description

内存单元数组中筛除离群位及检测位线短路的方法
技术领域
本发明涉及一种半导体装置的检测方法，尤其涉及一种内存单元数组中筛除离群位及检测位线短路的方法。
背景技术
内存是一种用来储存信息或数据的半导体组件。随着计算机微处理器的功能越来越强大，藉由软件执行的程序与操作也随之增加。因此，对于具有高储存容量内存的需求也逐渐增加。
在各种内存产品中，非易失性内存(non-volatile内存)允许多次的数据程序化(programming)、读取(reading)以及抹除(erasing)操作，且甚至在内存的电源中断之后还能够保存储存于其中的数据。由于这些优点，非易失性内存已成为个人计算机与电子设备中广泛使用的内存。
发明内容
本发明提供一种内存单元数组中筛除离群位及检测位线短路的方法，内存单元数组中筛除离群位的方法可以有效筛除离群且不符规范的位；内存单元数组的位线短路的检测方法可以提升检测效率。
本发明的内存单元数组中筛除离群位的方法包括：对一内存单元数组上的多个内存单元进行一深度强抹除步骤。接续深度强抹除步骤后，对内存单元数组上的多个内存单元进行一离群位筛除。对内存单元数组上的多个内存单元反复进行强程序化以及一般抹除的循环。
本发明的内存单元数组的位线短路的检测方法包括：提供一内存单元数组。内存单元数组包括多个内存单元、多条字符线、多条位线以及多条源极线，且各内存单元连接至一条位线、一条字符线以及一条源极线。输入一第一电压给由这些位线选择出来的一条选择位线，输入一第二电压给未选择位线，并且量测内存单元的临界电压。筛除临界电压被扰动的内存单元的位。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明一实施例的内存单元数组的检测装置示意图；
图2为本发明一实施例的内存单元的示意图；
图3为本发明一实施例的内存单元数组的位线短路的检测方法的的流程；
图4为本发明另一实施例的内存单元数组的位线短路的检测方法的流程；
图5为本发明一实施例的内存单元数组中筛除离群位的方法；
图6为示意性的显示筛除离群位的筛选方法中所量测出来的结果；
图7为图5的步骤S380的一种实施方式。
附图标记：
10：检测装置
12：微电脑
14：探针模块
16：紫外光模块
100：内存单元数组
110：内存单元
BV：基准电压
CT：端点电压
CV：电压集中范围
D：漏极
G：栅极
OL：离群临界电压
S：源极
S210、S212、S220、S222、S230、S232、S310～S380、S380A～S380F、S402～S412：步骤
VBL：漏极电压
VBulk：基板电压
VS：源极电压
VWL：栅极电压
W：基板
ΔV：压差
具体实施方式
图1为本发明一实施例的内存单元数组的检测装置示意图。请参照图1，检测装置10包括有微电脑12、探针模块14以及紫外光模块16，用以检测内存单元数组100。内存单元数组100包括数组排列的多个内存单元110。微电脑12用来控制探针模块14。检测装置10在检测内存单元数组100时，可以利用探针模块14量测各个内存单元110，以藉由量测的结果来判断各个内存单元110所在位(bit)是否为正常或是符合规范。微电脑12除了负责控制紫外光模块16对刚完成制作的内存单元数组100施加紫外线光照，还提供多种电压由该探针模块14施加于内存单元数组100的多种测试点上。以本实施例来说，内存单元数组例如应用于非易失性内存组件或是闪存组件中。
图2为本发明一实施例的内存单元的示意图。请参照图2，内存单元110包括基板W以及设置于基板W上的栅极G，并且基板W包括源极S以及漏极D。在图1的内存单元数组100中，内存单元数组100还包括有多条字符线、多条位线以及多条源极线。栅极G连接于一条字符线，以由字符线接收栅极电压VWL。漏极D连接于一条位线，以由位线接收漏极电压VBL。源极S则连接源极线，以接收源极电压VS。另外，基板W可以被输入基板电压VBulk。
在本实施例中，内存单元数组中位线短路的检测方法可以采用图3的流程。请参照图1与图3，首先进行步骤S210，输入一第一电压给由位线选择出来的一条选择位线，输入一第二电压给未选择位线，并且浮置字符线以及源极线。接着，进行步骤S220，量测这些内存单元的临界电压。然后，在步骤S230中，筛除临界电压被扰动的内存单元的位，在此所谓被扰动的位例如是由原本应为1的位变成0的位或是反之。
在另一实施例中，内存单元数组中位线短路的检测方法可以采用图4的流程。请参照图1与图4，首先进行步骤S212，输入一第一电压给由位线选择出来的一条选择位线，输入一第二电压给未选择位线，并且施加接地电压给字符线以及源极线。接着，进行步骤S222，量测这些内存单元的临界电压。然后，在步骤S232中，筛除临界电压被扰动的内存单元的位。
在图3或是图4的筛除方法中，第一电压可以大于第二电压，并且第二电压可以是接地电压。也就是说，在筛除离群的离群位过程中，未选择的位线并非浮置。如此一来，若所选择的位线与邻近的未选择的位线发生短路，可以立即在检测过程当中检查出来。同时，在此过程中，字符线与源极线浮置或是被输入接地电压也有助于减缓因为热电洞效应而影响检测正确性。
图5为本发明一实施例的内存单元数组中筛除离群位的方法。请参照图5，内存单元数组100制作完成之后，可以依序进行步骤S310至步骤S380。步骤S310中，使用检测装置10中的紫外光模块16对内存单元数组100照射紫外光。步骤S320中，对内存单元数组100进行首程序化以及首抹除。步骤S330中，对内存单元数组100进行预程序化以及深度强抹除。步骤S340中，对内存单元数组100进行位线施压。步骤S350中，对内存单元数组100进行离群位筛除。步骤S360中，对已经筛除离群位的内存单元数组进行强抹除。步骤S370中则反复进行强程序化以及一般抹除的循环。之后，可选择进行步骤S380再次对内存单元数组100进行离群位筛除。
步骤S320的首程序化过程中，栅极电压VWL可以为7～10V而漏极电压VBL可以为3～5V。举例而言，在一实施例中，首程序化过程中，栅极电压VWL可以为8.5V(伏特)而漏极电压VBL可以为4.2V。另外，步骤S320的首抹除过程中，栅极电压VWL与基板电压VBulk的差值(VWL-VBulk)可以为-15～-20V，且持续时间可为10～50ms(毫秒)。举例来说，首抹除过程的栅极电压VWL与基板电压VBulk的差值(VWL-VBulk)可以为-17V且持续20ms。
步骤S330的预程序化过程中，栅极电压VWL可以为7～10V而漏极电压VBL可以为3～5V。举例而言，在一实施例中，预程序化过程中，栅极电压VWL可以为8.5V(伏特)而漏极电压VBL可以为4.2V。并且，步骤S330的深度强抹除过程中，栅极电压VWL与基板电压VBulk的差值(VWL-VBulk)可以为超过-18V，且持续时间可为50～2000s(秒)。举例来说，深度强抹除过程中，栅极电压VWL与基板电压VBulk的差值(VWL-VBulk)可以由-18V达到-25V。在一实施例中，进行深度强抹除的过程当中，可以间歇性地插入多次软程序化步骤，其中插入的软程序化步骤可以每30秒左右进行一次。这样一来，可以渐缓深度强抹除过程中热电洞过度产生。软程序化步骤中，栅极电压VWL可以为3～5V。在一实施例中，一般抹除时的临界电压的分布值的下界与深度强抹除时的临界电压之间存在一差值，若此差值占抹除期间的临界电压与深度强抹除时间的临界电压之间的最大差值的20％以上，则插入软程序化步骤。
在步骤S340的位线施压过程中，可以施加300～5000个脉冲型式的漏极电压VBL，且漏极电压VBL的大小可以为4～6V。举例来说，位线施压过程可以施加500个大小为4.5V的脉冲型式的漏极电压VBL。
在步骤S330的深度强抹除之后，进行步骤S350的离群位筛除过程可以将深度强抹除之后即表现为非正常的位筛除，以提升检测良率。具体来说，步骤S350可以依照图3或图4的方式来进行。
步骤S370的强程序化以及一般抹除的循环过程中，强程序化的栅极电压VWL可以为8～10.5V而漏极电压VBL可以为3～5V。在一实施例中，强程序化的栅极电压VWL例如为9.5或10.5V，而漏极电压VBL例如为4.2或4.4V。一般抹除过程中，栅极电压VWL与基板电压VBulk的差值(VWL-VBulk)可以为-15～-20V(例如-17.5～-18.5V)，且持续时间可为1ms。
步骤S380再度进行离群位筛除可以提升离群位的筛除效率。
在本实施例中，步骤S330的深度强抹除之后，内存单元数组100中可能存在部分内存单元的临界电压已经偏移主族群。在这些临界电压已经偏移主族群的内存单元尚未被修补之前，本实施例就进行步骤S380的离群位筛除，因此可以有效率的筛除离群位。
图6示意性的显示筛除离群位的筛选方法中所量测出来的结果。在图6中，横轴表示为电压值且单位为伏特(V)，而纵轴表示为记数次数。由图6可知，这些临界电压大多数分布于电压集中范围CV内，而有部分(一个或是数个)临界电压偏离电压集中范围CV。此时，筛除方法可以采用电压集中范围CV的端点电压CT作为基准值。并且，将量测到的临界电压与基准值的压差ΔV大于预定值时，判断为离群且筛除对应的内存单元所在位。举例来说，对应于压差ΔV的预定值设定为0.3V时，图6中的离群临界电压OL与端点电压CT的压差ΔV如果大于0.3V，则量测到此一离群临界电压OL的内存单元所对应位即可筛除。
另外，筛除步骤也可以是预先定义出一基准电压BV。如果量测到的临界电压中有少部分(一个或是数个)位于基准电压BV的第一侧，而大部分的临界电位位于基准电压BV的第二侧，且第一侧与第二侧相对。此时，位于第一侧的临界电压所对应的内存单元所在位可判断为离群并筛除这个对应的内存单元的位。
在本实施例中，步骤S380的离群位筛除可以分阶段多次进行，并且在两次进行离群位筛除之间进行接续步骤。举例而言，图7为图5的步骤S380的一种实施方式。请参照图7，步骤S380的进行方式包括依序进行以下步骤：步骤S380A的筛除步骤；步骤S402的低温烘烤步骤；步骤S380B的筛除步骤；步骤S404的高温烘烤步骤；步骤S406的第一条件程序化；步骤S380C的筛除步骤；步骤S408的高温烘烤；步骤S380D的筛除；步骤S410的第二条件程序化；步骤S380E的筛除步骤；步骤S412的高温烘烤以及步骤S380F的筛除步骤。
以本实施例而言，步骤S402的低温烘烤可以在65℃下进行668小时。步骤S404的高温烘烤可以在255℃下进行20小时。步骤S406的第一条件程序化以及步骤S410的第二条件程序化是以反向条件将内存单元进行程序化，也就是说其中一个内存单元在第一条件程序化下程序化为0则在第二条件程序化下程序化为1。步骤S408与步骤S412的高温烘烤步骤可以在255℃下进行40小时。也就是说，本实施例可以在两次的筛除步骤之间进行一次接续步骤，且接续步骤包括低温烘烤、高温烘烤与程序化其中至少一个。以前述流程而言，步骤S402至步骤S412之后所进行的筛除步骤可以将各接续步骤中导致的离群位筛除。
在步骤S380A的筛除步骤中，深度强抹除之后即离群的位可以有效地被筛除。在步骤S380B的筛除步骤中，可以筛除低温数据保持时即离群的位。在步骤S380C的筛除步骤中，可以筛除程序化后离群的位。在步骤S380D的筛除步骤中，可以筛除程序化并且高温烘烤后离群的位。在步骤S380E的筛除步骤中，可以筛除另一个条件的程序化后离群的位。在步骤S380F的筛除步骤中，可以筛除程序化并且高温烘烤后离群的位。
综上所述，本发明在进行内存单元数组的位线短路的检测过程中，未选择的位线被输入的电压可以为接地电压，因此可以有效检测出位线的短路现象。另外，离群的位可以采用偏离群体的程度来决定是被筛除，藉此提高筛除的效率。藉由本发明实施例的检测方法，内存单元数组中离群的位在烘烤之前即可以有效率地筛除。因此，因为烘烤步骤而暂时性的回复的弱位可以被有效筛除。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。

Claims (12)

1.一种内存单元数组的位线短路的检测方法，其特征在于，包括：
提供一内存单元数组，所述内存单元数组包括多个内存单元、多条字符线、多条位线以及多条源极线，各所述内存单元连接至一条位线、一条字符线以及一条源极线；
输入一第一电压给由所述多条位线选择出来的一条选择位线，输入一第二电压给未选择位线，并且量测所述多个内存单元的临界电压；以及
筛除临界电压被扰动的内存单元的位，其中对应的内存单元的临界电压落在一基准电压的第一侧而其他内存单元的临界电压落在所述基准电压的第二侧，且所述第一侧与所述第二侧相对，判断落在所述第一侧的内存单元的数量与落在所述第二侧的内存单元的数量，数量较少者判断为离群并筛除判断为离群的内存单元的位。
2.根据权利要求1所述的内存单元数组的位线短路的检测方法，其特征在于，在量测所述多个内存单元的临界电压时，浮置所述多条字符线以及所述多条源极线。
3.根据权利要求1所述的内存单元数组的位线短路的检测方法，其特征在于，在量测所述多个内存单元的临界电压时，施加接地电压给所述多条字符线以及所述多条源极线。
4.根据权利要求1所述的内存单元数组的位线短路的检测方法，其特征在于，所述第一电压大于所述第二电压。
5.一种内存单元数组中筛除离群位的方法，其特征在于，包括：
对一内存单元数组上的多个内存单元进行一深度强抹除步骤；
接续所述深度强抹除步骤后，对所述内存单元数组上的所述多个内存单元进行一离群位筛除，其中所述离群位筛除的方法包括对应的内存单元的临界电压落在一基准电压的第一侧而其他内存单元的临界电压落在所述基准电压的第二侧，且所述第一侧与所述第二侧相对，判断落在所述第一侧的内存单元的数量与落在所述第二侧的内存单元的数量，数量较少者判断为离群并筛除判断为离群的内存单元的位；以及
对所述内存单元数组上的所述多个内存单元反复进行强程序化以及一般抹除的循环。
6.根据权利要求5所述的内存单元数组中筛除离群位的方法，其特征在于，进行所述深度强抹除步骤之前还包括对所述内存单元数组上的所述多个内存单元进行预程序化。
7.根据权利要求6所述的内存单元数组中筛除离群位的方法，其特征在于，进行所述预程序化之前，还包括对所述内存单元数组上的所述多个内存单元进行首程序化以及首抹除。
8.根据权利要求5所述的内存单元数组中筛除离群位的方法，其特征在于，所述离群位筛除的方法包括分阶段多次进行所述离群位筛除并且在两次进行所述离群位筛除之间进行接续步骤。
9.根据权利要求8所述的内存单元数组中筛除离群位的方法，其特征在于，所述接续步骤包括低温烘烤、高温烘烤与程序化其中至少一个。
10.根据权利要求5所述的内存单元数组中筛除离群位的方法，其特征在于，在所述深度强抹除步骤中间歇性的插入多次软程序化步骤。
11.根据权利要求5所述的内存单元数组中筛除离群位的方法，其特征在于，一般抹除时的临界电压的分布值的下界与深度强抹除时的临界电压之间存在一差值，此差值占抹除期间的临界电压与深度强抹除时间的临界电压之间的最大差值的20％以上，则插入软程序化步骤。
12.根据权利要求5所述的内存单元数组中筛除离群位的方法，其特征在于，量测所有所述多个内存单元的临界电压后，由所有所述多个内存单元的临界电压中定义出一电压集中范围，并且以所述电压集中范围的端点电压作为基准值，将量测到的临界电压与所述基准值的压差大于预定值时，判断为离群且筛除对应的内存单元所在位。
CN201610020349.0A 2016-01-13 2016-01-13 内存单元数组中筛除离群位及检测位线短路的方法 Active CN106971755B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610020349.0A CN106971755B (zh) 2016-01-13 2016-01-13 内存单元数组中筛除离群位及检测位线短路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610020349.0A CN106971755B (zh) 2016-01-13 2016-01-13 内存单元数组中筛除离群位及检测位线短路的方法

Publications (2)

Publication Number Publication Date
CN106971755A CN106971755A (zh) 2017-07-21
CN106971755B true CN106971755B (zh) 2020-06-09

Family

ID=59334213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610020349.0A Active CN106971755B (zh) 2016-01-13 2016-01-13 内存单元数组中筛除离群位及检测位线短路的方法

Country Status (1)

Country Link
CN (1) CN106971755B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110910942B (zh) * 2018-09-18 2022-05-27 北京兆易创新科技股份有限公司 位线的筛选方法、装置、存储设备和存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737726A (zh) * 2011-04-13 2012-10-17 旺宏电子股份有限公司 存储阵列局部位线缺陷的检测方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8995202B2 (en) * 2012-05-21 2015-03-31 Freescale Semiconductor, Inc. Test flow to detect a latent leaky bit of a non-volatile memory
US9081708B2 (en) * 2012-11-16 2015-07-14 Freescale Semiconductor, Inc. Dynamic read scheme for high reliability high performance flash memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737726A (zh) * 2011-04-13 2012-10-17 旺宏电子股份有限公司 存储阵列局部位线缺陷的检测方法

Also Published As

Publication number Publication date
CN106971755A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
CN104835527B (zh) 半导体器件及其操作方法
USRE46014E1 (en) Defective word line detection
US8576621B2 (en) Nonvolatile memory device and method of operating the same
US8995202B2 (en) Test flow to detect a latent leaky bit of a non-volatile memory
EP2487689B1 (en) Digital method to obtain the I-V curves of NVM bitcells
CN101859606B (zh) 一种调整参考单元阈值参数的方法、装置和一种测试系统
US9830998B2 (en) Stress patterns to detect shorts in three dimensional non-volatile memory
US8842476B2 (en) Erratic program detection for non-volatile storage
CN108345752B (zh) 晶圆级非易失性存储器的寿命特性评估方法
CN109754840A (zh) 半导体存储器装置及其操作方法
CN103578561A (zh) 一种快闪存储器及其擦除校验方法和装置
CN104425036A (zh) 增强存储阵列位线缺陷漏电的方法
CN106971755B (zh) 内存单元数组中筛除离群位及检测位线短路的方法
KR20070109684A (ko) 낸드 플래시 메모리 장치의 소거방법
CN114171098A (zh) 一种异常字线的测试方法、装置、存储器及存储器系统
KR100861647B1 (ko) 낸드 플래시 메모리 소자의 채널 부스팅 전압 측정 방법
TWI597732B (zh) 記憶體單元陣列中篩除離群位元及檢測位元線短路的方法
JP2006190488A (ja) 半導体記憶装置の書き込み方法
JP2007294091A (ja) ナンドフラッシュメモリ素子のチャネルブースティング電圧の測定方法
CN103778965A (zh) 非挥发性存储装置中的毁损位线地址的取得方法
KR101075502B1 (ko) 채널 부스팅 전압 측정을 위한 플래쉬 메모리 소자 및이의 채널 부스팅 전압 측정 방법
CN113409840A (zh) 状态寄存器及其写操作方法、芯片、装置
JP2002343098A (ja) 半導体記憶装置の試験方法
CN104750584A (zh) 半导体存储装置和系统启动方法
JP5345508B2 (ja) 半導体メモリテスト装置

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant