CN104750584A - 半导体存储装置和系统启动方法 - Google Patents

Abstract

本发明提供了一种半导体存储装置和系统启动方法，该半导体存储装置包括：一存储器阵列，由非易失性存储器单元所构成；一设定单元，用以设定启动时最初读出的上述存储器阵列的页面地址；以及一控制单元，执行一内部程序，以在启动时从上述设定单元读出页面地址，并将根据所读出的页面地址从上述存储器阵列读出的页面数据传送至页面缓冲器。通过设定启动时最初读出的页面地址并将启动时页面地址的页面数据自动传送至页面缓冲器，可缩短系统的启动时间。此外，通过变更页面地址的设定，可扩大地址映射的自由度。

Description

半导体存储装置和系统启动方法

技术领域

本发明是有关于NAND型快闪存储器等的半导体存储器，且特别有关于具有在系统启动时传送数据的功能的半导体存储装置和系统启动方法。

背景技术

NAND型快闪存储器包括由多个存储器单元串联连接而成的NAND串列所构成的存储器单元阵列。相较于NOR型快闪存储器，NAND型快闪存储器可实现高集成度的存储器单元阵列，因此，NAND型快闪存储器适用于影像数据和音乐数据等大容量数据的存储。除了上述用途以外，NAND型快闪存储器也可作为在电子设备或系统启动时提供启动码(boot code)的存储器。启动码为用于启动主机(host)侧的电子设备或系统的操作系统(operating system)的数据。

图1A、1B所示为根据现有技术(专利文献1)的可向主机系统输出启动码的半导体存储器的系统组成示意图。如图1A所示，半导体存储器10包括输入/输出接脚12、存储器控制器14以及存储器部16。输入/输出接脚12用于在半导体10与主机装置30之间输入/输出数据。存储器控制器14包括用于通过输入/输出接脚12与主机装置30之间传送数据的主机接口20、用于与存储器部16之间传送数据的存储器接口22、控制数据传送等的微处理单元(Micro Processing Unit，MPU)24以及存储程序代码和数据的只读存储器(Read Only Memory，ROM)26和随机存取存储器(Random AccessMemory，RAM)28。存储器部16包括2个芯片，例如NAND型快闪存储器芯片。此外，如图1B所示，存储器部16包括可用实体(physical)地址存取的实体存取区域16A以及可用逻辑(logical)地址存取的逻辑存取区域16B。在实体存取区域16A中存储主机装置30的启动码。启动码为用于启动主机装置30的操作系统等的数据。通过上述组成，可在主机装置30只对应至实体存取方式的情况下提供启动码至主机装置30。

专利文献：

专利文献1日本专利公开第2009-175877号公报。

发明内容

本发明所欲解决的问题是：在将NAND型快闪存储器用作存储启动码的存储器的主机系统中，可能会在启动时或电源开启(power up)时从快闪存储器读出启动码，然后启动系统。虽然芯片组和操作系统的启动程序有多种方法，但为了在启动后从快闪存储器读出启动码，快闪存储器以外的系统(芯片组内的芯片上(on-chip)ROM和主机装置等)内必须有第一次读出的读出指令和地址的信息。因此，系统启动时需要一定的时间。

本发明的目的在于提供一种可缩短系统启动时间的半导体存储器。除此之外，本发明的目的还在于提供一种可自由设定启动时最初读出的地址的半导体存储器。

本发明解决问题的技术方案为：本发明一实施例提供一种半导体存储装置，包括：一存储器阵列，由非易失性存储器单元所构成；一设定单元，用以设定启动时最初读出的上述存储器阵列的页面地址；以及一控制单元，执行一内部程序，以在启动时从上述设定单元读出页面地址，并根据所读出的页面地址将对应于所读出的页面地址的页面数据从上述存储器阵列传送至一页面缓冲器。在一较佳范例中，上述设定单元还设定用以识别是否已存储页面地址的识别信息，上述控制单元根据上述识别信息决定是否执行上述内部程序。在一较佳范例中，上述设定单元包括于启动时上述控制单元所存取的一暂存器，上述暂存器将页面地址存储于一预定区域。在一较佳范例中，上述暂存器还存储用以表示是否已存储页面地址的旗标信息。在一较佳范例中，上述设定单元回应一主机装置所执行的使用者指令而设定上述页面地址。在一较佳范例中，上述内部程序为开启上述半导体存储装置的电源时所执行的一电源开启流程，且上述内部程序包括读出指令的执行。在一较佳范例中，上述半导体存储装置为一快闪存储器。

本发明一实施例提供一种系统启动方法，适用于包括一半导体存储装置以及一主机装置的一系统，包括：将启动时最初读出的存储器阵列的页面地址设定至上述半导体存储装置；执行一内部程序，以在上述半导体存储装置启动时读出所设定的页面地址，并根据所读出的页面地址将对应于所读出的页面地址的页面数据从上述存储器阵列传送至一页面缓冲器。

本发明一实施例提供一种电脑程序产品，由一半导体存储装置执行以进行一启动方法，上述启动方法包括：执行一内部程序，从设定有启动时最初读出的页面地址的一暂存器读出上述页面地址，并根据所读出的页面地址将对应于所读出的页面地址的页面数据从一存储器阵列传送至一页面缓冲器。在一较佳范例中，上述启动方法还包括：根据用以识别是否已将上述页面地址设定至上述暂存器的识别信息执行上述内部程序。

根据本发明，通过设定启动时最初读出的页面地址并将启动时页面地址的页面数据自动传送至页面缓冲器，可缩短系统的启动时间。此外，通过变更页面地址的设定，可扩大地址映射(address mapping)的自由度。

附图说明

图1A与图1B为根据现有技术用于输出启动码的半导体存储器系统的组成的示意图。

图2为根据本发明实施例的快闪存储器的一组成范例的示意图。

图3为根据本发明实施例的NAND串列的组成的电路图。

图4为施加于本发明实施例的快闪存储器各单元的电压的一范例的示意图。

图5为包括本发明实施例的快闪存储器的系统的概略示意图。

图6为设定快闪存储器的启动时读出页面地址的流程图。

图7为设定地址信息至快闪存储器的一范例的示意图。

图8为根据本发明实施例的快闪存储器的操作的流程图。

图9为根据本发明实施例的快闪存储器的启动时操作的示意图。

符号说明：

1～旗标检查；

2～读出页面地址M；

3～传送页面地址M至地址暂存器；

4～执行读出确认指令；

5～传送页面地址M的数据至页面缓冲器；

10～半导体存储器；

12～输入/输出接脚；

14～存储器控制器；

16～存储器部；

16A～实体存取区域；

16B～逻辑存取区域；

20～主机接口；

22～存储器接口；

24～微处理单元；

26～只读存储器；

28～随机存取存储器；

30～主机装置；

100～快闪存储器；

110～存储器阵列；

120～输入/输出缓冲器；

130～地址暂存器；

140～数据暂存器；

150～控制器；

160～字线选择电路；

170～页面缓冲器/感测电路；

180～列选择电路；

190～内部电压产生电路；

130～地址暂存器；

170～页面缓冲器；

200～系统；

210～主机装置；

220～存储器模块；

230～存储器控制器；

240～组态暂存器；

242～地址存储区域；

244～旗标区域。

Ax～行地址信息；

Ay～列地址信息；

BLK(0)、BLK(1)、BLK(m)～区块；

BST、SST～选择晶体管；

C1、C2、C3～控制信号；

GBL0、GBL1、GBLn-1、GBLn～位线；

I/O～外部输入/输出端子；

MC0、MC1、MC2、MC31～存储器单元；

NU～串列单位；

S100、S102、S104～步骤；

S200、S202、S204…、S216～步骤；

SGD、SGS～选择栅极线；

SL～共同源线；

TD、TS～选择晶体管；

Vers～抹除电压；

Vpass～脉冲电压；

Vprog～程序化电压；

Vread～读出脉冲电压；

WL0、WL1、WL2、WL31～字线。

具体实施方式

以下参照图式详细说明本发明的实施例。另外，须注意的是，为容易理解起见，图式中各部件的大小比例会有所调整，而可能与实际装置中的大小比例不同。

图2为根据本发明实施例的快闪存储器的组成示意图，须注意的是，图2所示的快闪存储器组成仅为示例性，本发明并不必然局限于此种组成。

本实施例中的快闪存储器100包括：存储器阵列110，由以行列形式排列的多个存储器单元所组成；输入/输出缓冲器120，连接至外部输入/输出端子I/O并保存输入/输出数据；地址暂存器130，用以从输入/输出缓冲器120接收地址数据；数据暂存器140，用以保存输入/输出数据；控制器150，用以根据来自输入/输出缓冲器120的指令数据以及外部控制信号(图中未表示的芯片使能(chip enable)信号和地址锁存使能(address latch enable)信号等)，供给控制各单元的控制信号C1、C2、C3等；字线选择电路160，用以解码从地址暂存器130接收的行地址信息Ax，并根据解码结果进行存储器区块(block)的选择和字线的选择等；页面缓冲器/感测电路170，用以保存从字线选择电路160所选择的页面中读出的数据，并保存待写入至所选择的页面的数据；列选择电路180，用以解码从地址暂存器130接收的列地址Ay，并根据解码结果选择页面缓冲器170内的列数据；以及内部电压产生电路190，用以产生数据读出、程序化和抹除等所必要的电压(程序化电压Vprog、脉冲电压Vpass、读出脉冲电压Vread、抹除电压Vers等)。

存储器阵列110具有沿列方向配置的区块BLK(0)、BLK(1)、…、BLK(m)。区块的一端配置有页面缓冲器/感测电路170。尽管如此，页面缓冲器/感测电路170也可配置于区块的另一端或区块的两端。

如图3所示，1个存储器区块由多个NAND串列单位NU形成，1个存储器区块内配置有n+1个沿行方向配置的串列单位NU。每个串列单位NU的组成包括串联连接的多个存储器单元MCi(i=0,1,…,31)、位于串列单位NU的一端并连接至存储器单元MC31的漏极侧的选择晶体管TD以及位于串列单位NU的另一端并连接至存储器单元MC0的源极侧的选择晶体管TS。每个选择晶体管TD的漏极连接至其所对应的1条位线GBL，而选择晶体管TS的源极连接至共同源极线SL。

存储器单元MCi的控制栅极连接至字线WLi。选择晶体管TD和TS的栅极分别连接至与字线WLi平行延伸的选择栅极线SGD和SGS。在字线选择电路160根据行地址Ax选择存储器区块的时候，会通过该存储器区块的选择栅极线SGS、SGD选择性地驱动选择晶体管TD、TS。

传统上存储器单元具有一金氧半导体(Metal Oxide Semiconductor，MOS)结构，该MOS结构包括形成于P阱内的N型扩散区域所构成的源极/漏极、形成于源极/漏极之间的通道上的穿隧氧化膜(tunnel oxide film)、形成于穿隧氧化膜上的浮动栅极(电荷蓄积层)以及在浮动栅极上通过介电层形成的控制栅极。在浮动栅极中没有蓄积电荷时，也就是写入数据“1”时，阈值处于负值且存储器单元为正常开启(normally on)。在浮动栅极中有蓄积电荷时，也就是写入数据“0”时，阈值朝正值方向偏移且存储单元为正常关闭(normally off)。

图4为快闪存储器的各种操作中所施加的偏压电压的一范例的示意图。在读出操作中，施加一特定正电压于位线，施加一特定电压(例如0V)于所选择的字线(选择字线)，施加脉冲电压Vpass(例如4.5V)于非选择字线，施加正电压(例如4.5V)于选择栅极线SGD和SGS，开启位线选择晶体管TD和源极线选择晶体管TS，并施加0V于共同源极线SL。在程序化(写入)操作中，施加高电压的程序化电压Vprog(15～20V)于所选择的字线，施加中间电位的电压(例如10V)于非选择字线，开启位线选择晶体管TD，关闭源极线选择晶体管TS，并将对应于数据“0”或“1”的电位供给至位线GBL。在抹除操作中，施加0V于区块内的选择字线，施加高电压(例如20V)于P阱，将浮动栅极的电子拉至基板而以区块为单位抹除数据。

图5为包括本实施例的快闪存储器的系统的一范例的示意图。如图5所示，系统200包括主机装置210以及连接至主机装置210的存储器模块220。主机装置210并未特别限定，但其可为电脑、数码相机、打印机等电子设备或搭载于芯片组的芯片。存储器模块220包括与图1所示的存储器控制器14具有相同功能的存储器控制器230以及快闪存储器100。存储器控制器230控制主机装置210与快闪存储器100之间的数据传送。

以下说明快闪存储器的地址信息设定。一开始，为了将启动时最初读出的地址信息设定至快闪存储器，由主机装置执行使用者指令。图6所示为地址信息的设定操作的流程图。

首先，开始用来程序化来自主机装置210的地址信息的指令(步骤S100)。此指令为使用者所使用的使用者指令，与一般程序化开始指令(80h、81h、85h)的程序不同。当开始程序化地址信息的指令时，主机装置210对快闪存储器100发送预设的指令以及外部控制信号，以将系统启动时最初读出的地址信息设定至快闪存储器100。

接着，使用者指定启动时最初读出的地址信息并输入所指定的启动时最初读出的地址信息(步骤S102)。在一较佳实施例中，地址信息包括存储器阵列110内的页面地址。可由使用者指定的页面地址位于存储器阵列110中的区域内。主机装置210中的输入地址信息通过存储器控制器230暂时保存于例如快闪存储器100的数据暂存器140。

接着，由主机装置210执行程序化确认指令(步骤S104)。回应此指令的执行，快闪存储器100进行地址信息的程序化。在一较佳实施例中，控制器150将保存于数据暂存器140中的地址信息程序化至快闪存储器启动时必须存取或参照的组态暂存器(Configuration Register，CR)。图7为组态暂存器的一组成例，组态暂存器240将从主机装置210接收的页面位置存储于地址存储区域242，并将表示存储页面地址事件的旗标(flag)，例如“1”，存储于旗标区域244。另一方面，在页面地址未被程序化的情况下，旗标保持为“0”。

组态暂存器240为设定快闪存储器100的操作信息的暂存器，举例而言，在组态暂存器240的其他区域中设定有快闪存储器启动时所必须的信息。举例而言，在半导体晶片(wafer)阶段检测所选择的芯片或测试用元件的电路特性，然后存储用来根据上述检测结果设定快闪存储器的操作的调整码(trimming code)或调整位阶(trimminglevel)。在一般操作下，使用者不能看见组态暂存器240的存储内容，但可通过执行特定模式或指令确认存储内容。在一较佳实施例中，控制器150包括用于回应主机装置210执行使用者指令而将页面地址程序化至组态暂存器的韧件或状态机器(statemachine)等。

接着，参照图8的流程图说明系统启动时快闪存储器的数据自动传送。当图5所示的系统200启动时，开启快闪存储器100的电源(步骤S200)，控制器150执行电源开启流程(power up sequence)。在一较佳实施例中，控制器150包括执行电源开启流程的程序或状态机器。在电源开启流程中，控制器150存取组态暂存器240，检查(确认)设定于旗标区域244的旗标，以决定接下来的内部操作。若启动(boot up)的页面地址并未被程序化，也就是说，若旗标为“0”，则快闪存储器100进行与往常相同的启动，等待来自主机装置210的最初指令的输入(步骤S204)。

另一方面，若旗标被设定为“1”，由于启动时最初读出的页面地址已被程序化，控制器150执行内部指令“00h”(步骤S206)，从组态暂存器240的地址存储区域242读出页面地址(步骤S208)，将所读出的页面地址设定至地址暂存器130(步骤S210)。然后，控制器150执行内部指令“30h”(步骤S212)。回应于控制器150执行内部指令“30h”，字线选择电路160选择页面地址，所选择的页面地址的页面数据被传送至页面缓冲器170(步骤S214)。传送至页面缓冲器170的页面数据，也就是启动的数据，通过回应读出用时脉信号RE#的触发(toggle)，从输入/输出缓冲器120输出至存储器控制器230或主机装置210(步骤S216)。

图9为图8的流程图的模式表示。如图9所示，检查组态暂存器240的旗标的二进位值(操作1)，若旗标为“1”，则读出页面地址M(操作2)，然后将页面地址M保存于地址暂存器130(操作3)。接着，执行读出确认指令(操作4)，读出页面地址M的页面数据并传送至页面缓冲器170(操作5)。

通过本实施例，启动时或开启电源时，快闪存储器可在内部设定读出指令以及页面地址，页面地址的数据会被自动传送至页面缓冲器并从页面缓冲器输出，因此，系统可省略指令、地址输入以及初次读出忙碌(tR)的检测，减少系统启动时最初读出的等待时间。

除此之外，由于启动时最初读出的页面地址可设定至任何属于使用者区域的地方，因此可扩大地址映射的自由度。通过执行图6所示的使用者指令，被程序化至组态暂存器的页面地址可任意替换为其他页面地址。举例而言，当快闪存储器的存储器阵列发生缺陷时，为了避免用到发生缺陷的区块，可变更启动时的读出页面地址。

在上述实施例中虽然以将包括页面地址以及旗标的地址信息程序化至组态暂存器为例，但地址信息并不局限于被程序化至组态暂存器，也可被程序化至在电源开启流程中控制器150所存取或参照的其他可非易失性覆写的暂存器。除此之外，存储于启动时最初读出的页面地址的启动数据可由使用者自由程序化。另外，在上述实施例中虽然以“00h”、“30h”作为快闪存储器所执行的内部读出指令的范例，但本发明并不局限于此，简言之，也可以是在电源开启流程中快闪存储器不从外部接收指令的前提下可根据内部读出指令读出设定至暂存器中的页面地址的指令或控制信号。另外，在上述实施例中虽然以存储器单元存储二值数据的快闪存储器为例，但本发明并不局限于此，举例而言，本发明也适用于存储器单元存储多值数据的快闪存储器。

上述详细说明了本发明的较佳实施例，但须注意的是，本发明并不限定于此特定的实施例。所属技术领域具有通常知识者可在不背离如权利要求所记载的本发明的精神与范围下可做出各种改变、取代和交替。

Claims (9)

1.一种半导体存储装置，其特征在于，该存储装置包括：

一存储器阵列，由非易失性存储器单元所构成；

一设定单元，用以设定启动时最初读出的上述存储器阵列的页面地址；以及

一控制单元，执行一内部程序，以在启动时从上述设定单元读出页面地址，并根据所读出的页面地址将对应于所读出的页面地址的页面数据从上述存储器阵列传送至一页面缓冲器。

2.根据权利要求1所述的半导体存储装置，其特征在于，上述设定单元还设定用以识别是否已存储页面地址的识别信息，上述控制单元根据上述识别信息决定是否执行上述内部程序。

3.根据权利要求1所述的半导体存储装置，其特征在于，上述设定单元包括于启动时上述控制单元所存取的一暂存器，上述暂存器将页面地址存储于一预定区域。

4.根据权利要求3所述的半导体存储装置，其特征在于，上述暂存器还存储用以表示是否已存储页面地址的旗标信息。

5.根据权利要求1所述的半导体存储装置，其特征在于，上述设定单元回应一主机装置所执行的使用者指令而设定上述页面地址。

6.根据权利要求1所述的半导体存储装置，其特征在于，上述内部程序为开启上述半导体存储装置的电源时所执行的一电源开启流程，且上述内部程序包括读出指令的执行。

7.根据权利要求1所述的半导体存储装置，其特征在于，上述半导体存储装置为一快闪存储器。

8.一种系统启动方法，适用于包括一半导体存储装置以及一主机装置的一系统，其特征在于，该方法包括：

将启动时最初读出的存储器阵列的页面地址设定至上述半导体存储装置；

执行一内部程序，以在上述半导体存储装置启动时读出所设定的页面地址，并根据所读出的页面地址将对应于所读出的页面地址的页面数据从上述存储器阵列传送至一页面缓冲器。

9.根据权利要求8所述的系统启动方法，其特征在于，上述将启动时最初读出的存储器阵列的页面地址设定至上述半导体存储装置的步骤包括根据上述主机装置所执行的使用者指令将上述页面地址程序化至一暂存器。