TWI515566B - 半導體記憶裝置、系統啓動方法以及電腦程式產品 - Google Patents
半導體記憶裝置、系統啓動方法以及電腦程式產品 Download PDFInfo
- Publication number
- TWI515566B TWI515566B TW102144175A TW102144175A TWI515566B TW I515566 B TWI515566 B TW I515566B TW 102144175 A TW102144175 A TW 102144175A TW 102144175 A TW102144175 A TW 102144175A TW I515566 B TWI515566 B TW I515566B
- Authority
- TW
- Taiwan
- Prior art keywords
- page address
- read
- semiconductor memory
- page
- memory device
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Description
本發明係有關於NAND型快閃記憶體等的半導體記憶體,且特別有關於具有在系統等啟動時傳送資料之功能的半導體記憶體。
NAND型快閃記憶體包括由複數個記憶體單元串聯連接而成之NAND串列所構成的記憶體單元陣列。相較於NOR型快閃記憶體,NAND型快閃記憶體可實現高集成度的記憶體單元陣列,因此,NAND型快閃記憶體適用於影像資料和音樂資料等大容量資料的儲存。除了上述用途以外,NAND型快閃記憶體也可作為在電子設備或系統啟動時提供啟動碼(boot code)的記憶體。啟動碼為用於啟動主機(host)側之電子設備或系統的作業系統(operating system)的資料。
第1圖所示為根據先前技術(專利文獻1)之可向主機系統輸出啟動碼之半導體記憶體的系統組成示意圖。如第1A圖所示,半導體記憶體10包括輸入/輸出接腳12、記
憶體控制器14以及記憶體部16。輸入/輸出接腳12用於在半導體10與主機裝置30之間輸入/輸出資料。記憶體控制器14包括用於透過輸入/輸出接腳12與主機裝置30之間傳送資料的主機介面20、用於與記憶體部16之間傳送資料的記憶體介面22、控制資料傳送等的微處理單元(Micro Processing Unit,MPU)24以及儲存程式碼和資料的唯讀記憶體(Read Only Memory,ROM)26和隨機存取記憶體(Random Access Memory,RAM)28。記憶體部16包括2個晶片,例如NAND型快閃記憶體晶片。此外,如第1B圖所示,記憶體部16包括可用實體(physical)位址存取的實體存取區域16A以及可用邏輯(logical)位址存取的邏輯存取區域16B。在實體存取區域16A中儲存主機裝置30的啟動碼。啟動碼為用於啟動主機裝置30的作業系統等的資料。藉由上述組成,可在主機裝置30只對應至實體存取方式的情況下提供啟動碼至主機裝置30。
專利文獻:
專利文獻1 日本專利公開第2009-175877號公報。
在將NAND型快閃記憶體用作儲存啟動碼之記憶體的主機系統中,可能會在啟動時或電源開啟(power up)時從快閃記憶體讀出啟動碼,然後啟動系統。雖然晶片組和作業系統的啟動程序有多種方法,但為了在啟動後從快
閃記憶體讀出啟動碼,快閃記憶體以外的系統(晶片組內的晶片上(on-chip)ROM和主機裝置等)內必須有第一次讀出的讀出指令和位址的資訊。因此,系統啟動時需要一定的時間。
本發明的目的在於提供一種可縮短系統啟動時間的半導體記憶體。除此之外,本發明的目的還在於提供一種可自由設定啟動時最初讀出之位址的半導體記憶體。
本發明一實施例提供一種半導體記憶裝置,包括:一記憶體陣列,由非揮發性記憶體單元所構成;一設定單元,用以設定啟動時最初讀出之上述記憶體陣列的頁面位址;以及一控制單元,執行一內部程序,以在啟動時從上述設定單元讀出頁面位址,並根據所讀出之頁面位址將對應於所讀出之頁面位址的頁面資料從上述記憶體陣列傳送至一頁面緩衝器。在一較佳範例中,上述設定單元更設定用以識別是否已儲存頁面位址的識別資訊,上述控制單元根據上述識別資訊決定是否執行上述內部程序。在一較佳範例中,上述設定單元包括於啟動時上述控制單元所存取的一暫存器,上述暫存器將頁面位址儲存於一預定區域。在一較佳範例中,上述暫存器更儲存用以表示是否已儲存頁面位址的旗標資訊。在一較佳範例中,上述設定單元回應一主機裝置所執行之使用者指令而設定上述頁面位址。在一較佳範例中,上述內部程序為開啟上述半導體記
憶裝置之電源時所執行的一電源開啟程序,且上述內部程序包括讀出指令的執行。在一較佳範例中,上述半導體記憶裝置為一快閃記憶體。
本發明一實施例提供一種系統啟動方法,適用於包括一半導體記憶裝置以及一主機裝置的一系統,包括:將啟動時最初讀出之記憶體陣列的頁面位址設定至上述半導體記憶裝置;執行一內部程序,以在上述半導體記憶裝置啟動時讀出所設定之頁面位址,並根據所讀出之頁面位址將對應於所讀出之頁面位址的頁面資料從上述記憶體陣列傳送至一頁面緩衝器。
本發明一實施例提供一種電腦程式產品,由一半導體記憶裝置執行以進行一啟動方法,上述啟動方法包括:執行一內部程序,從設定有啟動時最初讀出之頁面位址的一暫存器讀出上述頁面位址,並根據所讀出之頁面位址將對應於所讀出之頁面位址的頁面資料從一記憶體陣列傳送至一頁面緩衝器。在一較佳範例中,上述啟動方法更包括:根據用以識別是否已將上述頁面位址設定至上述暫存器的識別資訊執行上述內部程序。
根據本發明,藉由設定啟動時最初讀出之頁面位址並將啟動時頁面位址之頁面資料自動傳送至頁面緩衝器,可縮短系統的啟動時間。此外,藉由變更頁面位址的設定,可擴大位址映射(address mapping)的自由度。
1‧‧‧旗標檢查
2‧‧‧讀出頁面位址M
3‧‧‧傳送頁面位址M至位址暫存器
4‧‧‧執行讀出確認指令
5‧‧‧傳送頁面位址M的資料至頁面緩衝器
10‧‧‧半導體記憶體
12‧‧‧輸入/輸出接腳
14‧‧‧記憶體控制器
16‧‧‧記憶體部
16A‧‧‧實體存取區域
16B‧‧‧邏輯存取區域
20‧‧‧主機介面
22‧‧‧記憶體介面
24‧‧‧微處理單元
26‧‧‧唯讀記憶體
28‧‧‧隨機存取記憶體
30‧‧‧主機裝置
100‧‧‧快閃記憶體
110‧‧‧記憶體陣列
120‧‧‧輸入/輸出緩衝器
130‧‧‧位址暫存器
140‧‧‧資料暫存器
150‧‧‧控制器
160‧‧‧字元線選擇電路
170‧‧‧頁面緩衝器/感測電路
180‧‧‧行選擇電路
190‧‧‧內部電壓產生電路
130‧‧‧位址暫存器
170‧‧‧頁面緩衝器
200‧‧‧系統
210‧‧‧主機裝置
220‧‧‧記憶體模組
230‧‧‧記憶體控制器
240‧‧‧組態暫存器
242‧‧‧位址儲存區域
244‧‧‧旗標區域
Ax‧‧‧列位址資訊
Ay‧‧‧行位址資訊
BLK(0)、BLK(1)、BLK(m)‧‧‧區塊
BST、SST‧‧‧選擇電晶體
C1、C2、C3‧‧‧控制訊號
GBL0、GBL1、GBLn-1、GBLn‧‧‧位元線
I/O‧‧‧外部輸入/輸出端子
MC0、MC1、MC2、MC31‧‧‧記憶體單元
NU‧‧‧串列單位
S100、S102、S104‧‧‧步驟
S200、S202、S204...、S216‧‧‧步驟
SGD、SGS‧‧‧選擇閘極線
SL‧‧‧共同源線
TD、TS‧‧‧選擇電晶體
Vers‧‧‧抹除電壓
Vpass‧‧‧脈衝電壓
Vprog‧‧‧程式化電壓
Vread‧‧‧讀出脈衝電壓
WL0、WL1、WL2、WL31‧‧‧字元線
第1A圖與第1B圖為根據先前技術之用於輸出啟動碼之半導體記憶體系統的組成的示意圖。
第2圖為根據本發明實施例之快閃記憶體的一組成範例的示意圖。
第3圖為根據本發明實施例之NAND串列的組成的電路圖。
第4圖為施加於本發明實施例之快閃記憶體各單元的電壓的一範例的示意圖。
第5圖為包括本發明實施例之快閃記憶體的系統的概略示意圖。
第6圖為設定快閃記憶體的啟動時讀出頁面位址的流程圖。
第7圖為設定位址資訊至快閃記憶體的一範例的示意圖。
第8圖為根據本發明實施例之快閃記憶體的操作的流程圖。
第9圖為根據本發明實施例之快閃記憶體的啟動時操作的示意圖。
以下參照圖式詳細說明本發明的實施例。另外,須注意的是,為容易理解起見,圖式中各部件的大小比例會有所調整,而可能與實際裝置中的大小比例不同。
第2圖為根據本發明實施例之快閃記憶體的組
成示意圖,須注意的是,第2圖所示的快閃記憶體組成僅為示例性,本發明並不必然侷限於此種組成。
本實施例中的快閃記憶體100包括:記憶體陣列110,由以行列形式排列的複數個記憶體單元所組成;輸入/輸出緩衝器120,連接至外部輸入/輸出端子I/O並保存輸入/輸出資料;位址暫存器130,用以從輸入/輸出緩衝器120接收位址資料;資料暫存器140,用以保存輸入/輸出資料;控制器150,用以根據來自輸入/輸出緩衝器120的指令資料以及外部控制訊號(圖中未表示的晶片致能(chip enable)訊號和位址鎖存致能(address latch enable)訊號等),供給控制各單元的控制訊號C1、C2、C3等;字元線選擇電路160,用以解碼從位址暫存器130接收的列位址資訊Ax,並根據解碼結果進行記憶體區塊(block)的選擇和字元線的選擇等;頁面緩衝器/感測電路170,用以保存從字元線選擇電路160所選擇之頁面中讀出的資料,並保存待寫入至所選擇之頁面的資料;行選擇電路180,用以解碼從位址暫存器130接收的行位址Ay,並根據解碼結果選擇頁面緩衝器170內的行資料;以及內部電壓產生電路190,用以產生資料讀出、程式化和抹除等所必要的電壓(程式化電壓Vprog、脈衝電壓Vpass、讀出脈衝電壓Vread、抹除電壓Vers等)。
記憶體陣列110具有沿行方向配置的區塊BLK(0)、BLK(1)、...、BLK(m)。區塊的一端配置有頁面緩衝器/感測電路170。儘管如此,頁面緩衝器/感測電路170也可配置於區塊的另一端或區塊的二端。
如第3圖所示,1個記憶體區塊由複數個NAND串列單位NU形成,1個記憶體區塊內配置有n+1個沿列方向配置的串列單位NU。每個串列單位NU的組成包括串聯連接之複數個記憶體單元MCi(i=0,1,...,31)、位於串列單位NU之一端並連接至記憶體單元MC31之汲極側的選擇電晶體TD以及位於串列單位NU之另一端並連接至記憶體單元MC0之源極側的選擇電晶體TS。每個選擇電晶體TD的汲極連接至其所對應的1條位元線GBL,而選擇電晶體TS的源極連接至共同源極線SL。
記憶體單元MCi的控制閘極連接至字元線WLi。選擇電晶體TD和TS的閘極分別連接至與字元線WLi平行延伸的選擇閘極線SGD和SGS。在字元線選擇電路160根據列位址Ax選擇記憶體區塊的時候,會透過該記憶體區塊的選擇閘極線SGS、SGD選擇性地驅動選擇電晶體TD、TS。
傳統上記憶體單元具有一金氧半導體(Metal Oxide Semiconductor,MOS)結構,該MOS結構包括形成於P井區內之N型擴散區域所構成的源極/汲極、形成於源極/汲極之間的通道上的穿隧氧化膜(tunnel oxide film)、形成於穿隧氧化膜上的浮動閘極(電荷蓄積層)以及在浮動閘極上透過介電層形成的控制閘極。在浮動閘極中沒有蓄積電荷時,也就是寫入資料「1」時,閾值處於負值且記憶體單元為正常開啟(normally on)。在浮動閘極中有蓄積電荷時,也就是寫入資料「0」時,閾值朝正值方向偏移且記憶單元
為正常關閉(normally off)。
第4圖為快閃記憶體的各種操作中所施加的偏壓電壓的一範例的示意圖。在讀出操作中,施加一特定正電壓於位元線,施加一特定電壓(例如0V)於所選擇的字元線(選擇字元線),施加脈衝電壓Vpass(例如4.5V)於非選擇字元線,施加正電壓(例如4.5V)於選擇閘極線SGD和SGS,開啟位元線選擇電晶體TD和源極線選擇電晶體TS,並施加0V於共同源極線SL。在程式化(寫入)操作中,施加高電壓的程式化電壓Vprog(15~20V)於所選擇的字元線,施加中間電位之電壓(例如10V)於非選擇字元線,開啟位元線選擇電晶體TD,關閉源極線選擇電晶體TS,並將對應於資料「0」或「1」之電位供給至位元線GBL。在抹除操作中,施加0V於區塊內的選擇字元線,施加高電壓(例如20V)於P井區,將浮動閘極的電子拉至基板而以區塊為單位抹除資料。
第5圖為包括本實施例之快閃記憶體的系統的一範例的示意圖。如第5圖所示,系統200包括主機裝置210以及連接至主機裝置210的記憶體模組220。主機裝置210並未特別限定,但其可為電腦、數位相機、印表機等電子設備或搭載於晶片組的晶片。記憶體模組220包括與第1圖所示之記憶體控制器14具有相同功能的記憶體控制器230以及快閃記憶體100。記憶體控制器230控制主機裝置210與快閃記憶體100之間的資料傳送。
以下說明快閃記憶體的位址資訊設定。一開始,為了將啟動時最初讀出之位址資訊設定至快閃記憶
體,由主機裝置執行使用者指令。第6圖所示為位址資訊的設定操作的流程圖。
首先,開始用來程式化來自主機裝置210之位址資訊的指令(步驟S100)。此指令為使用者所使用的使用者指令,與一般程式化開始指令(80h、81h、85h)的程序不同。當開始程式化位址資訊的指令時,主機裝置210對快閃記憶體100發送預設的指令以及外部控制訊號,以將系統啟動時最初讀出之位址資訊設定至快閃記憶體100。
接著,使用者指定啟動時最初讀出之位址資訊並輸入所指定的啟動時最初讀出之位址資訊(步驟S102)。在一較佳實施例中,位址資訊包括記憶體陣列110內的頁面位址。可由使用者指定的頁面位址位於記憶體陣列110中的區域內。主機裝置210中的輸入位址資訊透過記憶體控制器230暫時保存於例如快閃記憶體100的資料暫存器140。
接著,由主機裝置210執行程式化確認指令(步驟S104)。回應此指令的執行,快閃記憶體100進行位址資訊的程式化。在一較佳實施例中,控制器150將保存於資料暫存器140中的位址資訊程式化至快閃記憶體啟動時必須存取或參照的組態暫存器(Configuration Register,CR)。第7圖為組態暫存器的一組成例,組態暫存器240將從主機裝置210接收的頁面位置儲存於位址儲存區域242,並將表示儲存頁面位址事件的旗標(flag),例如「1」,儲存於旗標區域244。另一方面,在頁面位址未被程式化的情況下,旗標保持為「0」。
組態暫存器240為設定快閃記憶體100之操作資訊的暫存器,舉例而言,在組態暫存器240的其他區域中設定有快閃記憶體啟動時所必須的資訊。舉例而言,在半導體晶圓(wafer)階段檢測所選擇的晶片或測試用元件的電路特性,然後儲存用來根據上述檢測結果設定快閃記憶體之操作的調整碼(trimming code)或調整位階(trimming level)。在一般操作下,使用者不能看見組態暫存器240的儲存內容,但可藉由執行特定模式或指令確認儲存內容。在一較佳實施例中,控制器150包括用於回應主機裝置210執行使用者指令而將頁面位址程式化至組態暫存器的韌體或狀態機器(state machine)等。
接著,參照第8圖之流程圖說明系統啟動時快閃記憶體的資料自動傳送。當第5圖所示之系統200啟動時,開啟快閃記憶體100的電源(步驟S200),控制器150執行電源開啟程序(power up sequence)。在一較佳實施例中,控制器150包括執行電源開啟程序的程式或狀態機器。在電源開啟程序中,控制器150存取組態暫存器240,檢查(確認)設定於旗標區域244的旗標,以決定接下來的內部操作。若啟動(boot up)之頁面位址並未被程式化,也就是說,若旗標為「0」,則快閃記憶體100進行與往常相同的啟動,等待來自主機裝置210的最初指令的輸入(步驟S204)。
另一方面,若旗標被設定為「1」,由於啟動時最初讀出之頁面位址已被程式化,控制器150執行內部指令「00h」(步驟S206),從組態暫存器240的位址儲存區域242
讀出頁面位址(步驟S208),將所讀出的頁面位址設定至位址暫存器130(步驟S210)。然後,控制器150執行內部指令「30h」(步驟S212)。回應於控制器150執行內部指令「30h」,字元線選擇電路160選擇頁面位址,所選擇之頁面位址的頁面資料被傳送至頁面緩衝器170(步驟S214)。傳送至頁面緩衝器170的頁面資料,也就是啟動的資料,藉由回應讀出用時脈訊號RE#之觸發(toggle),從輸入/輸出緩衝器120輸出至記憶體控制器230或主機裝置210(步驟S216)。
第9圖為第8圖之流程圖的模式表示。如第9圖所示,檢查組態暫存器240的旗標的二進位值(操作1),若旗標為「1」,則讀出頁面位址M(操作2),然後將頁面位址M保存於位址暫存器130(操作3)。接著,執行讀出確認指令(操作4),讀出頁面位址M的頁面資料並傳送至頁面緩衝器170(操作5)。
藉由本實施例,啟動時或開啟電源時,快閃記憶體可在內部設定讀出指令以及頁面位址,頁面位址的資料會被自動傳送至頁面緩衝器並從頁面緩衝器輸出,因此,系統可省略指令、位址輸入以及初次讀出忙碌(tR)的偵測,減少系統啟動時最初讀出的等待時間。
除此之外,由於啟動時最初讀出之頁面位址可設定至任何屬於使用者區域的地方,因此可擴大位址映射的自由度。藉由執行第6圖所示的使用者指令,被程式化至組態暫存器的頁面位址可任意替換為其他頁面位址。舉例而言,當快閃記憶體之記憶體陣列發生缺陷時,為了避免
用到發生缺陷之區塊,可變更啟動時的讀出頁面位址。
在上述實施例中雖然以將包括頁面位址以及旗標之位址資訊程式化至組態暫存器為例,但位址資訊並不侷限於被程式化至組態暫存器,也可被程式化至在電源開啟程序中控制器150所存取或參照的其他可非揮發性覆寫的暫存器。除此之外,儲存於啟動時最初讀出之頁面位址的啟動資料可由使用者自由程式化。另外,在上述實施例中雖然以「00h」、「30h」作為快閃記憶體所執行的內部讀出指令的範例,但本發明並不侷限於此,簡言之,也可以是在電源開啟程序中快閃記憶體不從外部接收指令的前提下可根據內部讀出指令讀出設定至暫存器中的頁面位址的指令或控制訊號。另外,在上述實施例中雖然以記憶體單元儲存二值資料的快閃記憶體為例,但本發明並不侷限於此,舉例而言,本發明也適用於記憶體單元儲存多值資料的快閃記憶體。
上述詳細說明了本發明的較佳實施例,但須注意的是,本發明並不限定於此特定的實施例。所屬技術領域具有通常知識者可在不背離如申請專利範圍所記載之本發明的精神與範圍下可做出各種改變、取代和交替。
1‧‧‧旗標檢查
2‧‧‧讀出頁面位址M
3‧‧‧傳送頁面位址M至位址暫存器
4‧‧‧執行讀出確認指令
5‧‧‧傳送頁面位址M的資料至頁面緩衝器
130‧‧‧位址暫存器
170‧‧‧頁面緩衝器
240‧‧‧組態暫存器
242‧‧‧位址儲存區域
244‧‧‧旗標區域
Claims (10)
- 一種半導體記憶裝置,包括:一記憶體陣列,由非揮發性記憶體單元所構成;一設定單元,用以設定啟動時最初讀出之上述記憶體陣列的頁面位址;以及一控制單元,執行一內部程序,以在啟動時從上述設定單元讀出頁面位址,並根據所讀出之頁面位址將對應於所讀出之頁面位址的頁面資料從上述記憶體陣列傳送至一頁面緩衝器;其中上述設定單元回應一主機裝置所執行之使用者指令而設定上述頁面位址。
- 如申請專利範圍第1項所述之半導體記憶裝置,其中上述設定單元更設定用以識別是否已儲存頁面位址的識別資訊,上述控制單元根據上述識別資訊決定是否執行上述內部程序。
- 如申請專利範圍第1項所述之半導體記憶裝置,其中上述設定單元包括於啟動時上述控制單元所存取的一暫存器,上述暫存器將頁面位址儲存於一預定區域。
- 如申請專利範圍第3項所述之半導體記憶裝置,其中上述暫存器更儲存用以表示是否已儲存頁面位址的旗標資訊。
- 如申請專利範圍第1項所述之半導體記憶裝置,其中上述內部程序為開啟上述半導體記憶裝置之電源時所執行的一電源開啟程序,且上述內部程序包括讀出指令的執行。
- 如申請專利範圍第1項所述之半導體記憶裝置,其中上述 半導體記憶裝置為一快閃記憶體。
- 一種系統啟動方法,適用於包括一半導體記憶裝置以及一主機裝置的一系統,包括:將啟動時最初讀出之記憶體陣列的頁面位址依據該主機裝置所執行之使用者指令而設定至上述半導體記憶裝置;執行一內部程序,以在上述半導體記憶裝置啟動時讀出所設定之頁面位址,並根據所讀出之頁面位址將對應於所讀出之頁面位址的頁面資料從上述記憶體陣列傳送至一頁面緩衝器。
- 如申請專利範圍第7項所述之系統啟動方法,其中上述將啟動時最初讀出之記憶體陣列的頁面位址設定至上述半導體記憶裝置的步驟包括根據上述主機裝置所執行之使用者指令將上述頁面位址程式化至一暫存器。
- 一種電腦程式產品,由一半導體記憶裝置執行以進行一啟動方法,上述啟動方法包括:執行一內部程序,從設定有啟動時最初讀出之頁面位址的一暫存器讀出上述頁面位址,並根據所讀出之頁面位址將對應於所讀出之頁面位址的頁面資料從一記憶體陣列傳送至一頁面緩衝器;其中,上述頁面位址係依據一主機裝置所執行之使用者指令而設定。
- 如申請專利範圍第9項所述之電腦程式產品,其中上述啟動方法更包括:根據用以識別是否已將上述頁面位址設定至上述暫存器的 識別資訊執行上述內部程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102144175A TWI515566B (zh) | 2013-12-03 | 2013-12-03 | 半導體記憶裝置、系統啓動方法以及電腦程式產品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102144175A TWI515566B (zh) | 2013-12-03 | 2013-12-03 | 半導體記憶裝置、系統啓動方法以及電腦程式產品 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201523252A TW201523252A (zh) | 2015-06-16 |
TWI515566B true TWI515566B (zh) | 2016-01-01 |
Family
ID=53935634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102144175A TWI515566B (zh) | 2013-12-03 | 2013-12-03 | 半導體記憶裝置、系統啓動方法以及電腦程式產品 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI515566B (zh) |
-
2013
- 2013-12-03 TW TW102144175A patent/TWI515566B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201523252A (zh) | 2015-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11915759B2 (en) | Memory system for restraining threshold variation to improve data reading | |
JP5072723B2 (ja) | 不揮発性半導体記憶装置 | |
CN109410993B (zh) | 存储系统及其操作方法 | |
US8605512B2 (en) | Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device | |
JP2009026447A (ja) | 選択トランジスタをプログラムするメモリ装置及びそのプログラム方法とこれを用いたメモリシステム | |
CN107766171B (zh) | 与非型快闪存储器及其读出方法 | |
JP2005108273A (ja) | 不揮発性半導体記憶装置 | |
JP2006155871A (ja) | 不揮発性メモリ装置 | |
US20120051133A1 (en) | Nonvolatile semiconductor storage device | |
US9514826B2 (en) | Programming method for NAND-type flash memory | |
US8942048B2 (en) | Semiconductor device and method of operating the same | |
JP5744118B2 (ja) | 半導体記憶装置 | |
US9953170B2 (en) | Semiconductor memory device, semiconductor system and reading method | |
US7660163B2 (en) | Method and unit for verifying initial state of non-volatile memory device | |
JP2004095001A (ja) | 不揮発性半導体記憶装置、不揮発性半導体記憶装置組込システムおよび不良ブロック検出方法 | |
JP2010218623A (ja) | 不揮発性半導体記憶装置 | |
TWI515566B (zh) | 半導體記憶裝置、系統啓動方法以及電腦程式產品 | |
CN104750584B (zh) | 半导体存储装置和系统启动方法 | |
KR101614521B1 (ko) | 반도체 기억장치, 시스템 기동방법 및 컴퓨터 판독가능한 매체 | |
KR101633442B1 (ko) | 반도체 메모리 장치, 반도체 시스템 및 독출 방법 | |
KR20140005050A (ko) | 불휘발성 메모리 장치 및 이의 동작 방법 | |
JP3544222B2 (ja) | 不揮発性半導体記憶装置 | |
TWI537963B (zh) | 半導體記憶體裝置、半導體系統以及讀取方法 | |
JP2013157072A (ja) | Nand型フラッシュメモリ |