KR101614521B1 - 반도체 기억장치, 시스템 기동방법 및 컴퓨터 판독가능한 매체 - Google Patents

Abstract

기동 시 최초로 독출되는 페이지 어드레스를 설정해두고, 기동 시간을 단축할 수 있는 플래쉬 메모리를 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위한 수단으로서, 플래쉬 메모리는, 기동 시 최초로 독출되는 페이지 어드레스를 설정하는 컨피규레이션 레지스터(240)와, 기동 시 컨피규레이션 레지스터(240)로부터 페이지 어드레스를 독출하고, 독출된 페이지 어드레스에 의거해서 메모리 어레이로부터 해당하는 페이지 데이터를 페이지 버퍼(170)에 전송하며, 페이지 버퍼(170)로부터 페이지 데이터를 출력하는 내부 시퀸스를 실행하는 제어기(150)를 구비한다.

Description

반도체 기억장치, 시스템 기동방법 및 컴퓨터 판독가능한 매체{SEMICONDUCTOR MEMORY DEVICE, SYSTEM STARTING-UP METHOD AND COMPUTER READABLE MEDIUM}

본 발명은, NAND형 플래쉬 메모리 등의 반도체 기억장치에 관한 것으로, 특히, 시스템 등의 기동 시에 데이터를 전송하는 기능을 갖춘 반도체 기억장치에 관한 것이다.

NAND형의 플래쉬 메모리는, 복수의 메모리 셀을 직렬접속한 NAND 스트링으로 이루어진 메모리 셀 어레이를 지닌다. NAND형의 플래쉬 메모리는, NOR형의 플래쉬 메모리와 비교해서, 집적도가 높은 메모리 셀 어레이를 실현할 수 있고, 그 때문에, 화상 데이터나 음악 데이터 등의 대용량의 데이터 기억에 적합하다. 이러한 용도 이외에도, NAND형의 플래쉬 메모리는, 전자기기나 시스템의 기동 시 부트 코드를 제공하는 메모리로서도 이용된다. 부트 코드는, 호스트 측의 전자기기나 시스템의 오퍼레이팅 시스템(operating system) 등을 기동하기 위하여 이용할 수 있는 데이터이다.

도 1에, 호스트 시스템에 부트 코드를 출력할 수 있는 종래의 반도체 메모리의 시스템 구성을 나타낸다(특허문헌 1). 도 1(A)에 나타낸 바와 같이, 반도체 메모리(10)는 호스트 디바이스(30)와의 사이에서 데이터를 입출력하는 입출력 핀(12)과, 메모리 제어기(14)와, 메모리부(16)를 지닌다. 메모리 제어기(14)는, 입출력 핀(12)을 개재해서 호스트 디바이스(30)와의 사이에서 데이터의 전송을 행하는 호스트 인터페이스(20)와, 메모리부(16) 사이에서 데이터의 전송을 행하는 메모리 인터페이스(22)와, 데이터 전송 등을 제어하는 MPU(24), 프로그램이나 데이터를 기억하는 ROM(26), RAM(28)을 구비하고 있다. 메모리부(16)는, 예를 들어, NAND형 플래쉬 메모리의 칩을 2개 포함한다. 또한, 메모리부(16)는, 도 1(B)에 나타낸 바와 같이, 물리 어드레스에서 액세스가능한 물리 액세스 영역(16A)과, 논리 어드레스에서 액세스가능한 논리 액세스 영역(16B)을 포함하고, 물리 액세스 영역(16A)에는 호스트 디바이스(30)의 부트 코드가 기억된다. 부트 코드는, 호스트 디바이스(30)의 오퍼레이팅 시스템 등을 기동하기 위한 데이터이다. 이러한 구성에 의해, 호스트 디바이스(30)가 물리 액세스 방식에만 대응하고 있을 경우에, 호스트 디바이스(30)에 부트 코드를 제공할 수 있다.

JP 2009-175877 A

NAND형의 플래쉬 메모리를 부트 코드 격납용의 메모리로서 사용하는 호스트 시스템에서는, 기동 시 또는 파워 업(power up) 시에 플래쉬 메모리로부터 부트 코드를 독출하여, 시스템을 기동시키는 것이 가능하다. 칩 세트나 OS(operating system)에 의해서 부트 업 시퀀스에는, 각종 방법이 존재하지만, 기동 후에 플래쉬 메모리로부터 부트 코드를 독출하기 위해서는, 플래쉬 메모리 이외의 시스템(칩 세트 내의 온 칩 ROM이나 호스트 디바이스 등)에 1회째의 판독 커맨드, 어드레스 정보를 갖게 해두지 않으면 안 된다. 그 때문에, 시스템의 기동 시에는 일정한 시간을 필요로 해버린다.

본 발명은 시스템의 기동 시간을 단축할 수 있는 반도체 기억장치를 제공하는 것을 목적으로 한다.

또 본 발명은, 기동 시 최초로 독출되는 어드레스를 자유롭게 설정할 수 있는 반도체 기억장치를 제공하는 것을 목적으로 한다.

본 발명에 따른 반도체 기억장치는, 불휘발성 메모리 셀이 형성된 메모리 어레이와, 기동 시 최초로 독출되는 상기 메모리 어레이의 페이지 어드레스를 설정하는 설정수단과, 기동 시 상기 설정수단으로부터 페이지 어드레스를 독출하고, 독출된 페이지 어드레스에 의거해서 상기 메모리 어레이로부터 해당하는 페이지 데이터를 페이지 버퍼에 전송하는 내부 시퀸스를 실행하는 제어수단을 구비한다. 바람직하게는, 상기 설정수단은, 또한, 페이지 어드레스가 기억되어 있는지의 여부를 식별하는 식별 정보를 설정하고, 상기 제어수단은 상기 식별 정보에 의거해서 상기 내부 시퀸스를 실행할 것인지의 여부를 결정한다. 바람직하게는, 상기 설정수단은, 기동 시 상기 제어수단이 액세스하는 레지스터를 포함하고, 상기 레지스터는 소정 영역에 페이지 어드레스를 기억한다. 바람직하게는, 상기 레지스터는, 또한, 페이지 어드레스가 기억된 것인지의 여부를 나타내는 플래그 정보를 기억한다. 바람직하게는, 상기 설정수단은 호스트 디바이스로부터 실행되는 사용자 커맨드에 따라서 상기 페이지 어드레스를 설정한다. 바람직하게는, 상기 내부 시퀸스는, 반도체 기억장치에 전원이 투입되었을 때 실행되는 파워 업 시퀸스이며, 리드 커맨드의 실행을 포함한다. 바람직하게는, 상기 반도체 기억장치는 플래쉬 메모리이다.

본 발명에 따른 반도체 기억장치 및 호스트 디바이스를 포함하는 시스템의 기동 방법은, 반도체 기억장치에, 기동 시 최초로 독출되는 메모리 어레이의 페이지 어드레스를 설정하고, 반도체 기억장치가 기동되었을 때, 설정된 페이지 어드레스를 독출하고, 독출된 페이지 어드레스에 의거해서 상기 메모리 어레이로부터 해당하는 페이지 데이터를 페이지 버퍼에 전송하는 내부 시퀸스를 실행한다. 바람직하게는 상기 설정하는 스텝은, 호스트 디바이스로부터 실행되는 사용자 커맨드에 의해 상기 페이지 어드레스를 레지스터에 프로그래밍하는 것을 포함한다.

본 발명에 따른 반도체 기억장치에 의해 실행되는 기동 프로그램을 기억하고 있는 컴퓨터 판독가능한 매체에 있어서, 상기 가동 프로그램은, 기동 시 최초로 독출되는 페이지 어드레스를 설정한 레지스터로부터 상기 페이지 어드레스를 독출하고, 독출된 페이지 어드레스에 의거해서 메모리 어레이로부터 해당하는 페이지 데이터를 페이지 버퍼에 전송하는 내부 시퀸스를 실행한다. 바람직하게는, 상기 기동 프로그램은 또한 상기 레지스터에 상기 페이지 어드레스가 설정되어 있는지의 여부를 식별하는 식별 정보에 의거해서 상기 내부 시퀸스를 실행한다.

본 발명에 따르면, 기동 시 최초로 독출되는 페이지 어드레스를 설정하고, 기동 시 페이지 어드레스의 페이지 데이터를 페이지 버퍼에 자동전송함으로써, 시스템의 기동 시간을 단축할 수 있다. 또한, 페이지 어드레스의 설정을 변경함으로써, 어드레스 매핑(mapping)의 자유도를 확대할 수 있다.

도 1은 종래의 부트 코드를 출력하는 반도체 메모리 시스템의 구성을 나타낸 도면;
도 2는 본 발명의 실시예에 따른 플래쉬 메모리의 일 구성예를 나타낸 블록도;
도 3은 본 발명의 실시예에 따른 NAND 스트링의 구성을 나타낸 회로도;
도 4는 본 실시예에 따른 플래쉬 메모리의 각 부에 인가되는 전압의 일례를 나타낸 도면;
도 5는 본 실시예에 따른 플래쉬 메모리를 포함하는 시스템의 개략도;
도 6은 플래쉬 메모리의 기동 시 독출되는 페이지 어드레스를 설정하는 흐름을 나타낸 도면;
도 7은 플래쉬 메모리에 어드레스 정보를 설정하는 예를 나타낸 도면;
도 8은 본 발명의 실시예에 의한 플래쉬 메모리의 동작을 설명한 순서도;
도 9는 본 발명의 실시예에 의한 플래쉬 메모리의 기동 시의 동작을 모식적으로 나타낸 도면.

이하, 본 발명의 실시형태에 대해서 도면을 참조해서 상세히 설명한다. 또, 도면은, 이해하기 쉽게 하기 위해서 각 부를 강조해서 나타내고 있으며, 실제의 디바이스의 척도와는 다른 것에 유의해야 한다.

[실시예]

도 2는 본 발명의 실시예에 따른 플래쉬 메모리의 구성을 나타낸 블록도이다. 단, 여기에 나타낸 플래쉬 메모리의 구성은 예시이며, 본 발명은 반드시 이러한 구성으로 한정되는 것은 아니다.

본 실시예의 플래쉬 메모리(100)는, 행렬 형상으로 배열된 복수의 메모리 셀이 형성된 메모리 어레이(110)와, 외부 입출력 단자 I/O에 접속되어 입출력 데이터를 보유하는 입출력 버퍼(120)와, 입출력 버퍼(120)로부터의 어드레스 데이터를 받는 어드레스 레지스터(130)와, 입출력되는 데이터를 보유하는 데이터 레지스터(140), 입출력 버퍼(120)로부터의 커맨드 데이터 및 외부제어 신호(도시되지 않은 칩 인에이블이나 어드레스 래치 인에이블 등)에 의거해서 각 부를 제어하는 제어 신호(C1, C2, C3 등)를 공급하는 제어기(150)와, 어드레스 레지스터(130)로부터의 행 어드레스 정보(Ax)를 디코딩하여 디코딩 결과에 의거해서 블록의 선택 및 워드선의 선택 등을 행하는 워드선 선택회로(160)와, 워드선 선택회로(160)에 의해 선택된 페이지로부터 독출된 데이터를 보유하거나, 선택된 페이지에의 기입 데이터를 보유하는 페이지 버퍼/센스 회로(170)와, 어드레스 레지스터(130)로부터의 열 어드레스 정보(Ay)를 디코딩하여 해당 디코딩 결과에 의거해서 페이지 버퍼(170) 내의 열 데이터를 선택하는 열 선택회로(180)와, 데이터의 독출, 프로그램 및 소거 등을 위하여 필요한 전압(프로그램 전압(Vpgm), 패스 전압(Vpass), 독출 패스 전압(Vread), 소거 전압(Vers) 등)을 생성하는 내부전압 발생회로(190)를 포함해서 구성된다.

메모리 어레이(110)는 열방향에 배치된 복수의 블록(BLK(0), BLK(1), …, BLK(m))을 지닌다. 블록의 한쪽 단부에는 페이지 버퍼/센스 회로(170)가 배치된다. 단, 페이지 버퍼/센스 회로(170)는 블록의 다른 쪽 단부 혹은 양측의 단부에 배치되는 것이어도 된다.

1개의 메모리 블록에는, 도 3에 나타낸 바와 같이, 복수의 메모리 셀을 직렬로 접속한 NAND 스트링 유닛(NU)이 복수 형성되어, 1개의 메모리 블록 내에 n+1개의 스트링 유닛(NU) 행방향으로 배열되어 있다. 셀 유닛(NU)은, 직렬로 접속된 복수의 메모리 셀(MCi(i= 0, 1, …, 31))과, 한쪽 단부인 메모리 셀(MC31)의 드레인 측에 접속된 선택 트랜지스터(TD)와, 다른 쪽 단부인 메모리 셀(MC0)의 소스 측에 접속된 선택 트랜지스터(TS)를 포함하되, 선택 트랜지스터(TD)의 드레인은 대응하는 1개의 비트선(GBL)에 접속되고, 선택 트랜지스터(TS)의 소스는 공통의 소스선(SL)에 접속된다.

메모리 셀(MCi)의 제어 게이트는 워드선(WLi)에 접속되고, 선택 트랜지스터(TD), (TS)의 게이트는 워드선(WL)과 병행되는 선택 게이트선(SGD), (SGS)에 접속된다. 워드선 선택회로(160)는, 행 어드레스(Ax)에 의거해서 메모리 블록을 선택할 때, 해당 메모리 블록의 선택 게이트 신호(SGS), (SGD)를 개재해서 선택 트랜지스터(TD), (TS)를 선택적으로 구동한다.

메모리 셀은, 전형적으로, P웰 내에 형성된 N형의 확산 영역인 소스/드레인과, 소스/드레인 간의 채널 상에 형성된 터널 산화막과, 터널 산화막 상에 형성된 플로팅 게이트(전하 축적층)와, 플로팅 게이트 상에 유전체 막을 개재해서 형성된 제어 게이트를 포함하는 MOS 구조를 지닌다. 플로팅 게이트에 전하가 축적되어 있지 않을 때, 즉, 데이터 「1」이 기입되어 있을 때, 역치는 음(負) 상태에 있고, 메모리 셀은 통상 온 상태이다. 플로팅 게이트에 전자가 축적되었을 때, 즉, 데이터 「0」이 기입되어 있을 때, 역치는 양(正)으로 시프트하여, 메모리 셀은 통상 오프이다.

도 4는 플래쉬 메모리의 각 동작 시 인가되는 바이어스 전압의 일례를 나타낸 표이다. 독출 동작에서는, 비트선에 어떤 양의 전압을 인가하고, 선택된 워드선에 어떤 전압(예를 들면 0V)을 인가하며, 비선택 워드선에 패스 전압(Vpass)(예를 들면 4.5V)을 인가하고, 선택 게이트선(SGD), (SGS)에 양의 전압(예를 들면 4.5V)을 인가하며, 비트선 선택 트랜지스터(TD), 소스선 선택 트랜지스터(TS)를 온 상태로 하고, 공통 소스선에 0V를 인가한다. 프로그램(기입) 동작에서는, 선택된 워드선에 고전압의 프로그램 전압(Vprog)(15 내지 20V)을 인가하고, 비선택의 워드선에 중간전위(예를 들면 10V)를 인가하며, 비트선 선택 트랜지스터(TD)를 온 상태로 하고, 소스선 선택 트랜지스터(TS)를 오프시켜, 「0」 또는 「1」의 데이터에 응한 전위를 비트선(GBL)에 공급한다. 소거 동작에서는, 블록 내의 선택된 워드선에 0V를 인가하고, P웰에 고전압(예를 들면 20V)을 인가하며, 플로팅 게이트의 전자를 기판에 뽑아냄으로써, 블록 단위로 데이터를 소거한다.

도 5는 본 실시예에 따른 플래쉬 메모리를 포함하는 시스템의 일례를 나타낸 도면이다. 동 도면에 있어서, 시스템(200)은, 호스트 디바이스(210)와, 해당 호스트 디바이스(210)에 접속된 메모리 모듈(220)을 포함한다. 호스트 디바이스(210)는, 특별히 한정되는 것은 아니지만, 컴퓨터, 디지탈 카메라, 프린터 등의 전자장치 혹은 칩 세트에 탑재된 칩이다. 메모리 모듈(220)은, 도 1에 나타낸 메모리 제어기(14)와 마찬가지 기능을 갖춘 메모리 제어기(230) 및 플래쉬 메모리(100)를 포함한다. 메모리 제어기(230)는, 호스트 디바이스(210)와 플래쉬 메모리(100) 사이의 데이터 전송을 제어한다.

다음에, 플래쉬 메모리에의 어드레스 정보의 설정에 대해서 설명한다. 처음에, 플래쉬 메모리(100)에, 기동 시 최초로 독출되는 어드레스 정보를 설정하기 위하여, 호스트 디바이스(210)에 의해서 사용자 커맨드가 실행된다. 도 6에 어드레스 정보의 설정 동작의 흐름을 나타낸다.

호스트 디바이스(210)로부터 어드레스 정보를 프로그래밍하는 커맨드가 개시된다(S100). 이 커맨드는, 사용자에 의해서 사용되는 사용자 커맨드이며, 통상의 프로그램 시작 커맨드(80h, 81h, 85h)의 시퀸스와는 다르다. 어드레스 정보를 프로그래밍하는 커맨드가 개시되면, 호스트 디바이스(210)는, 플래쉬 메모리(100)에 대하여 소정의 커맨드 및 외부 제어신호를 송신하고, 플래쉬 메모리(100)에 있어서 시스템 기동 시 최초로 독출되는 어드레스 정보의 설정이 가능해진다.

다음에, 사용자는, 기동 시 최초로 독출되는 어드레스 정보를 지정해서 이것을 입력한다(S102). 바람직한 양상에서는, 어드레스 정보는 메모리 어레이(110) 내의 페이지 어드레스를 포함한다. 사용자에 의해서 지정가능한 페이지 어드레스는 메모리 어레이(110)의 사용자에 의해서 사용가능한 영역(area) 내이다. 호스트 디바이스(210)에 있어서 입력된 어드레스 정보는, 메모리 제어기(230)를 개재해서 플래쉬 메모리(100)의, 예를 들어, 데이터 레지스터(140)에 일시 유지된다.

다음에, 호스트 디바이스(210)에 의해서 프로그램 확인 커맨드가 실행된다(S104). 이 커맨드의 실행에 응답해서, 플래쉬 메모리(100)는 어드레스 정보의 프로그램을 행한다. 바람직한 양상에서는, 제어기(150)는, 데이터 레지스터(140)에 보유된 어드레스 정보를, 플래쉬 메모리의 기동 시 반드시 액세스 또는 참조되는 컨피규레이션 레지스터(configuration register) 내에 프로그램한다. 도 7은 컨피규레이션 레지스터의 일 구성예이며, 컨피규레이션 레지스터(240)는 어드레스 격납 영역(242)에 호스트 디바이스(210)로부터 받은 페이지 어드레스를 기억하고, 또한 플래그 영역(244)에 페이지 어드레스가 기억된 것을 나타내는 플래그(flag), 예를 들면 「1」을 기억한다. 다른 한편, 페이지 어드레스가 프로그래밍되지 않을 경우에는, 플래그는 「0」인 그대로이다.

컨피규레이션 레지스터(200)는, 플래쉬 메모리(100)의 동작 정보를 설정하는 레지스터이며, 예를 들어, 컨피규레이션 레지스터(200)의 다른 영역에는, 플래쉬 메모리를 기동할 때에 필요한 정보가 설정된다. 예를 들어, 반도체 웨이퍼 단계에서, 선택된 칩 또는 테스트용 소자의 회로 특성을 측정하고, 해당 측정 결과에 의거해서 플래쉬 메모리의 동작을 설정하기 위한 트리밍 코드 또는 트리밍 수준이 기억된다. 컨피규레이션 레지스터(200)는, 통상의 동작 시에는, 사용자에 의해서 기억 내용을 볼 수 없지만, 어떤 특정 모드 또는 커맨드의 실행에 의해 기억 내용을 확인하는 것이 가능하다. 바람직한 태양에서는, 제어기(150)는, 호스트 디바이스(210)에 의한 사용자 커맨드의 실행에 응답해서, 컨피규레이션 레지스터에 페이지 어드레스를 프로그래밍하기 위한 펌웨어 또는 스테이트 머신 등을 포함한다.

다음에, 시스템 기동 시의 플래쉬 메모리의 데이터의 자동전송에 대해서, 도8의 흐름을 참조해서 설명한다. 도 5에 나타낸 바와 같은 시스템(200)이 기동되면, 플래쉬 메모리(100)에 전원이 투입되고(S200), 제어기(150)는 파워 업 시퀸스를 실행한다. 바람직한 양상에서는, 제어기(150)는 파워 업 시퀸스를 실행하는 프로그램 또는 스테이트 머신을 포함한다. 파워 업 시퀸스에 있어서, 제어기(150)는, 컨피규레이션 레지스터(240)를 액세스하여, 플래그 영역(244)에 설정된 플래그를 체크하고, 다음 내부 동작을 결정한다. 만약에 부트 업(boot up)의 페이지 어드레스가 프로그래밍되어 있지 않으면, 즉, 플래그가 「0」이면, 플래쉬 메모리(100)는, 종래대로의 기동을 행하여, 호스트 디바이스(210)로부터의 최초의 커맨드의 입력 대기로 된다(S204).

한편, 플래그가 「1」에 설정되어 있으면, 기동 시 최초로 독출하는 페이지 어드레스가 프로그래밍되어 있으므로, 제어기(150)는, 내부 커맨드 「00h」를 실행하여(S206), 컨피규레이션 레지스터(240)의 어드레스 격납 영역(242)으로부터 페이지 어드레스를 독출하고(S208), 독출된 페이지 어드레스를 어드레스 레지스터(130)에 설정한다(S210). 다음에, 제어기(150)가 내부 커맨드 「30h」를 실행한다(S212). 이것에 응답해서, 워드선 선택회로(160)는, 페이지 어드레스를 선택하고, 선택된 페이지 어드레스의 페이지 데이터가 페이지 버퍼(170)에 전송된다(S214). 페이지 버퍼(170)에 전송된 페이지 데이터, 즉, 부트 업의 데이터는, 독출용의 클록 신호 RE#의 토글(toggle)에 응답해서 입출력 버퍼(120)로부터 메모리 제어기(230) 내지 호스트 디바이스(210)에 출력된다(S216).

도 9는 도 8의 흐름을 모식적으로 나타내고 있다. 동 도면에 나타낸 바와 같이, 컨피규레이션 레지스터(240)의 플래그의 2치가 체크되어(동작 1), 플래그가 「1」이면, 페이지 어드레스 M이 독출되고(동작 2), 페이지 어드레스 M이 어드레스 레지스터(130)에 유지된다(동작 3). 다음에, 독출 확인 커맨드가 실행되면(동작 4), 페이지 어드레스 M의 페이지 데이터가 독출되어, 페이지 버퍼(170)에 전송된다 (동작 5).

이와 같이 본 실시예에 따르면, 기동시 또는 전원투입 시, 플래쉬 메모리는, 리드 커맨드 및 페이지 어드레스를 내부에서 설정하고, 페이지 어드레스의 데이터를 자동적으로 페이지 버퍼에 전송해서 거기에서 출력되도록 했으므로, 시스템은, 커맨드, 어드레스 입력 및 첫회의 독출 비지(tR)의 검출을 생략할 수 있고, 시스템 기동 시의 최초의 독출 대기 시간을 감소시킬 수 있다.

또한, 기동 시 최초로 독출되는 페이지 어드레스는, 사용자 영역이면 어디라도 설정가능하기 때문에, 어드레스 매핑의 자유도를 확대할 수 있다. 컨피규레이션 레지스터에 프로그래밍된 페이지 어드레스는, 도 5에 나타낸 사용자 커맨드의 실행에 의해, 다른 페이지 어드레스에 임의로 개서하는 것이 가능하다. 예를 들면, 플래쉬 메모리의 메모리 어레이에 결함을 포함하는 블록이 발생했을 때, 해당 블록의 사용을 회피하도록, 기동 시 독출되는 페이지 어드레스를 변경할 수 있다.

상기 실시예에서는, 페이지 어드레스 및 플래그를 포함하는 어드레스 정보를 컨피규레이션 레지스터에 프로그래밍하는 예를 나타내었지만, 어드레스 정보는, 반드시 컨피규레이션 레지스터에 한하지 않고, 제어기(150)가 파워 업 시퀸스에 있어서 액세스 또는 참조되는, 다른 불휘발성의 개서가능한 레지스터이더라도 된다. 또, 기동 시 최초로 독출되는 페이지 어드레스에 격납되는 부트 업의 데이터는, 사용자에 의해서 자유롭게 프로그래밍하는 것이 가능하다. 또한 상기 실시예에서는, 플래쉬 메모리가 실행하는 내부 리드 커맨드로서 「00h」, 「30h」를 예시했지만, 이것으로 한정되지 않고, 요컨대 파워 업 시퀸스에 있어서 플래쉬 메모리가 외부로부터의 커맨드를 받아들이는 일 없이 내부 리드 커맨드에 의해서, 레지스터에 설정된 페이지 어드레스를 독출하는 것이 가능한 커맨드 또는 제어 신호이면 된다. 또, 상기 실시예에서는, 메모리 셀이 2치 데이터를 기억하는 플래쉬 메모리를 예시했지만, 본 발명은, 메모리 셀이 다치 데이터를 기억하는 플래쉬 메모리에도 적용할 수 있다.

본 발명의 바람직한 실시형태에 대해서 상세히 설명했지만, 본 발명은, 특정 실시형태로 한정되는 것은 아니고, 특허청구범위에 기재된 본 발명의 요지의 범위 내에 있어서, 각종 변형·변경이 가능하다.

100: 플래쉬 메모리 110: 메모리 어레이
120: 입출력 버퍼 130: 어드레스 레지스터
140: 데이터 레지스터 150: 제어기
160: 워드선 선택회로 170: 페이지 버퍼/센스 회로
180: 열 선택회로 190: 내부전압 발생회로
200: 시스템 210: 호스트 디바이스
220: 메모리 모듈 BL: 비트선
SL: 공통 소스선 TD: 비트선 선택 트랜지스터
TS: 소스선 선택 트랜지스터 SGD, SGS: 선택 게이트선

Claims (11)

1. 불휘발성 메모리 셀이 형성된 메모리 어레이;
   기동 시 최초로 독출되는 상기 메모리 어레이의 페이지 어드레스를 설정하는 설정수단; 및
   기동 시 상기 설정수단으로부터 페이지 어드레스를 독출하고, 독출된 페이지 어드레스에 의거해서 상기 메모리 어레이로부터 해당하는 페이지 데이터를 페이지 버퍼에 전송하는 내부 시퀀스를 실행하는 제어수단을 포함하고,
   상기 설정수단은 호스트 디바이스로부터 실행되는 사용자 커맨드에 의해 상기 페이지 어드레스를 설정하고,
   상기 페이지 버퍼에 전송된 상기 페이지 데이터는 커맨드 또는 상기 페이지 어드레스 입력 없이 독출용 클록 신호의 토글에 응답함으로써 출력되는 것인 반도체 기억장치.
2. 제1항에 있어서, 상기 설정수단은 페이지 어드레스가 기억되어 있는지의 여부를 식별하는 식별 정보를 더 설정하고, 상기 제어수단은 상기 식별 정보에 의거해서 상기 내부 시퀀스를 실행할 것인지의 여부를 결정하는 것인 반도체 기억장치.
3. 제1항에 있어서, 상기 설정수단은, 기동 시 상기 제어수단이 액세스하는 레지스터를 포함하고, 상기 레지스터는 소정 영역에 페이지 어드레스를 기억하는 것인 반도체 기억장치.
4. 제3항에 있어서, 상기 레지스터는, 페이지 어드레스가 기억된 것인지의 여부를 나타내는 플래그 정보를 더 기억하는 것인 반도체 기억장치.
5. 삭제
6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 내부 시퀀스는, 반도체 기억장치에 전원이 투입되었을 때 실행되는 파워 업 시퀸스이며, 또한 리드 커맨드의 실행을 포함하는 것인 반도체 기억장치.
7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 반도체 기억장치는 플래쉬 메모리인 것인 반도체 기억장치.
8. 반도체 기억장치 및 호스트 디바이스를 포함하는 시스템의 기동 방법으로서,
   반도체 기억장치에, 상기 호스트 디바이스로부터 실행되는 사용자 커맨드에 의해 기동 시 최초로 독출되는 메모리 어레이의 페이지 어드레스를 설정하고,
   반도체 기억장치가 기동되었을 때, 설정된 페이지 어드레스를 설정수단으로부터 독출하고, 독출된 페이지 어드레스에 의거해서 상기 메모리 어레이로부터 해당하는 페이지 데이터를 페이지 버퍼에 전송하는 내부 시퀀스를 실행하고,
   상기 페이지 버퍼에 전송된 상기 페이지 데이터는 커맨드 또는 상기 페이지 어드레스 입력 없이 독출용 클록 신호의 토글에 응답함으로써 출력되는 것인, 시스템의 기동 방법.
9. 제8항에 있어서, 상기 설정하는 스텝은, 호스트 디바이스로부터 실행되는 사용자 커맨드에 의해 상기 페이지 어드레스를 레지스터에 프로그래밍하는 것을 포함하는 것인, 시스템의 기동 방법.
10. 반도체 기억장치에 의해 실행되는 기동 프로그램을 기억하고 있는 컴퓨터 판독가능한 매체로서,
    상기 기동 프로그램은, 기동 시 최초로 독출되는 페이지 어드레스를 설정한 레지스터로부터 상기 페이지 어드레스를 독출하고, 상기 독출된 페이지 어드레스에 의거해서 메모리 어레이로부터 해당하는 페이지 데이터를 페이지 버퍼에 전송하는 내부 시퀀스를 실행하는 것이고,
    상기 페이지 어드레스는 호스트 디바이스로부터 실행되는 사용자 커맨드에 의해 설정되고,
    상기 페이지 버퍼에 전송된 상기 페이지 데이터는 커맨드 또는 상기 페이지 어드레스 입력 없이 독출용 클록 신호의 토글에 응답함으로써 출력되는 것인 컴퓨터 판독가능한 매체.
11. 제10항에 있어서, 상기 기동 프로그램은 또한 상기 레지스터에 상기 페이지 어드레스가 설정되어 있는지의 여부를 식별하는 식별 정보에 의거해서 상기 내부 시퀀스를 실행하는 것인 컴퓨터 판독가능한 매체.

Images